KR20110068801A - 모듈로 ｎ 연산방법 및 그 장치 - Google Patents

모듈로 ｎ 연산방법 및 그 장치 Download PDF

Info

Publication number
KR20110068801A
KR20110068801A KR1020100063896A KR20100063896A KR20110068801A KR 20110068801 A KR20110068801 A KR 20110068801A KR 1020100063896 A KR1020100063896 A KR 1020100063896A KR 20100063896 A KR20100063896 A KR 20100063896A KR 20110068801 A KR20110068801 A KR 20110068801A
Authority
KR
South Korea
Prior art keywords
bit
unit
bits
modulo
value
Prior art date
Application number
KR1020100063896A
Other languages
English (en)
Other versions
KR101318992B1 (ko
Inventor
진은숙
김일규
정현규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/967,712 priority Critical patent/US20110145311A1/en
Publication of KR20110068801A publication Critical patent/KR20110068801A/ko
Application granted granted Critical
Publication of KR101318992B1 publication Critical patent/KR101318992B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552—Powers or roots, e.g. Pythagorean sums
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

데이터 연산인 모듈로(modulo) N 연산에 관한 것으로, 일 실시예에 따른 임의의 양의 정수 X의 모듈로(modulo) N 연산 방법은 X를 이진수로 변환하고, 다음으로 양의 정수 N이 2의 n승에 1을 더하거나 뺀 값에 2의 m승을 곱한 값과 같도록 양의 정수 m, n을 계산하고, 다음으로 m, n 값에 따라 가변 되는 비트 단위별로 구분하여, 변환된 X의 이진수를 연산함으로써, 간단한 덧셈기와 논리회로를 이용하여 모듈로(modulo) 연산의 복잡도를 줄일 수 있다.

Description

모듈로 Ｎ 연산방법 및 그 장치{MODULO N CALCULATION METHOD AND APPARATUS THEREOF}
데이터 연산 방법에 관한 것으로, 보다 구체적으로는 모듈로(modulo) N 연산에 관한 것이다.
본 발명은 지식경제부 IT성장동력기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제관리번호 : 2008-S-002-02, 과제명 : 3GPP LTE 단말모뎀 칩셋 개발]
3GPP LTE(3rd Generation Partnership Project Long Term Evolution)란 3세대 이동통신 방식인 WCDMA(Wideband Code Division Multiple Access)의 진화된 기술로써, 4세대(4G, IMT-Advanced) 이동통신의 기술 후보 중 하나이다. 이는 기존의 이동통신 시스템 방식 중 셀룰러(cellular)를 기반으로 하는 기술로써, 향후 고속 이동중에도 멀티미디어의 서비스가 가능한 4세대(4G) 이동통신에 가깝다. 기존 중·저속 이동용 서비스인 와이브로(WIBRO : Wireless Broadband)나 3 Gbps급 무선전송 기술인 4G의 놀라(NoLA : New Nomadic Local Area Wireless Access) 기술과는 고속이동중 서비스라는 차원에서 본 기술과 크게 구별된다.
이러한 3GPP LTE 기술은 기존의 2세대 셀룰러 망과의 연동은 물론, GSM(Global System for Mobile communications)이나 WCDMA망과의 연동을 지원하는 글로벌 로밍도 가능하게 한다. 모듈로(modulo) 3, 모듈로(modulo) 6, 모듈로(modulo) 12, 모듈로(modulo) 30, 모듈로(modulo) 31, 모듈로(modulo) 65537등의 연산 기술은 이러한 3GPP LTE의 규격에서 필수적으로 사용된다. 따라서, 효율적인 모듈로(modulo) 연산을 위해 아래와 같은 기술들이 제안되었다.
종래의 카운터를 이용하는 모듈로(modulo) 3 연산 방법은 입력된 정수 N을 제 1 카운터가 하나씩 카운트하는 동안 제 2 카운터가 차례로 0, 1, 2, 0, 1, 2 순서로 카운팅을 하다가, 제 1 카운터가 입력된 정수 N을 모두 카운트했을 때 제 2 카운터의 값을 체크하여 그 값을 결과 값으로 출력한다. 이러한 모듈러 연산 장치는 두 개의 카운터를 모두 해당 정수만큼 카운트해야 하므로 입력된 정수 N이 클수록 많은 연산 시간을 소요하게 된다.
또 다른 종래의 기술로는 카운터와 AND 연산을 이용한 모듈로(modulo) 3 연산 방법이 있다. 이는 입력된 이진수의 4비트를 특정의 이진수와 두 번의 AND 연산을 하여, 연산 결과를 판단하여 그 결과에 따라 출력 레지스터 값을 더해준다. 이러한 연산 방법은 카운터를 이용한 모듈로(modulo) 연산 방법보다는 신속하게 결과 값을 산출할 수 있다. 다만, 입력 값에 따라 구조를 달리해야 하는 경우가 발생할 수 있으며, 카운터를 최소한 하나 이상 사용하므로 복잡한 연산이 된다.
카운터를 사용하지 않는 모듈로(modulo) 연산을 통하여 복잡도를 줄이고, 연산의 결과 값을 빨리 얻을 수 있고, 입력 값에 따라 손쉽게 연산 회로를 확장 가능하도록 모듈로(modulo) 연산을 하는 기술이 제공된다.
일 실시예에 따른 임의의 양의 정수 X의 모듈로(modulo) N 연산 방법은 X를 이진수로 변환하고, 다음으로 양의 정수 N이 2의 n승에 1을 더하거나 뺀 값에 2의 m승을 곱한 값과 같도록 양의 정수 m, n을 계산하고, 다음으로 m, n 값에 따라 가변 되는 비트 단위별로 구분하여, 변환된 X의 이진 정수를 연산할 수 있다. 변환된 X의 이진수의 전체 비트는, n 비트 단위가 r(r은 양의 정수)개 이고, 최하위 비트가 m 비트로 이루어질 수 있다.
일 실시예에 따른 임의의 양의 정수 X의 모듈로(modulo) N 연산 방법에서, 변환된 X의 이진 정수를 연산하는 것은 각각의 n 비트 단위별로 상위 비트를 추가한 수정 n 비트 단위를 계산하고, 다음으로 수정 n 비트 단위의 값을 멀티플렉서와 가산기를 이용하여 최종 n 비트를 계산하고, 다음으로 최종 n 비트에 m 비트를 최하위 비트로 추가하여 이진 모듈로(modulo) 연산 값을 생성할 수 있다.
일 실시 예에 따른 임의의 양의 정수 X의 모듈로(modulo) N 연산 방법에서, 최종 n 비트의 계산은 n 비트 단위의 값이 2의 n승에 1을 더하거나 뺀 값보다 작은 경우에는 n 비트 단위의 값을 제 1 비트 단위 값으로 출력하고, 큰 경우에는 n 비트 단위의 값에 2의 n승에 1을 더하거나 뺀 값을 빼어 제 1 비트 단위 값으로 출력하며, 다음으로 제 1 비트 단위가 복수 개인 경우, 출력된 제 1 비트 단위 값 각각을 더하여 제 2 비트 단위를 계산할 수 있다. 또한, 제 2 비트 단위가 최종 n 비트일 때까지 이를 반복할 수 있다.
일 실시예에 따른 임의의 양의 정수 X의 모듈로(modulo) N 연산 장치는, 양의 정수 X를 이진수로 변환하는 이진수 변환부와 양의 정수 N이 2의 n승에 1을 더하거나 뺀 값에 2의 m승을 곱한 값과 같도록 양의 정수 m, n을 계산하는 변수 계산부와 m, n 값에 따라 가변 되는 비트 단위별로 변환된 X의 이진수를 연산하는 X의 이진수 연산부를 포함할 수 있다. 양의 정수 X를 이진수로 변환하는 변환부 N이 2의 n승에 1을 더하거나 뺀 값에 2의 m승을 곱한 값과 같도록 양의 정수 m, n을 계산하는 계산부와 m, n 값에 따라 가변 되는 비트 단위별로 변환된 X의 이진수를 연산하는 X의 이진수 연산부를 포함할 수 있다.
일 실시예에 따른 임의의 양의 정수 X의 모듈로(modulo) N 연산 장치에서, X의 이진수 연산부는, n 비트 단위에 상위 비트를 추가한 수정 n 비트 단위를 계산하는 수정 n 비트 단위 계산부와 수정 n 비트 단위의 값을 멀티플렉서와 가산기를 이용하여 최종 n 비트를 계산하는 최종 n 비트 계산부와 계산된 최종 n 비트에 m 비트를 최하위 비트로 추가하여 이진 모듈로(modulo) 연산 값을 생성하는 비트 결합부를 포함할 수 있다.
일 실시예에 따른 임의의 양의 정수 X의 모듈로(modulo) N 연산 장치에서, 최종 n 비트 계산부는 각 n 비트 단위의 값이 2의 n승에 1을 더하거나 뺀 값보다 작은 경우에는 n 비트 단위의 값을 제 1 비트 단위 값으로 출력하고, 큰 경우에는 n 비트 단위의 값에 2의 n승에 1을 더하거나 뺀 값을 빼어 제 1 비트 단위 값으로 출력하는 제 1 비트 단위 계산부와 제 1 비트 단위가 복수 개인 경우, 출력된 제 1 비트 단위 값 각각을 더하여 제 2 비트 단위를 계산하는 제 2 비트 단위 계산부를 포함할 수 있다. 이러한 결과 생성부는 제 2 비트 단위가 최종 n 비트가 될 때까지 계산을 반복할 수 있다.
가산기와 논리회로만을 이용하여 모듈로(modulo) 연산을 할 수 있기 때문에 하드웨어를 간단하게 구성할 수 있으며, 모듈로(modulo) 연산의 처리 속도를 향상시킬 수 있다.
도 1은 일 실시예에 따른 모듈로(modulo) N 연산 방법의 순서도,
도 2는 일 실시예에 따른 모듈로(modulo) N 연산 방법에서 이진수 X를 비트 단위별로 구분하는 예시도,
도 3a는 일 실시예에 따른 모듈로(modulo) 6 연산 예시도,
도 3b는 일 실시예에 따른 모듈로(modulo) 10 연산 예시도,
도 4은 일 실시예에 따른 모듈로(modulo) N 연산 장치의 구성도,
도 5은 일 실시예에 따른 모듈로(modulo) N 연산 장치에서 제 1 비트 단위 계산부의 구성도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세하게 설명한다. 사용되는 용어들은 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 후술하는 실시예들에서 사용된 용어의 의미는, 본 명세서에 구체적으로 정의된 경우에는 그 정의에 따르며, 구체적인 정의가 없는 경우는 당업자들이 일반적으로 인식하는 의미로 해석되어야 할 것이다.
도 1은 일 실시예에 따른 모듈로(modulo) N 연산 방법의 순서도이다.
도 1을 참조하면, 먼저 모듈로(modulo) N 연산을 할 데이터 X가 입력된다(100). 입력되는 데이터 X는 임의의 양의 정수 X이다. 다음으로 입력된 데이터 X를 2진수로 변환한다(110). 컴퓨터를 이용한 모듈로(modulo) 연산에서는 2진수를 이용할 수 있다. 다음으로, 모듈로(modulo) N을 이용하여 m, n 값을 계산한다(120). 이는 본 발명에서 제안하는 방법이 적용될 수 있는 모듈로(modulo) N을 결정하는 단계이다.
Figure pat00001
수학식 1에서, N은 양의 정수이고, n, m도 양의 정수이다. 본 발명의 모듈로(modulo) 연산 방법은 N이 수학식 1과 같이 표현될 수 있어야 한다. 이러한 N의 값은 3GPP LTE 표준 규격에서 필요한 대부분의 모듈로(modulo) 연산인 3, 6, 12, 30, 31, 65537을 포함할 수 있다.
수학식 1을 만족하는 n, m 은 비트 수의 값이며, X의 2진수의 비트를 나누는 역할을 한다. m 값은 X의 2진수의 최하위 비트 개수를 나타내고, n 값은 최하위 비트를 제외한 비트를 나누는 각 비트 단위의 비트 개수이다. 예를 들면, 모듈로(modulo) 6 연산의 경우, 6=(22±1)·21과 같이 나타낼 수 있으며, m = 1, n = 2가 된다. 10진수 435를 2진수로 나타내면 1101100112와 같이 표현되며, m은 1이므로 최하위 비트의 개수는 1개이고 그 값은 1이 된다. 또한, n의 값은 2가 되므로, 최하위 비트를 제외한 나머지 비트는 2비트씩 나뉘게 된다.
다음으로, m, n 을 이용하여, X의 이진수를 비트 단위별로 구분한다(130). 이는 도 4를 참조하여 설명하도록 한다.
도 2는 일 실시예에 따른 모듈로(modulo) N 연산 방법에서 이진수 X를 비트 단위별로 구분하는 예시도이다. 도 2를 참조하면, 이진수로 변환된 X는 m, n 값에 따라 가변 되는 비트 단위별로 구분될 수 있다. 이진수로 변환된 X의 전체 비트 수는 X' 비트와 m 비트의 합으로 나타낼 수 있다. X' 비트는 수 개의 n 비트 단위로 구분될 수 있다.
Figure pat00002
수학식 2를 참조하면, r은 X' 비트가 n 비트 단위로 구분되는 개수를 나타낸다. 이에 따르면, X' 비트는 n 비트에 r보다 1이 작은 수를 곱한 비트보다는 크고, n 비트가 r개인 것과는 같거나 작을 수 있다. 예를 들면, 10진수 435를 모듈고(modulo) 6으로 계산하는 경우에 n = 2, m = 1이고, 전체가 9비트인 이진수로 변환된 X는 n 비트 단위 4개와 최하위 1개 비트로 구성됨을 알 수 있다.
도 2에서, a는 각 n 비트 단위의 값을 나타낸다. 이를 수학식으로 표현하면 다음과 같다.
Figure pat00003
수학식 3을 참조하면, 양의 정수 X는 X'에 2의 m승을 곱하고, b0를 더한 값과 같다. 다시 말해, X에 대해 모듈로(modulo) 2 연산을 수행한 결과와 같다. 모듈로(modulo) 2 연산은 양의 정수 X를 2로 나눈 나머지 값을 구하는 것이기 때문에 수학식 3에서 모듈로(modulo) 2 연산의 결과 값은 b0가 된다. 다만, 모듈로(modulo) 6 연산과 같은 경우, 이는 모듈로(modulo) 2 연산과 모듈로(modulo) 3연산을 곱한 것과 같다. 따라서, 양의 정수 X를 수학식 3과 같이 표현함으로써 모듈로(modulo) 6 연산은 X'를 모듈로(modulo) 3 연산한 결괏값과 b0의 합으로 나타낼 수 있어 훨씬 효율적이다.
다시 도 3을 참조하면, r개의 n 비트 단위의 값 각각이 (2n±1)의 값보다 작은지 여부를 판단한다(140). 모듈로(modulo) N = (2n±1)·2m 은 모듈로(modulo) (2n±1)와 또 다른 모듈로(modulo) 2m 의 중복된 모듈로(modulo) 연산으로 볼 수 있다. 수학식 3에서, X'는 X에 대해 모듈로(modulo) 2 연산을 거친 결과와 같다. 따라서, X'에 대해 모듈로(modulo)(2n±1) 연산만을 수행하면 된다. 따라서, r개의 n 비트 단위의 값 각각이 (2n±1)의 값보다 작은지 여부를 판단하여 모듈로(modulo)(2n±1) 연산을 수행한다.
제 1 비트 단위란 n 비트 단위의 값 자체만으로는 모듈로 (modulo) 연산을 하여도 몫이 발생하지 않는 비트 단위를 말한다. n 비트 단위 값이(2n±1) 값보다 큰 경우에는 몫이 발생하므로, (2n±1) 만큼을 뺀 다음에 다시 (2n±1)보다 작은지 여부를 판단하고, 작은 경우에는 제 1 비트 단위를 출력한다(145). n 비트 단위의 값이 (2n±1)의 값보다 작은 경우에는 더 이상 모듈로(modulo)(2n±1) 연산을 하지 않고, 이를 제 1 비트 단위로 출력하게 된다(150).
Figure pat00004
수학식 4를 참조하면, a는 각 n 비트 단위의 값을 나타낸다. a에 대하여 모듈로(modulo) (2n―1) 연산을 하면, 제 1 비트 단위가 생성된다. 제 1 비트 단위는 n 비트 단위보다 비트 개수가 1개 또는 2개가 추가될 수 있다. 이는 후술하는 제 1 비트 단위간의 합산에서 발생하는 오버플로나 음수의 계산시 추가되는 부호 비트를 감안한 것이다.
다시 도 1을 참조하면, 제 1 비트 단위가 출력된 다음에는 제 1 비트 단위가 최종 n 비트인지 여부를 판단하게 된다(160). 최종 n 비트란 X'에 대해 최종적으로 생성되는 n 비트 단위를 말한다. 처음에는 X'가 r개의 n 비트 단위로 구분되지만, 최종적으로는 각 n 비트 단위를 통합하여 하나의 n 비트 단위가 생성된다.
제 1 비트 단위가 최종 n 비트가 아닌 경우, 두 개의 제 1 비트 단위가 더해진다(165). 따라서, n 비트 단위의 개수는 반으로 줄어들고, n 비트 단위 값은 증가하게 된다. 이렇게 생성된 비트 단위를 제 2 비트 단위로 하고, 제 2 비트 단위가 (2n±1)의 값보다 작은지 여부와, 최종 비트인지 여부를 판단하는 단계를 반복하게 된다(140, 150, 160).
제 1 비트 단위가 최종 n 비트인 경우에는 이를 최하위 m 비트와 결합한다(170). 즉, 최하위 비트는 처음에 결정되므로 최종 n 비트의 최하위 비트는 이진수 변환된 X의 최하위 비트가 아니다. 최종 n 비트에 최하위 m 비트를 결합하여 이를 모듈로(modulo) 연산 값으로 출력한다(180).
도 3a는 일 실시예에 따른 모듈로(modulo) 6 연산 예시도이다.
도 3a를 참조하면, 입력 X는 435이고 2진수로 1101100112로 표현된다. 다음으로, 모듈로(modulo)가 6이므로 m = 1, n = 2가 된다. 따라서, 최하위 비트는 1 비트가 되고, 나머지 8개의 비트는 2비트 단위로 4개로 구분될 수 있다. 각각의 2 비트 단위의 값은 이미 모듈로(modulo) 2 연산을 거친 것과 같다. 다음으로, 각각의 2 비트 단위에 1비트를 추가하여 총 3비트로 만든다. 이는 오버플로에 대비한 추가적인 비트이다.
다음으로 수정된 n 비트인 3비트에 대하여 모듈로(modulo) 3 연산을 하여 제 1 비트를 생성한다. 제 1비트가 최종 3 비트가 아닌 경우에는 또 다른 제 1 비트와 합산하고, 다시 모듈로(modulo) 3 연산을 하여 제 1 비트를 생성한다. 이러한 과정을 거치면 최종 2비트는 0,1이 된다. 최하위 비트의 값은 1이므로, 모듈로(modulo) 6 연산 값은 011이 되고, 이는 십진수로 3이 된다. 이에 따라, 3개의 가산기를 통해 435의 모듈로(modulo) 6 연산 값인 3을 얻을 수 있다.
도 3b는 일 실시예에 따른 모듈로(modulo) 10 연산 예시도이다.
도 3b를 참조하면, 입력 X는 435이고 2진수로 1101100112로 표현된다. 다음그로, 모듈로(modulo)가 10이므로 m은 1, n은 2가 된다. 따라서, 최하위 비트 수는 1 개이고, 나머지 8개의 비트는 2비트 단위로 4개의 비트 단위로 구분될 수 있다. 각각의 2 비트 단위의 값은 이미 모듈로(modulo) 2 연산을 거친 것과 같다. 다음으로, 각각의 2 비트 단위에 1비트를 추가하여 총 3비트로 만든다. 이는 오버플로에 대비한 추가적인 비트이다. 또한, 일부 비트 단위에는 부호 비트를 추가하여 4비트로 만들 수 있다.
Figure pat00005
수학식 5를 참조하면, 모듈로(modulo) 10 연산에서는 X'에 (22+1)이 포함된다. 이는 특정 비트의 값은 음의 수로 표현될 수 있다는 것을 나타낸다. 따라서 음의 부호를 갖는 특정 비트 단위는 음의 부호 비트가 필요하게 된다. 또한, 이를 2의 보수(complement)를 취하여 계산을 한다. 예를 들면, 도 5b에서 두 번째 단위 비트의 값은 -2이고, 이를 2진수 상에서 2의 보수를 취하여 5를 더해 3의 제 1 비트 단위를 생성한다.
다음 과정은 도 3a에서와 동일한 방법으로 제 1 단위 비트를 이용하여, 최종적으로 3개의 비트를 생성한다. 생성된 최종 3비트는 0102이고, 최하위 비트의 값은 12이므로, 모듈로(modulo) 10 연산 결과 값은 01012가 된다. 이는 435를 10으로 나눈 나머지인 5가 된다.
도 4는 일 실시예에 따른 모듈로(modulo) N 연산 장치의 구성도이다.
도 4를 참조하면, 비트 변환부(210)는 임의의 양의 정수 X를 2진수로 변환한다. 이는 일반적인 10진수의 2진수 변환에 사용되는 논리회로로 구현될 수 있다. 변수 계산부(230)는 모듈로(modulo)인 양의 정수 N이 2의 n승에 1을 더하거나 뺀 값에 2의 m승을 곱한 값과 같도록 양의 정수 m, n 변수를 계산한다. 이진수 연산부(250)는 비트 변환부(210)에 의해 변환된 X의 이진수를 변수 계산부(230)에 의해 계산된 m, n 값에 따라 가변 되는 비트 단위별로 변환된 X의 이진수를 연산하도록 구현 된다.
이진수 연산 부(250)는 n 비트 단위에 상위 비트를 추가하는 수정 n 비트 단위 계산부(260)과 n 비트 단위가 1개만 남도록 계산하는 최종 n 비트 계산부(270)과 최종 n 비트에 m 비트를 최하위 비트로 추가하여 이진 모듈로(modulo) 연산 값을 생성하는 비트 결합부(280)로 구성된다. 수정 n 비트 단위 계산부(260) 이진수 변환부(210)로 부터 X의 이진 데이터를 입력받고, 변수 계산부(230)로부터 X의 이진 데이터를 구분할 변수 m, n 값을 입력받는다. 수정 n 비트 계산부(260)는 X의 이진 데이터 중 최하위 비트를 제외한 나머지 비트를 n 비트 단위로 나누고, 각각의 n 비트 단위에 상위비트를 추가하여 최종 n 비트 계산부(270)로 출력한다.
최종 n 비트 계산부(270)는 제 1 비트 단위 계산부(271)와 제 2 비트 단위 계산부(273)로 구성될 수 있다. 제 1 비트 단위 계산부(271)는 수정 n 비트 단위 계산부(270)로부터 수정 n 비트 단위를 입력받고, 이를 모듈로(modulo) 연산을 실행한 결과를 생성한다. 생성된 제 1 비트 단위는 제 2 비트 단위 계산부(273)로 출력한다. 제 2 비트 단위 계산부(273)는 제 1 비트 단위가 최종 n 비트인지 여부를 판단한다. 최종 n 비트인 경우에는 제 1 비트 단위를 비트 결합부(280)로 출력한다. 제 1 비트 단위가 최종 n 비트가 아닌 경우, 제 2 비트 단위 계산부(273)는 복수의 제 1 비트 단위 각각을 더하여 제 2 비트 단위를 생성한다.
비트 결합부(280)는 최종 n 비트 계산부(270)로부터 최종 n 비트를 입력받아, 최하위 비트와 결합한다. 비트 결합부(280)에 의해 생성된 비트는 X의 모듈로(modulo) N 연산 결과 값이 된다.
도 5은 일 실시예에 따른 모듈로(modulo) N 연산 장치에서 제 1 비트 단위 계산부(271)의 구성도이다.
도 5을 참조하면, 제 1 비트 단위 계산부(271)는 멀티플렉서(281)와 가산기(283)로 구성될 수 있다. 멀티플렉서(281)는 수정 n 비트 단위 값을 입력받아 비교값(287)보다 작으면 그 값을 제 1 비트 단위로 출력한다. 만약, 수정 n 비트 단위 값이 비교값(287)보다 큰 경우에는 설정된 가산값(285)을 수정 n 비트 단위 값에서 빼는 연산을 수행한다. 이에 따라, 제 1 비트 단위 계산부(271)는 비교값(287)보다 작은 값을 출력하게 된다.
본 발명의 모듈로(modulo) N 연산 장치는 입력된 비트 수만 정해지면 임의의 양의 정수에 대하여 카운터를 사용하지 않고도 멀티플렉서(281)와 가산기(283)만으로 구성될 수 있다. 가산기(283)의 개수는 n 비트 단위의 개수인 r값에 따라 달라지며, 하드웨어가 단순하기 때문에 모듈로(modulo) 연산의 처리속도를 향상시킬 수 있다.
이상에서 본 발명은 도면을 참조하면서 기술되는 바람직한 실시예를 중심으로 설명되었지만 이에 한정되는 것은 아니다. 따라서 본 발명은 기재된 실시예로부터 도출 가능한 자명한 변형예를 포괄하도록 의도된 특허청구범위의 기재에 의해 해석되어져야 한다.
200 : 모듈로(modulo) N 연산 장치
210 : 이진수 변환부
230 : 변수 계산부
250 : 이진수 연산부
260 : 수정 n 비트 단위 계산부
270 : 최종 n 비트 계산부
271 : 제 1 비트 단위 계산부
273 : 제 2 비트 단위 계산부
280 : 비트 결합부
281 : 멀티 플렉서
283 : 가산기
285 : 가산값
287 : 비교값

Claims (10)

  1. 임의의 양의 정수 X의 모듈로(modulo) N 연산 방법에 있어서,
    상기 X를 이진수로 변환하는 단계;
    상기 양의 정수 N이 2의 n승에 1을 더하거나 뺀 값에 2의 m승을 곱한 값과 같도록 양의 정수 m, n을 계산하는 단계; 및
    상기 m, n 값에 따라 가변 되는 비트 단위별로 구분하여, 상기 변환된 X의 이진수를 연산하는 단계;
    를 포함하는 모듈로(modulo) N 연산 방법.
  2. 제 1항에 있어서,
    상기 변환된 X의 이진수의 전체 비트는,
    n 비트 단위가 r(r은 양의 정수)개 이고, 최하위 비트가 m 비트로 이루어지는 모듈로(modulo) N 연산 방법.
  3. 제 2항에 있어서,
    상기 변환된 X의 이진수를 연산하는 단계는,
    상기 각각의 n 비트 단위별로 상위 비트를 추가한 수정 n 비트 단위를 계산하는 단계;
    상기 수정 n 비트 단위의 값을 멀티플렉서와 가산기를 이용하여 최종 n 비트를 계산하는 단계; 및
    상기 최종 n 비트에 상기 m 비트를 최하위 비트로 추가하여 이진 모듈로(modulo) 연산 값을 생성하는 단계;
    를 포함하는 모듈로(modulo) N 연산 방법.
  4. 제 3항에 있어서,
    상기 최종 n 비트를 계산하는 단계는,
    각 n 비트 단위의 값이 2의 n승에 1을 더하거나 뺀 값보다 작은 경우에는 상기 n 비트 단위의 값을 제 1 비트 단위 값으로 출력하고, 큰 경우에는 상기 n 비트 단위의 값에 2의 n승에 1을 더하거나 뺀 값을 빼어 제 1 비트 단위 값으로 출력하는 단계; 및
    상기 제 1 비트 단위가 복수 개인 경우, 상기 출력된 제 1 비트 단위 값 각각을 더하여 제 2 비트 단위를 계산하는 단계;
    를 포함하는 모듈로(modulo) N 연산 방법.
  5. 제 4항에 있어서,
    상기 최종 n 비트를 계산하는 단계는,
    상기 제 2 비트 단위가 최종 n 비트일 때까지 상기 단계를 반복하는 모듈로(modulo) N 연산 방법.
  6. 임의의 양의 정수 X를 이진수로 변환하는 이진수 변환부;
    모듈로(modulo)인 양의 정수 N이 2의 n승에 1을 더하거나 뺀 값에 2의 m승을 곱한 값과 같도록 양의 정수 m, n을 계산하는 변수 계산부; 및
    상기 m, n 값에 따라 가변 되는 비트 단위별로 상기 변환된 X의 이진수를 연산하는 비트 단위 연산부;
    를 포함하는 모듈로(modulo) N 연산 장치.
  7. 제 6항에 있어서,
    상기 이진수 변환부에 의해 변환된 X의 이진수의 전체 비트는,
    n 비트 단위가 r(r은 양의 정수)개 이고, 최하위 비트가 m 비트로 이루어지는 모듈로(modulo) N 연산 장치.
  8. 제 7항에 있어서,
    상기 X의 비트 단위 연산부는,
    상기 n 비트 단위에 상위 비트를 추가한 수정 n 비트 단위를 계산하는 수정 n 비트 단위 계산부;
    상기 수정 n 비트 단위의 값을 멀티플렉서와 가산기를 이용하여 최종 n 비트를 계산하는 최종 n 비트 계산부; 및
    상기 최종 n 비트 계산부에 의해 계산된 최종 n 비트에 m 비트를 최하위 비트로 추가하는 비트 결합부;
    를 포함하는 모듈로(modulo) N 연산 장치.
  9. 제 8항에 있어서,
    상기 최종 n 비트 계산부는,
    각 n 비트 단위의 값이 2의 n승에 1을 더하거나 뺀 값보다 작은 경우에는 상기 n 비트 단위의 값을 제 1 비트 단위 값으로 출력하고, 큰 경우에는 상기 n 비트 단위의 값에 2의 n승에 1을 더하거나 뺀 값을 빼어 제 1 비트 단위 값으로 출력하는 제 1 비트 단위 계산부; 및
    상기 제 1 비트 단위가 복수 개인 경우, 상기 출력된 제 1 비트 단위 값 각각을 더하여 제 2 비트 단위를 계산하는 제 2 비트 단위 계산부;
    를 포함하는 모듈로(modulo) N 연산 장치.
  10. 제 9항에 있어서,
    상기 비트 결합부는,
    상기 제 2 비트 단위가 최종 n 비트가 될 때까지 상기 계산을 반복하는 모듈로(modulo) N 연산 장치.
KR1020100063896A 2009-12-16 2010-07-02 모듈로 ｎ 연산방법 및 그 장치 KR101318992B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/967,712 US20110145311A1 (en) 2009-12-16 2010-12-14 Method and apparatus for modulo n operation

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090125665 2009-12-16
KR1020090125665 2009-12-16

Publications (2)

Publication Number Publication Date
KR20110068801A true KR20110068801A (ko) 2011-06-22
KR101318992B1 KR101318992B1 (ko) 2013-10-16

Family

ID=44400975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063896A KR101318992B1 (ko) 2009-12-16 2010-07-02 모듈로 ｎ 연산방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR101318992B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104461450A (zh) * 2014-12-29 2015-03-25 东南大学 应用于嵌入式监测设备的iapws-if97物性幂次计算方法
CN110858137A (zh) * 2018-08-22 2020-03-03 畅想科技有限公司 除以整数常数的浮点除法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451720B1 (ko) * 2000-10-16 2004-10-08 엘지전자 주식회사 모듈로 연산 회로
US6973470B2 (en) 2001-06-13 2005-12-06 Corrent Corporation Circuit and method for performing multiple modulo mathematic operations
DE10200133B4 (de) 2002-01-04 2005-12-22 Infineon Technologies Ag Verfahren und Vorrichtung zur Berechnung von Modulo-Operationen
KR20050041567A (ko) * 2003-10-31 2005-05-04 매그나칩 반도체 유한회사 이진 정수 모듈로 연산 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104461450A (zh) * 2014-12-29 2015-03-25 东南大学 应用于嵌入式监测设备的iapws-if97物性幂次计算方法
CN110858137A (zh) * 2018-08-22 2020-03-03 畅想科技有限公司 除以整数常数的浮点除法
CN110858137B (zh) * 2018-08-22 2023-09-29 畅想科技有限公司 除以整数常数的浮点除法
US11954456B2 (en) 2018-08-22 2024-04-09 Imagination Technologies Limited Float division by constant integer

Also Published As

Publication number Publication date
KR101318992B1 (ko) 2013-10-16

Similar Documents

Publication Publication Date Title
Esmaeildoust et al. Efficient RNS Implementation of Elliptic Curve Point Multiplication Over ${\rm GF}(p) $
Pettenghi et al. RNS reverse converters for moduli sets with dynamic ranges up to $(8n+ 1) $-bit
KR101603471B1 (ko) 디지털 신호 프로세서들에서의 신호 처리를 위한 시스템 및 방법
Wong et al. High-speed RLWE-oriented polynomial multiplier utilizing Karatsuba algorithm
Matutino et al. Arithmetic-Based Binary-to-RNS Converter Modulo ${\{2^{n}{\pm} k\}} $ for $ jn $-bit Dynamic Range
KR20100123361A (ko) 연산임계경로가 감소된 모듈러 곱셈기 및 연산임계경로 감소방법
CN113608718B (zh) 一种实现素数域大整数模乘计算加速的方法
KR101318992B1 (ko) 모듈로 ｎ 연산방법 및 그 장치
CN116205244B (zh) 一种数字信号处理结构
CN109379191B (zh) 一种基于椭圆曲线基点的点乘运算电路和方法
Matutino et al. An efficient scalable RNS architecture for large dynamic ranges
KR20080050226A (ko) 모듈러 곱셈 장치 및 설계 방법
CN113672196B (zh) 一种基于单数字信号处理单元的双乘法计算装置和方法
US20110145311A1 (en) Method and apparatus for modulo n operation
KR20070061166A (ko) 고속 푸리에 변환 시스템의 메모리 주소 생성 방법 및 그를이용한 트위들 팩터 생성 장치
CN114594925A (zh) 适用于sm2加密运算的高效模乘电路及其运算方法
Verma et al. FPGA implementation of RSA based on carry save Montgomery modular multiplication
US9344118B2 (en) Apparatus and method for generating interleaver index
Vergos et al. Fast modulo 2n+ 1 multi-operand adders and residue generators
US8417756B2 (en) Method and apparatus for efficient modulo multiplication
Pushpa et al. Area optimized implementation of Galois field Fourier transform
CN116009818A (zh) 一种基于任意余数基的前向转换装置
Majd et al. Energy-Efficient Residue-to-Binary Conversion Based on a Modulo-Adder-Free Architecture
CN116991359B (zh) Booth乘法器、混合Booth乘法器及运算方法
KR100768088B1 (ko) 고속 저전력 고정계수 곱셈기 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee