KR20110065176A - 3 transistor image sensor - Google Patents

3 transistor image sensor Download PDF

Info

Publication number
KR20110065176A
KR20110065176A KR1020090122049A KR20090122049A KR20110065176A KR 20110065176 A KR20110065176 A KR 20110065176A KR 1020090122049 A KR1020090122049 A KR 1020090122049A KR 20090122049 A KR20090122049 A KR 20090122049A KR 20110065176 A KR20110065176 A KR 20110065176A
Authority
KR
South Korea
Prior art keywords
photodiode
transistor
gate
image sensor
semiconductor substrate
Prior art date
Application number
KR1020090122049A
Other languages
Korean (ko)
Inventor
박유배
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090122049A priority Critical patent/KR20110065176A/en
Publication of KR20110065176A publication Critical patent/KR20110065176A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14641Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

PURPOSE: A three transistors-based image sensor is provided to improve the resolution of the image sensor by integrating the unit pixels of the image sensor in a minimum pixel region. CONSTITUTION: A detection transistor(DX) amplifies the electric signal of a first photo diode(PD1) or a second photo diode(PD2). A reset transistor(RX) initializes the first photo diode or the second photo diode. A transfer transistor(TX) selectively connects the first photo diode and the second photo diode with the reset transistor and the detection transistor. A select transistor(SX) selectively transfers the amplified electric signal to an output terminal(Vout).

Description

3T 이미지 센서{3 transistor image sensor}3T image sensor {3 transistor image sensor}

실시예는 3T 이미지 센서에 관한 것이다.Embodiments relate to a 3T image sensor.

도 1은 3T(Transistor) 이미지 센서의 단위 픽셀의 등가회로도이다.1 is an equivalent circuit diagram of a unit pixel of a 3T (transistor) image sensor.

도 1에서와 같이, 3T 이미지 센서의 단위 픽셀(이하, "단위 픽셀"이라 함)은 3개의 트랜지스터(RX, DX, SX)와 포토다이오드(PD)를 포함한다.As shown in FIG. 1, the unit pixel of the 3T image sensor (hereinafter referred to as “unit pixel”) includes three transistors RX, DX, and SX and a photodiode PD.

포토다이오드(PD)는 광전변환 기능을 수행하고, 디텍션(detcetion) 트랜지스터(DX)는 포토다이오드(PD)의 전기신호를 증폭하며, 셀렉트(select) 트랜지스터(SX)는 증폭된 신호를 선택적으로 출력단(Vout)에 전달한다. 리셋(reset) 트랜지스터(RX)는 전압단(PVDD)으로부터 전압을 인가받아 포토다이오드(PD)에 전달하고 포토다이오드(PD)를 초기화한다.The photodiode PD performs a photoelectric conversion function, the detection transistor DX amplifies the electrical signal of the photodiode PD, and the select transistor SX selectively outputs the amplified signal. To (Vout). The reset transistor RX receives a voltage from the voltage terminal PVDD, transfers the voltage to the photodiode PD, and initializes the photodiode PD.

도 2는 3T 이미지 센서의 단위 픽셀의 상면도이고, 도 3은 도 2의 표시선 A-A'을 기준으로 한 3T 이미지 센서의 단위 픽셀의 측단면도이며, 도 4는 도 2의 표시선 B-B'을 기준으로 한 3T 이미지 센서의 단위 픽셀의 측단면도이다.2 is a top view of a unit pixel of a 3T image sensor, FIG. 3 is a side cross-sectional view of a unit pixel of a 3T image sensor based on display line A-A 'of FIG. 2, and FIG. 4 is a line B-B of FIG. 2. The side cross-sectional view of the unit pixel of the 3T image sensor based on '.

도 2와 같이, 포토다이오드(PD) 영역으로부터 "ㄷ"자 형태의 액티브 영역(a)이 형성되고, 포토다이오드(PD)측으로부터 순차적으로 리셋 트랜지스터(RX), 디텍 션 트랜지스터(DX), 셀렉트 트랜지스터(SX)의 게이트가 형성된다.As shown in FIG. 2, an active region a having a "c" shape is formed from the photodiode PD region, and the reset transistor RX, the detection transistor DX, and the select sequentially from the photodiode PD side. The gate of the transistor SX is formed.

도 3을 참조하면, 기판(10)에 소자분리막(11)이 형성되고, 소자분리막(11) 일측에 포토다이오드(PD)가 형성된다. 포토다이오드(PD) 옆에 게이트 절연막(12, 13, 14)을 각각 형성하고, 게이트 절연막(12, 13, 14) 위에 각각 게이트(15, 16, 17)를 형성하여 리셋 트랜지스터(RX), 디텍션 트랜지스터(DX), 셀렉트 트랜지스터(SX)를 순서대로 형성한다.Referring to FIG. 3, an isolation layer 11 is formed on a substrate 10, and a photodiode PD is formed on one side of the isolation layer 11. The gate insulating films 12, 13, and 14 are formed next to the photodiode PD, and the gates 15, 16, and 17 are formed on the gate insulating films 12, 13, and 14, respectively, to reset the reset transistor RX and the detection. The transistor DX and the select transistor SX are formed in this order.

포토다이오드(PD) 상부에는 신호잡음을 완화하는 피닝(pinning)전도층(18)이 형성된다. 또한, 게이트(15, 16, 17)와 포토다이오드(PD)를 포함한 기판(10) 위에 제1절연층(20)이 형성되고, 게이트(15, 16, 17) 및 게이트(15, 16, 17) 사이의 액티브 영역과 연결되는 다수의 컨택플러그(22)가 제1절연층(20) 상에 형성된다.A pinning conductive layer 18 is formed on the photodiode PD to mitigate signal noise. In addition, a first insulating layer 20 is formed on the substrate 10 including the gates 15, 16, 17 and the photodiode PD, and the gates 15, 16, 17 and the gates 15, 16, 17 are formed. A plurality of contact plugs 22 are formed on the first insulating layer 20 to be connected to the active region between the layers.

제1절연층(20) 위에 컨택플러그(22)와 연결되는 메탈층(32)을 형성하고, 그 위에 제2절연층(30)을 형성한다.The metal layer 32 connected to the contact plug 22 is formed on the first insulating layer 20, and the second insulating layer 30 is formed thereon.

도 4를 참조하면, 디텍션 트랜지스터(DX)의 게이트 절연막(13)은 포토다이오드(PD)까지 연장형성되며, 포토다이오드(PD)와 중첩되는 일부 영역이 식각되어 트렌치가 형성된다. 트렌치는 디텍션 트랜지스터(DX)의 게이트(16)가 채워져 매몰 콘택(burried contact)의 형태를 이룬다. 매몰 콘택은 이온주입 또는 게이트(16)로부터의 이온 확산 등을 통하여 형성된 전도층(40)에 의하여 포토다이오드(PD)와 연결된다.Referring to FIG. 4, the gate insulating layer 13 of the detection transistor DX extends to the photodiode PD, and some regions overlapping the photodiode PD are etched to form trenches. The trench is filled with the gate 16 of the detection transistor DX to form a buried contact. The buried contact is connected to the photodiode PD by the conductive layer 40 formed through ion implantation or ion diffusion from the gate 16.

현재, 이미지 센서의 단위 픽셀은 고해상도를 위하여 최소화 및 고집적화되는 추세이며, 이에 따라 단위 픽셀 당 트랜지스터의 수를 감소시켜 픽셀 영역의 이 용효율을 높여야 한다.Currently, the unit pixels of the image sensor are minimized and highly integrated for high resolution. Accordingly, the number of transistors per unit pixel must be reduced to increase the utilization efficiency of the pixel area.

그러나, 종래 3T 이미지 센서의 구조는 4T 이미지 센서의 트랜스퍼 트랜지스터의 기능이 배제된 구조이므로, 트랜지스터의 수를 감소시키는데 한계가 있다.However, since the structure of the conventional 3T image sensor is a structure in which the function of the transfer transistor of the 4T image sensor is excluded, there is a limit in reducing the number of transistors.

실시예는 4T 이미지 센서의 트랜스퍼 트랜지스터의 기능이 배제된 종래 3T 이미지 센서의 구조의 한계를 극복하여 트랜지스터의 수를 감소시키고 고집적화가 가능한 3T 이미지 센서를 제공하는 것을 목적으로 한다.The embodiment aims to provide a 3T image sensor capable of reducing the number of transistors and enabling high integration by overcoming the limitation of the structure of the conventional 3T image sensor in which the function of the transfer transistor of the 4T image sensor is excluded.

실시예에 따른 3T 이미지 센서는 제1 포토다이오드 및 제2 포토다이오드; 상기 제1 포토다이오드와 연결되고, 상기 제1 포토다이오드 또는 상기 제2 포토다이오드의 전기신호를 증폭하는 디텍션(detcetion) 트랜지스터; 전압단과 연결되어 상기 제1 포토다이오드 또는 상기 제2 포토다이오드를 초기화시키고, 상기 제1 포토다이오드와 연결된 리셋(reset) 트랜지스터; 상기 제1 포토다이오드와 상기 제2 포토다이오드 사이에 연결되고, 상기 제1 포토다이오드 및 상기 제2 포토다이오드를 상기 리셋 트랜지스터 및 상기 디텍션 트랜지스터와 선택적으로 연결시키는 트랜스퍼(transfer) 트랜지스터; 및 상기 증폭된 전기신호를 선택적으로 출력단에 전달하는 셀렉트(select) 트랜지스터를 포함한다.The 3T image sensor according to the embodiment includes a first photodiode and a second photodiode; A detection transistor connected to the first photodiode and configured to amplify an electrical signal of the first photodiode or the second photodiode; A reset transistor connected to a voltage terminal to initialize the first photodiode or the second photodiode and connected to the first photodiode; A transfer transistor connected between the first photodiode and the second photodiode and selectively connecting the first photodiode and the second photodiode with the reset transistor and the detection transistor; And a select transistor for selectively transferring the amplified electric signal to an output terminal.

실시예에 의하면, 다음과 같은 효과가 있다.According to the embodiment, the following effects are obtained.

첫째, 이미지 센서의 단위 픽셀을 구성하는 다수의 포토다이오드가 트랜스퍼 트랜지스터에 의하여 나머지 트랜지스터를 공유하는 분리 구조(2 pixel shared 3T Pixel 구조)를 통하여 전체 트랜지스터의 개수를 현저하게 감소시킬 수 있다.First, the number of total transistors can be significantly reduced through a separation structure (a 2 pixel shared 3T Pixel structure) in which a plurality of photodiodes constituting a unit pixel of an image sensor share a remaining transistor by a transfer transistor.

둘째, 트랜지스터의 개수가 현저히 감소됨에 따라 이미지 센서의 단위 픽셀을 최소한의 픽셀 영역에 집적화시킬 수 있으므로, 이미지 센서의 고해상도를 구현할 수 있다.Second, as the number of transistors is significantly reduced, unit pixels of the image sensor may be integrated in a minimum pixel area, thereby realizing a high resolution of the image sensor.

첨부된 도면을 참조하여, 실시예에 따른 3T 이미지 센서에 대하여 상세히 설명한다.Referring to the accompanying drawings, a 3T image sensor according to an embodiment will be described in detail.

이하, 실시예를 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되므로 본 발명의 기술적 사상과 직접적인 관련이 있는 핵심적인 구성부만을 언급하기로 한다.Hereinafter, in describing the embodiments, detailed descriptions of related well-known functions or configurations are deemed to unnecessarily obscure the subject matter of the present invention, and thus only the essential components directly related to the technical spirit of the present invention will be referred to. .

본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment according to the present invention, each layer (film), region, pattern or structure may be "on" or "under" the substrate, each layer (film), region, pad or pattern. "On" and "under" include both "directly" or "indirectly" formed through another layer, as described in do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도 5는 제1실시예에 따른 3T(Transistor) 이미지 센서의 단위 픽셀의 등가회로도이다.5 is an equivalent circuit diagram of a unit pixel of a 3T (transistor) image sensor according to a first embodiment.

도 5를 참조하면, 제1실시예에 따른 3T 이미지 센서는 단위 픽셀을 도시한 것으로서, 4개의 트랜지스터(TX, RX, DX, SX)와 2개의 포토다이오드(PD1, PD2)를 포함한다.Referring to FIG. 5, the 3T image sensor according to the first embodiment shows unit pixels, and includes four transistors TX, RX, DX, and SX and two photodiodes PD1 and PD2.

상기 제1 포토다이오드(PD1)와 상기 제2 포토다이오드(PD2)는 외부로부터 입사된 광을 전기신호로 변환하는 광전변환 기능을 수행하고, 상기 트랜스퍼(transfer) 트랜지스터(TX)는 상기 제1 포토다이오드(PD1)와 상기 제2 포토다이오드(PD2)를 스위칭시켜 리셋 트랜지스터(RX) 및 디텍션 트랜지스터(DX)와 선택적으로 연결시킨다.The first photodiode PD1 and the second photodiode PD2 perform a photoelectric conversion function for converting light incident from the outside into an electrical signal, and the transfer transistor TX is configured to perform the first photodiode. The diode PD1 and the second photodiode PD2 are switched to selectively connect with the reset transistor RX and the detection transistor DX.

소스-팔로워(source- follower) 구조의 상기 디텍션(detcetion) 트랜지스터(DX)는 제1 포토다이오드(PD1) 또는 상기 제2 포토다이오드(PD2)의 전기신호를 증폭한다.The detection transistor DX of a source follower structure amplifies an electrical signal of the first photodiode PD1 or the second photodiode PD2.

셀렉트(select) 트랜지스터(SX)는 증폭된 신호를 선택적으로 출력단(Vout)에 전달한다.The select transistor SX selectively transfers the amplified signal to the output terminal Vout.

상기 리셋(reset) 트랜지스터(RX)는 전압단(PVDD)으로부터 전압을 인가받아 상기 제1 포토다이오드(PD1) 또는 상기 제2 포토다이오드(PD2)에 전달하고 상기 포토다이오드들(PD1, PD2)을 초기화한다.The reset transistor RX receives a voltage from the voltage terminal PVDD and transfers the voltage to the first photodiode PD1 or the second photodiode PD2 and transfers the photodiodes PD1 and PD2. Initialize

이때, 상기 리셋 트랜지스터(RX)와 상기 트랜스퍼 트랜지스터(TX)의 게이트에 전압이 동시에 인가되어 상기 포토다이오드들(PD1, PD2)가 초기화되고, 이후 상기 리셋 트랜지스터(RX)와 상기 트랜스퍼 트랜지스터(TX)의 게이트의 전압이 단절된다.In this case, voltages are simultaneously applied to the gates of the reset transistor RX and the transfer transistor TX to initialize the photodiodes PD1 and PD2, and then the reset transistor RX and the transfer transistor TX. The voltage at the gate of is cut off.

상기 포토다이오드들(PD1, PD2)의 전기신호를 읽는 경우, 첫째, 상기 리셋 트랜지스터(RX)의 게이트에 전압을 인가하여 상기 제1 포토다이오드(PD1)의 전기신호가 상기 디텍션 트랜지스터(DX)로 전달되도록 하고, 둘째, 상기 리셋 트랜지스터(RX)의 전압을 차단한 후 다시 인가하여 상기 제1 포토다이오드(PD1)를 초기화(reset)한다. 셋째, 이후 상기 트랜스터 트랜지스터(TX)의 게이트에 전압을 인가하여 상기 제2 포토다이오드(PD2)의 전기신호가 상기 디텍션 트랜지스터(DX)로 전달되도록 한다.When reading the electrical signals of the photodiodes PD1 and PD2, first, a voltage is applied to the gate of the reset transistor RX so that the electrical signal of the first photodiode PD1 is transferred to the detection transistor DX. Second, the voltage of the reset transistor RX is cut off and then applied again to reset the first photodiode PD1. Third, a voltage is then applied to the gate of the transformer transistor TX so that an electrical signal of the second photodiode PD2 is transferred to the detection transistor DX.

이와 같은 구성의 제1실시예에 따른 3T 이미지 센서는 두개의 상기 포토다이오드들(PD1, PD2)이 상기 트랜스퍼 트랜지스터(TX)에 의하여 나머지 트랜지스터(RX, DX, SX)를 공유하는 분리 구조(2 pixel shared 3T Pixel 구조)이다.In the 3T image sensor according to the first exemplary embodiment, the separation structure 2 in which the two photodiodes PD1 and PD2 share the remaining transistors RX, DX, and SX by the transfer transistor TX is described above. pixel shared 3T Pixel structure).

즉, 제1실시예에 따른 3T 이미지 센서는 하나의 트랜스퍼 트랜지스터(TX)가 추가된 반면 2개의 픽셀에 해당하는 상기 포토다이오드(PD1, PD2)가 1개의 픽셀에 해당하는 나머지 트랜지스터들(RX, DX, SX)을 공유함으로써 전체 트랜지스터의 개수를 현저하게 감소시킬 수 있다.That is, in the 3T image sensor according to the first embodiment, one transfer transistor TX is added while the photodiodes PD1 and PD2 corresponding to two pixels correspond to the remaining transistors RX, corresponding to one pixel. DX, SX) can be shared to significantly reduce the total number of transistors.

도 6은 제1실시예에 따른 3T 이미지 센서의 단위 픽셀의 구조를 개략적으로 도시한 상면도이고, 도 7은 도 6의 표시선 A-A'을 기준으로 한 3T 이미지 센서의 단위 픽셀의 측단면도이며, 도 8은 도 6의 표시선 B-B'을 기준으로 한 3T 이미지 센서의 단위 픽셀의 측단면도이다.FIG. 6 is a top view schematically illustrating a structure of a unit pixel of a 3T image sensor according to a first embodiment, and FIG. 7 is a side cross-sectional view of a unit pixel of a 3T image sensor based on display line A-A 'of FIG. 6. 8 is a side cross-sectional view of a unit pixel of a 3T image sensor based on the display line BB ′ of FIG. 6.

도 6을 참조하면, 상기 제2 포토다이오드(PD2)가 반도체 기판(100)의 하측에 형성되고, 소자분리막(110)으로 상기 제2 포토다이오드(PD2)와 이격된 상기 제1 포토다이오드(PD1)가 그 상측에 형성된다.Referring to FIG. 6, the second photodiode PD2 is formed under the semiconductor substrate 100, and the first photodiode PD1 spaced apart from the second photodiode PD2 by the device isolation layer 110. ) Is formed on the upper side thereof.

소자분리막(110)에 의하여 정의된 액티브 영역(b)은 상기 제1 포토다이오드(PD1) 및 상기 제2 포토다이오드(PD2)를 포함하며, 상기 포토다이오드들(PD1, PD2) 영역으로부터 상측으로 "ㄷ"자 형태로 형성된다.The active region b defined by the isolation layer 110 may include the first photodiode PD1 and the second photodiode PD2, and may move upward from the photodiode PD1 and PD2 regions. It is formed in the form of "".

상기 트랜스퍼 트랜지스터(TX)의 게이트(122)는 상기 제1 포토다이오드(PD1)와 상기 제2 포토다이오드(PD2) 사이의 일부 액티브 영역(b)에 형성되고, 상기 리셋 트랜지스터(RX)의 게이트(132)는 상기 제1 포토다이오드(PD1) 옆의 액티브 영역(b)에 형성된다.The gate 122 of the transfer transistor TX is formed in a part of the active region b between the first photodiode PD1 and the second photodiode PD2 and the gate of the reset transistor RX 132 is formed in the active region b next to the first photodiode PD1.

상기 디텍션 트랜지스터(DX)의 게이트(142)는 상기 리셋 트랜지스터(RX)의 게이트(132) 옆과 상기 제1 포토다이오드(PD1) 상측의 액티브 영역(b)에 형성되며, 상기 제1 포토다이오드(PD1)와 일부 영역이 중첩되도록 연장형성된다.The gate 142 of the detection transistor DX is formed in the active region b next to the gate 132 of the reset transistor RX and above the first photodiode PD1, and the first photodiode PD1) and some regions are extended to overlap.

상기 셀렉트 트랜지스터(SX)의 게이트(152)는 상기 디텍션 트랜지스터(DX)의 게이트(142) 옆과 상기 제1 포토다이오드(PD1) 상측의 액티브 영역(b)에 형성된다.The gate 152 of the select transistor SX is formed in the active region b next to the gate 142 of the detection transistor DX and above the first photodiode PD1.

도 7을 참조하면, 상기 반도체 기판(100)에 액티브 영역(b)을 정의하는 소자분리막(110)이 형성되고, 상기 소자분리막(110) 일측에 제2 포토다이오드(PD2)가 형성된다.Referring to FIG. 7, an isolation layer 110 defining an active region b is formed on the semiconductor substrate 100, and a second photodiode PD2 is formed on one side of the isolation layer 110.

상기 제1 포토다이오드(PD1)는 상기 제2 포토다이오드(PD2) 옆에 소정 간격 이격되어 형성되고, 상기 제1 포토다이오드(PD1)와 상기 제2 포토다이오드(PD2) 사이의 상기 반도체 기판(100) 위에 상기 트랜스퍼 트랜지스터(TX)를 구성하는 게이트 절연막(121)과 게이트(122)가 형성된다.The first photodiode PD1 is formed next to the second photodiode PD2 at predetermined intervals, and the semiconductor substrate 100 is disposed between the first photodiode PD1 and the second photodiode PD2. The gate insulating layer 121 and the gate 122 constituting the transfer transistor TX are formed on the substrate.

상기 제1 포토다이오드(PD1)와 상기 제2 포토다이오드(PD2)의 상부에는 각각 신호잡음을 완화하는 피닝(pinning)전도층(111, 112)이 형성된다. Pinning conductive layers 111 and 112 are respectively disposed on the first photodiode PD1 and the second photodiode PD2 to mitigate signal noise.

상기 제1 포토다이오드(PD1) 옆에 게이트 절연막(131, 141, 151)을 각각 형성하고, 상기 게이트 절연막(131, 141, 151) 위에 각각 게이트(132, 142, 152)를 형성하여 상기 리셋 트랜지스터(RX), 상기 디텍션 트랜지스터(DX), 상기 셀렉트 트랜지스터(SX)가 순서대로 형성된다.Gate insulating layers 131, 141, and 151 are formed next to the first photodiode PD1, and gates 132, 142, and 152 are formed on the gate insulating layers 131, 141, and 151, respectively. RX, the detection transistor DX, and the select transistor SX are formed in this order.

또한, 상기 게이트들(132, 142, 152)와 상기 포토다이오드들(PD1, PD2)을 포함한 상기 반도체 기판(100) 위에 제1절연층(160)이 형성되고, 상기 게이트들(132, 142, 152) 및 상기 게이트들(132, 142, 152) 사이의 액티브 영역과 연결되는 다수의 컨택플러그(162)가 상기 제1절연층(160) 상에 형성된다.In addition, a first insulating layer 160 is formed on the semiconductor substrate 100 including the gates 132, 142, and 152 and the photodiodes PD1 and PD2, and the gates 132, 142, A plurality of contact plugs 162 connected to the active region between the 152 and the gates 132, 142, and 152 are formed on the first insulating layer 160.

상기 제1절연층(160) 위에 상기 컨택플러그(162)와 연결되는 메탈층(172)이 형성되고, 그 위에 제2절연층(170)이 형성된다.A metal layer 172 connected to the contact plug 162 is formed on the first insulating layer 160, and a second insulating layer 170 is formed thereon.

도 8을 참조하면, 상기 디텍션 트랜지스터(DX)의 상기 게이트 절연막(141)은 상기 제1 포토다이오드(PD1)까지 연장형성되며, 상기 제1 포토다이오드(PD1)와 중첩되는 일부 영역이 식각되어 트렌치가 형성된다.Referring to FIG. 8, the gate insulating layer 141 of the detection transistor DX extends to the first photodiode PD1, and a portion of the region overlapping the first photodiode PD1 is etched to form a trench. Is formed.

상기 트렌치는 상기 디텍션 트랜지스터(DX)의 게이트(142)를 이루는 물질이 채워져 매몰 콘택(burried contact)의 형태를 이룬다. 매몰 콘택은 이온주입 또는 상기 게이트(142)로부터의 이온 확산 등을 통하여 형성된 전도층(180)에 의하여 상기 제1 포토다이오드(PD1)와 연결된다.The trench is filled with a material forming the gate 142 of the detection transistor DX to form a buried contact. The buried contact is connected to the first photodiode PD1 by the conductive layer 180 formed through ion implantation or ion diffusion from the gate 142.

도 9는 제2실시예에 따른 3T 이미지 센서의 구조를 개략적으로 도시한 상면도이다.9 is a top view schematically illustrating a structure of a 3T image sensor according to a second embodiment.

도 9를 참조하면, 제2실시예에 따른 3T 이미지 센서는 제1실시예와 기본적으 로 유사한 구조를 가지므로, 반복되는 설명은 생략하기로 한다.9, since the 3T image sensor according to the second embodiment has a structure basically similar to that of the first embodiment, repeated description thereof will be omitted.

제2실시예에 따른 3T 이미지 센서가 제1실시예와 다른 점은, 제1실시예에 따른 트랜스퍼 트랜지스터(TX)의 게이트(122)가 상기 제1 포토다이오드(PD1)와 상기 제2 포토다이오드(PD2) 사이의 일부 액티브 영역(b)에 형성된 반면, 제2실시예에 따른 트랜스퍼 트랜지스터(TX)의 게이트(122a)는 상기 제1 포토다이오드(PD1)와 상기 제2 포토다이오드(PD2) 사이의 액티브 영역(b) 전체를 가로질러 형성된 점이다.The 3T image sensor according to the second embodiment is different from the first embodiment in that the gate 122 of the transfer transistor TX according to the first embodiment has the first photodiode PD1 and the second photodiode. The gate 122a of the transfer transistor TX according to the second embodiment is formed between the first photodiode PD1 and the second photodiode PD2 while the active region b is formed between the first and second photodiodes PD2. It is a point formed across the whole active area (b).

제2실시예의 경우, 상기 제1 포토다이오드(PD1)와 상기 제2 포토다이오드(PD2)는 상기 트랜스퍼 트랜지스터(TX) 게이트(122a)의 자가 정렬(Self align) 방식을 이용하여 분리될 수 있다.In the second embodiment, the first photodiode PD1 and the second photodiode PD2 may be separated by using a self align method of the transfer transistor TX gate 122a.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications other than those described above are possible. For example, each component specifically shown in the embodiments of the present invention can be modified and implemented. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1은 3T(Transistor) 이미지 센서의 단위 픽셀의 등가회로도.1 is an equivalent circuit diagram of a unit pixel of a 3T (Transistor) image sensor.

도 2는 3T 이미지 센서의 단위 픽셀의 상면도.2 is a top view of a unit pixel of a 3T image sensor.

도 3은 도 2의 표시선 A-A'을 기준으로 한 3T 이미지 센서의 단위 픽셀의 측단면도.3 is a side cross-sectional view of a unit pixel of a 3T image sensor based on the display line A-A 'of FIG. 2;

도 4는 도 2의 표시선 B-B'을 기준으로 한 3T 이미지 센서의 단위 픽셀의 측단면도.4 is a side cross-sectional view of a unit pixel of a 3T image sensor based on the display line BB ′ of FIG. 2.

도 5는 제1실시예에 따른 3T 이미지 센서의 단위 픽셀의 등가회로도.5 is an equivalent circuit diagram of a unit pixel of the 3T image sensor according to the first embodiment;

도 6은 제1실시예에 따른 3T 이미지 센서의 단위 픽셀의 구조를 개략적으로 도시한 상면도.6 is a top view schematically illustrating a structure of a unit pixel of a 3T image sensor according to a first embodiment.

도 7은 도 6의 표시선 A-A'을 기준으로 한 3T 이미지 센서의 단위 픽셀의 측단면도.FIG. 7 is a side cross-sectional view of a unit pixel of a 3T image sensor based on display line A-A 'of FIG. 6;

도 8은 도 6의 표시선 B-B'을 기준으로 한 3T 이미지 센서의 단위 픽셀의 측단면도.FIG. 8 is a side cross-sectional view of a unit pixel of a 3T image sensor based on display line B-B 'of FIG. 6;

도 9는 제2실시예에 따른 3T 이미지 센서의 구조를 개략적으로 도시한 상면도.9 is a top view schematically showing the structure of a 3T image sensor according to the second embodiment;

Claims (10)

제1 포토다이오드 및 제2 포토다이오드;A first photodiode and a second photodiode; 상기 제1 포토다이오드와 연결되고, 상기 제1 포토다이오드 또는 상기 제2 포토다이오드의 전기신호를 증폭하는 디텍션(detcetion) 트랜지스터;A detection transistor connected to the first photodiode and configured to amplify an electrical signal of the first photodiode or the second photodiode; 전압단과 연결되어 상기 제1 포토다이오드 또는 상기 제2 포토다이오드를 초기화시키고, 상기 제1 포토다이오드와 연결된 리셋(reset) 트랜지스터;A reset transistor connected to a voltage terminal to initialize the first photodiode or the second photodiode and connected to the first photodiode; 상기 제1 포토다이오드와 상기 제2 포토다이오드 사이에 연결되고, 상기 제1 포토다이오드 및 상기 제2 포토다이오드를 상기 리셋 트랜지스터 및 상기 디텍션 트랜지스터와 선택적으로 연결시키는 트랜스퍼(transfer) 트랜지스터; 및A transfer transistor connected between the first photodiode and the second photodiode and selectively connecting the first photodiode and the second photodiode with the reset transistor and the detection transistor; And 상기 증폭된 전기신호를 선택적으로 출력단에 전달하는 셀렉트(select) 트랜지스터를 포함하는 3T(Transistor) 이미지 센서.3T (Transistor) image sensor including a select transistor for selectively transmitting the amplified electrical signal to the output terminal. 제1항에 있어서,The method of claim 1, 상기 리셋 트랜지스터와 상기 트랜스퍼 트랜지스터의 게이트에 전압이 동시에 인가되어 상기 제1 포토다이오드 및 상기 제2 포토다이오드가 초기화되고, 이후 상기 리셋 트랜지스터와 상기 트랜스퍼 트랜지스터의 게이트의 전압이 단절되는 것을 특징으로 하는 3T 이미지 센서.3T, characterized in that the voltage is applied to the gate of the reset transistor and the transfer transistor at the same time to initialize the first photodiode and the second photodiode, after which the voltage of the gate of the reset transistor and the transfer transistor is disconnected. Image sensor. 제1항에 있어서, 전기신호를 읽는 경우,The method of claim 1, wherein when reading an electrical signal, 상기 리셋 트랜지스터의 게이트에 전압을 인가하여 상기 제1 포토다이오드의 전기신호가 상기 디텍션 트랜지스터로 전달되도록 하고,A voltage is applied to a gate of the reset transistor to transfer an electrical signal of the first photodiode to the detection transistor, 상기 리셋 트랜지스터의 전압을 차단한 후 다시 인가하여 상기 제1 포토다이오드를 초기화하며,Interrupting the voltage of the reset transistor and applying it again to initialize the first photodiode, 이후 상기 트랜스터 트랜지스터의 게이트에 전압을 인가하여 상기 제2 포토다이오드의 전기신호가 상기 디텍션 트랜지스터로 전달되도록 하는 것을 특징으로 하는 3T 이미지 센서. Thereafter, a voltage is applied to a gate of the transfer transistor to transfer an electrical signal of the second photodiode to the detection transistor. 제1항에 있어서, 상기 디텍션 트랜지스터는The method of claim 1, wherein the detection transistor is 소스-팔로워(source- follower) 구조인 것을 특징으로 하는 3T 이미지 센서.3T image sensor characterized by a source follower structure. 제1항에 있어서, 반도체 기판을 상면에서 투영하였을 경우,The semiconductor substrate of claim 1, wherein the semiconductor substrate is projected from an upper surface. 상기 제2 포토다이오드는 상기 반도체 기판의 하측에 형성되고, 상기 제1 포토다이오드는 상기 제2 포토다이오드(PD1)의 상측에 이격되어 형성되며,The second photodiode is formed below the semiconductor substrate, and the first photodiode is formed spaced apart from the upper side of the second photodiode PD1. 소자분리막에 의하여 정의된 액티브 영역은 상기 제1 포토다이오드 및 상기 제2 포토다이오드를 포함하며, 그 상측으로 "ㄷ"자 형태로 형성되고,The active region defined by the device isolation layer includes the first photodiode and the second photodiode, and is formed in a “c” shape on the upper side thereof. 상기 트랜스퍼 트랜지스터의 게이트는 상기 제1 포토다이오드와 상기 제2 포토다이오드 사이의 액티브 영역에 형성되고,A gate of the transfer transistor is formed in an active region between the first photodiode and the second photodiode, 상기 리셋 트랜지스터의 게이트는 상기 제1 포토다이오드 옆의 액티브 영역에 형성되며,A gate of the reset transistor is formed in an active region next to the first photodiode, 상기 디텍션 트랜지스터의 게이트는 상기 리셋 트랜지스터의 게이트 옆과 상기 제1 포토다이오드 상측의 액티브 영역에 형성되고, 상기 제1 포토다이오드와 일부 영역이 중첩되도록 연장형성되며,The gate of the detection transistor is formed in an active region next to the gate of the reset transistor and above the first photodiode, and extends to overlap the first photodiode and a partial region, 상기 셀렉트 트랜지스터의 게이트는 상기 디텍션 트랜지스터의 게이트 옆과 상기 제1 포토다이오드 상측의 액티브 영역에 형성된 것을 특징으로 하는 3T 이미지 센서.And the gate of the select transistor is formed in an active region next to the gate of the detection transistor and above the first photodiode. 제1항에 있어서, 반도체 기판을 소자분리막에 의하여 정의된 액티브 전체 영역의 측면에서 투영하였을 경우,The semiconductor substrate of claim 1, wherein the semiconductor substrate is projected from the side surface of the entire active region defined by the device isolation film. 상기 제1 포토다이오드는 상기 제2 포토다이오드 옆에 소정 간격 이격되어 형성되고,The first photodiode is formed next to the second photodiode spaced by a predetermined interval, 상기 트랜스퍼 트랜지스터의 게이트 절연막과 게이트는 상기 제1 포토다이오드와 상기 제2 포토다이오드 사이의 상기 반도체 기판 위에 형성되며,A gate insulating layer and a gate of the transfer transistor are formed on the semiconductor substrate between the first photodiode and the second photodiode, 상기 제1 포토다이오드 옆의 상기 반도체 기판 위에 상기 리셋 트랜지스터, 상기 디텍션 트랜지스터, 상기 셀렉트 트랜지스터의 게이트 절연막 및 게이트가 순차적으로 형성되는 것을 특징으로 하는 3T 이미지 센서.And the reset transistor, the detection transistor, the gate insulating film and the gate of the select transistor are sequentially formed on the semiconductor substrate next to the first photodiode. 제6항에 있어서,The method of claim 6, 상기 반도체 기판 위에 형성된 제1절연층;A first insulating layer formed on the semiconductor substrate; 상기 트랜스퍼 트랜지스터, 상기 리셋 트랜지스터, 상기 디텍션 트랜지스터, 상기 셀렉트 트랜지스터의 게이트 및 이들 사이의 액티브 영역과 연결되고, 상기 제1절연층에 형성된 다수의 컨택플러그; 및A plurality of contact plugs connected to the transfer transistor, the reset transistor, the detection transistor, the gate of the select transistor, and an active region therebetween and formed in the first insulating layer; And 상기 컨택플러그와 연결되는 메탈층을 포함하고, 상기 제1절연층 위에 형성된 제2절연층을 포함하는 3T 이미지 센서.3T image sensor comprising a metal layer connected to the contact plug, and a second insulating layer formed on the first insulating layer. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 제1 포토다이오드와 상기 제2 포토다이오드의 상부에 각각 형성되어 신호잡음을 완화하는 피닝(pinning)전도층을 포함하는 3T 이미지 센서.And a pinning conductive layer formed on the first photodiode and the second photodiode to respectively mitigate signal noise. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 제1 포토다이오드 및 상기 제2 포토다이오드는 상기 트랜스퍼 트랜지스터의 게이트 일부 및 상기 소자분리막의 일부에 의하여 이격되거나, 상기 제1 포토다이오드 및 상기 제2 포토다이오드를 가로지르는 상기 트랜스퍼 트랜지스터의 게이트에 의해서만 이격된 것을 특징으로 하는 3T 이미지 센서.The first photodiode and the second photodiode are separated by a portion of the gate of the transfer transistor and a portion of the device isolation layer, or only by a gate of the transfer transistor across the first photodiode and the second photodiode. 3T image sensor, characterized in that spaced apart. 제1항에 있어서, 반도체 기판을 상기 디텍션 트랜지스터로부터 상기 제1 포토다이오드 영역까지 측면에서 투영하였을 경우,The semiconductor substrate of claim 1, wherein the semiconductor substrate is projected from the detection transistor to the first photodiode region from the side. 상기 디텍션 트랜지스터의 상기 게이트 절연막은 상기 제1 포토다이오드까지 연장형성되며, 상기 제1 포토다이오드와 중첩되는 일부 영역이 식각되어 트렌치가 형성되고,The gate insulating layer of the detection transistor extends to the first photodiode, a portion of which overlaps the first photodiode is etched to form a trench, 상기 디텍션 트랜지스터의 게이트를 이루는 물질이 상기 트렌치에 매립되어 형성되며, 상기 제1 포토다이오드와 연결되는 전도층을 포함하는 것을 특징으로 하는 3T 이미지 센서.And a material forming a gate of the detection transistor is embedded in the trench and comprises a conductive layer connected to the first photodiode.
KR1020090122049A 2009-12-09 2009-12-09 3 transistor image sensor KR20110065176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090122049A KR20110065176A (en) 2009-12-09 2009-12-09 3 transistor image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122049A KR20110065176A (en) 2009-12-09 2009-12-09 3 transistor image sensor

Publications (1)

Publication Number Publication Date
KR20110065176A true KR20110065176A (en) 2011-06-15

Family

ID=44398484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122049A KR20110065176A (en) 2009-12-09 2009-12-09 3 transistor image sensor

Country Status (1)

Country Link
KR (1) KR20110065176A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224780B2 (en) 2012-05-31 2015-12-29 Samsung Electronics Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor including a junction field effect transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224780B2 (en) 2012-05-31 2015-12-29 Samsung Electronics Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor including a junction field effect transistor

Similar Documents

Publication Publication Date Title
KR102367384B1 (en) Image sensor and method of forming the same
US10103190B2 (en) Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
JP4224036B2 (en) Image sensor with embedded photodiode region and method of manufacturing the same
US20130307040A1 (en) Image sensors and methods of fabricating the same
KR100752185B1 (en) CMOS image sensor and method for manufacturing the same
KR102575458B1 (en) Image sensor and method for fabricating the same
KR100778854B1 (en) CMOS image sensor and method for manufacturing the same
US10567688B2 (en) Image sensor with test light shielding pattern, imaging device, and method of manufacturing image sensor chip package
KR102033610B1 (en) Image sensor and method of forming the same
KR102513483B1 (en) Image sensor and method of fabricating the same
CN111048537A (en) Image sensor including active region
KR20170131928A (en) Image sensor
KR100720534B1 (en) CMOS image sensor and method for manufacturing the same
KR20170128869A (en) Image sensor
CN111435667A (en) Image sensor with a plurality of pixels
US10276614B2 (en) Methods and apparatus for an image sensor with a multi-branch transistor
US11183526B2 (en) Image sensor
US20100163940A1 (en) Image sensor and method for manufacturing the same
US8553125B2 (en) Solid-state image sensor and camera having image sensor with planarized insulative film
KR20200098843A (en) Image sensing device and manufacturing method of the same
KR20110066330A (en) 4 transistor image sensor
KR20070009829A (en) Cmos image sensor
CN112259569A (en) Image sensor and forming method of pixel structure of image sensor
US9871068B1 (en) Methods and apparatus for an image sensor with a multi-branch transistor
CN107507842B (en) Method for optimizing transistor structure of CMOS image sensor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid