KR20110062975A - A printed circuit board and a fabricating method the same - Google Patents

A printed circuit board and a fabricating method the same Download PDF

Info

Publication number
KR20110062975A
KR20110062975A KR1020090119877A KR20090119877A KR20110062975A KR 20110062975 A KR20110062975 A KR 20110062975A KR 1020090119877 A KR1020090119877 A KR 1020090119877A KR 20090119877 A KR20090119877 A KR 20090119877A KR 20110062975 A KR20110062975 A KR 20110062975A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
circuit board
printed circuit
chip
Prior art date
Application number
KR1020090119877A
Other languages
Korean (ko)
Inventor
정정연
임경환
강혜현
고태호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090119877A priority Critical patent/KR20110062975A/en
Publication of KR20110062975A publication Critical patent/KR20110062975A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A printed circuit board and manufacturing method thereof are provided to directly connect a first circuit layer with a terminal of a chip by an anisotropic conductive film, thereby increasing reliability. CONSTITUTION: A chip(106) is placed on one side of a core substrate(104). A second insulation layer(105) includes the chip. The core substrate includes a first insulation layer(101), first circuit layers(102), and a penetration hole(103). The first circuit layers are formed on both sides of the first insulation layer. The second insulation layer is formed on one side of the core substrate. A third insulation layer(109) and a second circuit layer(110b) are formed on the other side of the core substrate and the second insulation layer.

Description

인쇄회로기판 및 그 제조방법{A printed circuit board and a fabricating method the same}A printed circuit board and a fabrication method the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

일반적으로 웨이퍼 한 장당 칩(Chip)을 수십 개에서 혹은 수백 개 형성할 수 있으나, 칩 자체만으로는 외부로부터 전기를 공급받아 전기신호를 주고 받을 수 없을 뿐만 아니라 미세한 회로를 담고 있기 때문에 외부의 충격에 의해 쉽게 손상된다. 이에 따라, 칩에 전기적인 연결을 해주고, 또한, 외부의 충격으로부터 보호해주는 패키징 기술이 점진적으로 발전하게 되었다.Generally, dozens or hundreds of chips can be formed per wafer, but the chip itself is not only supplied with electricity from the outside to send and receive electric signals, but also contains minute circuits. Easily damaged. This has led to the development of packaging technologies that provide electrical connections to chips and protect them from external shocks.

최근에는 칩의 고집적화, 메모리 용량의 증가, 다기능화 및 고밀도 실장의 요구 등이 가속화되고 있으며, 이들의 요구를 만족시키기 위해 이를 실장하기 위한 인쇄회로기판의 소형화, 고밀도화에 대한 요구가 꾸준히 증가하고 있다. 또한, 인쇄회로기판의 내부에 칩을 실장하는 임베디드 인쇄회로기판(Embedded PCB)에 대한 관심이 급증하고 있으며 이에 대한 연구가 이루어지고 있다.Recently, the demand for higher integration of chips, increased memory capacity, multi-functionality, and high density mounting have been accelerated, and the demand for miniaturization and densification of printed circuit boards for mounting them has been steadily increasing. . In addition, the interest in the embedded printed circuit board (Embedded PCB) mounting the chip inside the printed circuit board is increasing rapidly, and research on this has been made.

도 1 내지 도 7은 종래기술에 따른 인쇄회로기판(10)의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여 종래기술에 따른 인쇄회로기판(10)을 설명하면 다음과 같다.1 to 7 are cross-sectional views illustrating a method of manufacturing a printed circuit board 10 according to the prior art. Hereinafter, referring to the printed circuit board 10 according to the prior art as follows.

먼저, 도 1에 도시한 바와 같이, 제1 절연층(11)의 내부에 관통홀(13)을 형성하고, 제1 절연층(11)의 양면에 제1 회로층(12)을 형성하여 코어기판(14)을 준비한다.First, as shown in FIG. 1, a through hole 13 is formed inside the first insulating layer 11, and the first circuit layer 12 is formed on both surfaces of the first insulating layer 11 to form a core. The substrate 14 is prepared.

다음, 도 2에 도시한 바와 같이, 제1 절연층(11)의 상, 하부를 모두 관통하는 캐비티(15; Cavity)를 형성하고, 캐비티(15)를 포함하여 제1 절연층(11)의 하부에 테이프(16; Tape)를 부착시킨다.Next, as shown in FIG. 2, a cavity 15 (Cavity) penetrating both the upper and lower portions of the first insulating layer 11 is formed, and the cavity 15 is included to form the cavity 15 of the first insulating layer 11. Tape (16) is attached to the bottom.

다음, 도 3에 도시한 바와 같이, 캐비티(15)에 칩(17)을 위치시킨다. 이때, 칩(17)에 형성된 단자(18)는 테이프(16)에 의해 지지되어 칩(17)을 캐비티(15)에 고정할 수 있다.Next, as shown in FIG. 3, the chip 17 is placed in the cavity 15. In this case, the terminal 18 formed on the chip 17 may be supported by the tape 16 to fix the chip 17 to the cavity 15.

다음, 도 4에 도시한 바와 같이, 칩(17)을 구비한 코어기판(14)의 일면에 제2 절연층(19) 및 제2 금속층(20a)을 형성한다.Next, as shown in FIG. 4, the second insulating layer 19 and the second metal layer 20a are formed on one surface of the core substrate 14 having the chip 17.

다음, 도 5에 도시한 바와 같이, 테이프(16)를 제거한다.Next, as shown in FIG. 5, the tape 16 is removed.

다음, 도 6에 도시한 바와 같이, 테이프(16)가 제거된 코어기판(14)의 타면에 제3 절연층(21) 및 제3 금속층(22a)을 형성한다.Next, as shown in FIG. 6, the third insulating layer 21 and the third metal layer 22a are formed on the other surface of the core substrate 14 from which the tape 16 is removed.

다음, 도 7에 도시한 바와 같이, 제2 금속층(20a)과 제3 금속층(22a)을 에칭하여 각각 제2 회로층(20b) 및 제3 회로층(22b)을 형성하고, 제2 회로층(20b) 및 제3 회로층(22b)과 제1 회로층(12)을 전기적으로 연결하기 위한 비아(23)를 형성한 다.Next, as illustrated in FIG. 7, the second metal layer 20a and the third metal layer 22a are etched to form the second circuit layer 20b and the third circuit layer 22b, respectively, and the second circuit layer 20b and vias 23 for electrically connecting the third circuit layer 22b and the first circuit layer 12 are formed.

그러나, 종래의 인쇄회로기판(10)의 경우, 두 번의 적층 공정, 및 테이프의 부착, 제거 공정을 거치기 때문에 제조비용 및 제조시간이 증가되는 문제점이 있었다.However, the conventional printed circuit board 10 has a problem in that the manufacturing cost and manufacturing time is increased because it goes through two lamination processes and attaching and removing the tape.

또한, 비아(23)를 통하여 칩(17)과 인쇄회로기판(10)이 연결되기 때문에, 비아(23)의 도금신뢰도에 따라, 정합성과 신뢰도가 낮아질 수 있는 문제점이 있었다.In addition, since the chip 17 and the printed circuit board 10 are connected through the via 23, there is a problem in that matching and reliability may be lowered according to the plating reliability of the via 23.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 별도의 테이프를 사용하지 않고 한 번의 적층 공정만을 거쳐, 제조비용 및 제조시간이 절감되는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.The present invention was created to solve the problems of the prior art as described above, an object of the present invention is to use a printed circuit board and a manufacturing time is reduced through only one lamination process without using a separate tape, and manufacturing time It is to provide a method.

또한, 본 발명의 다른 목적은 칩과 인쇄회로기판 간을 직접 연결하여 정합성 및 신뢰도가 향상되는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.In addition, another object of the present invention is to provide a printed circuit board and a method of manufacturing the same, which improves the consistency and reliability by directly connecting the chip and the printed circuit board.

본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 제1 회로층이 형성된 코어기판, 상기 코어기판의 일면에 형성된 제2 절연층, 및 상기 제2 절연층의 캐비티에 위치되되, 상기 제1 회로층과 이방 전도성 필름을 통해 전기적으로 연결된 칩을 포함하는 것을 특징으로 한다.According to a preferred embodiment of the present invention, a printed circuit board includes a core board on which a first circuit layer is formed, a second insulating layer formed on one surface of the core board, and a cavity of the second insulating layer. And a chip electrically connected through the layer and the anisotropic conductive film.

여기서, 상기 코어기판의 타면과 상기 제2 절연층에 각각 차례로 형성된 제3 절연층과 제2 회로층을 더 포함하는 것을 특징으로 한다.The method may further include a third insulating layer and a second circuit layer sequentially formed on the other surface of the core substrate and the second insulating layer, respectively.

또한, 상기 이방 전도성 필름은 전도성 입자를 분산시킨 접착제인 것을 특징으로 한다.In addition, the anisotropic conductive film is characterized in that the adhesive dispersed the conductive particles.

또한, 상기 전도성 입자는 금속 코팅된 플라스틱 또는 금속 입자인 것을 특징으로 한다.In addition, the conductive particles are characterized in that the metal-coated plastic or metal particles.

또한, 상기 제2 절연층 및 상기 제3 절연층은 프리프레그로 구성된 것을 특 징으로 한다.In addition, the second insulating layer and the third insulating layer is characterized by consisting of a prepreg.

또한, 상기 칩은 상기 이방 전도성 필름을 통하여 상기 제1 회로층과 전기적으로 연결된 단자를 구비하는 것을 특징으로 한다.The chip may include a terminal electrically connected to the first circuit layer through the anisotropic conductive film.

본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 제1 절연층의 양면에 제1 회로층을 형성하여 코어기판을 준비하는 단계, (B) 제2 절연층에 캐비티를 형성하는 단계, (C) 상기 코어기판의 일면에 상기 제2 절연층을 위치시키고 상기 캐비티에 칩을 위치시키되, 상기 칩과 상기 제1 회로층 간 이방 전도성 필름을 위치시키는 단계, 및 (D) 상기 코어기판, 및 상기 제2 절연층을 압착하여 결합하되, 상기 칩과 상기 제1 회로층을 상기 이방 전도성 필름에 의해 전기적으로 연결하는 단계를 포함하는 것을 특징으로 한다.In a method of manufacturing a printed circuit board according to a preferred embodiment of the present invention, (A) forming a first circuit layer on both sides of the first insulating layer to prepare a core substrate, (B) forming a cavity in the second insulating layer Forming (C) placing the second insulating layer on one surface of the core substrate and placing a chip in the cavity, placing an anisotropic conductive film between the chip and the first circuit layer, and (D) Compressing and bonding the core substrate and the second insulating layer, characterized in that it comprises the step of electrically connecting the chip and the first circuit layer by the anisotropic conductive film.

이때, 상기 (D) 단계에서, 상기 코어기판 및 상기 제2 절연층을 압착함과 동시에 상기 코어기판의 타면과 상기 제2 절연층에 각각 제3 절연층과 금속층을 압착하여 결합하는 것을 특징으로 한다.In this case, in the step (D), the core substrate and the second insulating layer are pressed and simultaneously bonded to the other surface of the core substrate and the second insulating layer by pressing a third insulating layer and a metal layer. do.

또한, 상기 이방 전도성 필름은 전도성 입자를 분산시킨 접착제인 것을 특징으로 한다.In addition, the anisotropic conductive film is characterized in that the adhesive dispersed the conductive particles.

또한, 상기 전도성 입자는 금속 코팅된 플라스틱 또는 금속 입자인 것을 특징으로 한다.In addition, the conductive particles are characterized in that the metal-coated plastic or metal particles.

또한, 상기 제2 절연층 및 상기 제3 절연층은 프리프레그인 것을 특징으로 한다.In addition, the second insulating layer and the third insulating layer is characterized in that the prepreg.

또한, (E) 상기 금속층을 에칭하여 제2 회로층을 형성하고, 상기 제2 회로층과 상기 제1 회로층을 전기적으로 연결하는 비아를 형성하는 단계를 더 포함하는 것을 특징으로 한다.(E) etching the metal layer to form a second circuit layer, and forming a via electrically connecting the second circuit layer and the first circuit layer.

또한, 상기 (D) 단계에서, 상기 칩에 형성된 단자가 상기 이방 전도성 필름에 의해 상기 제1 회로층과 전기적으로 연결되는 것을 특징으로 한다.Further, in the step (D), the terminal formed on the chip is characterized in that it is electrically connected to the first circuit layer by the anisotropic conductive film.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

본 발명에 따른 인쇄회로기판 및 그 제조방법은 코어기판, 제2 절연층, 제3 절연층, 및 금속층을 일괄 적층하고, 별도의 테이프를 이용하지 않음으로써, 제조비용 및 제조시간이 절감되는 장점이 있다.The printed circuit board and the method of manufacturing the same according to the present invention collectively stack the core substrate, the second insulating layer, the third insulating layer, and the metal layer, and do not use a separate tape, thereby reducing manufacturing costs and manufacturing time. There is this.

또한, 본 발명에 따르면, 칩의 단자와 제1 회로층이 비아를 통하지 않고 이방 전도성 필름(ACF; Anisotrophic Conductive Film)에 의해 직접 연결됨으로써, 정합성과 신뢰도가 향상되는 장점이 있다.In addition, according to the present invention, since the terminal of the chip and the first circuit layer are directly connected by an anisotrophic conductive film (ACF) without passing through vias, there is an advantage in that consistency and reliability are improved.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.BRIEF DESCRIPTION OF THE DRAWINGS The objects, particular advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판의 구조Printed Circuit Board Structure

도 8은 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100)에 대해 설명하기로 한다.8 is a cross-sectional view of a printed circuit board 100 according to a preferred embodiment of the present invention. Hereinafter, the printed circuit board 100 according to the present exemplary embodiment will be described with reference to the drawings.

도 8에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)은 코어기판(104)의 일면에 칩(106)을 구비한 제2 절연층(105)이 형성되고, 코어기판(104)의 타면과 제2 절연층(105)에 제3 절연층(109)과 제2 회로층(110b)이 차례로 형성되며, 칩(106)과 제1 회로층(102)은 이방 전도성 필름(108)에 의하여 전기적으로 연결된 것을 특징으로 한다.As shown in FIG. 8, in the printed circuit board 100 according to the preferred embodiment of the present invention, the second insulating layer 105 having the chip 106 is formed on one surface of the core board 104, and the core is formed. The third insulating layer 109 and the second circuit layer 110b are sequentially formed on the other surface of the substrate 104 and the second insulating layer 105, and the chip 106 and the first circuit layer 102 are anisotropically conductive. It is characterized in that it is electrically connected by the film 108.

코어기판(104)은 제1 절연층(101), 제1 절연층(101)의 양면에 형성된 제1 회로층(102), 및 관통홀(103)을 포함하고, 예를 들어, 일반적인 동박적층판(CCL)을 이용할 수 있다.The core substrate 104 includes a first insulating layer 101, a first circuit layer 102 formed on both surfaces of the first insulating layer 101, and a through hole 103. (CCL) can be used.

여기서, 제1 절연층(101)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지일 수 있다. 예를 들어, 제1 절연층(101)으로 프리프레그를 채용하여 인쇄회로기판(100)을 더 얇게 제작할 수 있다. 또는 제1 절연층(101)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현가능할 수 있다. 이외에도, 제1 절연층(101)은 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지를 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.Here, the first insulating layer 101 may be a composite polymer resin typically used as an interlayer insulating material. For example, a prepreg may be used as the first insulating layer 101 to make the printed circuit board 100 thinner. Alternatively, a microcircuit may be easily implemented by adopting an Ajinomoto build up film (ABF) as the first insulating layer 101. In addition, the first insulating layer 101 may be an epoxy resin such as FR-4 or BT (Bismaleimide Triazine), but is not particularly limited thereto.

제1 회로층(102)은 제1 절연층(101)의 양면에 형성되고, 예를 들어, 금, 은, 구리, 니켈 등과 같은 전기전도성 금속으로 구성될 수 있다.The first circuit layer 102 may be formed on both surfaces of the first insulating layer 101, and may be formed of an electrically conductive metal such as gold, silver, copper, nickel, or the like.

한편, 관통홀(103)은 제1 절연층(101)의 양면에 형성된 제1 회로층(102) 간 전기적 도통을 위한 것으로서 제1 회로층(102)과 동일한 전기전도성 금속으로 구성될 수 있다.Meanwhile, the through hole 103 may be formed of the same electrically conductive metal as the first circuit layer 102 for electrical conduction between the first circuit layers 102 formed on both surfaces of the first insulating layer 101.

제2 절연층(105)은 코어기판(104)의 일면에 형성되고, 내부에 캐비티(112)를 구비하여 캐비티(112)에 칩(106)이 위치된다.The second insulating layer 105 is formed on one surface of the core substrate 104, and has a cavity 112 therein so that the chip 106 is positioned in the cavity 112.

칩(106)은 제2 절연층(105)의 캐비티(112)에 위치되고, 예를 들어, 반도체 소자, 능동소자, 또는 수동소자일 수 있다. 또한, 칩(106)은 예를 들어, 웨이퍼 상에 메모리 소자의 기능을 수행하는 집적회로로 구성될 수 있다. 또한, 칩(106)은 전기전도성 금속으로 구성된 단자(107)를 구비하며, 단자(107)는 제1 회로층(102)과 이방 전도성 필름(108)을 통해 전기적으로 연결된다.The chip 106 is located in the cavity 112 of the second insulating layer 105 and may be, for example, a semiconductor device, an active device, or a passive device. In addition, the chip 106 may be composed of, for example, an integrated circuit that performs a function of a memory device on a wafer. The chip 106 also includes a terminal 107 made of an electrically conductive metal, which is electrically connected to the first circuit layer 102 through the anisotropic conductive film 108.

한편, 제2 절연층(105)은 제1 회로층(102)을 함침하면서, 코어기판(104)의 일면에 형성된다.Meanwhile, the second insulating layer 105 is formed on one surface of the core substrate 104 while impregnating the first circuit layer 102.

이방 전도성 필름(108)은 단자(107)와 제1 회로층(102)을 전기적으로 연결하는 부재로서, 단자(107)와 제1 회로층(102) 간 형성된다.The anisotropic conductive film 108 is a member that electrically connects the terminal 107 and the first circuit layer 102, and is formed between the terminal 107 and the first circuit layer 102.

이방 전도성 필름(108)은 도전성이 있는 재료로 구성되어 단자(107)와 제1 회로층(102)을 전기적으로 연결할 수 있고, 접착제, 및 통전을 위한 전도성 입자로 구성될 수 있다. 또한, 전도성 입자로는 예를 들어, 금속 코팅된 플라스틱 또는 금속 입자를 이용할 수 있다. 따라서, 이방 전도성 필름(108)은 열경화성 수지에 전도성 입자를 분산시킨 필름 형태의 소재일 수 있다. The anisotropic conductive film 108 may be made of a conductive material to electrically connect the terminal 107 and the first circuit layer 102, and may be composed of an adhesive and conductive particles for energization. In addition, as the conductive particles, for example, metal coated plastic or metal particles may be used. Therefore, the anisotropic conductive film 108 may be a film-type material in which conductive particles are dispersed in a thermosetting resin.

한편, 이방 전도성 필름(108)은 양 방향의 절연성을 유지하면서 두께 방향으로 전도성을 나타낼 수 있다. 따라서, 칩(106)에 단자(107)가 다수 형성되는 경우, 단자(107) 상호 간 이방 전도성 필름(108)에 의한 단락현상이 발생하지 않을 수 있다.On the other hand, the anisotropic conductive film 108 may exhibit conductivity in the thickness direction while maintaining insulation in both directions. Therefore, when a plurality of terminals 107 are formed on the chip 106, a short circuit phenomenon may not occur due to the anisotropic conductive film 108 between the terminals 107.

또한, 이방 전도성 필름(108)의 이방 전도성은 접착제 중의 전도성 입자 크 기, 형상, 충전량, 분산 상태, 두께 등으로서 제어하는 것이 가능하다.In addition, the anisotropic conductivity of the anisotropic conductive film 108 can be controlled as the conductive particle size, shape, filling amount, dispersion state, thickness and the like in the adhesive.

제3 절연층(109)과 제2 회로층(110b)은 코어기판(104)의 타면과 제2 절연층(105)에 각각 차례로 형성된다.The third insulating layer 109 and the second circuit layer 110b are sequentially formed on the other surface of the core substrate 104 and the second insulating layer 105, respectively.

여기서, 제3 절연층(109)은 제1 절연층(101) 및 제2 절연층(105)과 동일한 물질로 구성될 수 있다. 또한, 제2 절연층(105)에 형성된 제3 절연층(109)은 제2 절연층(105)의 캐비티(112)에 함침되어, 캐비티(112)와 칩(106) 간, 및 단자(107) 간에 채워질 수 있다. 또한, 코어기판(104)의 타면에 형성된 제3 절연층(109)은 제1 회로층(102)을 함침하면서 형성될 수 있다.Here, the third insulating layer 109 may be made of the same material as the first insulating layer 101 and the second insulating layer 105. In addition, the third insulating layer 109 formed on the second insulating layer 105 is impregnated in the cavity 112 of the second insulating layer 105 to form a gap between the cavity 112 and the chip 106 and the terminal 107. ) Can be filled. In addition, the third insulating layer 109 formed on the other surface of the core substrate 104 may be formed while the first circuit layer 102 is impregnated.

한편, 제2 회로층(110b)은 제1 회로층(102)과 동일한 전기전도성 금속으로 구성될 수 있고, 비아(111)를 통해 제1 회로층(102)과 전기적으로 연결될 수 있다. 도 8에서는 비아(111)를 일면의 제3 절연층(109)에만 형성된 것으로 도시하였으나, 이는 예시적인 것으로서, 타면의 제3 절연층(109) 및 제2 절연층(105)에 형성하는 것도 가능하다.Meanwhile, the second circuit layer 110b may be made of the same electrically conductive metal as the first circuit layer 102, and may be electrically connected to the first circuit layer 102 through the vias 111. In FIG. 8, the vias 111 are formed only on the third insulating layer 109 on one surface. However, the vias 111 may be formed on the third insulating layer 109 and the second insulating layer 105 on the other surface. Do.

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

도 9 내지 도 13은 도 8에 도시한 인쇄회로기판(100)의 제조방법을 설명하기 위한 공정단면도이다. 이하, 이를 참조하여 도 8에 도시한 인쇄회로기판(100)의 제조방법을 설명하면 다음과 같다.9 to 13 are cross-sectional views illustrating a method of manufacturing the printed circuit board 100 shown in FIG. 8. Hereinafter, a manufacturing method of the printed circuit board 100 shown in FIG. 8 will be described with reference to the following.

먼저, 도 9에 도시한 바와 같이, 코어기판(104)을 준비한다.First, as shown in FIG. 9, the core substrate 104 is prepared.

이때, 제1 절연층(101)에 관통홀을 예를 들어, 가공드릴 공법으로 먼저 형성한다. 다음, 관통홀(103)을 도금함과 동시에 제1 회로층(102)을 형성한다. 여기서, 제1 회로층(102)은 도금공정과 에칭공정에 의하여 형성하며, 예를 들어, 서브트랙티브(Subtractive) 공법, 어디티브(Additive) 공법, 세미 어디티브(Semi-additive) 공법, 및 변형된 세미 어디티브 공법(Modified semi-additive) 공법, 텐팅(Tenting) 공법 등을 이용하여 형성할 수 있다.In this case, the through hole is first formed in the first insulating layer 101 by, for example, a machining drill method. Next, the through hole 103 is plated and the first circuit layer 102 is formed. Here, the first circuit layer 102 is formed by a plating process and an etching process, for example, a subtractive method, an additive method, a semi-additive method, and It may be formed using a modified semi-additive method, a tenting method and the like.

다음, 도 10에 도시한 바와 같이, 제2 절연층(105)을 준비하고, 제2 절연층(105)에 캐비티(112)를 형성한다.Next, as shown in FIG. 10, the second insulating layer 105 is prepared, and a cavity 112 is formed in the second insulating layer 105.

이때, 캐비티(112)는 이후에 칩(106)이 실장되는 영역으로서 제2 절연층(105)에 예를 들어, 가공드릴 공법, 레이저 공법 등으로 형성할 수 있다. 한편, 캐비티(112)는 제2 절연층(105)의 상, 하부를 모두 관통하도록 형성할 수 있다.In this case, the cavity 112 may be formed in the second insulating layer 105 as a region where the chip 106 is to be mounted later, for example, by a machining drill method, a laser method, or the like. The cavity 112 may be formed to penetrate both the upper and lower portions of the second insulating layer 105.

다음, 도 11에 도시한 바와 같이, 코어기판(104)의 일면에 제2 절연층(105)을 위치시키고, 코어기판(104)의 타면과 제2 절연층(105)에 제3 절연층(109)과 금속층(110a)을 위치시킨다.Next, as shown in FIG. 11, the second insulating layer 105 is positioned on one surface of the core substrate 104, and the third insulating layer () is formed on the other surface of the core substrate 104 and the second insulating layer 105. 109 and the metal layer 110a are positioned.

이때, 제2 절연층(105)의 캐비티(112)에 칩(106)을 위치시키고, 칩(106)에 형성된 단자(107)와 제1 회로층(102) 간에는 이방 전도성 필름(108)을 위치시킨다. 또한, 이후에 압착 과정에 의하여 제3 절연층(109)을 결합하는 바, 제3 절연 층(109)은 반경화 상태인 것이 바람직하다.At this time, the chip 106 is positioned in the cavity 112 of the second insulating layer 105, and the anisotropic conductive film 108 is positioned between the terminal 107 formed on the chip 106 and the first circuit layer 102. Let's do it. In addition, since the third insulating layer 109 is bonded after the compression process, the third insulating layer 109 is preferably in a semi-cured state.

한편, 금속층(110a)은 이후에 제2 회로층(110b)이 되는 부재인바, 제1 회로층(102)과 동일한 전기전도성 금속으로 구성되는 것이 바람직하다.On the other hand, the metal layer (110a) is a member to be a second circuit layer (110b) afterwards, it is preferable to be composed of the same electrically conductive metal as the first circuit layer (102).

다음, 도 12에 도시한 바와 같이, 코어기판(104), 제2 절연층(105), 제3 절연층(109), 금속층(110a)을 압착하여 결합한다.Next, as shown in FIG. 12, the core substrate 104, the second insulating layer 105, the third insulating layer 109, and the metal layer 110a are compressed and bonded.

이때, 제3 절연층(109)은 반경화 상태이므로, 열과 압력을 가하여 코어기판(104) 및 제2 절연층(105)에 결합시킬 수 있다. 또한, 제2 절연층(105)도 반경화 상태를 유지시켜 코어기판(104)과 결합시킬 수 있다. 한편, 상호 간 결합력을 향상시키기 위하여, 제2 절연층(105) 및 제3 절연층(109)은 프리프레그로 구성되는 것이 바람직하다.In this case, since the third insulating layer 109 is in a semi-cured state, the third insulating layer 109 may be bonded to the core substrate 104 and the second insulating layer 105 by applying heat and pressure. In addition, the second insulating layer 105 may also be bonded to the core substrate 104 by maintaining a semi-cured state. On the other hand, in order to improve the mutual bonding force, it is preferable that the second insulating layer 105 and the third insulating layer 109 is composed of a prepreg.

한편, 코어기판(104)과 제2 절연층(105)이 압착하여 결합될 때, 제1 회로층(102)과 칩(106)의 단자(107)는 이방 전도성 필름(108)에 의하여 접착되고, 전기적으로 도통될 수 있다.On the other hand, when the core substrate 104 and the second insulating layer 105 are compressed and bonded, the first circuit layer 102 and the terminal 107 of the chip 106 are bonded by the anisotropic conductive film 108. Can be electrically conducted.

다음, 도 13에 도시한 바와 같이, 금속층(110a)을 에칭하여 제2 회로층(110b)을 형성하고, 제2 회로층(110b)과 제1 회로층(102)을 전기적으로 도통시키는 비아(111)를 형성한다.Next, as illustrated in FIG. 13, the second circuit layer 110b is formed by etching the metal layer 110a, and the vias electrically connecting the second circuit layer 110b and the first circuit layer 102 to each other. 111).

이때, 제2 회로층(110b)은 예를 들어, 제2 회로층(110b)이 형성될 금속층(110a) 상에 에칭 레지스트를 형성하고, 금속층(110a)에 에칭액을 도포한 후, 에 칭 레지스트를 제거하여 형성할 수 있다.In this case, for example, the second circuit layer 110b may form an etching resist on the metal layer 110a on which the second circuit layer 110b is to be formed, apply an etching solution to the metal layer 110a, and then etch the resist. It can be formed by removing.

또한, 비아(111)는 제3 절연층(109)에 예를 들어, 레이저 공법, 가공드릴 공법 등에 의해 비아홀을 형성하고 도금하여 형성할 수 있다.In addition, the vias 111 may be formed by forming and plating via holes in the third insulating layer 109 by, for example, a laser method, a machining drill method, or the like.

이와 같은 제조공정에 의해 도 13에 도시한, 바람직한 실시예에 따른 인쇄회로기판(100)이 제조된다.By this manufacturing process, the printed circuit board 100 according to the preferred embodiment shown in FIG. 13 is manufactured.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the printed circuit board and the manufacturing method thereof according to the present invention are not limited thereto, and the technical field of the present invention is related to the present invention. It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1 내지 도 7은 종래기술에 따른 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.1 to 7 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the prior art.

도 8은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 단면도이다.8 is a cross-sectional view of a printed circuit board according to a preferred embodiment of the present invention.

도 9 내지 도 13은 도 8에 도시한 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.9 to 13 are cross-sectional views illustrating a method of manufacturing the printed circuit board shown in FIG. 8.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101 : 제1 절연층 102 : 제1 회로층101: first insulating layer 102: first circuit layer

103 : 관통홀 104 : 코어기판103: through hole 104: core substrate

105 : 제2 절연층 106 : 칩105: second insulating layer 106: chip

107 : 단자 108 : 이방 전도성 필름107: terminal 108: anisotropic conductive film

109 : 제3 절연층 110a : 금속층109: third insulating layer 110a: metal layer

110b : 제2 회로층 111 : 비아110b: second circuit layer 111: via

112 : 캐비티112: Cavity

Claims (13)

제1 회로층이 형성된 코어기판; A core substrate having a first circuit layer formed thereon; 상기 코어기판의 일면에 형성된 제2 절연층; 및A second insulating layer formed on one surface of the core substrate; And 상기 제2 절연층의 캐비티에 위치되되, 상기 제1 회로층과 이방 전도성 필름을 통해 전기적으로 연결된 칩;A chip positioned in the cavity of the second insulating layer, the chip being electrically connected to the first circuit layer through an anisotropic conductive film; 을 포함하는 인쇄회로기판.Printed circuit board comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 코어기판의 타면과 상기 제2 절연층에 각각 차례로 형성된 제3 절연층과 제2 회로층;A third insulating layer and a second circuit layer sequentially formed on the other surface of the core substrate and the second insulating layer, respectively; 을 더 포함하는 것을 특징으로 하는 인쇄회로기판.Printed circuit board further comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 이방 전도성 필름은 전도성 입자를 분산시킨 접착제인 것을 특징으로 하는 인쇄회로기판.The anisotropic conductive film is a printed circuit board, characterized in that the adhesive dispersed the conductive particles. 청구항 3에 있어서,The method of claim 3, 상기 전도성 입자는 금속 코팅된 플라스틱 또는 금속 입자인 것을 특징으로 하는 인쇄회로기판.The conductive particle is a printed circuit board, characterized in that the metal-coated plastic or metal particles. 청구항 2에 있어서,The method according to claim 2, 상기 제2 절연층 및 상기 제3 절연층은 프리프레그로 구성된 것을 특징으로 하는 인쇄회로기판.The second insulating layer and the third insulating layer is a printed circuit board, characterized in that consisting of a prepreg. 청구항 1에 있어서,The method according to claim 1, 상기 칩은 상기 이방 전도성 필름을 통하여 상기 제1 회로층과 전기적으로 연결된 단자를 구비하는 것을 특징으로 하는 인쇄회로기판.The chip has a printed circuit board comprising a terminal electrically connected to the first circuit layer through the anisotropic conductive film. (A) 제1 절연층의 양면에 제1 회로층을 형성하여 코어기판을 준비하는 단계;(A) preparing a core substrate by forming first circuit layers on both sides of the first insulating layer; (B) 제2 절연층에 캐비티를 형성하는 단계;(B) forming a cavity in the second insulating layer; (C) 상기 코어기판의 일면에 상기 제2 절연층을 위치시키고 상기 캐비티에 칩을 위치시키되, 상기 칩과 상기 제1 회로층 간 이방 전도성 필름을 위치시키는 단계; 및(C) placing the second insulating layer on one surface of the core substrate and placing a chip in the cavity, wherein an anisotropic conductive film is located between the chip and the first circuit layer; And (D) 상기 코어기판, 및 상기 제2 절연층을 압착하여 결합하되, 상기 칩과 상기 제1 회로층을 상기 이방 전도성 필름에 의해 전기적으로 연결하는 단계;(D) compressing and bonding the core substrate and the second insulating layer, and electrically connecting the chip and the first circuit layer by the anisotropic conductive film; 를 포함하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 청구항 7에 있어서,The method of claim 7, 상기 (D) 단계에서, 상기 코어기판 및 상기 제2 절연층을 압착함과 동시에 상기 코어기판의 타면과 상기 제2 절연층에 각각 제3 절연층과 금속층을 압착하여 결합하는 것을 특징으로 하는 인쇄회로기판의 제조방법.In the step (D), the core substrate and the second insulating layer is pressed, and at the same time the third insulating layer and the metal layer are bonded to the other surface and the second insulating layer of the core substrate, respectively, characterized in that the bonding Method of manufacturing a circuit board. 청구항 7에 있어서,The method of claim 7, 상기 이방 전도성 필름은 전도성 입자를 분산시킨 접착제인 것을 특징으로 하는 인쇄회로기판의 제조방법.The anisotropic conductive film is a manufacturing method of a printed circuit board, characterized in that the adhesive dispersed in the conductive particles. 청구항 9에 있어서,The method according to claim 9, 상기 전도성 입자는 금속 코팅된 플라스틱 또는 금속 입자인 것을 특징으로 하는 인쇄회로기판의 제조방법.The conductive particles are a method of manufacturing a printed circuit board, characterized in that the metal-coated plastic or metal particles. 청구항 8에 있어서,The method according to claim 8, 상기 제2 절연층 및 상기 제3 절연층은 프리프레그인 것을 특징으로 하는 인쇄회로기판의 제조방법.And the second insulating layer and the third insulating layer are prepregs. 청구항 8에 있어서,The method according to claim 8, (E) 상기 금속층을 에칭하여 제2 회로층을 형성하고, 상기 제2 회로층과 상기 제1 회로층을 전기적으로 연결하는 비아를 형성하는 단계;(E) etching the metal layer to form a second circuit layer, and forming a via electrically connecting the second circuit layer and the first circuit layer; 를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board further comprising a. 청구항 7에 있어서,The method of claim 7, 상기 (D) 단계에서, 상기 칩에 형성된 단자가 상기 이방 전도성 필름에 의해 상기 제1 회로층과 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 제조방법.In the step (D), the terminal formed on the chip is a manufacturing method of a printed circuit board, characterized in that electrically connected to the first circuit layer by the anisotropic conductive film.
KR1020090119877A 2009-12-04 2009-12-04 A printed circuit board and a fabricating method the same KR20110062975A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090119877A KR20110062975A (en) 2009-12-04 2009-12-04 A printed circuit board and a fabricating method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090119877A KR20110062975A (en) 2009-12-04 2009-12-04 A printed circuit board and a fabricating method the same

Publications (1)

Publication Number Publication Date
KR20110062975A true KR20110062975A (en) 2011-06-10

Family

ID=44397060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090119877A KR20110062975A (en) 2009-12-04 2009-12-04 A printed circuit board and a fabricating method the same

Country Status (1)

Country Link
KR (1) KR20110062975A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170028781A (en) 2015-09-04 2017-03-14 엘지이노텍 주식회사 Patch type thermometer and temperature measuring apparatus therein which is of laminated structure with two layers
CN107949166A (en) * 2017-11-30 2018-04-20 广州兴森快捷电路科技有限公司 The production method and embedded components circuit board of embedded components circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170028781A (en) 2015-09-04 2017-03-14 엘지이노텍 주식회사 Patch type thermometer and temperature measuring apparatus therein which is of laminated structure with two layers
CN107949166A (en) * 2017-11-30 2018-04-20 广州兴森快捷电路科技有限公司 The production method and embedded components circuit board of embedded components circuit board
CN107949166B (en) * 2017-11-30 2020-04-14 广州兴森快捷电路科技有限公司 Method for manufacturing embedded element circuit board and embedded element circuit board

Similar Documents

Publication Publication Date Title
US8222539B2 (en) Wiring board and method for manufacturing the same
WO2010007704A1 (en) Flex-rigid wiring board and electronic device
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
KR102186148B1 (en) Embedded board and method of manufacturing the same
US10262930B2 (en) Interposer and method for manufacturing interposer
KR20160050084A (en) Wiring board and mounting structure using same
KR20120071111A (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR20140143567A (en) Semiconductor package board and method for maunfacturing the same
JP2014072279A (en) Manufacturing method of wiring board with components incorporated therein
US9655248B2 (en) Method of manufacturing a wiring board
KR101109261B1 (en) A printed circuit board and a method of manufacturing the same
KR20170067481A (en) Printed circuit board, eletronic device package the same and method for manufacturing for printed circuit board
CN108811323B (en) Printed circuit board and method for manufacturing the same
KR101167429B1 (en) Method for manufacturing the semiconductor package
JP5176676B2 (en) Manufacturing method of component-embedded substrate
KR20160090626A (en) Printed circuit board having embedded electronic devices and method of manufacturing the same
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR20110062975A (en) A printed circuit board and a fabricating method the same
JP2017126740A (en) Printed circuit board
JP2014103285A (en) Wiring board and mounting structure of the same
KR101109190B1 (en) A printed circuit board and a method of manufacturing the same
US9245856B2 (en) Semiconductor device
CN113013125B (en) Component carrier with inserts laterally interposed between conductive structures of a stack
WO2021246005A1 (en) Circuit board, method for manufacturing circuit board, and electronic apparatus
CN213960397U (en) Layer structure for a component carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application