KR20110057030A - 다중대역 다중모드 헤테로다인 수신기 - Google Patents

Abstract

본 발명은 헤테로다인 구조를 사용함으로써 호모다인 구조와 대비하여 성능상의 이점을 얻을 수 있는 다중대역 다중모드 헤테로다인 수신기에 관한 것으로, 본 발명은 저주파대역에 대해서는 상측 인젝션(High Side Injection)을, 고주파대역에 대해서는 하측 인젝션(Low Side Injection)을 사용하여, 수신주파수에서 중간주파수로의 하향변환을 위해 필요한 국부발진주파수의 스위프 범위(Sweep Range)를 감소시키는 것을 특징으로 하는 다중대역 다중모드 헤테로다인 수신기를 제공한다.

다중대역, 다중모드, 헤테로다인, 수신기

Description

다중대역 다중모드 헤테로다인 수신기{Heterodyne receiver for multi band and multi mode}

본 발명은 통신을 위한 수신기에 관한 것으로, 특히 헤테로다인 구조를 사용함으로써 호모다인 구조와 대비하여 성능상의 이점을 얻을 수 있는 다중대역 다중모드 헤테로다인 수신기에 관한 것이다.

전형적인 수신기 구조는 도 1 및 도 2에 도시되어 있다. 도 1은 종래기술에 따른 단일대역 단일모드 헤테로다인(Heterodyne) 수신기의 구조를 나타낸 블록구성도이고, 도 2는 종래기술에 따른 단일대역 단일모드 호모다인(Homodyne) 수신기의 구조를 나타낸 블록구성도로서, 이들 구조는 종래 수신기 구조의 근간이 되는 구조로서, 각각의 구조를 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 1의 헤테로다인 수신기는 성능상의 이유로 가장 많이 사용되어 왔던 수신기 구조로서, 성능에 대한 대가로 크기와 구조상의 복잡도 측면에서 도 2의 호모다인 구조에 비해 단점을 갖게 되며 이로 인해 집적화에 불리한 구조이다.

도 2의 호모다인 수신기는 성능상의 이유로 사용되지 않다가 이동통신 시장의 확대에 따라 그 집적화 가능성 및 경제성이 부각되고, 결국 그 성능적인 단점을 극복할 수 있는 기술을 개발함에 따라 현재 이동통신 단말기에 집적화된 칩으로 주로 사용되는 수신기 구조이다. 이외에 Low-IF 수신기 구조가 있는데 이는 DC-offset 문제를 완화시킨 호모다인 구조의 일종으로 볼 수 있다.

최근 들어 다중대역 다중모드 동작을 지원할 수 있는 공통(Universal) 수신구조의 필요성이 대두되고 있다. 이러한 경우에 대한 예로 3G-LTE(2300~2700MHz)와 WiMAX(2300~2700MHz, 3300~3800MHz)를 지원하는 수신기를 고려해 볼 수 있다.

이러한 수신기는 3G-LTE의 band 7(2500~2690MHz)로 서비스를 제공하는 지역에서도 사용될 수 있고, 3G-LTE band 40(2300~2400MHz)으로 서비스를 제공하는 지역에서도 사용될 수 있다. 마찬가지로 WiMAX band 1(2300~2400MHz)로 서비스를 제공하는 지역과 WiMAX band 4(3300~3400MHz)로 서비스를 제공하는 지역에서도 사용될 수 있다. 더 나아가 동일지역에서 3G-LTE band 7과 WiMAX band 4로 서비스를 제공하고 있다면 사용자 선택에 따라 한 순간에 하나의 서비스를 수신하는 구성에서도 사용될 수 있다.

따라서 전술한 바와 같은 기술적 필요성에 의하여 다중대역 다중모드 동작을 지원하는 공통 수신구조를 갖는 수신기의 개발이 요망된다.

따라서 본 발명의 목적은 헤테로다인 구조를 사용함으로써 호모다인 구조와 대비하여 성능상의 이점을 얻을 수 있는 다중대역 다중모드 헤테로다인 수신기를 제공하는데 있다.

또한, 본 발명의 다른 목적은 RF에서 IF로의 하향변환을 위해 필요한 국부발진 주파수의 Sweep range를 줄일 수 있는 다중대역 다중모드 헤테로다인 수신기를 제공하는데 있다.

또한, 본 발명의 또 다른 목적은 헤테로다인 구조에 있어 이미지 제거 필터(Image Rejection Filter)를 제거한 다중대역 다중모드 헤테로다인 수신기를 제공하는데 있다.

또한, 본 발명의 다른 목적은 헤테로다인 구조에 있어 ADC(Analogue to Digital Conversion) 동작을 위한 클럭 생성부를 제거한 다중대역 다중모드 헤테로다인 수신기를 제공하는데 있다.

또한, 본 발명의 다른 목적은 헤테로다인 구조에 있어 ADC 이후 디지털 단에서의 SRC(Sample Rate Conversion) 구현 부담을 제거한 다중대역 다중모드 헤테로다인 수신기를 제공하는데 있다.

상기와 같은 목적들을 달성하기 위한 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는, 저주파대역에 대해서는 상측 인젝션(High Side Injection)을, 고주파대역에 대해서는 하측 인젝션(Low Side Injection)을 사용하여, 수신주파수 에서 중간주파수로의 하향변환을 위해 필요한 국부발진주파수의 스위프 범위(Sweep Range)를 감소시키는 것을 특징으로 한다.

이때, 상기 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기의 상기 중간주파수는, 상기 수신주파수의 이미지 신호가 대역선택필터에 의해 필터링되도록 상기 이미지 신호가 신호처리 대역의 외부에 위치하도록 선택되는 것을 특징으로 한다.

또한, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는, 다중대역의 주파수를 수신하고, 저주파대역 및 고주파대역을 선택하는 대역선택필터; 상기 대역선택필터로부터 선택된 주파수대역에서 잡음을 제거하고 신호만을 증폭하는 저잡음증폭기; 저주파대역에 대해서는 상측 인젝션(High Side Injection)을, 고주파대역에 대해서는 하측 인젝션(Low Side Injection)을 사용하여, 수신주파수에서 중간주파수로의 하향변환을 위해 필요한 국부발진주파수를 발생하는 제1 국부발진기; 및 상기 제1 국부발진기로부터 발생된 제1 국부발진주파수에 따라 상기 수신주파수를 중간주파수로 하향변환하는 믹서;로 구성되는 것을 특징으로 한다.

이때, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기의 상기 믹서는, 상기 수신주파수를 중간주파수로 하향변환 할 시, 이미지를 필터링하는 이미지제거믹서로 동작하는 것을 특징으로 한다.

또한, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 상기 중간주파수를 기저대역주파수로 변환하기 위한 제2 국부발진주파수를 발생시키는 제2 국부발진기 및 상기 제2 국부발진주파수를 분주하여 아날로그 디지털 변환기(ADC)의 샘플링 클럭으로 제공하는 분주기;를 더 포함하는 것이 바람직하다.

이때, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기의 수신 중간주파수는 통신규격에 규정된 심볼율(Symbol Rate)의 정수배로 선택됨으로써 상기 아날로그 디지털 변환기의 샘플링 클럭이 통신규격에 규정된 심볼율(Symbol Rate)의 정수배로 선택되는 것을 특징으로 한다.

이에, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 상기 아날로그 디지털 변환기의 샘플링 클럭을 데시메이션(Decimation)하여 샘플율 변환(Sample Rate Conversion)을 수행할 수 있다.

상술한 바와 같이 본 발명은 다중대역 다중모드 동작을 지원하는 공통 수신구조에 있어 헤테로다인 구조를 사용하여 호모다인 구조와 대비하여 성능상의 이점을 얻는 동시에 국부발진 주파수의 Sweep range를 줄일 수 있는 효과가 있다.

또한, 본 발명은 다중대역 다중모드 동작을 지원하는 공통 수신구조에 있어서, 이미지 신호가 대역 밖에 위치하도록 중간 주파수(IF)를 선택함으로써 대역선택 필터, 저잡음 증폭기의 출력 매칭과 이미지 제거 믹서가 이미지 제거 필터의 역할을 대신하도록 하여 호모다인 구조 대비한 성능상의 이점의 대가인 이미지 제거 필터를 제거할 수 있는 장점이 있다.

뿐만 아니라, 본 발명은 다중대역 다중모드 동작을 지원하는 공통 수신구조에 있어, IF에서 BB로의 변환을 위한 LO2를 분주하여 ADC 동작을 위한 클럭으로 사 용함으로써, ADC 동작을 위한 클럭 생성부를 제거할 수 있는 장점이 있다.

또한, 본 발명은 IF 주파수를 통신규격에 규정된 심볼율(Symbol Rate)의 정수배로 설정함으로써 ADC 이후 디지털 단에서의 SRC를 간편하게 구현할 수 있는 이점이 있다.

이하 본 발명의 바람직한 실시 예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다. 하기 설명에서 구체적인 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해 제공된 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

이하, 본 발명의 바람직한 실시예에 따른 다중대역 다중모드 헤테로다인 수신기를 첨부된 도면을 참조하여 상세히 설명한다.

도 3은 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기의 구조를 나타낸 블록구성도이고, 도 4는 도 3의 수신기에서 RF에서 IF로의 하향변환을 위한 신호처리를 도식화한 도면이며, 도 5는 도 4의 신호처리에 따른 주파수 대역을 표로 정리한 도면이다.

도 3의 블록 구성도에 도시된 바와 같이, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 대역선택필터(110), 저잡음증폭기(120, LNA), 이미지제거믹서(130), 제1국부발진기(140), 제2국부발진기(150) 및 분주기(160)를 포함하여 구성된다.

도 4 및 도 5에 도시된 바와 같이, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 RF에서 IF로의 하향변환에 있어 저주파대역 (2300~2700MHz)에 대해서는 High Side Injection을 사용하고, 고주파대역(3300~3800MHz)에 대해서는 Low Side Injection을 사용함으로써, RF에서 IF로의 하향변환을 위한 제1 국부발진기(140)에서 발생되는 제1 국부발진주파수(LO1_hetero)의 Sweep range를 1100MHz(2583.2~3683.04MHz) 로 줄일 수 있다.

여기서 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기의 RF에서 IF로의 하향변환을 위한 신호처리에 있어서, 제1 국부발진기(140)의 제1 국부발진주파수(LO1_hetero)의 Sweep range 감소는 High Side Injection 또는 Low Side Injection만을 사용한 헤테로다인 구조의 국부발진주파수 및 호모다인 구조를 사용한 수신기에서 RF에서 BB(BaseBand)로의 하향변환을 위한 국부발진주파수(LO1_homo)의 Sweep range 1500MHz(2300~3800MHz)를 기준으로 비교할 때, 효율적임을 알 수 있다.

또한, 도 4에 도시된 바와 같이, 이미지(Image) 신호가 신호처리 대역의 외부에 위치하도록 IF 주파수를 선택함으로써, 대역선택필터(110)에 의해 이미지 신호가 필터링 되도록 한다. 이때, RF에서 IF로의 주파수 변환을 위해, 도 3에 도시된 바와 같이 이미지 제거 믹서(130)를 사용함으로써, 최종적으로는 대역선택필 터(110), LNA(120)의 출력매칭 및 이미지제거믹서(130)가 이미지 제거 필터(Image Rejection Filter)의 역할을 대신하도록 하여 이미지 제거 필터가 제거된 도 3의 수신구조가 가능하다.

또한, 도 3에 도시된 바와 같이 IF에서 BB로의 변환을 위한 제2 국부발진주파수(LO2)를 분주하여 ADC 동작을 위한 클럭으로 사용함으로써, ADC 동작을 위한 클럭생성부를 제거하도록 한다. IF에서 BB로의 변환을 위한 제2 국부발진주파수(LO2)의 분주는 하기의 수학식 1과 같이 계산될 수 있다.

따라서, 도 3에 도시된 바와 같은 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 이하에서 설명될 도 6의 다중대역 다중모드 호모다인 수신기와 대비할 때, 요구되는 국부발진주파수의 개수와 국부발진주파수의 구현이 동등하거나 더 용이하게 된다. 이에 대해 이하에서 도 3 및 도 6을 참조하여 상세히 설명한다.

도 3에 도시된 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기에서는 IF에서 BB로의 하향변환을 위한 제2 국부발진주파수(LO2)는 3G-LTE의 경우에는 983.04MHz, WiMAX의 경우에는 716.8MHz가 필요하게 되지만, 이를 분주하여 ADC 샘플링 클럭(fADC)으로 사용하게 됨으로써 전체 2개의 국부발진 주파수(LO1_hetero, LO2)가 요구된다. 반면에, 도 6에 도시된 바와 같이 호모다인 수신기의 경우에는 제2 국부발진주파수(LO2)가 필요 없지만, ADC 샘플링 클럭(fADC)을 위한 별도의 국부발진주파수(LO_ADC)가 요구되기 때문에 수신기 전체에는 2개의 국부발진주파수(LO1_homo, LO_ADC)가 요구된다.

구현 용이성에 관해 기술하기 위해 도 6을 참조한다. 도 6은 종래기술에 따른 다중대역 다중모드 호모다인 수신기 구조를 나타낸 블록구성도로, 여기서 ADC 의 샘플링 클럭을 위한 별도의 국부발진주파수(LO_ADC)의 지터(Jitter) 특성을 좋게 하기 위해서는 LC-VCO(Voltage Controlled Oscillator)가 사용되어야 한다. 이때, LC-VCO의 크기를 받아들일 만한 수준으로 만들기 위해서는 700~900 MHz 정도의 국부발진주파수(LO_ADC)를 만든 후 하기의 수학식 3와 같이 이를 분주하여 ADC의 샘플링 클럭(fADC)으로 사용하여야 한다.

상술한 바와 같이, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기에 사용되는 2개의 국부발진주파수(LO1_hetero, LO2)와, 종래기술에 따른 호모다인 수신기에 사용되는 2개의 국부발진주파수(LO1_homo, LO_ADC)를 비교하면, 헤테로다인 구조의 IF에서 BB로의 하향변환을 위한 국부발진주파수(LO2)의 구현의 용이성은 호모다인 구조의 ADC 샘플링 클럭 생성을 위한 국부발진주파수(LO_ADC)의 구현의 용이성과 유사하게 된다.

따라서 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기의 RF에서 IF로의 하향변환을 위한 제1 국부발진주파수(LO1_hetero)는 상술한 바와 같이 종래기술에 따른 다중대역 다중모드 호모다인 수신기의 RF에서 BB로의 하향변환을 위한 제1 국부발진주파수(LO1_homo)에 비해 그 Sweep range가 감소하므로, 더욱 용이하게 구현할 수 있다.

한편, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 IF 주파수를 규격에서 규정된 Symbol Rate의 정수배로 선택함으로써, 아래 수식과 같은 ADC 샘플링 클럭(fADC)을 얻을 수 있다.

이때, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 K/N이 정수가 되도록 선택함으로써 Sample Rate가 규격에서 규정된 Symbol Rate의 정수배가 되도록 하면, 이후 디지털 신호 처리단에서는 간단히 Decimation만으로 SRC(Sample Rate Conversion)가 구현될 수 있기에 SRC 구현 부담을 줄일 수 있다.

상술한 바와 같이, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 이미지 신호가 대역 밖에 위치하도록 중간 주파수(IF)를 선택함으로써 대역선택 필 터, 저잡음 증폭기의 출력 매칭과 이미지 제거 믹서가 이미지 제거 필터의 역할을 대신하도록 하여, 호모다인 구조 대비한 성능상의 이점의 대가인 이미지 제거 필터를 제거함으로써, 호모다인 구조와 대비하여 성능상의 이점을 얻는 동시에 국부발진 주파수의 Sweep range를 줄일 수 있다.

또한, 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기는 IF에서 BB로의 변환을 위한 국부발진주파수를 분주하여 ADC 동작을 위한 클럭으로 사용함으로써 ADC 동작을 위한 클럭 생성부를 제거하고, ADC 이후 디지털 단에서의 SRC를 간편하게 구현할 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정해져야 한다.

도 1은 종래기술에 따른 단일대역 단일모드 헤테로다인 수신기의 구조를 나타낸 블록구성도,

도 2는 종래기술에 따른 단일대역 단일모드 호모다인 수신기의 구조를 나타낸 블록구성도,

도 3은 본 발명에 따른 다중대역 다중모드 헤테로다인 수신기의 구조를 나타낸 블록구성도,

도 4는 도 3의 수신기에서 RF에서 IF로의 하향변환을 위한 신호처리를 도식화한 도면,

도 5는 도 4의 신호처리에 따른 주파수 대역을 표로 정리한 도면,

도 6은 종래기술에 따른 다중대역 다중모드 호모다인 수신기 구조를 나타낸 블록구성도.

Claims (7)

1. 다중대역 헤테로다인 수신기에 있어서,

   저주파대역에 대해서는 상측 인젝션(High Side Injection)을, 고주파대역에 대해서는 하측 인젝션(Low Side Injection)을 사용하여, 수신주파수에서 중간주파수로의 하향변환을 위해 필요한 국부발진주파수의 스위프 범위(Sweep Range)를 감소시키는 것을 특징으로 하는 다중대역 헤테로다인 수신기.
2. 제 1항에 있어서, 상기 중간주파수는,

   상기 수신주파수의 이미지 신호가 대역선택필터에 의해 필터링되도록 상기 이미지 신호가 신호처리 대역의 외부에 위치하도록 선택되는 것을 특징으로 하는 다중대역 헤테로다인 수신기.
3. 다중대역 헤테로다인 수신기에 있어서,

   다중대역의 주파수를 수신하고, 저주파대역 및 고주파대역을 선택하는 대역선택필터;

   상기 대역선택필터로부터 선택된 주파수대역에서 잡음을 제거하고 신호만을 증폭하는 저잡음증폭기;

   저주파대역에 대해서는 상측 인젝션(High Side Injection)을, 고주파대역에 대해서는 하측 인젝션(Low Side Injection)을 사용하여, 수신주파수에서 중간주파수로의 하향변환을 위해 필요한 국부발진주파수를 발생하는 제1 국부발진기; 및

   상기 제1 국부발진기로부터 발생된 제1 국부발진주파수에 따라 상기 수신주파수를 중간주파수로 하향변환하는 믹서;로 구성되는 것을 특징으로 하는 다중대역 헤테로다인 수신기.
4. 제 3항에 있어서, 상기 믹서는,

   상기 수신주파수를 중간주파수로 하향변환 할 시, 이미지를 필터링하는 이미지제거믹서인 것을 특징으로 하는 다중대역 헤테로다인 수신기.
5. 제 3항에 있어서,

   상기 중간주파수를 기저대역주파수로 변환하기 위한 제2 국부발진주파수를 발생시키는 제2 국부발진기 및

   상기 제2 국부발진주파수를 분주하여 아날로그 디지털 변환기(ADC)의 샘플링 클럭으로 제공하는 분주기;를 더 포함하는 것을 특징으로 하는 다중대역 헤테로다인 수신기.
6. 제 3항 또는 제 5항에 있어서, 상기 아날로그 디지털 변환기의 샘플링 클럭은,

   통신규격에 규정된 심볼율(Symbol Rate)의 정수배로 선택되는 것을 특징으로 하는 다중대역 헤테로다인 수신기.
7. 제 5항 또는 제 6항에 있어서,

   상기 아날로그 디지털 변환기의 샘플링 클럭을 데시메이션(Decimation)하여 샘플율 변환(Sample Rate Conversion)을 수행하는 것을 특징으로 하는 다중대역 헤테로다인 수신기.

Images