KR20110048086A - 전치 왜곡을 이용한 전력 증폭 장치 - Google Patents

Abstract

본 발명은 전력 증폭 장치에 관한 것으로서, 본 발명의 목적은, 전력 증폭기의 특성을 간단히 모델링 하여 전력 증폭기의 특성을 추정(identification) 하고, 전력 증폭기의 모델에 기반하여, 전력 증폭기의 비선형 특성기 부분을 보상하는 전치 왜곡 구조를 갖는, 전치 왜곡을 이용한 전력 증폭 장치를 제공하는 것이다. 이를 위해 본 발명은, 비선형 전력 증폭기의 비선형성을 보상하기 위한 Hammerstein 기반의 전치 왜곡을 이용한 전력 증폭 장치에 있어서, 입력 신호

및, 비선형 모델 계수

와 주파수 영역 선등화기 계수

를 이용하여 Wiener 모델의 역함수 특성 출력인

을 출력하는 전치 왜곡기; 상기 전치 왜곡기의 출력신호

을 입력받아 증폭된 출력신호

을 출력하는 전력 증폭기; 및 상기 전력 증폭기의 출력신호

과 상기 전력 증폭기의 입력 신호

을 입력받아, 상기 비선형 모델 계수

와 상기 주파수 영역 선등화기 계수

를 추출하여, 상기 전치 왜곡기로 전송하는 계수 추출부를 포함한다.

전치 왜곡, 부분 선형 함수, 선등화기

Description

전치 왜곡을 이용한 전력 증폭 장치{APPARATUS FOR AMPLIFYING AN ELECTRIC POWER USING PREDISTORTION}

본 발명은 전력 증폭 장치에 관한 것으로서, 특히, 전치 왜곡을 이용한 전력 증폭장치에 관한 것이다.

전력 증폭기(power amplifier)는 거의 모든 통신 시스템에서 사용되며, 비용 및 공간 등에서 매우 큰 비중을 차지하는 중요한 부품이다. 송신 단에서 신호를 왜곡 없이 증폭하고, 전력 면에서 효율적으로 전송하기 위해서는 전력 증폭기의 고선형 특성이 요구된다. 그러나, 전력 증폭기는 아날로그 부품이기 때문에, 필연적으로 비선형 특성을 가지며, 특히, 최근 높아진 전송 속도에 대한 요구를 만족하기 위한 광대역(wideband) 신호는 전력 증폭기에 메모리 효과를 수반하게 된다.

즉, 전력 증폭기의 비선형 특성은 상호 변조 왜곡(inter modulation distortion: IMD)에 의한 하모닉(harmonic) 신호를 발생시켜 인접 채널 간섭 및 사용 대역 내(inband) 신호 왜곡을 유발하며, 전력 증폭기의 메모리 효과는 인접 신호간 간섭을 유발하여 전송 신호를 왜곡한다. 이러한 왜곡을 방지하기 위하여 통신시스템의 송신단에서는 선형화를 위한 블록이 요구된다.

디지털 전치 왜곡 방식은, 여러 선형화 방안들 중 비용 면에서 가장 효율적인 방안이다. 이러한 전치 왜곡 알고리즘은 일반적으로 전력 증폭기의 모델링에 기반한다. 전력 증폭기는 종종 비메모리 다항식(참고문헌 [1]) 또는 AM/AM, AM/PM 특성(참고문헌 [2])으로 표현된다. 여기서 AM/AM 및 AM/PM은 전송 신호대역에서 일정하다고 가정한다. 이 타입에 속하여 광범위하게 사용되는 모델은 Saleh 모델(참고문헌 [2])이다.

그러나, 광대역 신호를 고려할 때 상기한 바와 같은 두 개의 모델은 메모리 효과를 갖는 전력 증폭기를 충분히 잘 표현하지 못한다. 대표적인 메모리 효과를 갖는 전력 증폭기 모델로는 Volterra 모델이 있다. Volterra 모델은 메모리 효과를 갖는 증폭기를 비교적 정확하게 모델링 하지만, 전력 증폭기 모델링에 매우 많은 수의 변수가 사용되어야 하며, 그 역함수 또한 구하기 어렵다는 단점을 갖고 있다.

이러한 문제점을 보완하기 위하여 Volterra 모델의 단순화된 형태로 메모리 다항식이 제안되었다(참고문헌 [3]). 메모리 다항식은 Volterra 모델의 커널에서 대각 원소(diagonal elements)만 '0'이 아닌 값을 가지며, 대각 원소 이외의 원소는 '0'이라고 가정한 모델이다. 메모리 다항식은 Volterra 모델보다 간단하다는 장점을 가지고 좋은 성능을 보이나 여전히 복잡도는 높으며, 높은 차수를 포함하는 경우 수치적으로 불안정한 특성을 보이기도 한다(참고문헌 [4]).

낮은 복잡도로 증폭기를 모델링 하기 위하여 Volterra 모델의 특수한 케이스로 Wiener 혹은 Hammerstein 모델이 사용될 수 있다(참고문헌 [5], [6], [7]). Wiener 모델은 선형 필터와 메모리 효과 없는 비선형 특성의 직렬 단계 연결로 이 루어진 증폭기 모델이며, Hammerstein 모델은 그 반대로 메모리 효과 없는 비선형 특성과 선형 필터가 직렬 단계 연결로 이루어진 증폭기 모델이다. 이러한 Wiener 또는 Hammerstein 모델은 역 특성이 정확히 구해지며 구현 복잡도가 낮다는 장점을 가지고 있다.

그러나, 상기한 바와 같은 종래의 기술들은, 어느 정도 구현 복잡도가 낮아졌다고는 하지만, 아직까지도, 쉽게 구현이 가능할 만큼 복잡도가 낮아지지는 못하고 있는 실정이다.

아래는 상기 설명에서 언급된 참고문헌들의 목록이다.

[참고문헌]

[1] R.Marsalek, P. Jardin, and G. Baudoin, "From post-distortion to predistortion for power amplifiers linearization," IEEE Commun. Letters, vol. 7, no. 7, pp. 308-310, July 2003.

[2] A. A. M. Saleh, "Frequency-independent and frequency-dependent nonlinear models of TWT amplifiers," IEEE Trans. Commun., vol. COM-29, no. 11, pp. 1715-1720, Nov. 1981.

[3] L. Ding, G. T. Zhou, D. R. Morgan, Z. Ma, S. Kenney, J. Kim, and C. R. Giardina, A robust digital baseband predistorter constructed using memory polynomials, IEEE Trans. Commun., vol. 52, no. 1, pp. 159.165, Jan. 2004.

[4] R. Raich, H. Qian, and G.T. Zhou, "Digital baseband predistortion of nonlinear power amplifiers using orthogonal polynomials," in Proc. IEEE Int. Conf. on Acoustics, Speech, and Signal Processing (ICASSP), Apr. 2003.

[5] R. Raich and G. T. Zhou, "On the modeling of memory nonlinear effects of power amplifiers for communications," in Proc. Digital Signal Processing Workshop and the 2nd Signal Processing Education Workshop, Pine Mountain, GA, Oct. 2002, pp. 7-10.

[6] P. L. Gilabert, G. Montoro, and E. Bertran, "On the Wiener and Hammerstein models for power amplifier predistortion," in Proc Asia-Pacific Microwave Conference ( APMC '05), vol. 2, pp. 4-7, Suzhou, China, Dec. 2005.

[7] H. W. Kang, Y. S. Cho, and D. H. Youn, On compensating nonlinear distortions of an OFDM system using an efficient adaptive predistorter, IEEE Trans. Commun ., vol. 47, no. 4, pp. 522-526, Apr. 1999.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 전력 증폭기의 특성을 간단히 모델링 하여 전력 증폭기의 특성을 추정(identification) 하고, 전력 증폭기의 모델에 기반하여, 전력 증폭기의 비선형 특성기 부분을 보상하는 전치 왜곡 구조를 갖는, 전치 왜곡을 이용한 전력 증폭 장치를 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명은, 비선형 전력 증폭기의 비선형성을 보상하기 위한 Hammerstein 기반의 전치 왜곡을 이용한 전력 증폭 장치에 있어서, 입력 신호

및, 비선형 모델 계수

와 주파수 영역 선등화기 계수

를 이용하여 Wiener 모델의 역함수 특성 출력인

을 출력하는 전치 왜곡기; 상기 전치 왜곡기의 출력신호

을 입력받아 증폭된 출력신호

을 출력하는 전력 증폭기; 및 상기 전력 증폭기의 출력신호

과 상기 전력 증폭기의 입력 신호

을 입력받아, 상기 비선형 모델 계수

와 상기 주파수 영역 선등화기 계수

를 추출하여, 상기 전치 왜곡기로 전송하는 계수 추출부를 포함한다.

본 발명은 전력 증폭기의 특성을 간단히 모델링 하여 전력 증폭기의 특성을 추정(identification) 하고, 전력 증폭기의 모델에 기반하여, 전력 증폭기의 비선 형 특성기 부분을 보상하는 전치 왜곡 구조로 구성됨으로써, 낮은 복잡도로 구현이 가능하다는 우수한 효과를 가지고 있다.

또한, 본 발명은 전력 증폭기의 비선형 특성기 부분을 부분 선형 함수로 보상하고, 선형 필터 부분을 주파수 영역에서 선등화시킴으로써, 매우 낮은 복잡도에도 불구하고 종래의 전력 증폭 장치와 견줄만한 성능을 가지고 있다는 우수한 효과를 가지고 있다.

이하, 첨부된 도면을 참조하여 본 발명이 상세히 설명된다.

도 1은 본 발명에 따른 전치 왜곡을 이용한 전력 증폭 장치가 적용되어 있는 송신기의 구조를 나타낸 예시도이다. 또한, 도 2는 본 발명에 적용되는 전력 증폭기를 나타낸 예시도로서, 메모리 효과를 갖는 전력 증폭기 모델(Wiener 모델)을 나타낸 것이다. 또한, 도 3은 본 발명에 적용되는 비선형 특성기 부분의 부분 선형/부분 상수 모델을 나타낸 예시도로서, Wiener 모델에서 비선형 특성기 부분의 특성은 AM/AM, AM/PM으로 모델링되며 각각 부분 선형/부분 상수 함수로 모델링 된다.

본 발명은 메모리 효과를 갖는 전력 증폭기의 선형화를 위한 방안을 제시하는 것으로서, 특히, 기존 방안들 보다 단순하고 매우 작은 복잡도로 손쉽게 구할 수 있는 전치 왜곡기(30)를 설계하여 이용하고 있다는 특징을 가지고 있다. 그 방법으로서, 본 발명은 전력 증폭기(40)의 특성을 간단히 모델링 하여 전력 증폭기의 특성을 추정(identification) 하고, 그 모델에 기반하여 비선형 특성을 갖는 부분을 보상하는 전치 왜곡 구조를 갖도록 함으로써, 낮은 복잡도로 구현이 가능한 전 력 증폭 장치를 제안하고 있다.

부연하여 설명하면, 본 발명의 목적은 쉽게 구현이 가능한 전치 왜곡기(30)를 설계하는데 있다. 따라서, 본 발명은 전력 증폭기의 효율적인 모델링을 위해, 전력 증폭기(40)가 도 2에 도시된 바와 같이, 선형(linear filter) 필터(41)와, 비선형 특성을 갖는 비선형 특성(nonlinearity)기(42)의 직렬 단계 연결(cascade)로 구성된 Wiener 모델인 것으로 가정하였으며, 비선형 특성을 나타내는 AM/AM과 AM/PM은 각각 부분 선형(piecewise linear) 함수 및 부분 상수 (piecewise constant) 함수로 근사하였다.

전치 왜곡을 위해 전력 증폭기 모델링이 이루어지면, 본 발명에 적용되는 전치 왜곡기는 추정된 전력 증폭기 모델로부터 직접 구해진다.

전력 증폭기의 선형 부분(선형 필터)(41)이 FIR 필터로 모델링 되었기 때문에 그 역필터는 IIR 필터이다. 그러나, IIR 필터는 항상 stable한 특성을 보이지 않으며, 비선형 위상 특성을 갖는다. 이러한 IIR 필터의 구현을 피하기 위하여 역 필터 특성은 종종 FIR로 근사 되어 사용된다. 그러나, 전력 증폭기의 메모리 효과에 따라(FIR필터의 zeros가 단위 원 근처에 위치하는 경우) FIR필터 계수의 개수는 매우 커질 수 있으며, 이와 같은 역 필터의 구현은 매우 큰 계산량을 필요로 한다. 따라서, 본 발명에서는 이러한 복잡한 계산량을 줄이기 위한 방안으로 역필터 구현에서 블록 프로세싱 및 주파수 영역의 선등화기(32)를 고려한다. 이러한 방식을 적용하면 선등화기(32)는 주파수 영역에서 전력 증폭기의 선형 필터(41)를 주파수 영역에서 각 부반송파당 나누기 한번으로 구현 가능하게 된다.

전치 왜곡기(30)의 비선형 부분, 즉 역비선형기(31)는 부분 선형/부분 상수 함수(참고문헌 [8])로 구현된다.

결국, 본 발명에 적용되는 전치 왜곡기(30)는, 부분 선형으로 구성된 비선형 부분(역비선형기)(31)과 주파수 영역의 선등화기(32)의 직렬 연결로 구성된다.

한편, 상기한 바와 같은 특징을 갖는 본 발명에 따른 전치 왜곡을 이용한 전력 증폭 장치는 도 1에 도시된 바와 같이, 전력 증폭기(40), 부분 선형으로 모델링된 역비선형기(비선형 부분)(31)와 블록 프로세싱으로 구현된 주파수 영역의 선등화기(32)가 직렬로 연결된 Hammerstein 모델의 전치 왜곡기(30) 및 상기 전력 증폭기의 출력신호와 입력 신호를 입력받아, 상기 전치 왜곡기에서 이용되는 비선형 모델 계수와 선등화기 계수

를 추출하여, 상기 전치 왜곡기로 전송하는 계수 추출부(50)를 포함하여 구성된다.

전력 증폭기(40)는 상기 전치 왜곡기의 출력신호

을 입력받아 증폭된 출력신호

을 출력하는 기능을 수행한다.

전치 왜곡기(30)는 입력 신호

및, 비선형 모델 계수

와 주파수 영역 선등화기 계수

를 이용하여 Wiener 모델의 역함수 특성 출력인

을 출력하는 기능을 수행한다.

계수 추출부(50)는 상기 전력 증폭기의 출력신호

과 상기 전력 증폭기의 입력 신호

을 입력받아, 상기 비선형 모델 계수

와 상기 주파수 영역의 선등화기 계수

를 추출하여, 상기 전치 왜곡기로 전송하는 기능을 수행하는 것으로서, 상기 출력신호

과 상기 입력 신호

을 입력받아 상기 전력 증폭기의 특성을 추정하는 추정기(10) 및 상기 추정기에 의해 추정된 증폭기 모델을 이용하여, 상기 비선형 모델 계수

와 상기 주파수 영역 선등화기 계수

를 추출하여, 상기 전치 왜곡기로 전송하는 추출기(20)를 포함할 수 있다. 즉, 추정기(PA identification)(10)는 상기 전력 증폭기의 모델을 추정하는 기능을 수행하며, 추출기(PD parameterextraction)는 전치 왜곡기에 이용되는 상기 계수를 갱신하는 기능을 수행한다.

이하에서는, 우선 메모리 효과를 갖는 전력 증폭기(40) 모델을 제시한 후에, 제시된 모델에 기반하여 전치 왜곡기(30)를 유도한다.

본 발명에 적용되는 메모리 효과를 갖는 전력 증폭기(40)는, 도 2에 도시된 바와 같이 선형 필터(41)와 비선형 특성기(42)의 직렬 단계 연결로 모델링 될 수 있으며, 이러한 모델을 Wiener 모델이라고 한다.

본 발명에서는 낮은 복잡도로 전력 증폭기를 모델링하기 위하여, 도 3에 도시된 바와 같이, 비선형 부분(비선형 특성기)을 참고문헌 [8]에서와 같은 부분 선형으로 근사한다.

즉, 도 2에서

과

을 각각 전력 증폭기(40)의 입력과 선형 필터(41)의 출력이라고 하면,

은 [수학식 1]과 같이 표현된다.

여기서,

는 선형 필터의 임펄스 응답(impulse response)이고,

이다. 또한,

는 공액(conjugate)이고,

는

의 전치(Hermitian transpose)이며,

는 전치 연산자이다.

비선형 특성은

와 같이 표현된다. 여기서,

과

은 각각 비선형 특성기(비선형 부분)(42)의 입력과 출력을 의미하며,

은 비선형 특성 함수로서 그 진폭(amplitude) 함수

및 위상(phase) 왜곡 함수

는 각각 부분 선형(piecewise linear) 및 부분 상수(piecewise constant) 함수이다.

구체적으로 설명하면, 입력

에 대하여

, 출력

에 대하여

과 같이 구간을 정한다. 여기서,

,

이고, 모든

에 대하여

이다.

시간

에서,

,

라고 가정하면, 전력 증폭기의 출력 은

(AM/AM),

(AM/PM)이다. 여기서

과

은 각각

번째 구간에서의 기울기와 절편이며,

은

번째 구간에서의 위상 왜곡이다. 상기 두 식을 결합하면 전체 전력 증폭기(40)의 출력식은 다음과 같이 표현된다.

여기서,

,

이다. 또한,

,

이라고 가정한다. 이 가정은,

에서 전력 증폭기가 이상적인 이득

의 선형 증폭을 나타냄을 의미한다.

일반적으로 대부분의 전력 증폭기는, 입력 신호의 진폭이 작을 경우 이상적인 선형 특성을 보인다. 전력 증폭기의 전체 특성은

으로 표현되며, 만약 전력 증폭기의 메모리 효과를 고려하지 않을 경우,

이고,

이다. 본 발명에서는 전력 증폭기의 특성은 참고문헌 [8]에서 제시된 two-step 알고리즘에 의해 추정된다고 가정한다.

이하에서는, 본 발명이 제안하는 전치 왜곡 알고리즘이 상세히 설명된다.

즉, 본 발명에 적용되는 전치 왜곡기(30)는 메모리 효과 없는 비선형 특성의 역비선형기(31)와, 주파수 영역 선등화기(pre-equalizer) 구조로 이루어져 있다.

역비선형기(31) 및 선등화기(32)는 각각 전력 증폭기(40)의 비선형 특성기(비선형 부분)(42) 부분 및 선형 필터(41) 부분을 보상한다. 여기서, 전력 증폭기의 특성은 시간 및 온도 등에 따라 매우 천천히 변하는 것을 가정한다.

첫 번째 설명으로서, 전력 증폭기의 비선형 부분(비선형 특성기)(NL)(42)을 보상하기 위한 역비선형기(31)를 설계하는 방법은 다음과 같다.

우선, 전력 증폭기의 비선형 부분(비선형 특성기)(42)을 보상하는 부분을 설계할 때, 전치 왜곡기의 선등화기가 완벽하게 전력 증폭기의 선형 필터(41)를 보상한다고 가정한 후 설계한다. 이는 비선형 특성기 부분과 선형 필터 부분을 따로 고려할 수 있기 때문이다. 그러면,

을 전치 왜곡기 입력이라고 할 때, [수학식 3]을 만족해야 한다.

여기서, 전력 증폭기의 이상적인 이득은 1(

)이라고 가정한다. 비선형 특성기 부분이 AM/AM 특성인 경우에 전력 증폭기의 특성상 은 연속 단조 증가 함수이기 때문에,

의 역 특성은

에서 유일하게 결정될 수 있다.

[수학식 2]로부터

은 아래의 [수학식 4]와 같이 주어진다.

여기서,

이다. AM/PM 특성인 경우에

의 역 특성은 [수학식 5]와 같이 주어진다.

여기서,

이다. 그러면, 최종적으로

은 [수학식 6]과 같이 주어진다.

그러므로, 전력 증폭기의 비선형 특성기 부분을 보상하기 위한 역 특성은 전 력 증폭기의 추정 모델의

테이블로부터 직접 추출할 수 있다.

두 번째 설명으로서, 전치 왜곡기(30)에서 사용될 주파수 영역 선등화기(pre-equalizer)(32)를 설명하면 다음과 같다.

전력 증폭기의 선형 필터(41)를 보상하는 선등화기는 블록 단위 및 주파수 영역 프로세싱으로 구현된다. 블록 프로세싱을 위해, 참고문헌 [11]의 overlap-save 방식이 사용되었다. 선등화기의 동작은 다음과 같이 정리된다.

이 선등화기(32)의 입력 또는 역비선형기(NL)(31)의 출력이라고 하면,

은 직렬/병렬 변환기(S/P)에 의해

열의 블록 데이터로 변환된다. 이렇게 변환된

번째 블록을

이라고 하고 50% overlap을 가정한다. 그러면, overlap save 방식에서 FFT 사이즈는

이다.

FFT의 입력 벡터를

이라 하면,

로 정해진다.

의 주파수 영역 신호를

이라고 하면,

로 정의된다. 여기서,

의 각 요소는

로 정의되는 FFT 행렬이다. 전력 증폭기의 LTI 부분의 주파수 특성 H는

와 같이 쓰여진다. 여기서, 0은

사이즈의 '0' 벡터이다.

선등화는 FDE에서

신호를

의 각 원소로 나누어서 구현할 수 있다. 즉, [수학식 7]을 통해 선등화를 수행한다.

여기서,

는

로 주어지는

대각 행렬으로서, 계수 추출부에서 추출된 것이다.

선등화기의 시간영역 출력 신호는

의 IFFT 수행 후 얻을 수 있다. 결국, 선등화기의 시간 영역 출력은 다음과 같이 표현된다.

최종적으로,

의 2D 원소 중 마지막 D원소만 선등화 출력으로 사용된다. 즉, 선등화는 D사이즈 단위로 동작한다. 결국, 선등화기의 출력

은

와 같이 표현된다. 여기서,

은

벡터의 m 번째 원소를 의미한다.

마지막으로, 주파수 영역에서 flat fading을 보장하기 위하여 참고문헌 [10]에서와 같이

이라고 가정하며,

을 병렬/직렬 변환기(P/S)로 변 환하여

을 전치 왜곡기의 출력으로 출력한다.

이하에서는, 도 4 및 도 5를 참조하여 본 발명에 따른 전치 왜곡을 이용한 전력 증폭 장치의 성능 검증이 설명된다. 본 발명의 효과 및 복잡도를 비교하기 위하여, 이하에서는 본 발명을 기존 다항식 모델 및 Hammerstein 모델 등과 비교하였으며, 모의 실험 결과는 본 발명이 매우 적은 구현 복잡도로 기존 전치 왜곡 방식과 견줄만한 성능을 보이는 것을 보여준다.

도 4는 본 발명에 따른 전치 왜곡을 이용한 전력 증폭 장치의 성능을 비교하기 위한 스펙트럼을 나타낸 예시도로서, 특히, 출력 전력 스펙트럼을 비교한 것이며, 도 4에서 (a)는 Memoryless polynomial 모델, (b)는 Memory polynomial 모델, (c)는 Wiener 모델, (d)는 본 발명에 적용되는 전력 증폭기의 스펙트럼을 나타낸 것이다. 또한, 도 5는 본 발명에 따른 전치 왜곡을 이용한 전력 증폭 장치의 전치 왜곡 성능을 비교하기 위한 스펙트럼을 나타낸 예시도로서, 특히, 출력 전력 스펙트럼을 비교한 것이며, 도 5에서 (a)는 Memoryless polynomial 모델, (b)는 Memory polynomial 모델, (c)는 종래의 Hammerstein 모델, (d)는 본 발명에 적용되는 전치 왜곡 모델의 스펙트럼을 나타낸 것이다.

본 발명의 효과를 검증하기 위하여 우선, 상용 전력 증폭기로부터 전력 증폭기 모델을 출한 후, 컴퓨터 모의 실험을 통해 전치 왜곡기의 성능을 검증하였다.

전력 증폭기로는 Mini-circuit 사의 ZHL-42 모델이 사용되었다. 테스트 신호 로는 VSG (vector signal generator)를 사용하여 랜덤 신호를 발생시킨 후 전력 증폭기 출력 결과 데이터를 PSA(power spectrum analyzer)와 VSG89600 소프트웨어를 이용하여 수집하였다. 전송 신호는 1MHz의 대역폭을 가지며 16-QAM으로 변조되었다. 또한, 0.25의 roll-off factor 값을 갖는 square root raised cosine filter를 이용하여 필터링되었다. 전력 증폭기의 입력 peak back-off(PBO)는 5dB가 적용되었다.

첫 번째로, 전력 증폭기 identification의 성능을 비교한 결과를 설명하면 다음과 같다.

전력 증폭기의 모델링 성능을 비교하기 위하여, 다음과 같은 전력 증폭기 모델들이 고려되었다.

a) Memoryless polynomial model (P=3) (참고문헌 [1])

b) Memory polynomial model (P=3, Q=4) (참고문헌 [3])

c) Wiener model (P=3, Q=4) (참고문헌 [7])

d) 본 발명에 적용되는 제안 모델 (M=15, Q=4)

상기 모델들 중, a), b), c) 모델에서 7차(P=3, 홀수 차만 고려)의 다항식 모델이 사용되었고, 본 발명에 적용되는 제안 모델인 d)에서는 15구간(M=15)으로 나뉜 부분 선형 모델이 사용되었다. 또한, b), c), d) 모델에서 메모리 개수로는 5(Q=4)까지 고려되었다. 각 모델의 parameter는 RLS 알고리즘에 의해 update되었다.

아래의 [표 1]과 도 4에 도시된 그래프는 RLS알고리즘 수렴 후의 MSE 성능,

, 및 스펙트럼 출력을 비교한 것이다. 즉, [표 1]은 전력 증폭기 모델 추정 성능(MSE 성능)을 비교한 것으로서, (a)는 Memoryless polynomial 모델, (b)는 Memory polynomial 모델, (c)는 Wiener 모델, (d)는 본 발명에 적용되는 제안 증폭기 모델을 나타낸 것이다.

[표 1]과 도 4에 도시된 그래프로부터, a)의 memoryless 모델은 메모리 효과를 가진 전력 증폭기 모델링에 적합하지 않다는 것을 확인할 수 있다. 그러나, b), c), d) 모델은 모두 작은 값의 MSE 값을 가지며, 비슷한 PSD 성능을 보이는 것을 확인할 수 있다.

두 번째로, 전치 왜곡기 성능을 비교한 결과를 설명하면 다음과 같다.

전치 왜곡기 성능으로는 다음과 같은 전치 왜곡기 및 해당 전치 왜곡기 계수 갱신 알고리즘이 적용되었다.

a) Memoryless polynomial model (

) (참고문헌 [1])

b) Memory polynomial model (

) (참고문헌 [8],[9])

c) Hammerstein model (

) (참고문헌 [7])

d) 본 발명에 적용되는 제안 모델 (

)

상기 모델들 중 c)의 Hammerstein 모델에서, 전력 증폭기의 선형 필터의 역 특성 필터 탭 개수는 22(

)까지 고려하였다. 본 발명에 적용되는 제안 모델의 경우 데이터 블록 사이즈로 16(

)을 사용하였다. 또한, 본 발명에 적용되는 제안 방식의 경우 전치 왜곡기의 계수를 전력 증폭기 모델로부터 직접 추출하는 반면, 다른 방식들은 전력 증폭기 모델을 이용하여 해당 적응 알고리즘을 통해 추출하였다. 아래의 [표 2]는 수렴 후 MSE 성능이며, 도 5는 전력 증폭기 출력의 PSD를 비교한 것이다. 즉, [표 2]는 전치 왜곡 성능(MSE 성능)을 비교한 것으로서, (a)는 Memoryless polynomial 모델, (b)는 Memory polynomial 모델, (c)는 기존 Hammerstein 모델, (d)는 본 발명에 적용되는 제안 모델을 나타낸 것이다.

예상된 바와 같이, a)의 memoryless 다항식 모델은 인접 대역외 신호를 제거하지 못하는 것을 확인할 수 있다. 본 발명에 적용되는 제안 방식과 종래의 Hammerstein 모델은 견줄만한 성능을 보이고 있으나, 제안 방식이 조금 나은 성능을 보이는 것을 알 수 있다.

세 번째로, 복잡도를 비교한 결과를 설명하면 다음과 같다.

본 발명에서 제안된 전치 왜곡기의 구현 복잡도에서의 이득을 보이기 위하여 기존 방식들과 구현 복잡도를 비교하였다. 복잡도는 D샘플 개수 단위의 입력에 대해 전치 왜곡 구현에 필요한 복소수 곱셈(complex multiplication)을 비교하였다. 아래의 [표 3]은 계산량을 비교한 것이다. 즉, [표 3]은 전치 왜곡 구현의 복잡도(구현에 필요한 complex multiplication)를 비교한 것으로서, (a)는 Memoryless polynomial 모델, (b)는 Memory polynomial 모델, (c)는 기존 Hammerstein 모델, (d)는 본 발명에 적용되는 제안 전치 왜곡 모델을 나타낸 것이다.

본 발명에 적용되는 제안 방식은 비선형부분 보상에서는 2D 번만큼, 선형 필터의 등화를 위해서는

만큼의 복소수 곱셈이 요구된다. 또한, 비선형 부분 보상 부분에서는 전치 계수를 따로 추출할 필요 없이 추정된 전력 증폭기 모델로부터 그대로 가져다 쓰면 되고, 선형 필터를 보상하는 선등화기 계수는 전력 증폭기의 필터 응답의 FFT 연산을 통해 쉽게 얻어낼 수 있다. 이때, 요구되는 연산량은

이다. 만약, 상기에서 비교하는 전치 왜곡 모델이 모두 비슷한 수의 전치 왜곡기 계수를 가지고 있다고 가정하면, 제안 방식은 메모리 다항식 및 기존 Hammerstein 모델에 비해 약 1.3%, 12% 만큼의 복소수 곱셈을 필요로 한다. 따라서, 제안 방식은 메모리 효과를 갖는 전력 증폭기의 선형화에 기존 방식 구현에 비해 매우 효율적임을 알 수 있다. 이러한 연산량의 큰 감소는 전력 소모 측면에서 매우 큰 이득을 갖는다.

상기한 바와 같은 본 발명을 정리하면 다음과 같다.

본 발명은 메모리 효과가 있는 비선형 전력 증폭기(power amplifier with memory effects)의 선형화를 위한 전치 왜곡(predistortion) 기법으로서, 구현 복잡도에서 매우 효율적인 Hammerstein 기반의 새로운 전치 왜곡기를 제안한다.

즉, 본 발명에서는 메모리 효과를 갖는 전력 증폭기를 효율적으로 모델링 하기 위하여, 선형 필터(linear filter)와 메모리 효과 없는 비선형 특성기(nonlinearity without memory)의 단계 연결(cascade)로 구성된 Wiener 모델에 따른 전력 증폭기(40)로 가정하였으며, 비선형 특성의 AM/AM (amplitude-amplitude), AM/PM (amplitude-phase) 특성을 참고문헌 [8]에서처럼 각각 부분 선형, 부분 상수 함수로 근사하였다.

한편, 본 발명에 적용되는 전치 왜곡기(30)는 Hammerstein 구조로서, 상기한 바와 같이 메모리 효과 없는 비선형 특성 부분(역비선형기)(31)과 주파수 영역 등화기(FDE : frequency domain equalizer)로 구성된 선등화기(32)의 단계 연결로 구성된다.

새로운 전치 왜곡 기법 유도에 필요한 전력 증폭기 특성은, 참고문헌 [8]에서처럼 선형 필터 부분 추정 후, 메모리 효과 없는 비선형 특성기 부분을 추정하는 2단계 과정을 이용하여 구한다고 가정한다.

전치 왜곡기의 역비선형기(31) 및 선등화기(32)의 계수는 앞서 추정된 전력 증폭기의 특성으로부터 직접 추출된다. 즉, 전치 왜곡기의 비선형 보상 부분(역비선형기)(31)은 전력 증폭기의 변수를 그대로 적용하여 구현할 수 있으며, 선등화기(32) 부분의 계수는 전력 증폭기의 선형 필터 응답에 FFT(fast fourier transform) 연산을 한번 수행함으로써 얻을 수 있다. 따라서, 전치 왜곡기 구현에 필요한 연산은 기존 방식들에 비해 매우 적다.

한편, 제안한 방식의 성능 검증을 위해 시판 중인 전력 증폭기로부터 모델을 추출하여 성능을 검증하였다. 본 발명은 그 구조가 단순하고 전치 왜곡기 계수 추출이 매우 단순화되어 구현 복잡도를 크게 줄였다는 장점을 가지며, 기존 방식과 비교하여 견줄만한 성능을 보인다.

아래는 상기 설명에서 언급된 참고문헌들의 목록이다.

[참고문헌]

[8] S. Choi, E.-R. Jeong, and Y. H. Lee, "Adaptive predistortion with direct learning based on piecewise linear approximation of amplifer nonlinearity," IEEE J. Select . Topics Signal Processing, vol. 3, no. 3, pp. 397-404, June. 2009

[9] D. Zhou and V. E. DeBrunner, "Novel adaptive nonlinear predistorters based on the direct learning algorithm," IEEE Trans . Signal Processing, vol. 55, no. 1, pp. 120-133, Jan. 2007.

[10] D. Tse and P. Viswanath, Fundamentals of wireless communications, Cambridge UK: Cambridge University Press, 2005.

[11] S. Haykin, Adaptive filter theory, Englewood Cliffs, NJ: Prentice Hall, 1996.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 본 발명에 따른 전치 왜곡을 이용한 전력 증폭 장치가 적용되어 있는 송신기의 구조를 나타낸 예시도.

도 2는 본 발명에 적용되는 전력 증폭기를 나타낸 예시도.

도 3은 본 발명에 적용되는 비선형 특성기 부분의 부분 선형/부분 상수 모델을 나타낸 예시도.

도 4는 본 발명에 따른 전치 왜곡을 이용한 전력 증폭 장치의 성능을 비교하기 위한 스펙트럼을 나타낸 예시도.

도 5는 본 발명에 따른 전치 왜곡을 이용한 전력 증폭 장치의 전치 왜곡 성능을 비교하기 위한 스펙트럼을 나타낸 예시도.

<도면의 주요부분에 대한 부호의 설명>

10 : 추정기 20 : 추출기

30 : 전치 왜곡기 40 : 전력 증폭기

50 : 계수 추출부

Claims (11)

1. 비선형 전력 증폭기의 비선형성을 보상하기 위한 Hammerstein 기반의 전치 왜곡을 이용한 전력 증폭 장치에 있어서,

   입력 신호

   

   및, 비선형 모델 계수

   

   와 주파수 영역 선등화기 계수

   

   를 이용하여 Wiener 모델의 역함수 특성 출력인

   

   을 출력하는 전치 왜곡기;

   상기 전치 왜곡기의 출력신호

   

   을 입력받아 증폭된 출력신호

   

   을 출력하는 전력 증폭기; 및

   상기 전력 증폭기의 출력신호

   

   과 상기 전력 증폭기의 입력 신호

   

   을 입력받아, 상기 비선형 모델 계수

   

   와 상기 주파수 영역 선등화기 계수

   

   를 추출하여, 상기 전치 왜곡기로 전송하는 계수 추출부를 포함하는 전치 왜곡을 이용한 전력 증폭 장치.
2. 제 1 항에 있어서,

   상기 계수 추출부는,

   상기 출력신호

   

   과 상기 입력 신호

   

   을 입력받아 상기 전력 증폭기의 특성을 추정하는 추정기; 및

   상기 추정기에 의해 추정된 상기 전력 증폭기의 모델을 이용하여, 상기 비선형 모델 계수

   

   와 상기 주파수 영역 선등화기 계수

   

   를 추출하여, 상기 전치 왜곡기로 전송하는 추출기를 포함하는 전치 왜곡을 이용한 전력 증폭 장치.
3. 제 1 항에 있어서,

   상기 계수 추출부는,

   상기 비선형 모델 계수

   

   를 상기 전력 증폭기의 출력식인

   

   로 부터 산출하는 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.
4. 제 1 항에 있어서,

   상기 계수 추출부는,

   상기 선등화기 계수

   

   를,

   상기 전력 증폭기의 임펄스 응답 또는 주파수 특성을 이용한,

   

   로 주어지는 대각 행렬을 이용하여 산출하는 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.
5. 제 1 항에 있어서,

   상기 전치 왜곡기는,

   상기 전력 증폭기의 비선형 부분을 보상하기 위한 역비선형기; 및

   상기 전력 증폭기의 선형 부분을 보상하기 위한 선등화기를 포함하고,

   상기 역비선형기와 상기 선등화기는 직렬 단계 연결로 구성된 Hammerstein 구조인 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.
6. 제 5 항에 있어서,

   상기 역비선형기는 상기 비선형 모델 계수

   

   를 이용하여 부분 선형으로 모델링되며,

   상기 선등화기는 상기 계수

   

   를 이용하여, 블록 단위 및 주파수 영역 프로세싱으로 구현되는 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.
7. 제 5 항에 있어서,

   상기 전치 왜곡기의 상기 역비선형기는,

   상기 비선형 모델 계수

   

   와,

   수학식

   

   를 이용하여,

   상기 전력 증폭기의 비선형 부분을 보상하는 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.
8. 제 5 항에 있어서,

   상기 전치 왜곡기의 상기 선등화기는,

   

   이 입력이라고 할 때,

   

   을 직렬/병렬 변환기(S/P)에 의해

   

   열의 블록 데이터로 변환하고,

   블록 데이터로 변환되어 FFT로 입력되는 벡터를

   

   이라 할 때,

   

   의 주파수 영역 신호를

   

   이라고 하며,

   상기 전력 증폭기의 선형 부분의 주파수 특성

   

   가

   

   로 정의될 때,

   

   신호를

   

   의 각 원소로 나눔으로써, 선등화를 실시하며,

   상기 선등화의 결과인

   

   을 IFFT 수행하여,

   

   를 만족하는 시간영역 출력신호

   

   을 산출하며,

   

   의 2D 원소 중 마지막 D원소인

   

   만을 상기 출력으로 산출한 후,

   

   을 병렬/직렬 변환기(P/S)로 변환한

   

   을 상기 전치 왜곡기의 출력으로 출력하는 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.
9. 제 8 항에 있어서,

   상기

   

   는,

   

   로 주어지는 대각 행렬로서, 상기 계수 추출부에서 추출되어 전송된 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.
10. 제 1 항에 있어서,

    상기 전력 증폭기는,

    선형 특성을 나타내는 선형 필터; 및

    비선형 특성을 갖는 비선형 특성기를 포함하며,

    상기 선형 필터 및 상기 비선형 특성기가 직렬 단계 연결로 구성되어 있는 Wiener 모델인 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.
11. 제 10 항에 있어서,

    상기 전력 증폭기는,

    상기 비선형 특성을 나타내는 AM/AM과 AM/PM이, 각각 부분 선형 함수 및 부분 상수 함수로 근사화되는 것을 특징으로 하는 전치 왜곡을 이용한 전력 증폭 장치.

Images