KR20110047971A - Method of manufacturing semiconductor device and substrate processing apparatus - Google Patents

Method of manufacturing semiconductor device and substrate processing apparatus Download PDF

Info

Publication number
KR20110047971A
KR20110047971A KR1020100093335A KR20100093335A KR20110047971A KR 20110047971 A KR20110047971 A KR 20110047971A KR 1020100093335 A KR1020100093335 A KR 1020100093335A KR 20100093335 A KR20100093335 A KR 20100093335A KR 20110047971 A KR20110047971 A KR 20110047971A
Authority
KR
South Korea
Prior art keywords
pressure
flow rate
sih
film
monosilane gas
Prior art date
Application number
KR1020100093335A
Other languages
Korean (ko)
Inventor
타케오 하나시마
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Priority to KR1020100093335A priority Critical patent/KR20110047971A/en
Publication of KR20110047971A publication Critical patent/KR20110047971A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557Pulsed pressure or control pressure
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

PURPOSE: A method of manufacturing a semiconductor and an apparatus for processing a substrate are provided to implement an a-Si film having more smooth surface by improving the surface illumination of the a-Si film. CONSTITUTION: In a method of manufacturing a semiconductor and an apparatus for processing a substrate, the bottom opening of an outer tube(1) and an inner tube(2) is tightly sealed up by a seal cap of stainless. A gas supply pipe includes a plurality of nozzles of SiH4/N2 supplying monosilane and a nitrogen gas. The gas supply line supplies a processing gas to an inner tube. A space of a barrel shape is interposed between the outer tube and the inner tube is connected to a discharge pipe. The discharge pipe is connected to a mechanical booster pump and a dry pump.

Description

반도체 장치의 제조 방법 및 기판 처리 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}TECHNICAL FIELD OF THE INVENTION A manufacturing method and substrate processing apparatus for a semiconductor device {METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}

본 발명은 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것으로, 더욱 구체적으로는 비정질(非晶質, amorphous) 실리콘 막을 성막(成膜)하는 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device and a substrate processing apparatus, and more particularly, to a method for manufacturing a semiconductor device and a substrate processing apparatus for forming an amorphous silicon film.

IC, LSI 등의 반도체 디바이스를 제조하는 공정에서는, 감압(減壓) CVD법(화학 기상 성장법)에 의해서 기판 상에 박막을 형성하는 것이 수행되고 있다.In the process of manufacturing semiconductor devices, such as IC and LSI, forming a thin film on a board | substrate is performed by the pressure reduction CVD method (chemical vapor deposition method).

절연막(絶緣膜) 상에 비정질 실리콘 막(이하, a-Si막이라고 함)을 퇴적(deposition)시킬 경우, 성막 온도 480℃∼550℃ 이하의 온도대(溫度帶)에서, 원료 가스로서 SiH4[모노실레인(monosilane)]가스를 이용한다. 반도체의 미세화에 수반하여, a-Si막의 표면 조도(表面粗度, Surface roughness)의 개선, 즉 보다 매끄러운 표면 상의 막이 요구되고 있다. 특허문헌 1에는, poly-SiGe막의 표면 조도를 개선하는 기술에 대해 개시되어 있다.In the case of depositing an amorphous silicon film (hereinafter referred to as an a-Si film) on the insulating film, SiH 4 is used as the source gas at a temperature range of 480 ° C to 550 ° C or lower. [Monosilane] gas is used. With the miniaturization of semiconductors, there is a demand for improvement of surface roughness of a-Si films, that is, films on smoother surfaces. Patent Literature 1 discloses a technique for improving the surface roughness of a poly-SiGe film.

도 5는 종래의 성막 시퀀스의 SiH4가스 유량(流量) 및 노내(爐內) 압력의 추이(推移)를 도시한다. 성막의 초기 단계인 프리퍼지 이벤트(Prepurge Event, 이하 프리퍼지 공정이라고 함)의 목적은, SiH4가스를 규정 유량으로 안정시키기 위한 것이다. 본 예에서 도시된 SiH4가스 유량은, 0 slm으로부터 15초 정도에 걸쳐서 규정인 0.8slm까지 상승시키고, 노내 압력은 동일하게 15초 정도에 걸쳐서 15Pa 정도까지 상승시킨다. 성막의 초기 단계 후의 단계인 데포 이벤트(Depo. Event, 이하 데포 공정이라고 함)에서의 압력, 가스 유량인 프로세스 조건은 작성하는 디바이스에 의해서 결정되고, 기본적으로는 고정 조건이다. 본 예에서 도시된 SiH4가스 유량은 0.8slm으로 일정하게 유지하고, 노내 압력은 15Pa 정도로부터 15초 정도에 걸쳐서 40Pa로 상승시킨다. 이러한 종래의 성막 시퀀스로 성막을 수행한 결과에서, a-Si막의 표면 상태 결과는, 도 4의 시퀀스(a)에 도시되며, a-Si 표면 수준은 6.8이고, 파티클(particle)은 검출 상한치(上限値)를 넘어 버리므로, 표면 조도의 개선이 요구되고 있다.FIG. 5 shows the transition of the SiH 4 gas flow rate and the furnace pressure in the conventional film forming sequence. The purpose of the prepurge event (hereinafter referred to as a prepurge process), which is an initial stage of film formation, is to stabilize the SiH 4 gas at a specified flow rate. The SiH 4 gas flow rate shown in this example is raised from 0 slm to about 0.8 slm over 15 seconds, and the pressure in the furnace is raised to about 15 Pa over 15 seconds. Process conditions such as pressure and gas flow rate in a depo event (hereinafter referred to as a depot process) which are steps after the initial stage of film formation are determined by the device to be created, and are basically fixed conditions. The SiH 4 gas flow rate shown in this example is kept constant at 0.8 slm, and the pressure in the furnace is raised to 40 Pa over about 15 seconds from about 15 Pa. In the result of the film formation by the conventional film formation sequence, the surface state result of the a-Si film is shown in the sequence (a) of FIG. 4, the a-Si surface level is 6.8, and the particle is the upper limit of detection ( Since it is over, the improvement of surface roughness is calculated | required.

특허문헌1. 일본 특허 공개 공보 제2009-147388호Patent Document 1. Japanese Patent Laid-Open Publication No. 2009-147388

본 발명이 해결하고자 하는 과제는, 상술(上述)한 종래 기술의 문제점을 해소하고, a-Si막의 표면 조도를 개선할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공하는 것에 있다.The problem to be solved by the present invention is to provide a semiconductor device manufacturing method and a substrate processing apparatus which can solve the above-mentioned problems of the prior art and can improve the surface roughness of an a-Si film.

제1의 발명은, 기판 상에 a-Si막을 성막하기 위해서, 반응실 내의 압력을 고압으로 유지하기 위해서 압력을 제어하는 압력 제어 공정과, SiH4가스와 N2가스를 흘리는 프리퍼지(성막 초기) 공정과, 데포(성막 초기 공정보다 후의 공정) 공정을 포함하고, 상기 프리퍼지 공정에 있어서, SiH4가스의 유량을 데포 공정에 있어서의 SiH4가스의 유량보다 적게 한 것을 특징으로 하는 반도체 장치의 제조 방법이다.The invention of claim 1, on a substrate a-Si to the deposition film, the reaction pre-purging in order to keep the pressure in the chamber at a high pressure for applying the pressure control step of controlling the pressure, SiH 4 gas and N 2 gas (film formation initial ) step, a depot (semiconductor device according includes the step) a step later than the film formation initial step, and the pre-purging process, the flow rate of SiH 4 gas, characterized in that the less the flow rate of SiH 4 gas in the depot process It is a manufacturing method.

제2의 발명은, 상기 프리퍼지 공정의 압력(제1 압력)을 상기 데포(성막 초기 공정보다 후의 공정) 공정의 압력(제2 압력)보다 높게 하는 것을 특징으로 한다.According to a second aspect of the invention, the pressure (first pressure) of the prepurge process is made higher than the pressure (second pressure) of the depot (process after the film forming initial process) process.

제1 압력을 100Pa로 하고, 제2 압력을 40Pa로 하면, a-Si막의 표면 조도를 더욱 개선할 수 있다.When the first pressure is set to 100 Pa and the second pressure is set to 40 Pa, the surface roughness of the a-Si film can be further improved.

제1 압력의 상한이 150Pa를 넘으면, 장치 한계 압력을 상회(上回)해 버리므로 바람직하지 않다. 따라서, 제1 압력은, a-Si의 표면 조도를 개선할 수 있고, 장치 한계 압력 내인 80∼150Pa의 범위가 바람직하다.When the upper limit of a 1st pressure exceeds 150 Pa, since it exceeds the apparatus limit pressure, it is unpreferable. Therefore, the 1st pressure can improve the surface roughness of a-Si, and the range of 80-150Pa which is in apparatus limit pressure is preferable.

제2 압력을 40Pa로 한 것은, 면내(面內)의 막두께(膜厚) 균일성의 점에서는 압력은 낮은 편이 바람직하지만, 데포 레이트(성막 속도)의 점에서는 압력이 높은 편이 바람직하다. 이들의 타협점으로 제2 압력을 40Pa로 했다.The second pressure of 40 Pa is preferably lower in pressure in terms of in-plane film thickness uniformity, but higher in pressure in terms of depot rate (film formation rate). As a compromise between them, the second pressure was 40 Pa.

제3의 발명은, 기판 상에 a-Si막을 성막하는 공정에 있어서, 프리퍼지(성막 초기) 공정의 압력을 프리퍼지 공정보다 후의 데포 공정의 압력보다 높게, 예컨대 100Pa로 하고, SIH4의 유량을 서서히(완만하게) 규정 유량까지 증량(增量)하는 공정인 것을 특징으로 하는 반도체 장치의 제조 방법이다.According to a third aspect of the present invention, in the process of forming an a-Si film on a substrate, the pressure of the prepurge (film formation initial) process is higher than the pressure of the depot process after the prepurge process, for example, 100 Pa, and the flow rate of SIH 4 is increased. Is a step of gradually increasing the flow rate to a prescribed flow rate.

a-Si막을 성막하는 압력은 소정의 압력으로 하고, 예컨대 성막 초기 단계의 압력을 100Pa로 하고, 성막 초기 단계보다 후의 단계의 압력을 40Pa로 하여 a-Si막의 표면 조도를 개선할 수 있다.The surface roughness of the a-Si film can be improved by setting the pressure at which the a-Si film is to be formed to be a predetermined pressure, for example, the pressure at the initial stage of the deposition to be 100 Pa, and the pressure at a later stage than the initial stage to form to 40 Pa.

본 발명에 의하면, a-Si막의 표면 조도를 개선할 수 있어, 보다 매끄러운 표면 상태의 a-Si막을 얻을 수 있다.According to the present invention, the surface roughness of the a-Si film can be improved and a smoother surface a-Si film can be obtained.

도 1은 본 발명의 실시 형태에 의한 기판 처리 장치를 도시하는 경사도이다.
도 2는 본 발명의 실시 형태에 의한 종형(縱型) 감압 CVD장치의 반응로(反應爐) 구조 개략도(槪略圖)이다.
도 3은 본 발명의 실시 형태에 의한 감압 CVD법에 의한 성막 순서를 도시하는 도면이다.
도 4는 본 발명의 시퀀스와 종래 시퀀스와의 평가 결과를 도시하는 도면이다.
도 5는 종래의 a-Si막의 성막 시의 SiH4 유량과 압력의 추이를 도시하는 도면이다.
도 6은 본 발명의 제1 실시예에 있어서의 a-Si막의 성막 시의 SiH4 유량과 압력의 추이를 도시하는 도면이다.
도 7은 본 발명의 제2 실시예에 있어서의 a-Si막의 성막 시의 SiH4 유량과 압력의 추이를 도시하는 도면이다.
BRIEF DESCRIPTION OF THE DRAWINGS It is the inclination which shows the substrate processing apparatus by embodiment of this invention.
2 is a schematic view of a reactor structure of a vertical pressure reducing CVD apparatus according to an embodiment of the present invention.
It is a figure which shows the film-forming procedure by the reduced pressure CVD method by embodiment of this invention.
4 is a diagram showing an evaluation result of a sequence of the present invention and a conventional sequence.
FIG. 5 is a diagram showing a transition of SiH 4 flow rate and pressure during film formation of a conventional a-Si film.
FIG. 6 is a diagram showing a transition of SiH 4 flow rate and pressure during film formation of an a-Si film according to the first embodiment of the present invention.
Fig. 7 is a graph showing the transitions of the SiH 4 flow rate and pressure during the film formation of the a-Si film according to the second embodiment of the present invention.

이하에 본 발명의 반도체 장치의 제조 방법의 실시 형태를 설명한다. 우선, 도 1을 참조하여 본 발명의 반도체 장치의 제조 방법을 실시하기 위한 기판 처리 장치의 일례에 대해서 개략적으로 설명한다.EMBODIMENT OF THE INVENTION Below, embodiment of the manufacturing method of the semiconductor device of this invention is described. First, with reference to FIG. 1, an example of the substrate processing apparatus for implementing the manufacturing method of the semiconductor device of this invention is demonstrated schematically.

광체(筐體)(101) 내부의 전면(前面) 측에는, 도시하지 않은 외부 반송 장치와의 사이에 기판 수납 용기로서의 카세트(100)의 수수(授受)를 수행하는 보지구(保持具) 수수 부재(部材)로서의 카세트 스테이지(105)가 설치되고, 상기 카세트 스테이지(105)의 후측(後側)에는 승강(昇降) 수단으로서의 카세트 엘리베이터(115)가 설치되고, 상기 카세트 엘리베이터(115)에는 반송 수단으로서의 카세트 이재기(移載機)(114)가 설치되어 있다. 상기 카세트 엘리베이터(115)의 후측에는, 상기 카세트(100)의 재치(載置) 수단으로서의 카세트 선반(109)이 설치되고, 상기 카세트 선반(109)은 슬라이드 스테이지(122) 위로 횡행(橫行) 가능하게 설치되어 있다. 또한, 상기 카세트 선반(109)의 상방(上方)에는 상기 카세트(100)의 재치 수단으로서의 버퍼(buffer) 카세트 선반(110)이 설치되어 있다. 또한, 상기 버퍼 카세트 선반(110)의 후측에는 클린 유니트(118)가 설치되어 클린 에어를 상기 광체(101)의 내부에 유통시키도록 구성되어 있다.On the front side inside the housing 101, a holding tool receiving member for carrying the cassette 100 as a substrate storage container between an external conveying device (not shown) is provided. The cassette stage 105 as a part is provided, The cassette elevator 115 as a lifting means is provided in the rear side of the said cassette stage 105, The conveyance means is provided in the said cassette elevator 115. A cassette transfer machine 114 is provided. On the rear side of the cassette elevator 115, a cassette shelf 109 as a mounting means of the cassette 100 is provided, and the cassette shelf 109 can traverse above the slide stage 122. Is installed. In addition, above the cassette shelf 109, a buffer cassette shelf 110 as a mounting means of the cassette 100 is provided. In addition, a clean unit 118 is provided on the rear side of the buffer cassette shelf 110 so as to allow clean air to flow inside the housing 101.

상기 광체(101)의 후부(後部) 상방에는 처리로(處理爐, 202)가 설치되고, 상기 처리로(202)의 하측(下側)에는 직각 형상의 기밀실(氣密室)로서의 로드록(load lock)실(102)이 칸막이 덮개로서의 게이트 밸브(gate valve, 244)에 의해 연접(連接)되고, 상기 로드록 실(102)의 전면에는 상기 카세트 선반(109)과 대향(對向)하는 위치에 경계 수단으로서의 로드록 도어(123)가 설치되어 있다. 상기 로드록 실(102) 안에는, 기판으로서의 웨이퍼(200)를 수평 자세로 다단으로 보지(保持)하는 기판 보지 수단으로서의 보트(217)를 상기 처리로(202)에 승강시키는 승강 수단으로서의 보트 엘리베이터(121)가 내설(內設)되고, 상기 보트 엘리베이터(121)에는 덮개로서의 스테인리스제의 씰 캡(seal cap, 219)이 설치되어 상기 보트(217)를 수직으로 지지하고 있다. 상기 로드록 실(102)과 상기 카세트 선반(109)과의 사이에는 도시하지 않은 승강 수단으로서의 이재 엘리베이터가 설치되고, 상기 이재 엘리베이터에는 반송 수단으로서의 웨이퍼 이재기(112)가 설치되어 있다.A processing furnace 202 is provided above the rear part of the housing 101, and a load lock as a hermetically sealed hermetic chamber below the processing furnace 202. The lock chamber 102 is connected by a gate valve 244 as a partition cover, and the front surface of the load lock chamber 102 faces the cassette shelf 109. The load lock door 123 as a boundary means is provided in this. In the load lock chamber 102, the boat elevator as the lifting means for lifting and lowering the boat 217 as the substrate holding means for holding the wafer 200 as the substrate in multiple stages in a horizontal position in the processing furnace 202 ( 121 is internally installed, and the boat elevator 121 is provided with a stainless steel seal cap 219 as a cover to vertically support the boat 217. A transfer elevator as a lifting means (not shown) is provided between the load lock chamber 102 and the cassette shelf 109, and a wafer transfer machine 112 as a transfer means is provided in the transfer elevator.

이하, 기판 처리 장치에 있어서의 일련의 동작을 설명한다. 도시하지 않은 외부 반송 장치로부터 반송된 상기 카세트(100)는, 상기 카세트 스테이지(105)에 재치되고, 상기 카세트 스테이지(105)에서 상기 카세트(100)의 자세를 90°변환되고, 또한, 상기 카세트 엘리베이터(115)의 승강 동작, 횡행 동작 및 상기 카세트 이재기(114)의 진퇴(進退) 동작의 협동(協動)에 의해 상기 카세트 선반(109) 또는 상기 버퍼 카세트 선반(110)에 반송된다.Hereinafter, a series of operations in the substrate processing apparatus will be described. The cassette 100 conveyed from an external conveying apparatus (not shown) is placed on the cassette stage 105, and the posture of the cassette 100 is changed by 90 ° in the cassette stage 105, and the cassette is It is conveyed to the said cassette shelf 109 or the buffer cassette shelf 110 by the cooperation of the elevating operation | movement of the elevator 115, the transverse movement, and the advancing / removing operation of the said cassette transfer machine 114. As shown in FIG.

상기 웨이퍼 이재기(112)에 의해 상기 카세트 선반(109)으로부터 상기 보트(217)에 상기 웨이퍼(200)가 이재된다. 상기 웨이퍼(200)를 이재하는 준비로서, 상기 보트(217)가 상기 보트 엘리베이터(121)에 의해 강하(降下)되고, 상기 게이트 밸브(244)에 의해 상기 처리로(202)가 폐색(閉塞)되고, 또한 상기 로드록 실(102)의 내부에 퍼지 노즐(234)로부터 질소 가스 등의 퍼지 가스가 도입된다. 상기 로드록 실(102)이 대기압에 복압(復壓)된 후, 상기 로드록 도어(123)가 열린다.The wafer 200 is transferred from the cassette shelf 109 to the boat 217 by the wafer transfer machine 112. In preparation for transferring the wafer 200, the boat 217 is lowered by the boat elevator 121, and the processing furnace 202 is closed by the gate valve 244. Further, purge gas such as nitrogen gas is introduced into the load lock chamber 102 from the purge nozzle 234. After the load lock chamber 102 is subjected to pressure back to atmospheric pressure, the load lock door 123 is opened.

상기 수평 슬라이드 기구(122)는 상기 카세트 선반(109)을 수평 이동시키고, 이재 대상이 되는 상기 카세트(100)를 상기 웨이퍼 이재기(112)에 대치(對峙)하도록 위치 결정한다. 상기 웨이퍼 이재기는 승강 동작, 동전(同轉) 동작의 협동에 의해 상기 웨이퍼(200)를 상기 카세트(100)로부터 상기 보트(217)에 이재한다. 상기 웨이퍼(200)의 이재는 몇 개의 상기 카세트(100)에 대해서 수행되고, 상기 보트(217)에 소정 매수 웨이퍼의 이재가 완료한 후, 상기 로드록 도어(123)가 닫혀, 상기 로드록 실(102)이 진공(眞空)된다.The horizontal slide mechanism 122 moves the cassette shelf 109 horizontally, and positions the cassette 100 to be transferred to the wafer transfer machine 112 so as to be opposed to the wafer transfer machine 112. The wafer transfer machine transfers the wafer 200 from the cassette 100 to the boat 217 by the cooperation of the lifting operation and the coin operation. Transfer of the wafer 200 is performed on several cassettes 100, and after the transfer of a predetermined number of wafers is completed on the boat 217, the load lock door 123 is closed to close the load lock seal. 102 is vacuumed.

진공 흡입(吸入)이 완료된 후에 상기 가스 퍼지 노즐(234)로부터 가스가 도입되고, 상기 로드록 실(102) 내부가 대기압에 복압되면 상기 게이트 밸브(244)가 열리고, 상기 보트 엘리베이터(121)에 의해 상기 보트(217)가 상기 처리로(202) 안에 삽입되어, 상기 게이트 밸브(244)가 닫힌다. 한편, 진공 흡입 완료 후에 상기 로드록 실(102) 내부를 대기압에 복압시키지 않고 대기압 미만의 상태로 상기 보트(217)를 상기 처리로(202) 안에 삽입해도 좋다.After the vacuum suction is completed, gas is introduced from the gas purge nozzle 234, and when the inside of the load lock chamber 102 is pressurized to atmospheric pressure, the gate valve 244 is opened and the boat elevator 121 is opened. As a result, the boat 217 is inserted into the processing furnace 202 and the gate valve 244 is closed. In addition, you may insert the said boat 217 into the said process furnace 202 in the state below atmospheric pressure, without returning the inside of the load lock chamber 102 to atmospheric pressure after completion of vacuum suction.

상기 처리로(202) 안에서 상기 웨이퍼(200)에 소정의 처리가 이루어진 후, 상기 게이트 밸브(244)가 열리고, 상기 보트 엘리베이터(121)에 의해 상기 보트(217)가 인출(引出)되고, 또한 상기 로드록 실(102) 내부를 대기압으로 복압시킨 후에 상기 로드록 도어(123)가 열린다.After the predetermined processing is performed on the wafer 200 in the processing furnace 202, the gate valve 244 is opened, and the boat 217 is drawn out by the boat elevator 121, and The load lock door 123 is opened after the inside of the load lock chamber 102 is returned to atmospheric pressure.

처리 후의 상기 웨이퍼(200)는 전술한 작동의 반대 순서에 의해 상기 보트(217)로부터 상기 카세트 선반(109)을 거쳐 상기 카세트 스테이지(105)에 이재되고, 도시하지 않은 외부 반송 장치에 의해서 반출된다.The wafer 200 after processing is transferred from the boat 217 to the cassette stage 105 via the cassette shelf 109 in the reverse order of the above-described operation, and is carried out by an external conveying device (not shown). .

상기 카세트 이재기(114) 등의 반송 동작은, 반송 제어 수단(124)에 의해 제어된다.The conveyance operation | movement of the said cassette transfer machine 114 etc. is controlled by the conveyance control means 124. FIG.

본 실시예에 따른 반도체 장치의 제조 방법은, 상술한 기판 처리 장치로서 핫월(hot wall) 종형 감압 CVD장치를 이용하고, 그 구성 요소인 처리로(이하 반응로라고도 함, 202)에 있어서, 반응 가스로서 모노실레인을 사용하여, 웨이퍼 상에 a-Si막을 성막하는 것이다.The method for manufacturing a semiconductor device according to the present embodiment uses a hot wall vertical reduced pressure CVD apparatus as the substrate processing apparatus described above, and reacts in a processing furnace (hereinafter referred to as a reaction furnace) 202 as a component thereof. Monosilane is used as the gas to form an a-Si film on the wafer.

도 2는 핫 월 종형 감압 CVD장치의 반응로 구조의 개략도를 도시한다.Fig. 2 shows a schematic diagram of the reactor structure of the hot wall vertical reduced pressure CVD apparatus.

4 구역(zone)으로 구분된 히터(6)로 구성된 핫월의 내측에, 반응로(202)의 외통(外筒)인 석영제(石英製)의 아우터 튜브(outer tube, 1) 및 아우터 튜브(1) 내부의 이너 튜브(inner tube, 2)가 설치되어 있다.The outer tube 1 and the outer tube made of quartz, which are outer cylinders of the reactor 202, inside the hot wall composed of heaters 6 divided into four zones. 1) The inner inner tube 2 is installed.

아우터 튜브(1) 및 이너 튜브(2)의 하단 개구(開口)는 스테인리스제의 씰 캡(219)으로 밀폐되어 있다. 씰 캡(219)에는, 복수(複數)의 가스 노즐(12)이 관통하도록 설치되어 있다. 가스 공급관은, 모노실레인 및 질소 가스를 공급하는 복수의 SiH4/N2 노즐(12)로 구성된다. 이들 가스 공급관(12)에 의해서, 처리용 가스가 이너 튜브(2) 안에 공급된다. 또한, SiH4/N2 노즐(12)은, 길이가 다른 복수 개의 노즐부(nozzle部)로 구성되는 경우도 있고, 보트(217)의 도중(途中)으로부터도 모노실레인을 공급하는 것으로, 도중 공급 노즐이라고도 불리고 있다.Lower openings of the outer tube 1 and the inner tube 2 are sealed with a seal cap 219 made of stainless steel. The plurality of gas nozzles 12 penetrate the seal cap 219. The gas supply pipe is composed of a plurality of SiH 4 / N 2 nozzles 12 that supply monosilane and nitrogen gas. By these gas supply pipes 12, the processing gas is supplied into the inner tube 2. In addition, the SiH 4 / N 2 nozzle 12 may be composed of a plurality of nozzle parts having different lengths, and the monosilane is also supplied from the middle of the boat 217. It is also called a supply nozzle in the middle.

한편, 이들 가스 노즐(12)은 매스 플로우 컨트롤러(MFC, 도시하지 않음)에 연결되어 있어서, 공급하는 가스의 유량을 소정의 양으로 제어할 수 있게 구성되어 있다.On the other hand, these gas nozzles 12 are connected to a mass flow controller (MFC, not shown), and are comprised so that the flow volume of the gas to supply can be controlled by a predetermined quantity.

또한, 아우터 튜브(1) 및 이너 튜브(2)의 사이에 형성되는 통(筒) 형상 공간(18)은 배기관(排氣管)(19)에 접속되어 있다. 배기관(排氣管)(19)은 메커니컬 부스터 펌프(Mechanical booster pump, MBP, 7) 및 드라이 펌프(dry pump, DP, 8)에 접속되어 있어서, 아우터 튜브(1)와 이너 튜브(2)와의 사이의 통 형상 공간(18)을 흐르는 가스를 배출하도록 구성된다. 또한, 배기관(19)은 메커니컬 부스터 펌프(7)의 상류측에서 분기(分岐)되고, 이 분기 배기관(20)은 N2 밸러스트(ballast)용 밸브(16)를 개재하여 N2 밸러스트원(源)(도시하지 않음)에 접속되어 있고, 아우터 튜브(1) 안을 소정의 압력의 감압 분위기로 하도록 배기관(19) 안의 압력을 압력계(15)에 의해 검출하고, 컨트롤러 제어부(17)는 그 검출값에 의해서 N2 밸러스트용 밸브(16)를 제어하도록 구성되어 있다.In addition, the tubular space 18 formed between the outer tube 1 and the inner tube 2 is connected to the exhaust pipe 19. The exhaust pipe 19 is connected to a mechanical booster pump (MBP, 7) and a dry pump (DP, 8), and the outer tube 1 and the inner tube 2 are connected to each other. It is configured to discharge the gas flowing through the cylindrical space 18 therebetween. In addition, the exhaust pipe 19 is branched (分岐) on the upstream side of the mechanical booster pump 7, the branch exhaust pipe 20 N 2 ballast (ballast) N 2 ballast source via a valve-(16) (源(Not shown), the pressure in the exhaust pipe 19 is detected by the pressure gauge 15 so that the inside of the outer tube 1 is in a reduced pressure atmosphere at a predetermined pressure, and the controller control unit 17 detects the detected value. by is configured to control the valve 16 for N 2 ballast.

또한, 복수매(複數枚)의 웨이퍼(200)가 장전(裝塡)된 석영제의 보트(217)는, 이너 튜브(2) 안에 설치되어 있다. 보트(217)의 하부에 장전되는 단열판(5)은 보트(217)와 장치 하부와의 사이를 단열하기 위한 것이다. 이 보트(217)는 씰 캡(219)으로부터 기밀하게 삽입된 회전축(9)에 의해 지지되고 있다. 회전축(9)은, 보트(217) 및 보트(217) 상에 보지되어 있는 웨이퍼(200)를 회전시키도록 구성되고, 보트(217)를 소정의 스피드로 회전시키도록 구동 제어부(도시하지 않음)에 의해서 제어된다.In addition, a quartz boat 217 in which a plurality of wafers 200 are loaded is provided in the inner tube 2. The heat insulation board 5 loaded in the lower part of the boat 217 is for insulating between the boat 217 and the lower part of the apparatus. This boat 217 is supported by the rotating shaft 9 hermetically inserted from the seal cap 219. The rotating shaft 9 is configured to rotate the boat 217 and the wafer 200 held on the boat 217, and a drive control unit (not shown) to rotate the boat 217 at a predetermined speed. Controlled by

따라서, a-Si를 성막하는 경우는, 이너 튜브(2) 내측에, SiH4/N2노즐(12)로부터 모노실레인, 질소가 각각 도입되고, 반응 가스는 이너 튜브(2) 안을 상승하고, 2종의 튜브(1, 2)의 사이의 통 형상 공간(18)을 하강하여 배기관(19)으로부터 배기된다. 복수매의 웨이퍼(200)가 장전된 보트(8인치, 5.2mm 피치, 217)가 반응 가스에 노출되었을 때, 기상(氣相) 중(中) 및 웨이퍼(200) 표면에서의 반응에 의해, 웨이퍼(200) 상에 박막이 형성된다.Therefore, in the case of forming a-Si, monosilane and nitrogen are introduced into the inner tube 2 from the SiH 4 / N 2 nozzle 12, respectively, and the reaction gas rises in the inner tube 2. The tubular space 18 between the two kinds of tubes 1 and 2 is lowered and exhausted from the exhaust pipe 19. When a boat (8 inches, 5.2 mm pitch, 217) loaded with a plurality of wafers 200 is exposed to the reaction gas, by reaction in the gas phase and on the surface of the wafer 200, A thin film is formed on the wafer 200.

다음으로, 상술한 반응로를 포함하는 종형 감압 CVD 장치를 이용한 성막 순서를 도 3에 도시한다. 우선 웨이퍼(200)를 투입하고(스텝 301), 반응로(202) 내의 압력을 100Pa로 안정화(PRESS-CONT:압력 제어 공정)시킨 후(스텝 302), 웨이퍼(200)를 장전한 보트(217)를 반응로(202) 안에 로딩(load)한다(스텝 303). 튜브(1, 2) 안을 배기하고, 보트(217)나 튜브(1, 2)에 흡착(吸着)한 수분 등을 이탈시키기 위해 N2퍼지를 수행한다(스텝 305). 그 후, 모노실레인과 질소 가스의 유량을 MFC(도시하지 않음)에서 설정하고, 반응로(202) 안에 각 가스를 흘리면서 성장 압력이 되도록, 컨트롤러 제어부(17)에 의한 N2 밸러스트 제어 등에 의해서 안정화시킨다(스텝 306). 그리고 반응로(202) 안의 성장 압력이 안정된 후, 소정의 성막을 수행한다(스텝 307). 성막이 종료하면 노즐(12∼14) 안을 N2로 사이클(cycle) 퍼지하고, N2로 튜브(1, 2) 안을 대기압까지 되돌린다(스텝 308, 스텝 309). 대기압으로 돌아가면 보트(217)를 언로딩(unload)하고, 웨이퍼(200)를 자연 냉각한다 (스텝(310, 311)). 마지막으로 웨이퍼(200)를 보트(217)로부터 취출(取出)한다 (스텝(312)).Next, the film-forming procedure using the vertical pressure reduction CVD apparatus containing the above-mentioned reaction furnace is shown in FIG. First, the wafer 200 is introduced (step 301), the pressure in the reactor 202 is stabilized at 100 Pa (PRESS-CONT: pressure control process) (step 302), and the boat 217 loaded with the wafer 200 is obtained. ) Is loaded into the reactor 202 (step 303). The inside of the tubes 1 and 2 is exhausted, and an N 2 purge is carried out in order to remove water, etc. adsorbed to the boat 217 and the tubes 1 and 2 (step 305). Thereafter, the flow rates of the monosilane and the nitrogen gas are set in MFC (not shown), and the N 2 ballast control by the controller control unit 17 is performed so that the growth pressure is caused by flowing the respective gases into the reactor 202. It stabilizes (step 306). After the growth pressure in the reactor 202 is stabilized, predetermined film formation is performed (step 307). When the film formation is ended and returns the nozzles (12 to 14) inside a N 2 cycle (cycle) and the purge tube (1,2) with N 2 the inside to the atmospheric pressure (step 308, step 309). Returning to atmospheric pressure, the boat 217 is unloaded, and the wafer 200 is naturally cooled (steps 310 and 311). Finally, the wafer 200 is taken out from the boat 217 (step 312).

이러한 실시 형태의 반도체 장치의 제조 방법에서는, 반응로(202)는, 웨이퍼를 처리하는 튜브(1, 2)와, 튜브 내의 웨이퍼(200)를 가열하는 히터(6)와, 튜브 내에 반응 가스인 모노실레인을 공급하는 SiH4/N2노즐(12)을 포함하고, 상기 소정의 성막 시에, 노즐(13)로부터 반응관 내에 모노실레인만을 공급하고, 웨이퍼 상에 a-Si막을 성막한다.In the semiconductor device manufacturing method of this embodiment, the reactor 202 is a tube 1, 2 for processing a wafer, a heater 6 for heating the wafer 200 in the tube, and a reaction gas in the tube. A SiH 4 / N 2 nozzle 12 for supplying monosilane is included, and during the predetermined film formation, only monosilane is supplied from the nozzle 13 into the reaction tube to form an a-Si film on the wafer. .

이러한 성막은, 컨트롤러 제어부(17)에 의해 성막 압력을 제어하는 감압CVD법에 의해서 수행한다. 웨이퍼 상에 a-Si막을 성막하는 경우, 성막 압력의 값을 성막 공정의 초기 단계(프리퍼지 공정)와 초기 단계보다 후의 단계(데포 공정)에서 서로 다르게 하고, 예컨대 프리퍼지 공정에서는 100Pa의 노내 압력을 가하고, 프리퍼지 공정보다 후의 데포 공정에서는 40Pa의 노내 압력을 가하도록 한다. 이렇게 함에 따라 a-Si막의 표면 조도를 개선할 수 있다.This film formation is performed by a reduced pressure CVD method in which the controller control unit 17 controls the film formation pressure. In the case of forming an a-Si film on the wafer, the value of the film forming pressure is different from the initial stage of the film forming process (pre-purge process) and the later stage (depot process), for example, the pressure in the furnace of 100 Pa in the pre-purge process. Is added, and in-depth pressure of 40 Pa is applied in the depot process after the prepurge process. As a result, the surface roughness of the a-Si film can be improved.

<실시예><Examples>

도 2에 도시되는 반응로를 포함하는 종형 감압 CVD 장치를 이용하여 웨이퍼에 대해 a-Si막을 성막하였다.An a-Si film was formed on the wafer using a vertical pressure reduction CVD apparatus including the reactor shown in FIG. 2.

성막은, 컨트롤러 제어부(17)에 의해 성막 압력, SiH4 유량 및 N2 유량을 제어하는 것에 의해서 실시한다. 도 6은 본 발명의 제1 실시예에 있어서의 SiH4, N2의 유량 및 반응로 내 압력의 추이에 대하여 도시한다. 우선, 1의 압력 제어 공정(PRESS-CONT)에 있어서, SiH4를 흘리기 시작하는 단계에서 노내 압력을 고압(이 예에서는 100Pa)으로 유지하기 위해서 N2를 흘린다. 이 압력 제어 공정은, 성막 전에 노내 압력을 고압으로 안정시키는 것을 목적으로 하고 있다. 2의 프리퍼지(PREPURGE)공정에서는, 반응로 내를 고압(100Pa)으로 유지한 채, 5초 정도 걸쳐서 SiH4의 규정 유량(이 예에서는 0.8slm)보다 적은 0.5slm의 일정량을 흘리고, 또한 N2를 0.2slm의 일정량을 흘려서 유량을 안정시키고 있다. a-Si막의 표면 조도는 이 공정에서의 노내 압력과 SiH4의 유량에 의해서 결정된다. 즉, 성막 초기 단계인 본 프리퍼지 공정에서의 SiH4의 유량이 적으면 적을수록 표면 조도는 양호하게 되고, 압력도 높으면 높을수록 표면 조도가 양호하게 된다. 또한, 본 공정의 시간에 대해서는, 이번 예에서는 1분이 적용되었지만, 이에 한정되지 않는다. 3의 데포 공정(DEPO)에서는, 노내 압력을 30초 정도에 걸쳐서 하강시켜(본 예에서는 40Pa) 일정하게 하고, SiH4의 유량을 10초 정도에 걸쳐서 규정 유량인 0.8slm으로 증가시켜서 일정하게 한다. 이 조건에서, a-Si막을 성막한다.The film formation is performed by controlling the film formation pressure, the SiH 4 flow rate and the N 2 flow rate by the controller control unit 17. Fig. 6 shows the flow of SiH 4 and N 2 and the change of the pressure in the reactor in the first embodiment of the present invention. First, in the pressure control process (PRESS-CONT) of 1 , N 2 is flowed in order to maintain the pressure in the furnace at a high pressure (100 Pa in this example) in the step of starting to flow SiH 4 . This pressure control process aims to stabilize the furnace pressure at high pressure before film-forming. In the PREPURGE process of 2, a predetermined amount of 0.5 slm less than the prescribed flow rate of SiH 4 (0.8 slm in this example) is flowed for about 5 seconds while maintaining the inside of the reactor at a high pressure (100 Pa). The flow rate is stabilized by flowing a constant amount of 0.2 slm of 2 . The surface roughness of the a-Si film is determined by the furnace pressure and the flow rate of SiH 4 in this process. In other words, the smaller the flow rate of SiH 4 in this pre-purge step, which is the initial stage of film formation, the better the surface roughness, and the higher the pressure, the better the surface roughness. In addition, about the time of this process, although 1 minute was applied in this example, it is not limited to this. In the depot process (DEPO) 3, the furnace pressure is lowered over 30 seconds (40 Pa in this example) to make it constant, and the flow rate of SiH 4 is increased to 0.8 slm, which is the prescribed flow rate, over 10 seconds to make it constant. . Under this condition, an a-Si film is formed.

도 7은 본 발명의 제2 실시예에 있어서의 SiH4, N2의 유량 및 반응로 내 압력의 추이에 대하여 도시한다. 우선, 1의 압력 제어 공정(PRESS-CONT)에 있어서, SiH4을 흘리기 시작하는 단계에서 노내 압력을 고압(이 예에서는 100Pa)으로 유지하기 위해서 N2를 10초 정도에 걸쳐서 0.2slm 정도까지 증가시키고 나서 일정량을 흘린다. 이 압력 제어 공정은, 성막 전에 반응로 내 압력을 고압으로 안정시키는 것을 목적으로 하고 있다. 2의 프리퍼지 공정(PREPURGE)에서는, 고압(100Pa)을 유지한 채, SiH4을 규정 유량(이 예에서는 0.8slm)보다 적은 0.5slm까지 30 초정도 걸쳐 서서히 증량하고 나서 일정량을 흘리고, 또한 N2를 0.2slm의 일정 유량을 흘리고 있다. 이처럼 프리퍼지 공정에서의 SiH4의 유량을 효과적으로 저유량(低流量)으로 하기 위해서 규정 유량까지의 유속(Flow Rate)을 작게 함으로써, a-Si막의 표면 상태의 개선이 가능하다.FIG. 7 shows the flow of SiH 4 and N 2 and the change of the pressure in the reactor in the second embodiment of the present invention. First, in the pressure control process (PRESS-CONT) of 1 , N 2 is increased to about 0.2 slm over about 10 seconds in order to maintain the pressure in the furnace at a high pressure (100 Pa in this example) at the stage of flowing SiH 4 . After letting a certain amount flow. This pressure control process aims to stabilize the pressure in a reaction furnace at high pressure before film-forming. In the pre-purge process (PREPURGE) of 2, while maintaining a high pressure (100 Pa), SiH 4 is gradually increased to about 0.5 slm less than the prescribed flow rate (0.8 slm in this example) for about 30 seconds, and then a certain amount is passed. 2 is a constant flow rate of 0.2 slm. As described above, in order to effectively reduce the flow rate of SiH 4 in the pre-purging step, the flow rate up to the prescribed flow rate is reduced, whereby the surface state of the a-Si film can be improved.

상기 제1 실시예에 있어서는, 0.5slm으로 몇 초에 걸쳐서 도달시키고 있지만, 본 실시예에 있어서는, 유량을 1/10 정도 떨어뜨리고, 30초 정도에 걸쳐서 0.5slm에 도달시키고 있다. 이로 인해, SiH4의 프리퍼지 공정에 있어서의 SiH4의 유량은 이상적인 저유량 상태를 재현할 수 있다. 3의 데포 공정(DEPO)에서는, 30초 정도에 걸쳐서 반응로 내 압력을 하강시키고(본 예에서는 100Pa로부터 40Pa로 하강시키고), SiH4의 유량을 규정 유량인 0.8slm으로 증가시킨다. 이 조건에서, a-Si막을 성막한다.In the first embodiment, 0.5slm is reached over several seconds, but in the present embodiment, the flow rate is dropped by about 1/10 and 0.5slm is reached over about 30 seconds. Therefore, the flow rate of SiH 4 in the pre-purging process of SiH 4 can reproduce the ideal low-flow conditions. In the third depot process (DEPO), the pressure in the reactor is lowered (about 100 Pa to 40 Pa in this example) over about 30 seconds, and the flow rate of SiH 4 is increased to 0.8 slm, which is a specified flow rate. Under this condition, an a-Si film is formed.

도 4는, a-Si막의 표면 조도를 평가한 결과다.4 is a result of evaluating the surface roughness of the a-Si film.

한편, 모든 시퀀스에 있어서, 데포 공정의 조건은, SiH4 유량:0.8slm, 압력 설정:40Pa의 공통 조건으로 하고 있다. 도 4의 시퀀스 (a)는 종래의 시퀀스이며, 프리퍼지 공정의 조건으로서, SiH4유량:0.8slm, 압력 설정:없음으로 하며, 데포 공정의 조건은 상기의 공통 조건이다. 이 경우의 a-Si의 표면 상태 측정 결과는, 표면 수준은 6.8이고, 파티클 개수는 오버플로우(overflow)때문에 측정 불능이었다.On the other hand, in any sequence, conditions of depot process, SiH 4 flow rate: 0.8slm, pressure setting: and the common condition of 40Pa. The sequence (a) of FIG. 4 is a conventional sequence, with SiH 4 flow rate: 0.8 slm and pressure setting: none as the conditions of the prepurge process, and the conditions of the depot process are the above common conditions. As a result of measuring the surface state of a-Si in this case, the surface level was 6.8, and the number of particles was unmeasurable because of overflow.

다음으로 도 4의 시퀀스(b)는, 프리퍼지 공정의 조건으로서, 시퀀스 (a)에 비해서 압력 설정: 80Pa이고, 데포 공정의 압력보다 높은 설정으로 하고, 데포 공정의 조건은 상기의 공통 조건으로 하여 실시하였다. 이 경우의 a-Si의 표면 상태 측정 결과는, 표면 수준은 4.0이고, 파티클 개수는 22,589이었다. 즉, 프리퍼지 공정의 압력 설정을 수행했을 경우 효과가 있음을 알 수 있다. Next, the sequence (b) of FIG. 4 is a condition of the prepurge process, and the pressure setting is 80 Pa compared to the sequence (a), and the setting is higher than the pressure of the depot process, and the conditions of the depot process are the above common conditions. It was carried out by. As a result of measuring the surface state of a-Si in this case, the surface level was 4.0 and the number of particles was 22,589. That is, it can be seen that there is an effect when the pressure setting of the pre-purging process is performed.

다음으로 도 4의 시퀀스(c)는, 프리퍼지 공정의 조건으로서, 시퀀스 (b)에 비해서 압력 설정:100Pa로 하여 압력 조건만 변경하고, 데포 공정의 조건은 상기의 공통 조건이다. 이 경우의 a-Si의 표면 상태 측정 결과는, 표면 수준은 3.3으로 향상하고, 파티클 개수는 14,836으로 향상했다. 즉, 프리퍼지 공정의 압력을 크게 했을 경우에 효과가 있음을 알 수 있다.Next, the sequence (c) of FIG. 4 changes only the pressure conditions as the pressure setting: 100 Pa compared with the sequence (b) as conditions of a prepurge process, and the conditions of a depot process are said common conditions. As a result of measuring the surface state of a-Si in this case, the surface level was improved to 3.3 and the number of particles was improved to 14,836. That is, it turns out that it is effective when the pressure of a prepurge process is made large.

다음으로 도 4의 시퀀스(d)는, 프리퍼지 공정의 조건으로서, 시퀀스 (c)에 비해 더욱 N2를 0.5slm 흘리고, SiH4와 N2의 토탈 가스 유량을 1.3slm으로 하고, 데포 공정의 조건은 상기의 공통 조건이다. 이 경우의 a-Si의 표면 상태 측정 결과는, 표면 수준은 4.0으로 악화되고, 파티클 개수도 검출 상한치 초과로 증가하였다. 즉, 프리퍼지 공정의 가스 유량이 많아질 경우에 막의 표면 상태는 악화되는 경향이 있음을 알 수 있다.Next, the sequence (d) of FIG. 4 is a condition of a prepurge process, and flows N 2 by 0.5 slm more than the sequence (c), sets the total gas flow rate of SiH 4 and N 2 to 1.3 slm, The conditions are the above common conditions. In the surface state measurement result of a-Si in this case, the surface level deteriorated to 4.0, and the number of particles also increased beyond the upper limit of detection. In other words, it can be seen that the surface state of the film tends to deteriorate when the gas flow rate of the prepurge process increases.

다음으로 도 4의 시퀀스(e)는, 프리퍼지 공정의 조건으로서, 시퀀스 (d)에 비해 SiH4를 0.5slm, N2를 0.2slm 흘리고, SiH4와 N2의 토탈 가스 유량을 0.7slm으로 하여 데포 공정의 SiH4가스 유량보다 토탈 가스 유량을 줄이고, 데포 공정의 조건은 상기의 공통 조건이다. 이 경우의 a-Si의 표면 상태 측정 결과는, 표면 수준은 3.0으로 향상하고, 파티클 개수는 223으로 향상했다. 즉, 프리퍼지 공정의 가스 유량을 데포 공정의 가스 유량보다 적게 할 경우에 효과가 있음을 알 수 있다.Next, the sequence (e) of FIG. 4 flows 0.5 slm of SiH 4 and 0.2 slm of N 2 as a condition of the prepurge process, and total gas flow rate of SiH 4 and N 2 is 0.7 slm. Therefore, the total gas flow rate is reduced compared to the SiH 4 gas flow rate in the depot process, and the conditions of the depot process are the above common conditions. As a result of measuring the surface state of a-Si in this case, the surface level was improved to 3.0 and the number of particles was improved to 223. That is, it turns out that it is effective when the gas flow rate of a prepurge process is made smaller than the gas flow rate of a depot process.

다음으로 도 4의 시퀀스 (f)는, 프리퍼지 공정의 조건으로서, 시퀀스 (e)와 같이 SiH4를 0.5slm, N2를 0.2slm 흘리고, SiH4와 N2의 토탈 가스 유량을 0.7slm으로 하여, 토탈 가스 유량을 동일하게 하고, SiH4의 유량을 규정량인 0.5slm까지 서서히 상승시키고, 데포 공정의 조건은 상기의 공통 조건이다. 이 경우의 a-Si의 표면 상태 측정 결과는, 표면 수준은 2.0으로 향상하고, 파티클 개수는 55로 비약적으로 향상했다. 즉, 프리퍼지 공정의 가스 유량을 규정 값까지 서서히 증가시킬 경우에 더욱 효과가 있음을 알 수 있다.Next, as shown in the sequence (e), the sequence (f) of FIG. 4 flows 0.5 slm of SiH 4 and 0.2 slm of N 2 as the sequence (e), and the total gas flow rate of SiH 4 and N 2 is 0.7 slm. Thus, the total gas flow rate was the same, the flow rate of SiH 4 was gradually raised to 0.5 slm, which is a prescribed amount, and the conditions of the depot process are the above common conditions. As a result of measuring the surface state of a-Si in this case, the surface level was improved to 2.0, and the number of particles was significantly improved to 55. That is, it can be seen that the effect is more effective when gradually increasing the gas flow rate of the pre-purging process to a prescribed value.

이상의 결과로부터, a-Si막의 표면 조도의 개선에는, 성막 공정의 초기 단계에 있어서, SiH4가스를 흘리는 유량을 성막 공정의 초기 단계 후의 단계의 SiH4가스를 흘리는 유량보다 소량으로 함에 따라 효과를 얻을 수 있다. 또한, 성막 공정의 초기 단계에 있어서 반응로 내 압력을 성막 공정의 초기 단계보다 후의 단계의 반응로 내 압력보다 고압으로 함으로써도 효과를 얻을 수 있다. 또한, 성막 공정의 초기 단계에 있어서, SiH4의 설정 유량으로의 유속(FLOW RATE)을 작게 함(서서히 유량을 증가시킴)에 따라, 더한 효과를 얻을 수 있음을 알 수 있다.From the above results, the surface roughness of the a-Si film is improved by reducing the flow rate of the SiH 4 gas in the initial stage of the film forming process to a smaller amount than the flow rate of the SiH 4 gas in the stage after the initial stage of the film forming process. You can get it. Moreover, an effect can also be acquired by making the pressure in a reaction furnace in the initial stage of a film-forming process into higher pressure than the pressure in the reaction furnace of a later step than the initial stage of a film-forming process. In addition, it can be seen that in the initial stage of the film forming process, as the flow rate to the set flow rate of SiH 4 is reduced (slowly increased flow rate), further effects can be obtained.

다른 실시예로서, SiH4에 대하여, 다른 가스를 도핑하는 것으로서 비정질 실리콘을 작성하는 기판 처리 장치에도 응용할 수 있다. 예컨대, B-Dope-poly(SiH4+BCl3)이나 B-PolySiGe(SiH4+BCl3+GeH4)의 경우에서도, SiH4가스를 흘리는 방식을 서서히 증가시킴에 따라 같은 효과를 얻을 수 있다.As another example, the present invention can also be applied to a substrate processing apparatus for producing amorphous silicon by doping another gas with respect to SiH 4 . For example, in the case of B-Dope-poly (SiH 4 + BCl 3 ) or B-PolySiGe (SiH 4 + BCl 3 + GeH 4 ), the same effect can be obtained by gradually increasing the method of flowing SiH 4 gas. .

1…아우터 튜브,
2…이너 튜브,
12…SiH4/N2노즐
One… Outer tube,
2… Inner Tube,
12... SiH 4 / N 2 nozzles

Claims (6)

기판 상에 비정질 실리콘 막을 성막(成膜)하는 공정에 있어서,
상기 공정의 초기 단계에 있어서 노내(爐內) 압력을 제1 압력으로 하여 SiH4을 흘리는 단계와,
상기 초기 단계 후의 단계에 있어서 노내 압력을 상기 제1 압력보다 낮은 제2 압력으로 하여 SiH4을 흘리는 단계
를 포함하는 반도체 장치의 제조 방법.
In the step of forming an amorphous silicon film on a substrate,
Flowing SiH 4 at an initial stage of the process using a furnace pressure as a first pressure,
In the step after the initial step, flowing SiH 4 at a furnace pressure lower than the first pressure;
Method for manufacturing a semiconductor device comprising a.
기판 상에 비정질 실리콘 막을 성막하는 공정에 있어서,
상기 공정의 초기 단계에 있어서 제1 유량으로 SiH4를 흘리는 단계와,
상기 제1 유량보다 많은 제2 유량으로 SiH4를 흘리는 초기 단계 후의 단계
를 포함하는 반도체 장치의 제조 방법.
In the process of forming an amorphous silicon film on a substrate,
Flowing SiH 4 at a first flow rate in an initial stage of the process,
After the initial step of flowing SiH 4 at a second flow rate greater than the first flow rate
Method for manufacturing a semiconductor device comprising a.
기판 상에 비정질 실리콘 막을 성막하는 공정에 있어서,
상기 공정의 초기 단계에 있어서 노내 압력을 제1 압력으로 하여, 제1 유량으로 SIH4를 흘리는 단계와,
노내 압력을 상기 제1 압력보다 낮은 제2 압력으로 하여, 상기 제1 유량보다 더 많은 제2 유량으로 SiH4를 흘리는 초기 단계 후의 단계
를 포함하는 반도체 장치의 제조 방법.
In the process of forming an amorphous silicon film on a substrate,
Flowing SIH 4 at a first flow rate using the furnace pressure as the first pressure in the initial stage of the process;
A step after the initial step of flowing SiH 4 at a second flow rate greater than the first flow rate, with the furnace pressure being a second pressure lower than the first pressure.
Method for manufacturing a semiconductor device comprising a.
처리로와,
모노실레인 가스를 공급하는 모노실레인 가스 공급부와,
압력을 제어하는 압력 제어부와,
상기 모노실레인 가스를 공급하고, 상기 기판 상에 비정질 실리콘 막의 성막 초기는 제1 압력으로 성막하고, 성막 초기 이후는 상기 제1 압력보다 높은 제2 압력으로 성막하도록 상기 모노실레인 가스 공급부를 제어하고, 상기 제2 압력은 상기 성막 초기 압력보다 낮아지도록 상기 압력 제어부를 제어하는 컨트롤러 제어부
를 포함하는 기판 처리 장치.
With treatment,
A monosilane gas supply unit for supplying monosilane gas,
A pressure controller for controlling the pressure,
The monosilane gas is supplied, and an initial stage of deposition of an amorphous silicon film is formed at a first pressure on the substrate, and after the initial stage of deposition, the monosilane gas supply unit is controlled to form a second pressure higher than the first pressure. And the second controller controls the pressure controller to be lower than the initial deposition pressure.
Substrate processing apparatus comprising a.
처리로와,
모노실레인 가스를 공급하는 모노실레인 가스 공급부와,
압력을 제어하는 압력제어부와,
상기 모노실레인 가스를 공급하고, 상기 기판 상에 비정질 실리콘 막의 성막 초기는 상기 모노실레인 가스를 제1 유량으로 공급하고, 성막 초기 이후는 상기 모노실레인 가스를 상기 제1 유량보다 많은 제2 유량으로 공급하도록 상기 모노실레인 가스 공급부를 제어하는 컨트롤러 제어부
를 포함하는 기판 처리 장치.
With treatment,
A monosilane gas supply unit for supplying monosilane gas,
A pressure control unit for controlling pressure,
The monosilane gas is supplied, and an initial deposition of an amorphous silicon film on the substrate is performed by supplying the monosilane gas at a first flow rate, and after the initial deposition, a second amount of the monosilane gas is greater than the first flow rate. Controller control unit for controlling the monosilane gas supply unit to supply at a flow rate
Substrate processing apparatus comprising a.
제 5항에 있어서,
상기 컨트롤러 제어부는, 상기 제1 및 제2 유량으로 상기 모노실레인 가스를 공급할 때에, 상기 제1 및 제2 유량까지는 서서히 증량(增量)하여 공급하도록 상기 모노실레인 가스 공급부를 제어하는 것인 기판 처리 장치.
6. The method of claim 5,
The controller control unit controls the monosilane gas supply unit to gradually increase and supply the first and second flow rates to the first and second flow rates when the monosilane gas is supplied at the first and second flow rates. Substrate processing apparatus.
KR1020100093335A 2009-10-30 2010-09-27 Method of manufacturing semiconductor device and substrate processing apparatus KR20110047971A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100093335A KR20110047971A (en) 2009-10-30 2010-09-27 Method of manufacturing semiconductor device and substrate processing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-249628 2009-10-30
JPJP-P-2010-146008 2010-06-28
KR1020100093335A KR20110047971A (en) 2009-10-30 2010-09-27 Method of manufacturing semiconductor device and substrate processing apparatus

Publications (1)

Publication Number Publication Date
KR20110047971A true KR20110047971A (en) 2011-05-09

Family

ID=44239184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093335A KR20110047971A (en) 2009-10-30 2010-09-27 Method of manufacturing semiconductor device and substrate processing apparatus

Country Status (1)

Country Link
KR (1) KR20110047971A (en)

Similar Documents

Publication Publication Date Title
JP5393895B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
US7892983B2 (en) Substrate processing apparatus and producing method of semiconductor device
KR101233031B1 (en) Semiconductor device manufacturing method, and substrate processing method and apparatus
US20100151682A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4694209B2 (en) Substrate processing apparatus and semiconductor device manufacturing method
KR20210020139A (en) Semiconductor device manufacturing method, substrate processing device, recording medium, and program
KR20210063249A (en) Method of manufacturing semiconductor device, substrate processing device, and program
WO2011093203A1 (en) Semiconductor device manufacturing method, substrate processing apparatus, and semiconductor device
JP2019212740A (en) Cleaning method, semiconductor device manufacturing method, substrate processing apparatus, and program
US20210388487A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2011119644A (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5546654B2 (en) Substrate processing apparatus, semiconductor manufacturing method, substrate processing method, and foreign matter removal method
JP6475135B2 (en) Semiconductor device manufacturing method, gas supply method, substrate processing apparatus, and substrate holder
US9437426B2 (en) Method of manufacturing semiconductor device
KR101070668B1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP2012204691A (en) Manufacturing method of semiconductor device and substrate processing device
JP5457287B2 (en) Substrate processing apparatus, substrate processing method, and semiconductor device manufacturing method
WO2018179354A1 (en) Production method for semiconductor device, substrate treatment device, and program
JP2009272367A (en) Wafer processing device
KR20110047971A (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4456341B2 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP2012069844A (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP2014143421A (en) Substrate processing device, semiconductor manufacturing method and substrate processing method
JP2009200298A (en) Substrate processing apparatus
JP5204809B2 (en) Substrate processing apparatus, substrate processing method, and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
SUBM Surrender of laid-open application requested