KR20110045306A - A printed circuit board and a fabricating method the same - Google Patents

A printed circuit board and a fabricating method the same Download PDF

Info

Publication number
KR20110045306A
KR20110045306A KR1020090101818A KR20090101818A KR20110045306A KR 20110045306 A KR20110045306 A KR 20110045306A KR 1020090101818 A KR1020090101818 A KR 1020090101818A KR 20090101818 A KR20090101818 A KR 20090101818A KR 20110045306 A KR20110045306 A KR 20110045306A
Authority
KR
South Korea
Prior art keywords
via hole
glass fiber
width
printed circuit
circuit board
Prior art date
Application number
KR1020090101818A
Other languages
Korean (ko)
Other versions
KR101044152B1 (en
Inventor
이종진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090101818A priority Critical patent/KR101044152B1/en
Publication of KR20110045306A publication Critical patent/KR20110045306A/en
Application granted granted Critical
Publication of KR101044152B1 publication Critical patent/KR101044152B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A printed circuit board and a fabricating method the same are provided to implement a macro circuit by forming a plating layer in a via hole which has smaller width inside and forming the plating layer while blocking the entrance of the via hole. CONSTITUTION: A printed circuit board(100a) comprises an insulating layer(110) and a plating layer(120'). A via hole having smaller width in entrance than the that of inside is formed. The inside of the via hole has at least one glass fiber layers A plating layer including the inner wall of the via hole is arranged in the insulating layer. The entrance of the via hole is blocked to form a void(122) in the via hole. . The via hole has maximum width at the center and is up and down symmetry about the center.

Description

인쇄회로기판 및 그 제조방법{A printed circuit board and a fabricating method the same}A printed circuit board and a fabrication method the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

전자부품의 고기능화, 경박단소화에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도화가 요구되고 있으며, 이러한 요구에 대응하기 위한 기술중의 하나로 회로패턴의 층간 전기적 도통 기술에 대한 연구가 활발히 진행되고 있다. As high functional and light and thin electronic components, printed circuit boards equipped with such electronic components are also required to be densified, and one of the technologies to cope with these demands is the active research on the interlayer electrical conduction technology of circuit patterns. have.

회로패턴의 층간 전기적 도통 기술로는 비아(via)를 이용하는 층간 연결공법이 일반적이다. 최근에는 솔더볼 피치(solder ball pitch)가 미세화되면서 비아 구조가 스태거드 비아(staggered via) 구조에서 필드비아(filled via) 기술을 이용한 스택 비아(stack via) 구조로 전환되고 있다. An interlayer connection method using vias is generally used as an interlayer electrical conduction technology for circuit patterns. Recently, as the solder ball pitch is miniaturized, the via structure is shifted from a staggered via structure to a stack via structure using a filled via technique.

도 1 내지 도 4에는 종래기술에 따른 필드비아를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도가 도시되어 있다. 이하, 이를 참조하여 종래기술에 따른 필드비아를 갖는 인쇄회로기판의 제조방법에 대해 설명하면 다음과 같다. 1 through 4 are cross-sectional views illustrating a method of manufacturing a printed circuit board having field vias according to the prior art, in the order of a process. Hereinafter, a method of manufacturing a printed circuit board having a field via according to the prior art will be described with reference to the following.

먼저, 도 1에 도시한 바와 같이, 절연층(10)의 양면에 동박층(12)이 적층된 동박적층판(copper clad laminate; CCL)에 드릴비트 등을 이용하여 폭이 일정한 관통홀(through hole;14)을 가공한다.First, as shown in FIG. 1, through holes having a constant width are formed in a copper clad laminate (CCL) in which copper foil layers 12 are laminated on both surfaces of insulating layer 10 by using a drill bit or the like. ; 14).

다음, 도 2에 도시한 바와 같이, 무전해 도금공정 및 전해 도금공정을 수행하여 관통홀(14)의 내부 전체가 도금될 때까지 도금층(16)을 형성한다. 이때, 도금층(16)의 두께가 작은 경우, 동박층(12)의 표면과 관통홀(14) 내부의 도금속도 차이로 인해 도금층(16)의 표면이 평탄하지 않은 딤플부(dimple part; 18)가 발생하게 된다. Next, as shown in FIG. 2, the plating layer 16 is formed until the entire inside of the through hole 14 is plated by performing an electroless plating process and an electrolytic plating process. In this case, when the thickness of the plating layer 16 is small, the surface of the plating layer 16 is not flat due to the difference in the plating speed between the surface of the copper foil layer 12 and the through hole 14. Will occur.

다음, 도 3에 도시한 바와 같이, 딤플부(18)를 없애기 위해 추가적인 도금공정을 수행하여 도금층(16')을 형성한다.Next, as shown in FIG. 3, an additional plating process is performed to remove the dimples 18 to form the plating layer 16 ′.

마지막으로, 도 4에 도시한 바와 같이, 미세회로 형성을 위해 두껍게 형성된 도금층(16')을 에칭으로 제거하여 도금층(16'')을 형성하여 인쇄회로기판을 제조한다. Finally, as shown in FIG. 4, a thickly formed plating layer 16 ′ is removed by etching to form a plating layer 16 ″ to form a printed circuit board.

그러나, 종래기술에 따르면, 관통홀(14)이 폭이 일정한 구조를 갖기 때문에, 관통홀(14)의 내부 전체를 도금하면서 딤플부(18)를 제거하기 위해서는, 도금층(16')의 두께가 커질 수밖에 없어 미세회로 구현에 어려움이 있었다. 뿐만 아니라, 이를 해결하기 위해서는 에칭공정이 추가적으로 수행되어야 하는 문제점이 있었다. However, according to the prior art, since the through hole 14 has a structure having a constant width, in order to remove the dimple portion 18 while plating the entire inside of the through hole 14, the thickness of the plating layer 16 'is increased. There was a difficulty in realizing a microcircuit because it must be large. In addition, in order to solve this problem, there was a problem that an etching process must be additionally performed.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 도금층의 두께를 최소화하여 미세회로를 구현할 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다. The present invention has been made to solve the above problems, an object of the present invention is to provide a printed circuit board and a method of manufacturing the same that can implement a fine circuit by minimizing the thickness of the plating layer.

본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 입구부의 폭이 내부의 폭보다 작은 비아홀이 형성된 절연층, 및 상기 비아홀의 내벽을 포함하여 상기 절연층에 형성되되, 상기 입구부를 막아 상기 비아홀의 내부에 보이드를 형성하는 도금층을 포함하는 것을 특징으로 한다.A printed circuit board according to a preferred embodiment of the present invention includes an insulating layer including a via hole having a width smaller than an inner portion of an inlet portion, and an inner wall of the via hole, and formed in the insulating layer to block the inlet portion of the via hole. It characterized in that it comprises a plating layer to form a void therein.

여기서, 상기 비아홀은 중앙부에서 그 폭이 최대가 되며, 상기 중앙부를 기준으로 상하 대칭구조를 갖는 것을 특징으로 한다.Here, the via hole has a maximum width at the center portion, and has a vertically symmetrical structure with respect to the center portion.

또한, 상기 비아홀은 입구부로부터 내부를 향하여 그 폭이 점차 증가하는 것을 특징으로 한다.In addition, the via hole is characterized in that the width gradually increases from the inlet toward the inside.

또한, 상기 절연층은 그 내부에 상기 비아홀의 내부로 돌출되게 형성된 하나 이상의 유리섬유층을 포함하되, 상기 비아홀의 내부로 돌출되게 형성된 상기 유리섬유층에서 상기 비아홀의 일측에 형성된 제1 도금층과 상기 비아홀의 타측에 형성된 제2 도금층은 서로 연결되어 상하에 각각 상기 보이드를 형성하는 것을 특징으로 한다.The insulating layer may include at least one glass fiber layer formed to protrude into the via hole therein, and the first plating layer formed at one side of the via hole and the via hole in the glass fiber layer formed to protrude into the via hole. The second plating layers formed on the other side are connected to each other to form the voids above and below, respectively.

또한, 상기 절연층은 그 내부에 상기 비아홀의 내부로 돌출되게 형성된 하나 이상의 유리섬유층을 포함하되, 상기 비아홀의 일측으로부터 돌출되게 형성된 제1 유리섬유층은 상기 비아홀의 타측으로부터 돌출되게 형성된 제2 유리섬유층과 분리된 것을 특징으로 한다.In addition, the insulating layer includes at least one glass fiber layer formed to protrude into the via hole therein, wherein the first glass fiber layer formed to protrude from one side of the via hole is a second glass fiber layer formed to protrude from the other side of the via hole. It is characterized in that separated from.

또한, 상기 절연층에는 동박층이 적층되고, 상기 도금층은 상기 비아홀의 내벽을 포함하여 상기 동박층에 형성된 것을 특징으로 한다.In addition, a copper foil layer is laminated on the insulating layer, and the plating layer is formed on the copper foil layer including an inner wall of the via hole.

또한, 상기 동박층이 제거되어 형성된 상기 입구부의 폭은 상기 절연층이 제거되어 형성된 상기 내부의 폭보다 작은 것을 특징으로 한다.In addition, the width of the inlet portion formed by removing the copper foil layer may be smaller than the width of the inner portion formed by removing the insulating layer.

본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 절연층에 입구부의 폭이 내부의 폭보다 작은 비아홀을 가공하는 단계, 및 (B) 상기 비아홀의 내벽을 포함하여 상기 절연층에 도금공정을 수행하여, 상기 입구부를 막아 상기 비아홀의 내부에 보이드를 형성하는 도금층을 형성하는 단계를 포함하는 것을 특징으로 한다.According to a preferred embodiment of the present invention, there is provided a method of manufacturing a printed circuit board, including: (A) processing a via hole having a width of an inlet portion smaller than an inner width thereof in an insulating layer, and (B) including an inner wall of the via hole. Performing a plating process on the layer, thereby forming a plating layer which forms a void in the via hole by blocking the inlet.

이때, 상기 (A) 단계에서, 상기 비아홀은 중앙부에서 그 폭이 최대가 되며, 상기 중앙부를 기준으로 상하 대칭구조를 갖는 것을 특징으로 한다.In this case, in the step (A), the via hole has a maximum width at the center portion, and has a vertically symmetrical structure with respect to the center portion.

또한, 상기 (A) 단계에서, 상기 비아홀은 입구부로부터 내부를 향하여 그 폭이 점차 증가하는 것을 특징으로 한다.In addition, in the step (A), the via hole is characterized in that the width gradually increases from the inlet toward the inside.

또한, 상기 (A) 단계에서, 상기 절연층은 그 내부에 함침된 하나 이상의 유리섬유층을 포함하되, 상기 유리섬유층은 상기 비아홀의 내부로 돌출되게 형성된 것을 특징으로 한다.In addition, in the step (A), the insulating layer includes at least one glass fiber layer impregnated therein, wherein the glass fiber layer is formed to protrude into the via hole.

또한, 상기 비아홀의 일측으로부터 돌출되게 형성된 제1 유리섬유층은 상기 비아홀의 타측으로부터 돌출되게 형성된 제2 유리섬유층과 분리된 것을 특징으로 한다.In addition, the first glass fiber layer formed to protrude from one side of the via hole is characterized in that separated from the second glass fiber layer formed to protrude from the other side of the via hole.

또한, 상기 (B) 단계에서, 상기 비아홀의 내부로 돌출되게 형성된 상기 유리섬유층에서, 상기 비아홀의 일측에 형성된 제1 도금층과 상기 비아홀의 타측에 형성된 제2 도금층은 서로 연결되어 상하에 각각 상기 보이드를 형성하는 것을 특징으로 한다.Further, in the step (B), in the glass fiber layer formed to protrude into the via hole, the first plating layer formed on one side of the via hole and the second plating layer formed on the other side of the via hole are connected to each other and the upper and lower voids respectively. Characterized in that form.

본 발명의 바람직한 다른 실시예에 따른 인쇄회로기판의 제조방법은, (A) 절연층에 동박층이 적층된 동박적층판에 입구부의 폭이 내부의 폭보다 작은 비아홀을 가공하는 단계, 및 (B) 상기 비아홀의 내벽을 포함하여 상기 동박층에 도금공정을 수행하여 상기 입구부를 막아 상기 비아홀의 내부에 보이드를 형성하는 도금층을 형성하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board, the method including: (A) processing a via hole having a width smaller than an inner width of a copper foil laminated plate having a copper foil layer laminated on an insulating layer, and (B) And performing a plating process on the copper foil layer including an inner wall of the via hole to block the inlet to form a plating layer to form voids in the via hole.

이때, 상기 (A) 단계에서, 상기 비아홀은 중앙부에서 그 폭이 최대가 되며, 상기 중앙부를 기준으로 상하 대칭구조를 갖는 것을 특징으로 한다.In this case, in the step (A), the via hole has a maximum width at the center portion, and has a vertically symmetrical structure with respect to the center portion.

또한, 상기 (A) 단계에서, 상기 비아홀은 입구부로부터 내부를 향하여 그 폭이 점차 증가하는 것을 특징으로 한다.In addition, in the step (A), the via hole is characterized in that the width gradually increases from the inlet toward the inside.

또한, 상기 (A) 단계에서, 상기 동박층이 제거되어 형성된 상기 입구부의 폭은 상기 절연층이 제거되어 형성된 상기 내부의 폭보다 작은 것을 특징으로 한다.In addition, in the step (A), the width of the inlet portion formed by removing the copper foil layer is smaller than the inner width formed by removing the insulating layer.

또한, 상기 (A) 단계에서, 상기 절연층은 그 내부에 함침된 하나 이상의 유 리섬유층을 포함하되, 상기 유리섬유층은 상기 비아홀의 내부로 돌출되게 형성된 것을 특징으로 한다.In addition, in the step (A), the insulating layer includes at least one glass fiber layer impregnated therein, wherein the glass fiber layer is formed to protrude into the via hole.

또한, 상기 비아홀의 일측으로부터 돌출되게 형성된 제1 유리섬유층은 상기 비아홀의 타측으로부터 돌출되게 형성된 제2 유리섬유층과 분리된 것을 특징으로 한다.In addition, the first glass fiber layer formed to protrude from one side of the via hole is characterized in that separated from the second glass fiber layer formed to protrude from the other side of the via hole.

또한, 상기 (B) 단계에서, 상기 비아홀의 내부로 돌출되게 형성된 유리섬유층에서, 상기 비아홀의 일측에 형성된 제1 도금층과 상기 비아홀의 타측에 형성된 제2 도금층은 서로 연결되어 상하에 각각 상기 보이드를 형성하는 것을 특징으로 한다.Further, in the step (B), in the glass fiber layer formed to protrude into the via hole, the first plating layer formed on one side of the via hole and the second plating layer formed on the other side of the via hole are connected to each other to form the voids above and below, respectively. It is characterized by forming.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다. The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may appropriately define the concept of a term in order to best describe its invention The present invention should be construed in accordance with the spirit and scope of the present invention.

본 발명에 따르면, 내부로 갈수록 폭이 작아지는 비아홀에 도금층을 형성함으로써, 비아홀의 입구부를 막은 상태에서 도금층이 형성되기 때문에, 얇은 도금두께에서 도금층이 평탄하게 형성되어 딤플현상이 제거되고, 미세회로의 구현이 가능 하게 된다. According to the present invention, since the plating layer is formed in the via hole which becomes smaller in width, the plating layer is formed while the inlet portion of the via hole is blocked, so that the plating layer is formed flat at a thin plating thickness, and thus the dimple phenomenon is eliminated and the microcircuit is removed. Can be implemented.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.  Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판의 구조-제1 Structure of a Printed Circuit Board-Part 1 실시예Example

도 5는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100a)에 대해 설명하기로 한다.5 is a cross-sectional view of a printed circuit board according to a first exemplary embodiment of the present invention. Hereinafter, the printed circuit board 100a according to the present exemplary embodiment will be described with reference to the drawings.

도 5에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100a)은 절연층(110)에 입구부의 폭(Wa)이 내부의 폭(Wb)보다 작은 비아홀(112)이 형성되고, 비아홀(112)의 내벽을 포함하여 절연층(110)에 도금층(120')이 형성되되, 입구부의 폭(Wa)이 내부의 폭(Wb)보다 작기 때문에, 도금층(120')이 입구부를 막아 비아 홀(112)의 내부에 보이드(122)가 형성된 구조를 갖는 것을 특징으로 한다. As shown in FIG. 5, in the printed circuit board 100a according to the present exemplary embodiment, a via hole 112 having a width Wa of an inlet portion smaller than an inner width Wb is formed in the insulating layer 110, and a via hole is formed in the insulating layer 110. The plating layer 120 ′ is formed on the insulating layer 110 including the inner wall of 112, but the width Wa of the inlet portion is smaller than the width Wb of the inner portion, so that the plating layer 120 ′ blocks the inlet portion. It is characterized by having a structure in which the void 122 is formed inside the hole 112.

즉, 본 실시예는 내부에 비해 입구부의 폭이 좁은 비아홀(112)에 도금층(120')이 형성되기 때문에, 비아홀(112)의 내부 전체가 도금되기 전에 도금층(120')이 입구부를 막아 비아홀(112)은 그 내부에 보이드(122)를 갖게 되며, 입구부가 막힌 상태에서 도금층(120')이 계속 형성되기 때문에, 전체의 폭이 일정한 종래의 비아홀 구조에 비해 보다 얇은 두께에서 도금층(120')이 평탄화되어 딤플 현상을 방지하고 미세회로 구현이 가능하게 된다. That is, in this embodiment, since the plating layer 120 'is formed in the via hole 112 having a narrower width than the inside of the inlet, the plating layer 120' blocks the inlet before the entire inside of the via hole 112 is plated. 112 has a void 122 therein, and since the plating layer 120 'is continuously formed while the inlet is blocked, the plating layer 120' has a thinner thickness than the conventional via hole structure having a constant width. ) Is flattened to prevent dimples and to implement microcircuits.

여기서, 비아홀(112)은 상하 대칭적인 구조를 가질 수 있도록, 중앙부에서 그 폭이 최대가 되며, 중앙부를 기준으로 대칭적인 구조를 갖는 것이 바람직하다. Here, the via hole 112 has a maximum width at the center portion so as to have a vertically symmetrical structure, and preferably has a symmetrical structure with respect to the center portion.

또한, 비아홀(112)은 입구로부터 내부를 향하여 점차 폭이 커지도록, 예를 들어 테이퍼(taper)지거나 곡면형상을 가질 수 있다. In addition, the via hole 112 may have, for example, a tapered or curved shape so as to gradually increase in width from the inlet to the inside.

한편, 본 실시예에 따르면, 비아홀(112)의 내부 전체가 도금되지 않은 필드 비아(filled via) 구조를 가지지 않지만, 비아홀(112)의 입구부가 막힌 상태에서 도금층(120)이 계속 형성될 수 있기 때문에, 비아홀(112)의 상부가 솔더볼 형성이 가능한 패드부의 기능을 수행할 수 있게 되고, 이에 따라 솔더볼의 미세피치화가 가능하게 된다. Meanwhile, according to the present exemplary embodiment, although the entire inside of the via hole 112 does not have a filled via structure, the plating layer 120 may be continuously formed while the inlet of the via hole 112 is blocked. Therefore, the upper portion of the via hole 112 may perform a function of a pad portion in which solder balls may be formed, thereby enabling fine pitching of the solder balls.

인쇄회로기판의 구조-제2 Structure of a Printed Circuit Board-Second 실시예Example

도 6a 및 도 6b는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100b)에 대해 설명 하기로 한다.6A and 6B are cross-sectional views of a printed circuit board according to a second preferred embodiment of the present invention. Hereinafter, the printed circuit board 100b according to the present exemplary embodiment will be described with reference to the drawings.

도 6a에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100b)은 절연층(110)의 내부에 포함된 하나 이상의 유리섬유층(114)이 비아홀(112)의 내부로 돌출되게 형성되되, 비아홀(112)의 내부로 돌출되게 형성된 유리섬유층(114a, 114b)에서 비아홀(112)의 일측에 형성된 제1 도금층(120a)과 비아홀(112)의 타측에 형성된 제2 도금층(120b)이 서로 연결되어 이를 기준으로 각각 상하에 보이드(122a, 122b)가 형성된 구조를 갖는 것을 특징으로 한다. As shown in FIG. 6A, the printed circuit board 100b according to the present exemplary embodiment is formed such that one or more glass fiber layers 114 included in the insulating layer 110 protrude into the via hole 112. The first plating layer 120a formed on one side of the via hole 112 and the second plating layer 120b formed on the other side of the via hole 112 are connected to each other in the glass fiber layers 114a and 114b formed to protrude into the via hole 112. This has a structure in which the voids 122a and 122b are formed above and below each other.

이와 같은 구조를 채용하는 경우, 비아홀(112)의 내부로 돌출되게 형성된 유리섬유층(114a, 114b)에서 제1 도금층(120a)과 제2 도금층(120b)이 연결되기 때문에, 비아홀(112)의 내부 전체가 보이드(122)를 갖는 제1 실시예에 비해 보이드(122a, 122b)가 차지하는 면적이 줄어들게 되고, 인쇄회로기판의 강도/신뢰성을 향상시킬 수 있게 된다. 또한, 비아홀(112) 내부의 제1 도금층(120a)과 제2 도금층(120b)의 연결부위는 비아홀(112)을 구획하여 비아홀(112)의 두께를 감소시키는 효과를 발생시키므로, 비아홀(112) 내부의 도금공정 제어가 보다 용이하게 된다. In this case, since the first plating layer 120a and the second plating layer 120b are connected to the glass fiber layers 114a and 114b formed to protrude into the via hole 112, the inside of the via hole 112 may be connected. Compared to the first embodiment having the entire void 122, the area occupied by the voids 122a and 122b is reduced, and the strength / reliability of the printed circuit board can be improved. In addition, since the connection portion between the first plating layer 120a and the second plating layer 120b in the via hole 112 generates the effect of dividing the via hole 112 to reduce the thickness of the via hole 112, the via hole 112. Internal plating process control becomes easier.

여기서, 유리섬유층(114)은 인쇄회로기판의 기본특성인 전기 절연성, 기계적 강도와 강성, 및 치수안정성을 보전 유지하기 위한 보강소재로서, 5~9㎛ 직경의 단섬유로 이루어진 섬유다발을 직조하여 만들어진다. 이러한 유리섬유층(114)은 비아홀(112)의 일측에 돌출되게 형성된 제1 유리섬유층(114a)과 비아홀(112)의 타측에 돌출되게 형성된 제2 유리섬유층(114b)을 포함하되, 제1 유리섬유층(114a)과 제2 유리섬유층(114b)은 분리된 구조를 갖는 것이 바람직하다. 이는, 제1 유리섬유 층(114a)과 제2 유리섬유층(114b)이 연결됨으로써 이를 기준으로 상하 도금층(120')이 차단되는 현상을 방지하기 위함이다. Here, the glass fiber layer 114 is a reinforcing material for maintaining electrical insulation, mechanical strength and rigidity, and dimensional stability, which are basic characteristics of a printed circuit board, by weaving a fiber bundle composed of short fibers having a diameter of 5 to 9 μm. Is made. The glass fiber layer 114 includes a first glass fiber layer 114a formed to protrude on one side of the via hole 112 and a second glass fiber layer 114b protruded to the other side of the via hole 112, but the first glass fiber layer It is preferable that the 114a and the second glass fiber layers 114b have a separate structure. This is to prevent the phenomenon in which the upper and lower plating layers 120 'are blocked based on the first glass fiber layer 114a and the second glass fiber layer 114b connected thereto.

한편, 도 6b에는 2개의 유리섬유층(114, 114')이 절연층(110)에 포함된 상태에서 도금층(120')이 형성되어, 비아홀(112)에 3개의 보이드(122a, 122b, 122c)가 형성된 상태가 도시되어 있다. Meanwhile, in FIG. 6B, the plating layer 120 ′ is formed in a state in which two glass fiber layers 114 and 114 ′ are included in the insulating layer 110, and three voids 122a, 122b, and 122c are formed in the via hole 112. Is shown.

인쇄회로기판의 구조-제3 Structure of a Printed Circuit Board-Third 실시예Example

도 7a 내지 도 7d는 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100c)에 대해 설명하기로 한다.7A to 7D are cross-sectional views of a printed circuit board according to a third exemplary embodiment of the present invention. Hereinafter, the printed circuit board 100c according to the present exemplary embodiment will be described with reference to the drawings.

도 7a에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100c)은 절연층(110)에 동박층(116)이 적층된 상태에서, 입구부의 폭(Wa)이 내부의 폭(Wb)보다 작은 비아홀(112)이 형성되고, 비아홀(112)의 내벽을 포함하여 동박층(116)에 도금층(120')이 형성되되, 도금층(120')이 입구부를 막아 비아홀(112)의 내부에 보이드(122)를 형성하는 것을 특징으로 한다. As shown in FIG. 7A, in the printed circuit board 100c according to the present exemplary embodiment, the width Wa of the inlet part is the width Wb of the inside of the printed circuit board 100c in a state where the copper foil layer 116 is stacked on the insulating layer 110. A smaller via hole 112 is formed, and a plating layer 120 ′ is formed in the copper foil layer 116 including the inner wall of the via hole 112, and the plating layer 120 ′ blocks the inlet part to form the inside of the via hole 112. It is characterized in that the void 122 is formed.

이와 같이, 절연층(110)에 동박층(116)이 적층된 경우, 입구부의 폭(Wa)은 동박층(116)을 가공함으로써 제어가능하며, 내부의 폭(Wb)은 절연층(110)을 가공함으로써 제어가능하게 된다. 여기서, 절연층(110)은 동박층(116)이 형성하는 입구부의 폭(Wa)보다 큰 내부의 폭(Wb)을 갖되, 일정한 내부의 폭(Wb)을 가질 수 있다. As described above, when the copper foil layer 116 is stacked on the insulating layer 110, the width Wa of the inlet portion can be controlled by processing the copper foil layer 116, and the width Wb of the inside is the insulating layer 110. It becomes controllable by processing. Here, the insulating layer 110 may have an inner width Wb larger than the width Wa of the inlet portion formed by the copper foil layer 116, but may have a constant inner width Wb.

한편, 본 실시예에 따른 인쇄회로기판(100c)은 비아홀(112)이 입구부로부터 내부를 향하여 점차 폭이 커지는 구조(도 7b 참조)와 절연층(110)에 함침된 유리섬유층(114)이 비아홀(112)의 내부로 돌출된 구조(도 7c 및 도 7d 참조)를 가질 수 있다. On the other hand, the printed circuit board 100c according to the present embodiment has a structure in which the via hole 112 gradually increases from the inlet part toward the inside (see FIG. 7B) and the glass fiber layer 114 impregnated in the insulating layer 110. It may have a structure (see FIGS. 7C and 7D) protruding into the via hole 112.

인쇄회로기판의 제조방법-제1 Manufacturing Method of Printed Circuit Board-Part 1 실시예Example

도 8 내지 도 10은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100a)의 제조방법에 대해 설명하기로 한다.8 to 10 are process cross-sectional views showing the manufacturing method of the printed circuit board according to the first preferred embodiment of the present invention in the process order. Hereinafter, a manufacturing method of the printed circuit board 100a according to the present embodiment will be described with reference to this.

먼저, 도 8에 도시한 바와 같이, 절연층(110)에 입구부의 폭(Wa)이 내부의 폭(Wb)보다 작은 비아홀(112)을 가공한다. First, as shown in FIG. 8, the via hole 112 having the width Wa of the inlet portion smaller than the width Wb in the insulating layer 110 is processed.

이때, 비아홀(112)은, 예를 들어 레이저(laser)의 조사강도 및/또는 주파수 범위 등을 조절 가공함으로써 가공된다. At this time, the via hole 112 is processed, for example, by adjusting the irradiation intensity and / or frequency range of the laser.

여기서, 비아홀(112)은 입구부로부터 내부를 향하여 점차 폭이 커지도록 테이퍼지거나 곡면형상으로 가공되거나, 최대폭을 갖는 중앙부를 기준으로 상하 대칭적인 구조로 가공된다. Here, the via hole 112 is tapered or curved in shape so as to gradually increase inward from the inlet part, or is processed in a vertically symmetrical structure with respect to the central part having the maximum width.

다음, 도 9에 도시한 바와 같이, 비아홀(112)의 내벽을 포함하여 절연층(110)에 무전해/전해 도금공정을 수행하여 도금층(120)을 형성한다.Next, as shown in FIG. 9, the plating layer 120 is formed by performing an electroless / electrolytic plating process on the insulating layer 110 including the inner wall of the via hole 112.

이때, 비아홀(112)은 내부에 비해 입구부의 폭이 좁은 구조를 가지기 때문 에, 도금층(120)은 비아홀(112)의 내벽과 절연층(110)을 도금하는 과정에서 비아홀(112)의 입구부를 막게 되고, 비아홀(112)의 내부에 보이드(122)를 형성하게 된다. At this time, since the via hole 112 has a narrower structure than the inside thereof, the plating layer 120 forms an inlet portion of the via hole 112 in the process of plating the inner wall of the via hole 112 and the insulating layer 110. The void 122 is formed in the via hole 112.

여기서, 비아홀(112)의 입구부 상부에는 절연층(110)과 비아홀(112)의 내벽에 대한 도금속도 차이에 의해 딤플부(124)가 형성되게 된다. 그러나, 본 실시예에서는 비아홀(112) 전체를 도금하는 것이 아니라, 비아홀(112)의 입구부가 막힐때까지 도금공정이 수행되므로, 종래의 구조에 비해 딤플부(124)의 두께가 줄어들게 된다. Here, the dimple portion 124 is formed on the upper portion of the inlet of the via hole 112 by the plating speed difference with respect to the inner wall of the insulating layer 110 and the via hole 112. However, in the present embodiment, rather than plating the entire via hole 112, the plating process is performed until the inlet portion of the via hole 112 is blocked, thereby reducing the thickness of the dimple portion 124 compared to the conventional structure.

마지막으로, 도 10에 도시한 바와 같이, 딤플부(124)를 제거하기 위해 추가적인 도금공정을 수행하여 평탄한 구조를 갖는 도금층(120')을 형성한다. 딤플부(124)의 두께가 종래구조에 비해 작기 때문에 도금층(120')의 두께는 종래구조에 비해 줄어들어, 미세회로 구현이 가능하게 된다. Finally, as shown in FIG. 10, an additional plating process is performed to remove the dimples 124 to form a plating layer 120 ′ having a flat structure. Since the thickness of the dimple portion 124 is smaller than that of the conventional structure, the thickness of the plating layer 120 ′ is reduced compared to that of the conventional structure, thereby enabling the implementation of a fine circuit.

이와 같은, 공정에 의해 도 5에 도시한 바와 같은 인쇄회로기판(100a)가 제조된다. 한편, 필요에 따라 도금층(120')은 적정한 두께를 갖도록 에칭/연마될 수 있으며, 회로층 형성을 위한 패터닝 공정이 수행될 수 있다. By this process, the printed circuit board 100a as shown in FIG. 5 is manufactured. Meanwhile, if necessary, the plating layer 120 ′ may be etched / polished to have an appropriate thickness, and a patterning process for forming a circuit layer may be performed.

인쇄회로기판의 제조방법-제2 Manufacturing Method of Printed Circuit Board-Second 실시예Example

도 11 내지 도 13은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예 에 따른 인쇄회로기판(100b)의 제조방법에 대해 설명하기로 한다. 11 to 13 are process cross-sectional views illustrating a method of manufacturing a printed circuit board according to a second preferred embodiment of the present invention in the order of process. Hereinafter, a method of manufacturing the printed circuit board 100b according to the present exemplary embodiment will be described with reference to this.

먼저, 도 11에 도시한 바와 같이, 하나 이상의 유리섬유층(114)이 함침된 절연층(110)에, 내부에 유리섬유층(114)이 돌출되되 입구부의 폭(Wa)이 내부의 폭(Wb)보다 작은 비아홀(112)을 가공한다. First, as shown in FIG. 11, in the insulating layer 110 impregnated with one or more glass fiber layers 114, the glass fiber layer 114 protrudes therein, but the width Wa of the inlet portion is the width Wb of the inside. The smaller via hole 112 is machined.

이때, 절연층(110)의 일측으로부터 돌출된 유리섬유층(114a)과 절연층(110)의 타측으로부터 돌출된 유리섬유층(114b)은 서로 분리되도록 가공한다.At this time, the glass fiber layer 114a protruding from one side of the insulating layer 110 and the glass fiber layer 114b protruding from the other side of the insulating layer 110 are processed to be separated from each other.

다음, 도 12에 도시한 바와 같이, 비아홀(112)의 내벽을 포함하여 절연층(110)에 무전해/전해 도금공정을 수행하여 도금층(120)을 형성한다.Next, as shown in FIG. 12, the plating layer 120 is formed by performing an electroless / electrolytic plating process on the insulating layer 110 including the inner wall of the via hole 112.

이때, 비아홀(112)의 내부로 유리섬유층(114a, 114b)이 돌출되어 있기 때문에, 이 영역에서 비아홀(112)의 일측에 형성된 제1 도금층(120a)과 비아홀(112)의 타측에 형성된 제2 도금층(120b)이 서로 연결되게 되고, 상하부에 각각 보이드(122a, 122b)를 형성하게 된다. At this time, since the glass fiber layers 114a and 114b protrude into the via hole 112, the first plating layer 120a formed on one side of the via hole 112 and the second formed on the other side of the via hole 112 in this region. The plating layers 120b are connected to each other, and the voids 122a and 122b are formed at the upper and lower portions, respectively.

마지막으로, 도 13에 도시한 바와 같이, 딤플부(124)를 제거하기 위해 추가적인 도금공정을 수행하여 평탄한 구조를 갖는 도금층(120')을 형성한다. Finally, as shown in FIG. 13, an additional plating process is performed to remove the dimples 124 to form a plating layer 120 ′ having a flat structure.

이와 같은, 공정에 의해 도 6에 도시한 바와 같은 인쇄회로기판(100b)가 제조된다. By such a process, the printed circuit board 100b as shown in FIG. 6 is manufactured.

인쇄회로기판의 제조방법-제3 Manufacturing Method of Printed Circuit Board-Part 3 실시예Example

도 14 내지 도 16은 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100c)의 제조방법에 대해 설명하기로 한다. 14 to 16 are process cross-sectional views showing a method of manufacturing a printed circuit board according to a third preferred embodiment of the present invention in the order of process. Hereinafter, a method of manufacturing the printed circuit board 100c according to the present embodiment will be described with reference to this.

도 14에 도시한 바와 같이, 절연층(110)에 동박층(116)이 적층된 상태에서, 입구부의 폭(Wa)이 내부의 폭(Wb)보다 작은 비아홀(112)을 형성한다.As shown in FIG. 14, in the state in which the copper foil layer 116 is stacked on the insulating layer 110, the via hole 112 having a width Wa of the inlet portion is smaller than the width Wb therein.

이때, 절연층(110)에 동박층(116)이 적층된 경우, 입구부의 폭(Wa)은 동박층(116)을 가공함으로써 제어가능하며, 내부의 폭(Wb)은 절연층(110)을 가공함으로써 제어가능하게 된다. 여기서, 절연층(110)은 동박층(116)이 형성하는 입구부의 폭(Wa)보다 큰 내부의 폭(Wb)을 갖되, 일정한 내부의 폭(Wb)을 가질 수 있다. In this case, when the copper foil layer 116 is laminated on the insulating layer 110, the width Wa of the inlet portion can be controlled by processing the copper foil layer 116, and the width Wb of the inner portion of the copper foil layer 116 is defined as the insulating layer 110. By processing, it becomes controllable. Here, the insulating layer 110 may have an inner width Wb larger than the width Wa of the inlet portion formed by the copper foil layer 116, but may have a constant inner width Wb.

다음, 도 15에 도시한 바와 같이, 비아홀(112)의 내벽을 포함하여 동박층(116)에 무전해/전해 도금공정을 수행하여 도금층(120)을 형성한다.Next, as shown in FIG. 15, the plating layer 120 is formed by performing an electroless / electrolytic plating process on the copper foil layer 116 including the inner wall of the via hole 112.

이때, 비아홀(112)은 내부에 비해 입구부의 폭이 좁은 구조를 가지기 때문에, 도금층(120)은 비아홀(112)의 내벽과 절연층(110)을 도금하는 과정에서 비아홀(112)의 입구부를 막게 되고, 비아홀(112)의 내부에 보이드(122)를 형성하게 된다. 여기서, 보이드(122)는 비아홀(112)의 형상에 따라 다양한 형상을 가질 수 있다. In this case, since the via hole 112 has a structure in which the inlet portion is narrower than the inside, the plating layer 120 blocks the inlet portion of the via hole 112 in the process of plating the inner wall of the via hole 112 and the insulating layer 110. The void 122 is formed in the via hole 112. Here, the void 122 may have various shapes according to the shape of the via hole 112.

마지막으로, 도 16에 도시한 바와 같이, 딤플부(124)를 제거하기 위해 추가적인 도금공정을 수행하여 평탄한 구조를 갖는 도금층(120')을 형성한다. Finally, as shown in FIG. 16, an additional plating process is performed to remove the dimples 124 to form a plating layer 120 ′ having a flat structure.

이와 같은, 공정에 의해 도 7에 도시한 바와 같은 인쇄회로기판(100c)가 제조된다. By this process, the printed circuit board 100c as shown in FIG. 7 is manufactured.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the printed circuit board and the manufacturing method thereof according to the present invention are not limited thereto, and the technical field of the present invention is related to the present invention. It will be apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1 내지 도 4는 종래기술에 따른 필드비아를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.1 to 4 are process cross-sectional views showing a manufacturing method of a printed circuit board having a field via according to the prior art in the order of process.

도 5는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 단면도이다.5 is a cross-sectional view of a printed circuit board according to a first exemplary embodiment of the present invention.

도 6a 및 도 6b는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 단면도이다.6A and 6B are cross-sectional views of a printed circuit board according to a second preferred embodiment of the present invention.

도 7a 내지 도 7d는 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 단면도이다.7A to 7D are cross-sectional views of a printed circuit board according to a third exemplary embodiment of the present invention.

도 8 내지 도 10은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.8 to 10 are process cross-sectional views showing the manufacturing method of the printed circuit board according to the first preferred embodiment of the present invention in the process order.

도 11 내지 도 13은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.11 to 13 are process cross-sectional views illustrating a method of manufacturing a printed circuit board according to a second preferred embodiment of the present invention in the order of process.

도 14 내지 도 16은 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.14 to 16 are process cross-sectional views showing a method of manufacturing a printed circuit board according to a third preferred embodiment of the present invention in the order of process.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110 : 절연층 112 : 비아홀110: insulating layer 112: via hole

114, 114', 114a, 114b : 유리섬유층 116 : 동박층114, 114 ', 114a, 114b: glass fiber layer 116: copper foil layer

120, 120' : 도금층 120, 120 ': plating layer

122, 122a, 122b, 122c : 보이드122, 122a, 122b, 122c: void

124 : 딤플부 124: dimple

Claims (20)

입구부의 폭이 내부의 폭보다 작은 비아홀이 형성된 절연층; 및An insulating layer having a via hole having a width smaller than an inner width of the inlet portion; And 상기 비아홀의 내벽을 포함하여 상기 절연층에 형성되되, 상기 입구부를 막아 상기 비아홀의 내부에 보이드를 형성하는 도금층;A plating layer formed on the insulating layer including an inner wall of the via hole and blocking the inlet to form a void in the via hole; 을 포함하는 것을 특징으로 하는 인쇄회로기판.Printed circuit board comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 비아홀은 중앙부에서 그 폭이 최대가 되며, 상기 중앙부를 기준으로 상하 대칭구조를 갖는 것을 특징으로 하는 인쇄회로기판.The via hole has a maximum width at the center portion, and has a vertically symmetrical structure with respect to the center portion. 청구항 1에 있어서,The method according to claim 1, 상기 비아홀은 입구부로부터 내부를 향하여 그 폭이 점차 증가하는 것을 특징으로 하는 인쇄회로기판.The via hole is a printed circuit board, characterized in that the width gradually increases from the inlet toward the inside. 청구항 1에 있어서,The method according to claim 1, 상기 절연층은 그 내부에 상기 비아홀의 내부로 돌출되게 형성된 하나 이상의 유리섬유층을 포함하되, 상기 비아홀의 내부로 돌출되게 형성된 상기 유리섬유층에서 상기 비아홀의 일측에 형성된 제1 도금층과 상기 비아홀의 타측에 형성된 제2 도금층은 서로 연결되어 상하에 각각 상기 보이드를 형성하는 것을 특징으로 하는 인쇄회로기판. The insulating layer may include at least one glass fiber layer formed to protrude into the via hole therein, and the first plating layer formed at one side of the via hole and the other side of the via hole in the glass fiber layer formed to protrude into the via hole. The formed second plating layer is connected to each other to form the voids up and down respectively. 청구항 1에 있어서,The method according to claim 1, 상기 절연층은 그 내부에 상기 비아홀의 내부로 돌출되게 형성된 하나 이상의 유리섬유층을 포함하되, 상기 비아홀의 일측으로부터 돌출되게 형성된 제1 유리섬유층은 상기 비아홀의 타측으로부터 돌출되게 형성된 제2 유리섬유층과 분리된 것을 특징으로 하는 인쇄회로기판. The insulating layer includes at least one glass fiber layer formed to protrude into the via hole therein, wherein the first glass fiber layer formed to protrude from one side of the via hole is separated from the second glass fiber layer formed to protrude from the other side of the via hole. Printed circuit board, characterized in that. 청구항 1에 있어서,The method according to claim 1, 상기 절연층에는 동박층이 적층되고, 상기 도금층은 상기 비아홀의 내벽을 포함하여 상기 동박층에 형성된 것을 특징으로 하는 인쇄회로기판.A copper foil layer is laminated on the insulating layer, and the plating layer is formed on the copper foil layer including an inner wall of the via hole. 청구항 6에 있어서,The method according to claim 6, 상기 동박층이 제거되어 형성된 상기 입구부의 폭은 상기 절연층이 제거되어 형성된 상기 내부의 폭보다 작은 것을 특징으로 하는 인쇄회로기판.The width of the inlet portion formed by removing the copper foil layer is smaller than the inner width formed by removing the insulating layer. (A) 절연층에 입구부의 폭이 내부의 폭보다 작은 비아홀을 가공하는 단계; 및(A) processing a via hole in the insulating layer having a width smaller than an inner width thereof; And (B) 상기 비아홀의 내벽을 포함하여 상기 절연층에 도금공정을 수행하여, 상기 입구부를 막아 상기 비아홀의 내부에 보이드를 형성하는 도금층을 형성하는 단 계;(B) performing a plating process on the insulating layer including the inner wall of the via hole, thereby forming a plating layer which forms a void in the via hole by blocking the inlet; 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 청구항 8에 있어서,The method according to claim 8, 상기 (A) 단계에서,In the step (A), 상기 비아홀은 중앙부에서 그 폭이 최대가 되며, 상기 중앙부를 기준으로 상하 대칭구조를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.The via hole has a maximum width at the center portion, and has a vertically symmetrical structure with respect to the center portion. 청구항 8에 있어서,The method according to claim 8, 상기 (A) 단계에서, In the step (A), 상기 비아홀은 입구부로부터 내부를 향하여 그 폭이 점차 증가하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The via hole is a manufacturing method of the printed circuit board, characterized in that the width gradually increases from the inlet toward the inside. 청구항 8에 있어서,The method according to claim 8, 상기 (A) 단계에서,In the step (A), 상기 절연층은 그 내부에 함침된 하나 이상의 유리섬유층을 포함하되, 상기 유리섬유층은 상기 비아홀의 내부로 돌출되게 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.The insulating layer includes at least one glass fiber layer impregnated therein, wherein the glass fiber layer is formed to protrude into the via hole. 청구항 11에 있어서,The method of claim 11, 상기 비아홀의 일측으로부터 돌출되게 형성된 제1 유리섬유층은 상기 비아홀의 타측으로부터 돌출되게 형성된 제2 유리섬유층과 분리된 것을 특징으로 하는 인쇄회로기판의 제조방법. And a first glass fiber layer formed to protrude from one side of the via hole is separated from a second glass fiber layer formed to protrude from the other side of the via hole. 청구항 11에 있어서,The method of claim 11, 상기 (B) 단계에서,In the step (B), 상기 비아홀의 내부로 돌출되게 형성된 상기 유리섬유층에서, 상기 비아홀의 일측에 형성된 제1 도금층과 상기 비아홀의 타측에 형성된 제2 도금층은 서로 연결되어 상하에 각각 상기 보이드를 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법. In the glass fiber layer formed to protrude into the via hole, the first plating layer formed on one side of the via hole and the second plating layer formed on the other side of the via hole are connected to each other to form the voids above and below each other. Method of manufacturing a substrate. (A) 절연층에 동박층이 적층된 동박적층판에 입구부의 폭이 내부의 폭보다 작은 비아홀을 가공하는 단계; 및(A) processing a via hole having a width smaller than an inner width of the inlet portion in the copper-clad laminate in which the copper foil layer is laminated on the insulating layer; And (B) 상기 비아홀의 내벽을 포함하여 상기 동박층에 도금공정을 수행하여 상기 입구부를 막아 상기 비아홀의 내부에 보이드를 형성하는 도금층을 형성하는 단계;(B) forming a plating layer on the copper foil layer including the inner wall of the via hole to block the inlet to form a void in the via hole; 를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.Method of manufacturing a printed circuit board comprising a. 청구항 14에 있어서,The method according to claim 14, 상기 (A) 단계에서, In the step (A), 상기 비아홀은 중앙부에서 그 폭이 최대가 되며, 상기 중앙부를 기준으로 상하 대칭구조를 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.The via hole has a maximum width at the center portion, and has a vertically symmetrical structure with respect to the center portion. 청구항 14에 있어서,The method according to claim 14, 상기 (A) 단계에서, In the step (A), 상기 비아홀은 입구부로부터 내부를 향하여 그 폭이 점차 증가하는 것을 특징으로 하는 인쇄회로기판의 제조방법.The via hole is a manufacturing method of the printed circuit board, characterized in that the width gradually increases from the inlet toward the inside. 청구항 14에 있어서,The method according to claim 14, 상기 (A) 단계에서,In the step (A), 상기 동박층이 제거되어 형성된 상기 입구부의 폭은 상기 절연층이 제거되어 형성된 상기 내부의 폭보다 작은 것을 특징으로 하는 인쇄회로기판의 제조방법.The width of the inlet portion formed by removing the copper foil layer is smaller than the inner width formed by removing the insulating layer. 청구항 14에 있어서,The method according to claim 14, 상기 (A) 단계에서,In the step (A), 상기 절연층은 그 내부에 함침된 하나 이상의 유리섬유층을 포함하되, 상기 유리섬유층은 상기 비아홀의 내부로 돌출되게 형성된 것을 특징으로 하는 인쇄회로기판의 제조방법.The insulating layer includes at least one glass fiber layer impregnated therein, wherein the glass fiber layer is formed to protrude into the via hole. 청구항 18에 있어서,19. The method of claim 18, 상기 비아홀의 일측으로부터 돌출되게 형성된 제1 유리섬유층은 상기 비아홀의 타측으로부터 돌출되게 형성된 제2 유리섬유층과 분리된 것을 특징으로 하는 인쇄회로기판의 제조방법. And a first glass fiber layer formed to protrude from one side of the via hole is separated from a second glass fiber layer formed to protrude from the other side of the via hole. 청구항 18에 있어서,19. The method of claim 18, 상기 (B) 단계에서,In the step (B), 상기 비아홀의 내부로 돌출되게 형성된 유리섬유층에서, 상기 비아홀의 일측에 형성된 제1 도금층과 상기 비아홀의 타측에 형성된 제2 도금층은 서로 연결되어 상하에 각각 상기 보이드를 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법. In the glass fiber layer formed to protrude into the via hole, the first plating layer formed on one side of the via hole and the second plating layer formed on the other side of the via hole are connected to each other to form the voids above and below each other. Manufacturing method.
KR1020090101818A 2009-10-26 2009-10-26 A printed circuit board and a fabricating method the same KR101044152B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090101818A KR101044152B1 (en) 2009-10-26 2009-10-26 A printed circuit board and a fabricating method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090101818A KR101044152B1 (en) 2009-10-26 2009-10-26 A printed circuit board and a fabricating method the same

Publications (2)

Publication Number Publication Date
KR20110045306A true KR20110045306A (en) 2011-05-04
KR101044152B1 KR101044152B1 (en) 2011-06-24

Family

ID=44240369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090101818A KR101044152B1 (en) 2009-10-26 2009-10-26 A printed circuit board and a fabricating method the same

Country Status (1)

Country Link
KR (1) KR101044152B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088417B2 (en) * 1988-11-17 1996-01-29 イビデン株式会社 Multilayer printed wiring board
JP2002314245A (en) 2001-04-11 2002-10-25 Ngk Insulators Ltd Method for manufacturing core board, core board manufactured by the method, method for manufacturing multilayer core board using the core board, and method for manufacturing multilayer laminated board
JP4054269B2 (en) 2003-03-20 2008-02-27 Ｔｄｋ株式会社 Electronic component manufacturing method and electronic component
US7759582B2 (en) 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board

Also Published As

Publication number Publication date
KR101044152B1 (en) 2011-06-24

Similar Documents

Publication Publication Date Title
JP6885800B2 (en) Wiring board and its manufacturing method
KR101420543B1 (en) Multilayered substrate
US9417415B2 (en) Interposer with polymer-filled or polymer-lined optical through-vias in thin glass substrate
KR101412258B1 (en) Wiring structure of printed wiring board and method for manufacturing the same
US20150027757A1 (en) Pcb having glass core
KR20150046615A (en) Muli Layer Printed Circuit Board
JP4437989B2 (en) Printed wiring board and manufacturing method thereof
KR100990588B1 (en) A printed circuit board comprising landless via and method for manufacturing the same
JP2008244083A (en) Multilayer wiring board and its manufacturing method
US20130256007A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
US9716059B2 (en) Package substrate and method for manufacturing package substrate
KR20140128058A (en) A printed circuit board comprising embeded electronic component within and a method for manufacturing
KR20110032550A (en) A package substrate
US8198550B2 (en) Printed circuit board and method of manufacturing the same
JP6721143B2 (en) Printed circuit board and manufacturing method thereof
KR20130034642A (en) Printed wiring board
KR20140048564A (en) Structure of heat dissipation substrate having thermal channel and manufacturing method thereof
JP2007081157A (en) Multilevel wiring substrate and its manufacturing method
JP2024501495A (en) circuit board
CN117796160A (en) Circuit board and semiconductor package having the same
US7629692B2 (en) Via hole having fine hole land and method for forming the same
KR101044152B1 (en) A printed circuit board and a fabricating method the same
US20090282674A1 (en) Electrical interconnect structure and process thereof and circuit board structure
KR20110044369A (en) A trench substrate and a fabricating method the same
US20150027762A1 (en) Printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee