KR20110036680A - Method and apparatus for implementing slew rate control using bypass capacitor - Google Patents

Method and apparatus for implementing slew rate control using bypass capacitor Download PDF

Info

Publication number
KR20110036680A
KR20110036680A KR1020100095904A KR20100095904A KR20110036680A KR 20110036680 A KR20110036680 A KR 20110036680A KR 1020100095904 A KR1020100095904 A KR 1020100095904A KR 20100095904 A KR20100095904 A KR 20100095904A KR 20110036680 A KR20110036680 A KR 20110036680A
Authority
KR
South Korea
Prior art keywords
circuit
capacitance
slew rate
node
voltage
Prior art date
Application number
KR1020100095904A
Other languages
Korean (ko)
Other versions
KR101185646B1 (en
Inventor
데이비드 쿵
리프 룬드
Original Assignee
파워 인티그레이션즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워 인티그레이션즈, 인크. filed Critical 파워 인티그레이션즈, 인크.
Publication of KR20110036680A publication Critical patent/KR20110036680A/en
Application granted granted Critical
Publication of KR101185646B1 publication Critical patent/KR101185646B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Conversion In General (AREA)

Abstract

PURPOSE: A method and device for controlling a slew rate by using a by-pass capacitor are provided to reduce the surface of the device by charging a capacitance of a capacitance circuit by using a regulator circuit. CONSTITUTION: A regulator circuit(103) adjusts the supply voltage in a normal operation mode of a circuit. The regulator circuit adjusts the supply voltage in the normal operation mode. A capacitance circuit(105) is connected to the regulator circuit. The capacitance circuit comprises a first electrical device having the first capacitance A slew rate control circuit(107) is connected to the regulator circuit and capacitance circuit.

Description

바이패스 커패시터를 이용한 슬루 레이트 제어를 구현하기 위한 방법 및 장치{METHOD AND APPARATUS FOR IMPLEMENTING SLEW RATE CONTROL USING BYPASS CAPACITOR}METHOD AND APPARATUS FOR IMPLEMENTING SLEW RATE CONTROL USING BYPASS CAPACITOR}

본 발명은 일반적으로 용량성 소자가 충전되는 회로에 관한 것이다. 더 구체적으로, 본 발명은 파워업 조건(power-up condition) 동안의 용량성 회로의 충전에 관한 것이다.The present invention generally relates to a circuit in which a capacitive element is charged. More specifically, the present invention relates to charging of capacitive circuits during power-up conditions.

전력 시스템들(power systems)은 다수의 목적 및 응용을 위해 이용될 수 있다. 전형적으로, 전력 변환기는 전력 변환기의 입력 단자들에 걸쳐 전압을 인가하는 전기 에너지원에 연결되는 전기 회로이다. 전기 회로는 종종 초기화 기간을 필요로 하는데, 그 초기화 기간 내에서 전원(예를 들어, 커패시터)은 초기에 입력 전압이 입력 단자들에 걸쳐 인가된 후에 회로를 파워업할 수 있다. 회로 설계자들의 도전 과제는 광범위한 입력 전압 조건들에 걸쳐서 동일한 방식으로, 전원, 때로는 공급 커패시터(supply capacitor)를 점진적으로 활성화하는 것이다. 예를 들어, 파워업 시에 회로의 나머지에 전력을 공급하는 공급 커패시터의 충전을 제어하는 기능이 없으면, 일부 회로들은 레이스 조건(race conditions), 또는 회로 소자들에 대해 알려지지 않거나 원하지 않는 결과가 발생할 수 있는 기타 유사한 유형의 문제들을 경험할 수 있다. 또한, 순간 입력 전압이 지나치게 높으면 오버슈트 조건이 발생할 수 있는데, 그러한 경우에서 공급 커패시터는 공급 커패시터의 빠른 충전 레이트와 회로의 느린 응답 시간으로 인해 과충전된다. 이는 다른 회로 소자들이 그들의 전압 정격을 넘어설 수 있는 높은 전압에 노출되게 할 수 있다.Power systems can be used for a number of purposes and applications. Typically, a power converter is an electrical circuit connected to an electrical energy source that applies a voltage across the input terminals of the power converter. Electrical circuits often require an initialization period, within which a power supply (eg, a capacitor) may initially power up the circuit after an input voltage is applied across the input terminals. The challenge for circuit designers is to gradually activate the power supply, sometimes the supply capacitor, in the same manner over a wide range of input voltage conditions. For example, without power to control the charging of a supply capacitor that powers the rest of the circuit at power-up, some circuits may cause race conditions, or unknown or undesirable consequences for circuit elements. You may experience other similar types of problems that may occur. In addition, overshoot conditions can occur if the instantaneous input voltage is too high, in which case the supply capacitor is overcharged due to the fast charge rate of the supply capacitor and the slow response time of the circuit. This may cause other circuit elements to be exposed to high voltages that may exceed their voltage ratings.

본 발명은 바이패스 커패시터를 이용하여 슬루 레이트 제어를 구현하는 것을 목적으로 한다.An object of the present invention is to implement slew rate control using a bypass capacitor.

회로의 정상 동작 모드 동안 공급 전압을 조정하는 조정기 회로를 포함한다. 커패시턴스 회로는 조정기 회로에 연결된다. 조정기 회로는 커패시턴스 회로의 제1 노드와 제2 노드 사이의 커패시턴스를 충전 전류로 충전하기 위해 연결된다. 슬루 레이트 제어 회로는 상기 조정기 회로와 상기 커패시턴스 회로에 연결된다. 슬루 레이트 제어 회로는 회로의 파워업 모드 동안 제1 노드와 제2 노드 사이의 전압의 슬루 레이트를 설정한다.A regulator circuit that regulates the supply voltage during the normal operating mode of the circuit. The capacitance circuit is connected to the regulator circuit. The regulator circuit is connected to charge the capacitance between the first node and the second node of the capacitance circuit with the charging current. A slew rate control circuit is coupled to the regulator circuit and the capacitance circuit. The slew rate control circuit sets the slew rate of the voltage between the first node and the second node during the power up mode of the circuit.

커패시턴스 회로의 커패시턴스를, 회로의 정상 동작 모드 동안의 공급 전압을 제공하기 위한 바이패스 커패시터로서는 물론, 파워업 모드 동안의 커패시턴스 회로에 걸친 공급 전압의 슬루 레이트를 제어하기 위해서도 사용하면, 커패스턴스 회로 및 슬루 레이트 제어 회로를 구현하기 위한 집적 회로 내의 회로의 실리콘 면적의 전체 총량이 감소된다.The capacitance of the capacitance circuit can be used as a bypass capacitor for providing a supply voltage during the normal operating mode of the circuit, as well as to control the slew rate of the supply voltage across the capacitance circuit during the power-up mode. And the total amount of silicon area of the circuit in the integrated circuit for implementing the slew rate control circuit is reduced.

본 발명의 비제한적이고 철저하지 않은 실시예들이 이하의 도면들을 참조하여 설명되는데, 이 도면들에서 유사한 참조 번호들은 다르게 명시되지 않는 한 다양한 도면들 전체에서 유사한 부분들을 참조한다.
도 1은 개괄적으로 본 발명의 교시에 따라, 파워업 동안 충전되는 커패시턴스 회로에 걸친 전압의 슬루 레이트가 설정되는 예시적인 회로를 도시하는 블록도이다.
도 2는 개괄적으로 본 발명의 교시에 따라, 파워업 동안 충전되는 커패시턴스 회로에 걸친 전압의 슬루 레이트가 커패시턴스의 일부를 이용하여 설정되는 예시적인 회로를 도시하는 개략도이다.
도 3은 본 발명의 교시에 따라, 파워업 동안 충전되는 커패시턴스 회로에 걸친 전압의 슬루 레이트가 커패시턴스의 일부를 이용하여 제어되는 도 2의 예시적인 회로에 연관된 파형을 도시한 도면이다.Non-limiting and non-exhaustive embodiments of the present invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various figures unless otherwise specified.
1 is a block diagram illustrating an exemplary circuit in which the slew rate of a voltage across a capacitance circuit that is charged during power up is set, generally in accordance with the teachings of the present invention.
2 is a schematic diagram schematically illustrating an example circuit in which the slew rate of the voltage across the capacitance circuit charged during power up is set using a portion of the capacitance, in accordance with the teachings of the present invention.
FIG. 3 illustrates waveforms associated with the example circuit of FIG. 2 in which the slew rate of the voltage across the capacitance circuit charged during power up is controlled using a portion of the capacitance.

커패시터 소자의 슬루 레이트 제어를 구현하기 위한 방법 및 장치가 개시된다. 이하의 설명에서, 본 발명의 완전한 이해를 제공하기 위해 다수의 구체적인 상세가 제시된다. 그러나, 본 기술분야에 통상적인 지식을 가진 자라면, 본 발명을 실시하는 데에 있어서 그 구체적인 상세가 이용될 필요는 없음을 알 것이다. 다른 경우들에서, 본 발명을 모호하게 하는 것을 회피하기 위해, 잘 알려진 재료들 또는 방법들은 상세하게 설명되지 않는다.A method and apparatus for implementing slew rate control of a capacitor device is disclosed. In the following description, numerous specific details are set forth in order to provide a thorough understanding of the present invention. However, one of ordinary skill in the art appreciates that the specific details need not be used in practicing the present invention. In other instances, well known materials or methods have not been described in detail in order to avoid obscuring the present invention.

본 명세서 전반에서 "일 실시예", "실시예", "일례" 또는 "예시"에 대한 참조는 그 실시예 또는 예시에 관련하여 설명되는 특정한 특징, 구조 또는 특성이 본 발명의 적어도 하나의 실시예에 포함됨을 의미한다. 따라서, 본 명세서 전반의 다양한 위치들에서 "일 실시예에서", "실시예에서", "일례' 또는 "예시"라는 구문의 출현이 모두 반드시 동일한 실시예 또는 예시를 참조하는 것은 아니다. 또한, 특정한 특징, 구조 또는 특성은 하나 이상의 실시예 또는 예시에서 임의의 적합한 조합 및/또는 부분조합(subcombinations)으로 조합될 수 있다. 특정한 특징, 구조 또는 특성은 기술되는 기능성을 제공하는 집적 회로, 전자 회로, 조합 논리 회로, 또는 기타 적합한 컴포넌트들에 포함될 수 있다. 또한, 여기에 제공되는 도면들은 본 기술 분야에 통상의 지식을 가진 자들에게 설명을 하기 위한 것이며, 도면들은 반드시 비율에 맞춰 그려진 것은 아니라는 점을 알아야 한다.Reference throughout this specification to “one embodiment”, “an embodiment”, “an example” or “an example” means that a particular feature, structure, or characteristic described in connection with the embodiment or example is at least one embodiment of the invention. It is included in the example. Thus, the appearances of the phrases “in one embodiment”, “in an embodiment”, “an example” or “an example” in various places throughout this specification are not necessarily all referring to the same embodiment or example. Particular features, structures, or characteristics may be combined in any suitable combination and / or subcombinations in one or more embodiments or examples Specific features, structures, or characteristics are integrated circuits, electronic circuits that provide the functionality described. It may be included in a combinational logic circuit, or other suitable components, and the drawings provided herein are intended to explain to those skilled in the art, the drawings are not necessarily drawn to scale. Should know.

이하에 논의되는 바와 같이, 본 발명의 교시에 따른 예시적인 슬루 레이트 제어 회로는 고 임피던스 집적 회로에서 파워업 모드 동안의 집적된 공급 캐패시터에 걸친 전압의 슬루 레이트를, 공급 캐패시터의 커패시턴스의 일부를 이용하여 설정한다. 슬루 레이트의 제어는 고 임피던스 집적 회로의 모든 내부 노드들이 제어된 방식으로 파워업하는 것을 허용하며, 이는 레이스 조건을 방지하는 것을 돕는다.As discussed below, an exemplary slew rate control circuit in accordance with the teachings of the present invention utilizes a slew rate of voltage across an integrated supply capacitor during a power up mode in a high impedance integrated circuit using a portion of the capacitance of the supply capacitor. To set it. Control of the slew rate allows all internal nodes of the high impedance integrated circuit to power up in a controlled manner, which helps to prevent race conditions.

일례에서, 본 발명의 교시에 따른 슬루 레이트 제어 회로는 예를 들어 85Vac 내지 265Vac의 ac 라인 전압에 직접 접속되고 ac 전력이 인가될 때 순간적으로 고전압에 노출될 집적 회로의 일부로서 사용될 수 있다. 일례에서, 슬루 레이트 제어 회로는 턴온 시에 ac 라인에 존재할 수 있는 dc 전압들을 수용할 수 있으며, 따라서, 파워업이 개시될 때, 주어진 시간에서의 dc 전압은 0 내지 375 볼트 사이의 어디에라도 있을 수 있다.In one example, the slew rate control circuit according to the teachings of the present invention may be used as part of an integrated circuit that is directly connected to an ac line voltage of, for example, 85 Vac to 265 Vac and will be exposed to high voltage momentarily when ac power is applied. In one example, the slew rate control circuit can accommodate dc voltages that may be present on the ac line at turn on, so when power up is initiated, the dc voltage at a given time may be anywhere between 0 and 375 volts. Can be.

설명을 위해, 도 1은 개괄적으로 본 발명의 교시에 따라, 충전되는 커패시턴스 회로에 걸친 전압의 슬루 레이트가 커패시턴스 회로(105)의 커패시턴스의 일부분에 걸친 전압의 변화 레이트를 제어함으로써 설정되는 예시적인 집적 회로(100)를 도시하는 블록도이다. 도시된 예에서 볼 수 있는 바와 같이, 집적 회로(100)는 회로(100)의 정상 동작 모드 동안 커패시턴스 회로(105)에 걸친 공급 전압 VSUPPLY를 조정하기 위해 연결된 조정기 회로(103)를 포함한다. 본 예에서, 조정기 회로(103)는 일례에서 정류된 dc 라인 전압인 입력 전압 VIN을 수신하기 위해 연결된다. 동작 동안, 조정기 회로(103)는 커패시턴스 회로(105)의 제1 노드 A와 제2 노드 B 사이의 커패시턴스 CSUPPLY를 충전하기 위해 연결된다. 도시된 바와 같이, 슬루 레이트 제어 회로(107)도 조정기 회로(103) 및 커패시턴스 회로(105)에 연결된다. 동작 동안, 슬루 레이트 제어 회로(107)는 회로(100)의 파워업 모드 동안 커패시턴스 회로(105)의 제1 노드와 제2 노드 사이의 공급 전압 VSUPPLY의 슬루 레이트(시간 변화에 대한 전압 변화)를 설정하기 위해 결합된다. 파워업 모드에서, 슬루 레이트 제어 회로(107)는 커패시턴스 회로(105)로부터 슬루 레이트 제어 전류ISC를 수신한다. 구체적으로, 슬루 레이트 제어 회로(107)는 커패시턴스 회로(105)에 걸친 슬루 레이트를 제어하기 위해 슬루 레이트 제어 전류 ISC를 제한한다.For purposes of illustration, FIG. 1 shows, in general, an exemplary integration in which the slew rate of the voltage across the charged capacitance circuit is set by controlling the rate of change of the voltage across a portion of the capacitance of the capacitance circuit 105. It is a block diagram showing the circuit 100. As can be seen in the example shown, the integrated circuit 100 includes a regulator circuit 103 connected to adjust the supply voltage V SUPPLY across the capacitance circuit 105 during the normal operating mode of the circuit 100. In this example, regulator circuit 103 is connected to receive an input voltage V IN , which in one example is a rectified dc line voltage. During operation, regulator circuit 103 is connected to charge capacitance C SUPPLY between first node A and second node B of capacitance circuit 105. As shown, the slew rate control circuit 107 is also connected to the regulator circuit 103 and the capacitance circuit 105. During operation, the slew rate control circuit 107 performs the slew rate of the supply voltage V SUPPLY between the first node and the second node of the capacitance circuit 105 (voltage change over time) during the power-up mode of the circuit 100. Are combined to set. In the power-up mode, the slew rate control circuit 107 receives the slew rate control current I SC from the capacitance circuit 105. Specifically, the slew rate control circuit 107 limits the slew rate control current I SC to control the slew rate across the capacitance circuit 105.

이하에 더 상세하게 설명되는 바와 같이, 슬루 레이트 제어 회로(107)의 일례는, 제1 노드 A와 제2 노드 B 사이의 캐패시턴스 회로(105)에 걸친 공급 전압 VSUPPLY의 슬루 레이트를 회로(100)의 파워업 모드 동안에만 설정한다. 슬루 레이트는 커패시턴스 회로(105)에 걸친 전압의 변화 레이트이다. 슬루 레이트 제어 회로(107)에 의해 슬루 레이트를 설정하는 것은, 집적 회로(100) 상의 회로의 나머지가 본 발명의 교시에 따라 어떠한 레이스 조건도 없이 제어된 방식으로 스타트업할 것을 보장하는 것을 돕는다. 파워업 모드가 완료된 후, 조정기 회로(103)는 회로(100)의 정상 동작 모드 동안에만 공급 전압 VSUPPLY를 조정한다. 도시된 예에 나타난 바와 같이, 파워업 신호 PU(111)는 회로(100)의 파워업 모드를 나타내기 위해 슬루 레이트 제어 회로(107)에 의해 수신되도록 연결된다.As will be described in more detail below, one example of the slew rate control circuit 107 is a circuit 100 for the slew rate of the supply voltage V SUPPLY across the capacitance circuit 105 between the first node A and the second node B. Set only during power up mode. The slew rate is the rate of change of voltage across the capacitance circuit 105. Setting the slew rate by the slew rate control circuit 107 helps to ensure that the rest of the circuit on the integrated circuit 100 starts up in a controlled manner without any race conditions in accordance with the teachings of the present invention. After the power-up mode is completed, the regulator circuit 103 adjusts the supply voltage V SUPPLY only during the normal operating mode of the circuit 100. As shown in the illustrated example, the power up signal PU 111 is coupled to be received by the slew rate control circuit 107 to indicate the power up mode of the circuit 100.

일례에서, 정상 동작 모드 동안 조정기 회로(103)에 의해 조정되는 공급 전압 VSUPPLY는 집적 회로(100)에 포함된 다른 회로에 전력을 공급하기 위해 연결된다. 도 1에 도시된 바와 같이, 집적 회로(100) 내의 다른 회로는 예를 들어, 동작 전력을 수신하기 위해 공급 전압 VSUPPLY에 연결된 제어기 회로(109)를 포함할 수 있다. 제어기 회로(109)는 도 1에서 설명을 목적으로 도시되어 있으며, 본 발명의 교시에 따라 정상 동작 모드 동안 VSUPPLY에 의해 전력을 공급받는 다른 유형의 회로가 집적 회로(100) 내에 포함될 수 있음을 알아야 한다.In one example, the supply voltage V SUPPLY regulated by the regulator circuit 103 during the normal operating mode is connected to power other circuits included in the integrated circuit 100. As shown in FIG. 1, another circuit in integrated circuit 100 may include a controller circuit 109 coupled to supply voltage V SUPPLY , for example, to receive operating power. The controller circuit 109 is shown for illustrative purposes in FIG. 1, and other types of circuits powered by V SUPPLY during normal operation mode may be included in the integrated circuit 100 in accordance with the teachings of the present invention. You should know

도 2는 개괄적으로, 본 발명의 교시에 따라, 충전되는 커패시턴스 회로(205) 에 걸친 전압 VSUPPLY의 슬루 레이트가 파워업 모드 동안 커패시턴스 회로(205)의 커패시턴스의 일부를 이용하여 제어되는 예시적인 회로(200)를 도시한 개략도이다. 일례에서, 본 발명의 교시에 따라 조정기(203), 커패시턴스 회로(205) 및 슬루 레이트 제어기(207)는 모두 각각 도 1의 집적 회로(100)의 조정기(103), 커패시턴스 회로(105) 및 슬루 레이트 제어기(107)의 예시적인 구현들이다. 도시된 예시에 나타난 바와 같이, 회로(200)는 정상 동작 동안 커패시턴스 회로(205)에 걸친 공급 전압 VSUPPLY를 조정하기 위해 연결된 조정기 회로(203)를 포함한다. 동작 동안, 조정기 회로(203)는 제1 노드(213)와 제2 노드(236) 사이의 커패시턴스 회로(205)를 공급 전류 IS로 충전하기 위해 연결된다. 도시된 바와 같이, 슬루 레이트 제어 회로(207)는 조정기 회로(203) 및 커패시턴스 회로(205)에 연결된다.2 shows, in general, an exemplary circuit in which the slew rate of voltage V SUPPLY across the capacitance circuit 205 being charged is controlled using a portion of the capacitance of the capacitance circuit 205 during a power-up mode. A schematic diagram showing 200. In one example, the regulator 203, capacitance circuit 205 and slew rate controller 207 are all in conjunction with the regulator 103, capacitance circuit 105 and slew of the integrated circuit 100 of FIG. 1, respectively, in accordance with the teachings of the present invention. Example implementations of the rate controller 107. As shown in the illustrated example, the circuit 200 includes a regulator circuit 203 connected to adjust the supply voltage V SUPPLY across the capacitance circuit 205 during normal operation. During operation, the regulator circuit 203 is connected to charge the capacitance circuit 205 between the first node 213 and the second node 236 with the supply current I S. As shown, the slew rate control circuit 207 is connected to the regulator circuit 203 and the capacitance circuit 205.

일례에서, 집적 회로(200)는 저전력 집적 회로에 포함될 수 있고, 슬루 레이트 제어 회로(207)는 설명된 예에서 VSUPPLY인 공급 전압이 조정 임계값 VREF에 도달할 때까지 공급 전압의 슬루 레이트(dv/dt)를 제어하기 위해 이용된다. 동작 동안, 슬루 레이트 제어 회로(207)는 회로(200)의 파워업 모드 동안 제1 노드(213)와 제2 노드(236) 사이에서 공급 전압 VSUPPLY의 슬루 레이트를 설정하기 위해 연결된다.In one example, integrated circuit 200 may be included in a low power integrated circuit, and slew rate control circuitry 207 is a slew rate of the supply voltage until a supply voltage that is V SUPPLY in the described example reaches an adjustment threshold V REF . It is used to control (dv / dt). During operation, the slew rate control circuit 207 is connected to set the slew rate of the supply voltage V SUPPLY between the first node 213 and the second node 236 during the power up mode of the circuit 200.

도 2에 도시된 바와 같이, 커패시턴스 회로(205)는 제2 전기 요소에 연결된 제1 전기 요소를 포함한다. 도시된 예에서, 제1 및 제2 전기 요소는 커패시터 CSC에 연결된 커패시터 CF로서 도시된다. 커패시터 CF는 제1 커패시턴스를 갖고, 커패시터 CSC는 제2 커패시턴스를 갖는다. 일례에서, 파워업 모드 동안, 커패시턴스 회로(205)의 커패시턴스는 커패시터 CF의 커패시턴스와 동일하다. 그러나, 정상 동작 모드 동안, 커패시턴스 회로(205)의 커패시턴스는 커패시터 CF의 커패시턴스와 커패시터 CSC의 커패시턴스의 합산과 동일하다. 따라서, 정상 동작 모드 동안의 커패시턴스 회로(205)의 전체 커패시턴스는 파워업 모드 동안의 커패시턴스 회로(205)의 전체 커패시턴스보다 크다.As shown in FIG. 2, capacitance circuit 205 includes a first electrical element coupled to a second electrical element. In the example shown, the first and second electrical elements are shown as capacitor C F connected to capacitor C SC . Capacitor C F has a first capacitance and capacitor C SC has a second capacitance. In one example, during the power-up mode, the capacitance of the capacitance circuit 205 is equal to the capacitance of the capacitor C F. However, during the normal operating mode, the capacitance of the capacitance circuit 205 is equal to the sum of the capacitance of the capacitor C F and the capacitance of the capacitor C SC . Thus, the total capacitance of the capacitance circuit 205 during the normal operating mode is greater than the total capacitance of the capacitance circuit 205 during the power up mode.

일례에서, 커패시터 CF 및 CSC는 둘다 회로(200)가 포함된 집적 회로의 실리콘 상에 집적되고, 커패시턴스 회로(205)의 면적을 작게 유지하면서 동시에 정상 동작 모드 동안의 공급 전압 VSUPPLY의 낮은 리플(ripple)(예를 들어, 피크-투-피크가 0.5볼트)을 유지하도록 선택된다. 일례에서, 커패시턴스 회로(205)의 전체 커패시턴스는 약 200㎊이고, 여기에서 커패시터 CF는 125㎊, 커패시터 CSC는 75㎊이다. 일례에서, 회로(200)가 포함된 전체 집적 회로의 전류 소비는 15 내지 20 uA의 범위 내에 포함된다.In one example, the capacitors C F and C SC are both integrated on the silicon of the integrated circuit containing the circuit 200 and at the same time keep the area of the capacitance circuit 205 small while at the same time lowering the supply voltage V SUPPLY during the normal operating mode. The ripple (eg, peak-to-peak is 0.5 volts) is chosen to remain. In one example, the total capacitance of capacitance circuit 205 is about 200 mW, where capacitor C F is 125 mW and capacitor C SC is 75 mW. In one example, the current consumption of the entire integrated circuit including the circuit 200 is included in the range of 15 to 20 uA.

도시된 예에 나타낸 바와 같이, 슬루 레이트 제어 회로(207)는 커패시턴스 회로(205)에 연결된 스위치 T3 및 저항기 RSC를 포함한다. 스위치 T3는 파워업 모드 동안 공급 전압 VSUPPLY가 정격 전압보다 낮을 때 슬루 레이트 제어 회로(207)에 의해 스위치오프되고, 스위치 T3는 공급 전압이 정격 전압을 초과할 때 슬루 레이트 제어 회로(207)에 의해 스위치온된다. 동작 시에, 스위치 T3는 본 발명의 교시에 따라 정상 동작 모드 동안 온 상태로 계속하여 유지된다. 그 결과, 파워업 모드 동안 커패시턴스 회로(205)로부터의 커패시턴스의 일부를 이용하기 위해 슬루 레이트 제어 회로(207)가 연결된다. 구체적으로, 커패시턴스 회로(205)로부터 이용 또는 차용되는(borrowed) 커패시턴스의 일부는 스위치 T3가 스위치오프된 결과로서의 커패시터 CSC의 커패시턴스이다. 도시된 바와 같이, 스위치 T3가 스위치오프될 때, 즉, T3가 전류를 도통시키지 못할 때, 실질적으로 스위치 T3를 통해 노드(236)에 연결되었던 커패시터 CSC의 제1 노드는, 이제 실질적으로 저항기 RSC를 통해 노드(236)에 연결된다. 그러나, 정상 동작 모드 동안, 슬루 레이트 제어 회로(207)는 커패시턴스 회로(205)로부터 커패시턴스의 이러한 부분을 이용하는 것을 중단한다. 구체적으로, 제1 노드(213)와 제2 노드(236) 사이의 커패시턴스 회로(205)에 걸친 공급 전압 VSUPPLY가 조정 임계 전압에 도달하는 것에 응답하여, 슬루 레이트 제어 회로(207)는 커패시턴스 회로(205)로부터 커패시터 CSC를 이용 또는 차용하는 것을 중단한다. 일례에서, 조정 임계 전압은 약 5.6 볼트의 미리 정해진 전압이다. 따라서, 일례에서, 본 발명의 교시에 따라 스위치 T3는 공급 전압 VSUPPLY에 응답하여 슬루 레이트 제어 회로(207)에 의해 스위칭된다.As shown in the illustrated example, the slew rate control circuit 207 includes a switch T3 and a resistor R SC connected to the capacitance circuit 205. The switch T3 is switched off by the slew rate control circuit 207 when the supply voltage V SUPPLY is lower than the rated voltage during the power-up mode, and the switch T3 is switched to the slew rate control circuit 207 when the supply voltage exceeds the rated voltage. Is switched on. In operation, switch T3 remains on during the normal mode of operation in accordance with the teachings of the present invention. As a result, the slew rate control circuit 207 is connected to use a portion of the capacitance from the capacitance circuit 205 during the power up mode. Specifically, part of the capacitance used or bored from the capacitance circuit 205 is the capacitance of the capacitor C SC as a result of the switch T3 being switched off. As shown, when switch T3 is switched off, that is, when T3 fails to conduct current, the first node of capacitor C SC that has been connected to node 236 substantially through switch T3 is now substantially resistor. It is connected to node 236 via an R SC . However, during normal operation mode, the slew rate control circuit 207 stops using this portion of capacitance from the capacitance circuit 205. Specifically, in response to the supply voltage V SUPPLY across the capacitance circuit 205 between the first node 213 and the second node 236 reaching the adjustment threshold voltage, the slew rate control circuit 207 is configured to have a capacitance circuit. Stop using or borrowing capacitor C SC from 205. In one example, the adjustment threshold voltage is a predetermined voltage of about 5.6 volts. Thus, in one example, the switch T3 is switched by the slew rate control circuit 207 in response to the supply voltage V SUPPLY .

도 2에 도시된 바와 같이, 슬루 레이트 제어 회로(207)는 파워업 신호 PU(211)를 수신하기 위해 연결된 래치(237)도 포함한다. 일례에서, 래치(237)는 셋-리셋 SR 래치이고, 래치(237)는 도시된 바와 같이 인버터(241)를 통한 PU 신호에 응답하여 설정된다. 본 예에서, 파워업 시의 공급 전압 VSUPPLY의 램프업 동안, PU 신호는 인버터(241)를 통해 래치(237)를 "로우(low)"로 설정하기 시작할 것이고, 이는 스위치 T3가 오프 상태로 유지되게 한다. 스위치 T3가 오프될 때, 커패시터 CSC는 슬루 레이트 제어 회로(207)에 의해 이용되고, 사실상 커패시턴스 회로(205)로부터 차용된다.As shown in FIG. 2, the slew rate control circuit 207 also includes a latch 237 coupled to receive the power-up signal PU 211. In one example, latch 237 is a set-reset SR latch, and latch 237 is set in response to a PU signal through inverter 241 as shown. In this example, during the ramp up of the supply voltage V SUPPLY at power up, the PU signal will begin to set the latch 237 to “low” via the inverter 241, which causes the switch T3 to be off. To be maintained. When the switch T3 is off, the capacitor C SC is used by the slew rate control circuit 207 and is in fact borrowed from the capacitance circuit 205.

도시된 예에 나타난 바와 같이, 스위치 T3가 스위치오프되면, 슬루 레이트 제어 전류 ISC인 공급 전류 IS의 일부가 커패시터 CSC 및 저항기 RSC를 통해 흐르도록, 커패시터 CSC와 저항기 RSC가 직렬로 된다. 일례에서, 저항기 RSC는 약 750㏀의 저항을 갖고, 커패시터 CSC는 약 75㎊의 커패시턴스를 갖는다. 도시된 예에 나타난 바와 같이, 바이폴라 트랜지스터들 Q1 및 Q2의 베이스 단자들은 저항기 RSC에 연결된다. 따라서, 저항기 RSC와 바이폴라 트랜지스터 Q1 및 Q2가 전류를 도통시키는 동안의 저항기 RSC에 걸친 전압 강하는 바이폴라 트랜지스터 Q1 및 Q2의 VBE 베이스-이미터 전압 강하로 제한되며, 이는 약 0.7 볼트 또는 다이오드 강하와 동일하다. 따라서, 저항기 RSC의 저항을 선택함으로써, 저항기 RSC를 통하는 전류가 옴의 법칙에 따라 설정되는데, 본 예에서 이것은 대략 0.7볼트를 저항기 RSC의 저항으로 나눈 것이다. 저항기 RSC 및 커패시터 CSC를 통한 슬루 레이트 제어 전류 ISC를 설정함으로써, 파워업 모드 동안 커패시턴스 회로(205)를 충전하는 슬루 레이트는 본 발명의 교시에 따라 설정된다.As shown in the illustrated example, when the switch T3 is switched off, so that part of the slew-rate control current I SC of the supply current I S flows through the capacitor C SC and resistor R SC, the capacitor C SC and the resistor R SC series It becomes In one example, resistor R SC has a resistance of about 750 kV and capacitor C SC has a capacitance of about 75 kV. As shown in the illustrated example, the base terminals of the bipolar transistors Q1 and Q2 are connected to the resistor R SC . Thus, the voltage drop across resistor R SC while resistor R SC and bipolar transistors Q1 and Q2 conduct current is limited to the V BE base-emitter voltage drop of bipolar transistors Q1 and Q2, which is about 0.7 volts or diode. Same as descent. Thus, by selecting the resistance of the resistor R SC, there is a current through the resistor R SC set in accordance with Ohm's law, in the present example this is divided by approximately 0.7 volts to the resistance of the resistor R SC. By setting the slew rate control current I SC through the resistor R SC and the capacitor C SC , the slew rate charging the capacitance circuit 205 during the power-up mode is set in accordance with the teachings of the present invention.

노드(255)에서의 전압이 바이폴라 정션 트랜지스터(BJT) Q2의 베이스-이미터 전압 강하에 의해 설정되므로, 충전 전류 ISC는 저항기 RSC의 값을 설정함으로써 설정될 수 있다. 커패시터 CSC는 아래의 수학식에 의해 통제된다.Since the voltage at node 255 is set by the base-emitter voltage drop of bipolar junction transistor BJT Q2, the charging current I SC can be set by setting the value of resistor R SC . The capacitor C SC is controlled by the following equation.

Figure pat00001
Figure pat00001

여기에서, dv/dt는 커패시턴스 회로(205)에 걸친 전압이 증가하는 레이트 또는 슬루 레이트이고, ISC는 커패시터 CSC를 충전하는 슬루 레이트 제어 전류이고, CSC는 커패시터 CSC의 커패시턴스 값이다. 나타난 바와 같이, dv/dt를 제한하고/하거나 낮추기 위한 한 변수는 커패시터 CSC를 충전하는 슬루 레이트 제어 전류 ISC이다. 일례에서, 커패시터 CSC 및 저항기 RSC는 파워업 모드 동안 커패시턴스 회로(205)에 걸친 공급 전압 VSUPPLY의 슬루 레이트 제한된 램프업(slew rate limited ramp-up)을 생성하기 위해 슬루 레이트 제어 회로(207)에 의해 이용된다.Here, dv / dt is the rate or slew rate at which the voltage across the capacitance circuit 205 increases, I SC is the slew rate control current charging the capacitor C SC , and C SC is the capacitance value of the capacitor C SC . As shown, one variable for limiting and / or lowering dv / dt is the slew rate control current I SC charging capacitor C SC . In one example, capacitor C SC and resistor R SC are slew rate control circuit 207 to generate a slew rate limited ramp-up of supply voltage V SUPPLY across capacitance circuit 205 during power-up mode. ) Is used.

도 2에 도시된 예의 이하의 설명은, 단자들(270 및 260)에서 극성(polarity) 기호에 의해 나타낸 바와 같이, 입력 전압 단자(270)가 입력 전압 단자(260)보다 더 포지티브일 때 적용된다. 이하의 설명에서, 입력 전압이 반대의 극성을 가져서 단자(260)가 입력 전압 단자(270)보다 더 포지티브일 때, 전류원(229A)이 전류원(229)을 대체하고, 저항기 R3A가 저항기 R3을 대체하고, 스위치 T1A가 스위치 T1을 대체하고, 스위치 T2A가 스위치 T2를 대체하고, 공급 전류 ISA가 공급 전류 IS를 대체한다.The following description of the example shown in FIG. 2 applies when the input voltage terminal 270 is more positive than the input voltage terminal 260, as indicated by the polarity symbol at the terminals 270 and 260. . In the following description, when the input voltage has the opposite polarity so that terminal 260 is more positive than input voltage terminal 270, current source 229A replaces current source 229, and resistor R3A replaces resistor R3. Switch T1A replaces switch T1, switch T2A replaces switch T2, and supply current I SA replaces supply current I S.

설명된 예에서, 조정기 회로(203)는 도시된 바와 같이 입력 전압 VIN에 연결된 전류원(229)으로부터 공급 전류 IS를 제공하기 위해 스위치온 및 스위치오프되도록 연결된 스위치 T1을 포함한다. 일례에서, 파워업 모드 동안의 VIN은 순간적인 dc 전압일 수 있고, 전류원(229)은 약 0.2 내지 0.5mA의 공급 전류 IS를 제공한다. 일례에서, 전류원(229)은 입력 전압 VIN에 응답하여 변할 수 있다. 스위치 T1이 스위치온될 때, 전류원(229)으로부터의 공급 전류 IS는 커패시턴스 회로(205)에 의해 수신되고 슬루 레이트 제어 회로(207)에 의해 제어되도록, 도시된 바와 같이 노드(213)를 통해 연결된다. 회로(200)가 파워업 모드 동안 초기에 턴온될 때, 스위치 T1은 파워업 모드 동안 스위치온되고, 이는 전류원(229)으로부터의 공급 전류 IS가 커패시턴스 회로(205)를 충전하기 시작하여 공급 전압 VSUPPLY를 램프업시키게 할 수 있다.In the illustrated example, the regulator circuit 203 includes a switch T1 coupled to switch on and off to provide a supply current I S from a current source 229 connected to an input voltage V IN as shown. In one example, V IN during the power-up mode can be an instantaneous dc voltage, and current source 229 provides a supply current I S of about 0.2-0.5 mA. In one example, current source 229 may change in response to input voltage V IN . When switch T1 is switched on, supply current I S from current source 229 is received by capacitance circuit 205 and controlled by slew rate control circuit 207 via node 213 as shown. Connected. When the circuit 200 is initially turned on during the power-up mode, the switch T1 is switched on during the power-up mode, which means that the supply current I S from the current source 229 starts charging the capacitance circuit 205 so that the supply voltage You can let V SUPPLY ramp up.

일례에서, 조정기 회로(203)는 저항기 R1 및 R2로 형성된 저항 분할기를 통한 공급 전압 VSUPPLY를 나타내는 전압 VX를 수신하기 위해 연결된 비교기(225)도 포함할 수 있다. 도시된 예에 나타난 바와 같이, 비교기(225)는 공급 전압 VSUPPLY를 나타내는 수신된 전압을 기준 전압 VREG와 비교하기 위해 연결된다. 본 예에서, 기준 전압 VREG는 예를 들어 약 5.6 볼트와 같은 조정 임계 전압 VREF와 동등한 공급 전압 VSUPPLY에 대응한다.In one example, regulator circuit 203 may also include a comparator 225 coupled to receive a voltage V X indicative of supply voltage V SUPPLY through a resistor divider formed of resistors R1 and R2. As shown in the illustrated example, comparator 225 is connected to compare the received voltage representing supply voltage V SUPPLY with reference voltage V REG . In this example, the reference voltage V REG corresponds to the supply voltage V SUPPLY which is equal to the adjustment threshold voltage V REF , for example about 5.6 volts.

회로(200)가 초기에 파워업될 때, 비교기(225)는 공급 전압 VSUPPLY가 조정 임계 전압보다 낮음을 감지하고, 이에 의해 비교기(225)는 스위치 T2가 스위치오프되게 한다. 스위치 T2가 스위치오프될 때, 스위치 T1의 게이트는 저항기 R3를 통해 하이로 되어, 스위치 T1이 턴온된다. 스위치 T1이 스위치온될 때, 전류원(229)으로부터의 공급 전류 IS가 도시된 것과 같은 노드(213)를 통해 커패시턴스 회로(205)를 충전한다. 또한, 커패시턴스 회로(205)에 걸친 슬루 레이트를 제어하기 위해, 트랜지스터 Q1 및 Q2는 전류원(229)으로부터의 잉여 전류를 접지(236)로 분로시킨다(shunt). 즉, 커패시터 CSC를 충전하는 데에 사용되지 않는 전류원(229)으로부터의 잉여 전류는 트랜지스터 Q1 및 Q2를 통해 접지(236)로 향해진다.When the circuit 200 is initially powered up, the comparator 225 senses that the supply voltage V SUPPLY is lower than the adjustment threshold voltage, thereby causing the comparator 225 to switch off the switch T2. When switch T2 is switched off, the gate of switch T1 goes high through resistor R3 so that switch T1 is turned on. When the switch T1 is switched on, the supply current I S from the current source 229 charges the capacitance circuit 205 through the node 213 as shown. In addition, to control the slew rate across capacitance circuit 205, transistors Q1 and Q2 shunt surplus current from current source 229 to ground 236. That is, surplus current from current source 229 that is not used to charge capacitor C SC is directed to ground 236 through transistors Q1 and Q2.

비교기(225)가 공급 전압 VSUPPLY가 조정 임계 전압에 도달했음을 감지하면, 비교기(225)는 스위치 T2를 턴온시키도록 연결된다, 스위치 T2가 스위치온되면, 스위치 T1의 게이트는 로우로 되고, 이는 스위치 T1을 턴오프시킨다. 스위치 T1이 스위치오프되면, 전류원(229)으로부터의 공급 전류 IS는 노드(213)에서 커패시턴스 회로(205)에 의해 더 이상 수신되지 않는다. 이러한 방식으로, 조정기 회로(203)는 정상 동작 모드 동안 공급 전압 VSUPPLY의 조정을 제공한다.When the comparator 225 detects that the supply voltage V SUPPLY has reached the adjustment threshold voltage, the comparator 225 is connected to turn on the switch T2. When the switch T2 is switched on, the gate of the switch T1 goes low, which is Turn off switch T1. When the switch T1 is switched off, the supply current I S from the current source 229 is no longer received by the capacitance circuit 205 at the node 213. In this way, regulator circuit 203 provides adjustment of supply voltage V SUPPLY during normal operation mode.

도 2에 도시된 예에서, 슬루 레이트 제어 회로는 트랜지스터 T4 및 T5로 형성된 전류 미러를 포함한다. 바이폴라 트랜지스터 Q1은 트랜지스터 T5에 연결된다. 본 예에 나타난 바와 같이, 바이폴라 트랜지스터 Q2는 트랜지스터 T5 및 Q1에 걸쳐 연결되며, 바이폴라 트랜지스터 Q1 및 Q2의 베이스는 앞에서 기술된 것과 같은 저항기 RSC에 연결된다. 본 예에서, 전류 비교기(259)는 트랜지스터 T4에 연결된 전류원(257)으로 형성된다.In the example shown in FIG. 2, the slew rate control circuit includes a current mirror formed of transistors T4 and T5. Bipolar transistor Q1 is connected to transistor T5. As shown in this example, bipolar transistor Q2 is connected across transistors T5 and Q1 and the base of bipolar transistors Q1 and Q2 is connected to resistor R SC as described above. In this example, current comparator 259 is formed from a current source 257 connected to transistor T4.

위에서 설명된 바와 같이, 공급 전압 VSUPPLY가 조정 임계 전압 VREF에 도달할 때, 스위치 T1은 스위치오프되어, 전류원(229)으로부터의 충전 전류는 노드(213)에서 더 이상 수신되지 않는다. 그 결과, 바이폴라 트랜지스터 Q1 및 Q2는 전류를 도통시키는 것을 중단한다. 이 때, 전류 비교기(259)의 전류 비교기 출력 신호 CC(238)는 로우(low)로 될 것이고, 이는 슬루 레이트 제어 회로(207)가 더 이상 활성이 아님을 나타낸다. 그 다음, 래치(237)는 인버터(239)를 통한 로우(low)인 전류 비교기 출력 신호 CC(238)에 의해 리셋되고, 이는 트랜지스터 T3가 스위치온되는 것을 허용한다. 트랜지스터 T3가 스위치온되면, 슬루 레이트 제어 회로(207)는 커패시터 CSC를 이용 또는 차용하는 것을 중단하고, 따라서 커패시터 CSC의 커패시턴스는 본 발명의 교시에 따라 커패시턴스 회로(205)로 반환된다. 트랜지스터 T3가 스위치온되고, 슬루 레이트 제어 회로(207)가 비활성화되면, 커패시턴스 회로(205)의 전체 커패시턴스는 이제 커패시터 CF 및 커패시터 CSC의 합이 된다. 또한, 트랜지스터 T3가 스위치온되면, 집적 회로(200)는 파워업 모드의 동작으로부터 정상 동작으로 스위칭되며, 정상 동작에서는 이제 전압 공급 VSUPPLY가 조정된다.As described above, when the supply voltage V SUPPLY reaches the adjustment threshold voltage V REF , the switch T1 is switched off so that the charging current from the current source 229 is no longer received at the node 213. As a result, bipolar transistors Q1 and Q2 stop conducting current. At this time, the current comparator output signal CC 238 of the current comparator 259 will go low, indicating that the slew rate control circuit 207 is no longer active. The latch 237 is then reset by the current comparator output signal CC 238, which is low through the inverter 239, which allows transistor T3 to be switched on. When the transistor T3 switches on and slew rate control circuit 207 is thus the capacitance of the capacitor C SC, and ceasing to use or borrow a capacitor C SC is returned to the capacitance circuit 205 in accordance with the teachings of the present invention. When transistor T3 is switched on and slew rate control circuit 207 is deactivated, the total capacitance of capacitance circuit 205 is now the sum of capacitor C F and capacitor C SC . In addition, when the transistor T3 is switched on, the integrated circuit 200 is switched from the operation in the power-up mode to the normal operation, in which the voltage supply V SUPPLY is now adjusted.

커패시턴스 회로(205)의 커패시턴스를, 회로(200)의 정상 동작 모드 동안의 공급 전압 VSUPPLY를 제공하기 위한 바이패스 커패시터로서는 물론, 파워업 모드 동안의 커패시턴스 회로(205)에 걸친 공급 전압 VSUPPLY의 슬루 레이트를 제어하기 위해서도 사용하면, 커패시턴스 회로(205)와 슬루 레이트 제어 회로(207)에 대해 독립적인 커패시턴스들을 사용하는 해법에 비해, 커패스턴스 회로(205) 및 슬루 레이트 제어 회로(207)를 구현하기 위한 집적 회로 내의 회로(200)의 실리콘 면적의 전체 총량이 감소됨을 알 것이다.The capacitance of the capacitance circuit 205 is the bypass capacitor for providing the supply voltage V SUPPLY during the normal operating mode of the circuit 200, as well as the supply voltage V SUPPLY across the capacitance circuit 205 during the power-up mode. Also used to control the slew rate, the capacitance circuit 205 and the slew rate control circuit 207 may be compared to a solution using capacitances independent of the capacitance circuit 205 and the slew rate control circuit 207. It will be appreciated that the total amount of silicon area of the circuit 200 in the integrated circuit for implementation is reduced.

도 3은 본 발명의 교시에 따라, 충전되는 커패시턴스 회로의 슬루 레이트가 슬루 레이트 제어 회로를 이용하여 설정되는 예시적인 회로에 연관된 파형을 도시한 것이다.3 illustrates waveforms associated with an exemplary circuit in which the slew rate of the capacitance circuit being charged is set using the slew rate control circuit, in accordance with the teachings of the present invention.

시간 t0에서, 공급 전압 VSUPPLY가 회로(200) 내의 회로를 동작시키기 위한 어떠한 전력도 갖지 않으므로, 회로는 파워업 모드(361)에서 파워업을 시작하고 있는 것으로 가정된다. 이 때, VSUPPLY는 실질적으로 제로 볼트에서 시작하고, 파워업 모드를 나타내는 파워업 신호 PU(211)가 디폴트로 설정된다. 공급 전압 VSUPPLY가 시간 t1에서 제1 전압 임계 VTH1에 도달하면, 회로(200) 내의 회로(예를 들어 트랜지스터)는 동작하기에 충분한 전압을 갖는다. 도시된 바와 같이, 공급 전압 VSUPPLY는 제어되지 않으며, 시간 t1에서 회로(200) 내의 회로가 동작할 전력을 가질 때까지 제어없이 증가한다. 일례에서, 전압 임계 VTH1은 약 0.8 볼트일 수 있다. 공급 전압 VSUPPLY가 시간 t2에서 파워업 전압 임계 VPU에 도달할 때, 파워업 신호 PU(211)는 하이로 되어, 도 2의 래치(237)를 "설정(set)" 상태로 두고, 이는 스위치 T3를 스위치오프된 채로 유지한다. 공급 전압 VSUPPLY가 조정 임계 전압 VREF보다 낮은 동안, 비교기(225)는 스위치 T2를 스위치오프하고 스위치 T1을 스위치온한 채로 두며, 이는 전류원(229)이 커패시턴스 회로(205)를 제어된 방식으로 충전하게 해 준다. 이 때, 공급 전압 VSUPPLY의 슬루 레이트는 도 2에 관련하여 위에서 논의된 것과 같이 제어된다. 일례에서, 공급 전압 VSUPPLY의 슬루 레이트는 시간 t1으로부터 시간 t3까지 제어된다. 슬루 레이트 제어 회로(207)를 통해 도통되는 슬루 레이트 제어 회로 ISC는 도시된 바와 같이 시간 t0으로부터 시간 t3까지 하이(high)인 전류 비교기 출력 신호 CC(238)를 출력하는 전류 비교기(259)에 의해 감지된다.At time t 0 , the supply voltage V SUPPLY has no power to operate the circuit in circuit 200, so the circuit is assumed to be starting up in power-up mode 361. At this time, V SUPPLY starts substantially at zero volts, and the power-up signal PU 211 indicating the power-up mode is set to default. When the supply voltage V SUPPLY reaches the first voltage threshold V TH1 at time t 1 , the circuit (eg transistor) in circuit 200 has a sufficient voltage to operate. As shown, the supply voltage V SUPPLY is not controlled and increases without control until the circuit in circuit 200 has power to operate at time t 1 . In one example, the voltage threshold V TH1 may be about 0.8 volts. When the supply voltage V SUPPLY reaches the power-up voltage threshold V PU at time t 2 , the power-up signal PU 211 goes high, leaving the latch 237 of FIG. 2 in the “set” state, This keeps switch T3 switched off. While supply voltage V SUPPLY is lower than regulation threshold voltage V REF , comparator 225 switches off switch T2 and leaves switch T1 on, which causes current source 229 to control capacitance circuit 205 in a controlled manner. Let it charge At this time, the slew rate of the supply voltage V SUPPLY is controlled as discussed above in connection with FIG. 2. In one example, the slew rate of the supply voltage V SUPPLY is controlled from time t 1 to time t 3 . The slew rate control circuit I SC, which is conducted through the slew rate control circuit 207, outputs a current comparator output signal CC 238 that is high from time t 0 to time t 3 as shown. Is detected by

공급 전압 VSUPPLY가 충전을 계속할 때, 그러나 공급 전압 VSUPPLY가 조정 임계 전압 VREF에 도달하기 전에, 파워업 신호 PU(211)는 시간 t2에서 하이로 되고, 이는 VSUPPLY가 시간 t3에서 조정 임계 전압 VREF에 도달할 때, 결국 래치(237)가 리셋되는 것을 허용한다. 일례에서, VSUPPLY가 예를 들어 5.6볼트의 조정 임계 전압 VREF의 약 1/3까지 상승한 후에 파워업 신호 PU(211)가 하이로 되고, 이는 VSUPPLY가 모든 회로가 활성 상태로 될만큼 충분하게 상승하였음을 나타낸다. 일례에서, 파워업 신호 PU(211)가 하이로 설정될 때, 래치(237)는 신호 CC(238)로부터 리셋 요청을 수신할 준비가 될 것이다. 도 2와 관련하여 위에서 논의된 바와 같이, 스위치 T3는 공급 전압의 슬루 레이트가 제어되는 것을 유지하기 위해 오프로 유지된다.When the supply voltage V SUPPLY continues to charge, but before the supply voltage V SUPPLY reaches the adjustment threshold voltage V REF , the power-up signal PU 211 goes high at time t 2 , which causes V SUPPLY to time t 3 . When the adjustment threshold voltage V REF is reached, eventually allows the latch 237 to reset. In one example, V SUPPLY is, for example, up to about one-third after the adjustment of the 5.6 volt threshold voltage V REF power-up signal PU (211) is high, which V SUPPLY is sufficient enough to all of the circuitry is active To rise. In one example, when power-up signal PU 211 is set high, latch 237 will be ready to receive a reset request from signal CC 238. As discussed above in connection with FIG. 2, the switch T3 is kept off to keep the slew rate of the supply voltage controlled.

시간 t3에서, 공급 전압 VSUPPLY는 도시된 것과 같이 조정 임계 전압 VREF까지 상승하였다. 이 때, 파워업 모드(361)가 완료되고, 정상 동작 모드(363)가 시작한다. 공급 전압 VSUPPLY가 이제는 조정 임계 전압 VREF에 도달하였으므로, 비교기(225)는 도시된 바와 같이 시간 t3에서 스위치 T2가 스위치온되고 스위치 T1이 스위치오프되게 한다. VSUPPLY가 조정 임계 전압 VREF에 도달한 것으로 인해 스위치 T1이 스위치오프되면, 전류 비교기 출력 신호 CC(238)는 도시된 바와 같이 시간 t3에서 로우로 된다. 전류 비교기 출력 신호 CC(238)가 로우로 되면, 래치(237)는 리셋되고, 이는 스위치 T3(345)가 도시된 바와 같이 시간 t3에서 스위치온되게 한다. 결과적으로, 커패시턴스 회로(205)의 커패시터 CSC는 이제 접지에 접속되고, 커패시터 CSC의 커패시턴스는 더 이상 본 발명의 교시에 따른 슬루 레이트 제어 회로(207)에 의해 이용되지 않는다.At time t 3 , the supply voltage V SUPPLY rose to the adjustment threshold voltage V REF as shown. At this time, the power-up mode 361 is completed, and the normal operation mode 363 starts. Since the supply voltage V SUPPLY now reaches the regulation threshold voltage V REF , the comparator 225 causes the switch T2 to switch on and the switch T1 to switch off at time t 3 as shown. If switch T1 is switched off because V SUPPLY has reached regulation threshold voltage V REF , current comparator output signal CC 238 goes low at time t 3 as shown. When current comparator output signal CC 238 goes low, latch 237 is reset, causing switch T3 345 to be switched on at time t 3 as shown. As a result, the capacitor C SC of the capacitance circuit 205 is now connected to ground, and the capacitance of the capacitor C SC is no longer used by the slew rate control circuit 207 in accordance with the teachings of the present invention.

도 3은 시간 t3와 t4 사이에서, 조정 임계 전압 VREF에서 공급 전압 VSUPPLY를 조정하기 위해, 조정기 회로(203) 내에서 스위치 T1과 T2가 스위치온 및 스위치오프되는 것을 보여주고 있다. 구체적으로, 시간 tX는 커패시터 회로의 충전 시간이고, 시간 tY는 커패시터 회로의 방전 시간이다.FIG. 3 shows that switches T1 and T2 are switched on and off in regulator circuit 203 to adjust supply voltage V SUPPLY at regulation threshold voltage V REF between times t 3 and t 4 . Specifically, time t X is the charging time of the capacitor circuit, and time t Y is the discharge time of the capacitor circuit.

요약서에 기재된 것을 포함하여, 본 발명의 예시된 예들에 관한 위의 설명은 개시된 정확한 형태로 제한을 하거나 철저히 다 설명하도록 의도된 것이 아니다. 본 발명의 구체적인 실시예들 및 본 발명의 예들은 여기에서 설명의 목적으로 기술되며, 본 발명의 더 넓은 취지 및 범위를 벗어나지 않고서 다양한 등가적인 수정들이 가능하다. 실제로, 구체적인 전압, 전류, 주파수, 전력 범위값, 시간 등은 설명을 목적으로 제공된 것이며, 본 발명의 교시에 따른 다른 실시예들 및 예시들에서 다른 값들도 이용될 수 있다.The above description of illustrated examples of the invention, including what is described in the Abstract, is not intended to be exhaustive or to limit the precise forms disclosed. Specific embodiments of the invention and examples of the invention are described herein for purposes of explanation, and various equivalent modifications are possible without departing from the broader spirit and scope of the invention. Indeed, specific voltage, current, frequency, power range values, time, etc. are provided for illustrative purposes, and other values may be used in other embodiments and examples in accordance with the teachings of the present invention.

본 발명의 예시들에 대한 이러한 수정들은 상기의 상세한 설명에 비추어 이루어질 수 있다. 이하의 청구항들에서 사용되는 용어들은 본 발명을 명세서 및 특허청구범위에 개시된 구체적인 실시예들로 제한하는 것으로 해석되어서는 안 된다. 오히려, 범위는 청구항 해석에 관하여 확립된 원칙에 따라 해석되어야 하는 이하의 청구항들에 의해 전적으로 결정되어야 한다. 따라서, 본 명세서 및 도면들은 제한적인 것보다는 설명적인 것으로 간주되어야 한다.Such modifications to the examples of the invention may be made in light of the above detailed description. The terms used in the following claims should not be construed as limiting the invention to the specific embodiments disclosed in the specification and claims. Rather, the scope is to be determined entirely by the following claims, which are to be interpreted in accordance with the principles established for the interpretation of the claims. Accordingly, the specification and drawings are to be regarded in an illustrative rather than a restrictive sense.

100 : 집적 회로
103 : 조정기 회로
105 : 커패시턴스 회로
107 : 슬루 레이트 제어 회로
109 : 제어기 회로100: integrated circuit
103: regulator circuit
105: capacitance circuit
107 slew rate control circuit
109: controller circuit

Claims (16)

회로로서,
상기 회로의 정상 동작 모드 동안 공급 전압을 조정하는 조정기 회로;
상기 조정기 회로에 연결된 커패시턴스 회로 - 상기 조정기 회로는 상기 커패시턴스 회로의 제1 노드와 제2 노드 사이의 커패시턴스를 충전 전류로 충전하기 위해 연결됨 -; 및
상기 조정기 회로와 상기 커패시턴스 회로에 연결된 슬루 레이트 제어 회로 - 상기 슬루 레이트 제어 회로는 상기 회로의 파워업 모드 동안 상기 제1 노드와 상기 제2 노드 사이의 전압의 슬루 레이트를 설정함 -
를 포함하는 회로.As a circuit,
A regulator circuit for adjusting a supply voltage during the normal operating mode of the circuit;
A capacitance circuit coupled to the regulator circuit, the regulator circuit coupled to charge a capacitance between a first node and a second node of the capacitance circuit with a charging current; And
A slew rate control circuit coupled to the regulator circuit and the capacitance circuit, the slew rate control circuit setting a slew rate of the voltage between the first node and the second node during a power up mode of the circuit;
Circuit comprising a. 제1항에 있어서,
상기 커패시턴스 회로는 제2 커패시턴스를 갖는 제2 전기 소자에 연결된, 제1 커패시턴스를 갖는 제1 전기 소자를 포함하는 회로.The method of claim 1,
The capacitance circuit comprises a first electrical element having a first capacitance, coupled to a second electrical element having a second capacitance. 제2항에 있어서,
상기 파워업 모드 동안 상기 커패시턴스 회로의 커패시턴스는 상기 제1 커패시턴스와 동일하고, 상기 정상 동작 모드 동안 상기 커패시턴스 회로의 커패시턴스는 상기 제1 커패시턴스와 상기 제2 커패시턴스의 합과 동일한 회로.The method of claim 2,
The capacitance of the capacitance circuit during the power-up mode is equal to the first capacitance, and the capacitance of the capacitance circuit during the normal operating mode is equal to the sum of the first capacitance and the second capacitance. 제1항에 있어서,
상기 조정기 회로는 상기 정상 동작 모드 동안에만 상기 공급 전압을 조정하는 회로.The method of claim 1,
The regulator circuit adjusts the supply voltage only during the normal operating mode. 제1항에 있어서,
상기 슬루 레이트 제어 회로는 상기 파워업 모드 동안에만 상기 제1 노드와 상기 제2 노드 사이의 전압의 슬루 레이트를 설정하는 회로.The method of claim 1,
The slew rate control circuitry sets the slew rate of the voltage between the first node and the second node only during the power-up mode. 제1항에 있어서,
상기 슬루 레이트는 상기 제1 노드와 상기 제2 노드 사이의 전압의 변화 레이트인 회로.The method of claim 1,
Wherein the slew rate is a rate of change of voltage between the first node and the second node. 제2항에 있어서,
상기 제1 전기 소자는 제1 커패시턴스를 갖는 제1 커패시터를 포함하고, 상기 제2 전기 소자는 제2 커패시턴스를 갖는 제2 커패시터를 포함하는 회로.The method of claim 2,
The first electrical element comprises a first capacitor having a first capacitance and the second electrical element comprises a second capacitor having a second capacitance. 제2항에 있어서,
상기 슬루 레이트 제어 회로는 상기 커패시턴스 회로에 연결된 저항기 및 스위치를 포함하고, 상기 슬루 레이트 제어 회로는 상기 제1 노드와 상기 제2 노드 사이의 전압에 응답하여 상기 스위치를 스위칭하도록 연결되는 회로.The method of claim 2,
The slew rate control circuit includes a resistor and a switch coupled to the capacitance circuit, and the slew rate control circuit is coupled to switch the switch in response to a voltage between the first node and the second node. 제8항에 있어서,
상기 파워업 모드 동안의 상기 커패시턴스 회로의 커패시턴스보다, 상기 정상 동작 모드 동안의 상기 커패시턴스 회로의 커패시턴스가 더 큰 회로. The method of claim 8,
Wherein the capacitance of the capacitance circuit during the normal operation mode is greater than the capacitance of the capacitance circuit during the power up mode. 제1항에 있어서,
상기 슬루 레이트 제어 회로는 상기 회로가 파워업 모드로부터 정상 동작 모드로 변함에 따라 스위치를 스위칭하기 위해 연결된 래치를 포함하는 회로.The method of claim 1,
The slew rate control circuit includes a latch coupled to switch a switch as the circuit changes from a power up mode to a normal operating mode. 제1항에 있어서,
상기 슬루 레이트 제어 회로는 상기 파워업 모드 동안 상기 커패시턴스 회로로부터의 커패시턴스의 일부를 이용하도록 연결되는 회로.The method of claim 1,
The slew rate control circuit is coupled to use a portion of the capacitance from the capacitance circuit during the power-up mode. 제11항에 있어서,
상기 슬루 레이트 제어 회로는 상기 제1 노드와 상기 제2 노드 사이의 전압이 조정 임계 전압에 도달한 것에 응답하여, 상기 커패시턴스 회로로부터의 커패시턴스의 일부를 이용하는 것을 중단하는 회로.The method of claim 11,
The slew rate control circuitry stops using part of the capacitance from the capacitance circuit in response to the voltage between the first node and the second node reaching an adjustment threshold voltage. 제1항에 있어서,
파워업 신호는 상기 슬루 레이트 제어 회로에 의해 수신되도록 연결되는 회로.The method of claim 1,
A power up signal is coupled to be received by the slew rate control circuit. 제8항에 있어서,
상기 슬루 레이트 제어 회로는,
상기 파워업 모드가 완료될 때를 검출하기 위해 상기 조정기 회로로부터의 충전 전류를 감지하기 위해 연결된 전류 비교기; 및
상기 전류 비교기가 상기 파워업 모드가 완료된 것에 응답하여 상기 스위치를 스위치온한 것에 응답하여 리셋되도록 연결된 래치
를 더 포함하는 회로.The method of claim 8,
The slew rate control circuit,
A current comparator coupled to sense charge current from the regulator circuit to detect when the power-up mode is complete; And
A latch coupled to the current comparator to reset in response to switching on the switch in response to the power-up mode being completed
Circuit further comprising. 제1항에 있어서,
상기 조정기 회로는 상기 제1 노드와 상기 제2 노드 사이의 전압이 조정 임계값보다 낮을 때 상기 충전 전류를 제공하기 위해 연결된 전류원을 포함하는 회로.The method of claim 1,
The regulator circuit comprises a current source coupled to provide the charging current when the voltage between the first node and the second node is lower than an adjustment threshold. 제15항에 있어서,
조정기는 상기 제1 노드와 상기 제2 노드 사이의 전압이 상기 조정 임계값보다 낮을 때를 감지하기 위해 연결된 비교기를 더 포함하고, 상기 비교기는 상기 전류원으로 하여금 상기 제1 노드와 상기 제2 노드 사이의 전압이 상기 조정 임계값보다 낮을 때 상기 커패시턴스 회로를 상기 충전 전류로 충전하게 하도록 연결된 회로.16. The method of claim 15,
The regulator further includes a comparator coupled to sense when the voltage between the first node and the second node is lower than the adjustment threshold, wherein the comparator causes the current source to communicate between the first node and the second node. Circuit configured to charge the capacitance circuit with the charging current when the voltage of is below the adjustment threshold.
KR1020100095904A 2009-10-02 2010-10-01 Method and apparatus for implementing slew rate control using bypass capacitor KR101185646B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/572,952 2009-10-02
US12/572,952 US8063622B2 (en) 2009-10-02 2009-10-02 Method and apparatus for implementing slew rate control using bypass capacitor

Publications (2)

Publication Number Publication Date
KR20110036680A true KR20110036680A (en) 2011-04-08
KR101185646B1 KR101185646B1 (en) 2012-09-24

Family

ID=43822742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100095904A KR101185646B1 (en) 2009-10-02 2010-10-01 Method and apparatus for implementing slew rate control using bypass capacitor

Country Status (4)

Country Link
US (4) US8063622B2 (en)
KR (1) KR101185646B1 (en)
CN (2) CN102035371B (en)
TW (1) TWI493845B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108432A (en) * 2014-01-16 2016-09-19 퀄컴 인코포레이티드 Voltage dependent die rc modeling for system level power distribution networks

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063622B2 (en) * 2009-10-02 2011-11-22 Power Integrations, Inc. Method and apparatus for implementing slew rate control using bypass capacitor
US8553375B2 (en) * 2010-04-01 2013-10-08 Intel Corporation Intelligent soft start control to reduce electrostatic discharge clamp current spikes
CN103066988B (en) * 2012-12-18 2015-07-01 深圳国微技术有限公司 Interface circuit and achievement method for limiting output port voltage slew rate
US9784779B2 (en) 2014-02-28 2017-10-10 Infineon Technologies Ag Supply self adjustment for systems and methods having a current interface
US9853838B2 (en) * 2014-05-15 2017-12-26 Linear Technology Corporation PoDL system with active dV/dt and dI/dt control
CN104299640B (en) * 2014-09-29 2017-02-22 灿芯半导体(上海)有限公司 Slew rate adaptive adjustment output circuit
US9685940B2 (en) * 2015-02-25 2017-06-20 Qualcomm Incorporated Voltage comparator
US10161568B2 (en) 2015-06-01 2018-12-25 Ilumisys, Inc. LED-based light with canted outer walls
CN105589827B (en) * 2016-03-09 2018-09-04 无锡新硅微电子有限公司 Adaptive slew rate for RS-485 interface circuits adjusts circuit
US10725490B2 (en) * 2016-10-13 2020-07-28 Hewlett-Packard Development Company, L.P. Switches for bypass capacitors
CN110968142B (en) * 2018-09-28 2021-09-21 雅特力科技(重庆)有限公司 Dynamic bias current generator and related electronic device
US10554204B1 (en) * 2018-12-20 2020-02-04 Analog Devices, Inc. Load bypass slew control techniques
US11418121B2 (en) 2019-12-30 2022-08-16 Power Integrations, Inc Auxiliary converter to provide operating power for a controller
US11258369B2 (en) 2020-02-19 2022-02-22 Power Integrations, Inc. Inductive charging circuit to provide operative power for a controller
EP4186733A1 (en) 2021-11-24 2023-05-31 Power Integrations, Inc. Active discharge of an electric drive system

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240423B1 (en) * 1997-02-05 2000-01-15 윤종용 The level detecting circuit of semiconductor device
US5939870A (en) * 1998-09-17 1999-08-17 Intel Corporation Voltage regulator
EP1178585A2 (en) * 2000-08-04 2002-02-06 Matsushita Electric Industrial Co., Ltd. Power source system
WO2002019487A2 (en) * 2000-08-31 2002-03-07 Primarion, Inc. Wideband regulator with fast transient suppression circuitry
US6806729B2 (en) * 2001-01-19 2004-10-19 Dell Products L.P. Ground bounce detection circuit for use in data error reduction
JP4627920B2 (en) * 2001-04-24 2011-02-09 Ｏｋｉセミコンダクタ株式会社 Power supply
JP4742454B2 (en) * 2001-06-25 2011-08-10 日本テキサス・インスツルメンツ株式会社 Regulator circuit
JP2003158782A (en) * 2001-11-21 2003-05-30 Fujitsu Ten Ltd Self-diagnostic method in controller and electronic control system
ITTO20020566A1 (en) * 2002-06-28 2003-12-29 St Microelectronics Srl HIGH SPEED RESPONSE VOLTAGE REGULATOR
TWI234058B (en) * 2003-01-02 2005-06-11 Richtek Techohnology Corp Switching type voltage regulator and its method
US6882238B2 (en) * 2003-03-21 2005-04-19 Intel Corporation Method and apparatus for detecting on-die voltage variations
US7122996B1 (en) * 2004-06-01 2006-10-17 National Semiconductor Corporation Voltage regulator circuit
EP1635239A1 (en) * 2004-09-14 2006-03-15 Dialog Semiconductor GmbH Adaptive biasing concept for current mode voltage regulators
US7564274B2 (en) * 2005-02-24 2009-07-21 Icera, Inc. Detecting excess current leakage of a CMOS device
CN100461625C (en) * 2005-09-02 2009-02-11 中兴通讯股份有限公司 AB kind amplifier
US8036622B2 (en) 2005-09-28 2011-10-11 Qualcomm, Incorporated DC offset cancellation circuit for a receiver
TW200740124A (en) * 2006-04-03 2007-10-16 Realtek Semiconductor Corp Rail-to-rail input voltage-controlled oscillating device
JP4847207B2 (en) * 2006-05-09 2011-12-28 株式会社リコー Constant voltage circuit
JP2008032812A (en) * 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd Output driving device and display device
US7733164B2 (en) * 2006-09-01 2010-06-08 Nec Electronics Corporation Semiconductor device with decoupling capacitance controlled and control method for the same
US7751157B2 (en) * 2006-11-21 2010-07-06 Semiconductor Components Industries, Llc Protection circuit and method therefor
JP2008219486A (en) * 2007-03-05 2008-09-18 Freescale Semiconductor Inc Power-on detecting circuit
JP2008283122A (en) * 2007-05-14 2008-11-20 Nec Electronics Corp Noise-sensing circuit
JP5057902B2 (en) * 2007-09-06 2012-10-24 株式会社リコー Charge control circuit
CN100495281C (en) * 2007-09-07 2009-06-03 北京时代民芯科技有限公司 Low-voltage-difference voltage-stablizer
US7760524B2 (en) 2007-10-17 2010-07-20 Power Integrations, Inc. Method and apparatus to reduce the volume required for bulk capacitance in a power supply
US7710084B1 (en) * 2008-03-19 2010-05-04 Fairchild Semiconductor Corporation Sample and hold technique for generating an average of sensed inductor current in voltage regulators
US7821244B1 (en) * 2008-07-31 2010-10-26 National Semiconductor Corporation Apparatus and method for charge storage and recovery for variable output voltage regulators
KR100974213B1 (en) * 2008-08-12 2010-08-06 주식회사 하이닉스반도체 Power noise detecting apparatus and power noise control apparatus using the same
US8901904B2 (en) * 2009-04-15 2014-12-02 Linear Technology Corporation Voltage and current regulators with switched output capacitors for multiple regulation states
US8063622B2 (en) * 2009-10-02 2011-11-22 Power Integrations, Inc. Method and apparatus for implementing slew rate control using bypass capacitor
US8188755B2 (en) * 2010-01-12 2012-05-29 Maxim Integrated Products, Inc. Electrostatic MEMS driver with on-chip capacitance measurement for autofocus applications
US8222881B2 (en) * 2010-01-22 2012-07-17 Texas Instruments Incorporated Low-power feedback and method for DC-DC converters and voltage regulators for energy harvesters
US8725218B2 (en) * 2011-03-25 2014-05-13 R2 Semiconductor, Inc. Multimode operation DC-DC converter
US9594387B2 (en) * 2011-09-19 2017-03-14 Texas Instruments Incorporated Voltage regulator stabilization for operation with a wide range of output capacitances
US9069365B2 (en) * 2012-02-18 2015-06-30 R2 Semiconductor, Inc. DC-DC converter enabling rapid output voltage changes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108432A (en) * 2014-01-16 2016-09-19 퀄컴 인코포레이티드 Voltage dependent die rc modeling for system level power distribution networks

Also Published As

Publication number Publication date
CN102035371A (en) 2011-04-27
TW201136113A (en) 2011-10-16
US8729882B2 (en) 2014-05-20
CN103795240A (en) 2014-05-14
CN102035371B (en) 2014-01-29
TWI493845B (en) 2015-07-21
US20120068680A1 (en) 2012-03-22
KR101185646B1 (en) 2012-09-24
US8063622B2 (en) 2011-11-22
CN103795240B (en) 2016-09-14
US20110080209A1 (en) 2011-04-07
US8970290B2 (en) 2015-03-03
US8299772B2 (en) 2012-10-30
US20140210446A1 (en) 2014-07-31
US20130021014A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
KR101185646B1 (en) Method and apparatus for implementing slew rate control using bypass capacitor
US7483280B2 (en) Capacitive power supply circuit and method
JP5457117B2 (en) Integrated circuit, power supply control circuit, method, and power supply
US20170049150A1 (en) Power converter, power control circuit and power control method of electronic cigarette
KR100625598B1 (en) Switching power supply apparatus
US8018214B2 (en) Regulator with soft-start using current source
US6815938B2 (en) Power supply unit having a soft start functionality and portable apparatus equipped with such power supply unit
US8531163B2 (en) Switching power supply device, integrated circuit, and switching power supply device operation condition setting method
CN113346742B (en) Device for providing low-power charge pump for integrated circuit
JP2016136839A (en) Method and device that realize input terminal voltage discharge circuit for power converter
US20110075457A1 (en) Capacitor startup apparatus and method with failsafe short circuit protection
US9240735B2 (en) Standby power reduction device
TWI571029B (en) Compensation circuit and energy storage device thereof
KR101084411B1 (en) Capacitively coupled power supply
US9735599B2 (en) Battery charger including correction device to correct control signals for supply switching circuit
US8830706B2 (en) Soft-start circuit
CN113572215A (en) Controlled regulatory transitions
CN108459644B (en) Low-dropout voltage regulator and method of operating the same
JP2007043767A (en) Switching power supply and semiconductor device
US11165337B2 (en) Integrated circuit for power factor correction and power supply circuit containing the same
US20110254515A1 (en) Charge control device
JP4690213B2 (en) DC / DC converter
JP2017046548A (en) Control circuit and switching power supply device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee