KR20110033383A - Class-f and inverse class-f doherty amplifier - Google Patents

Class-f and inverse class-f doherty amplifier Download PDF

Info

Publication number
KR20110033383A
KR20110033383A KR1020090090863A KR20090090863A KR20110033383A KR 20110033383 A KR20110033383 A KR 20110033383A KR 1020090090863 A KR1020090090863 A KR 1020090090863A KR 20090090863 A KR20090090863 A KR 20090090863A KR 20110033383 A KR20110033383 A KR 20110033383A
Authority
KR
South Korea
Prior art keywords
amplifier
transmission line
control circuit
harmonic
harmonic control
Prior art date
Application number
KR1020090090863A
Other languages
Korean (ko)
Other versions
KR101094067B1 (en
Inventor
김동수
유찬세
이우성
한철구
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090090863A priority Critical patent/KR101094067B1/en
Publication of KR20110033383A publication Critical patent/KR20110033383A/en
Application granted granted Critical
Publication of KR101094067B1 publication Critical patent/KR101094067B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2176—Class E amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A class-F and inverse class-F doherty amplifier are provided to combine a doherty amplifier and a class F with a power amplifier, thereby obtaining maximum efficiency at a back-off spot. CONSTITUTION: An asymmetrical power distributer(100) asymmetrically distributes inputted RF signals to a main amplifier and at least one peaking amplifier respectively. An input matching unit(200) matches input impedance of the peaking amplifier and a main amplifier. An output matching unit(600) matches each output impedance of the main amplifier and the peaking amplifier. First and second 1/4 wavelength transmitting lines(700,800) are connected to an output terminal of the output matching unit.

Description

클래스 Ｆ 및 인버스 클래스 Ｆ 도허티 증폭기{Class-F And Inverse Class-F Doherty Amplifier} Class F and Inverse Class F Doherty Amplifiers

본 발명은 도허티 증폭기에 관한 것으로, 특히 3.5GHz WiMAX에 적용되는 고효율을 갖는 클래스 F 및 인버스 클래스 F 도허티 증폭기에 관한 것이다.The present invention relates to Doherty amplifiers and, more particularly, to Class F and Inverse Class F Doherty amplifiers having high efficiency applied to 3.5 GHz WiMAX.

무선 통신 시스템 송신단에서 가장 중요한 부분 중의 하나인 전력 증폭기는 효율 향상 및 선형성 증가를 위한 다양한 방법이 제안되고 있다. 특히 전력 증폭기의 낮은 효율은 열 방출로 인한 방열 시스템 가동, 전력 손실, 기지국 운용 비용 증가, 신뢰성 열화 등의 문제점을 야기하기 때문에 효율 향상은 전력 증폭기에서 무엇보다 중요한 요소 중의 하나이다. As one of the most important parts of a wireless communication system transmitter, various methods for improving efficiency and increasing linearity have been proposed. In particular, the low efficiency of power amplifiers causes problems such as heat dissipation system operation due to heat dissipation, power loss, increased base station operating costs, and deterioration of reliability.

도허티 증폭기에 있어서, 종래의 고효율 기법은 일정 부분의 파워를 백-오프(back-off)시킨 점에서 고효율을 얻는 방식이 대표적이다. 이러한 기법은 최근 무선 통신 신호의 높은 PAPR(Peak-To-Average Power Ratio)로 인해 어느 정도의 백오프시켜야만 하는 상황에서는 적합한 고효율 기법이라 할 수 있다. 하지만 선형성 등 전력 증폭기의 다른 요소들을 고려한다면 도허티 증폭기를 구성하는 메인과 피킹 증폭기의 바이어스 조건을 효율의 최적점에서만 동작시킬 수는 없다. 그로 인해 현실적으로는 만족할 만큼의 높은 효율을 얻기가 어렵다. 따라서 추가적인 고효율 기법을 적용할 필요성이 대두되고 있다. In the Doherty amplifier, the conventional high efficiency technique is typically a method of obtaining high efficiency in terms of back-off a portion of power. This technique is a high efficiency technique that is suitable for a situation in which it is necessary to back off to some extent due to high peak-to-average power ratio (PAPR) of wireless communication signals. However, considering other elements of the power amplifier, such as linearity, the bias conditions of the main and peaking amplifiers of the Doherty amplifier cannot be operated only at the optimum point of efficiency. As a result, it is difficult to obtain a high enough efficiency in reality. Therefore, there is a need to apply additional high efficiency techniques.

3.5 GHz WiMAX 동작에 필요한 효율을 갖는 클래스 Ｆ 및 인버스 클래스 Ｆ 도허티 증폭기를 제공하는 것이다.It provides Class F and Inverse Class F Doherty amplifiers with the efficiency needed for 3.5 GHz WiMAX operation.

상술한 본 발명의 목적을 실현하기 위한, 본 발명에 따른 도허티 증폭기는 메인 증폭기 및 하나 이상의 피킹 증폭기를 포함하는 도허티 증폭기로서, 입력되는 RF 신호를 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 비대칭 분배하기 위한 비대칭 전력 분배기; 메인 증폭기 및 하나 이상의 피킹 증폭기의 입력단들 및 상기 비대칭 전력 분배기의 출력단 사이에 연결되어 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기의 입력 임피던스를 메칭시키기 위한 입력 정합부; 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 의해 증폭된 RF 신호의 2차 및 3차 하모닉을 쇼트 및/또는 오픈시키기 위한 하모닉 제어 회로부; 상기 하모닉 제어 회로부의 출력단에 연결되어, 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 출력 임피던스를 매칭시키기 위한 출력 정합부; 및 상기 출력 매칭부의 출력단에 연결되어 도허티 동작을 위한 제 1 및 제 2 1/4 파장 전송 라인들을 포함한다.In order to realize the above object of the present invention, the Doherty amplifier according to the present invention is a Doherty amplifier including a main amplifier and at least one peaking amplifier, and asymmetric distribution of the input RF signal to each of the main amplifier and the at least one peaking amplifier. An asymmetric power divider for the purpose; An input matcher coupled between inputs of a main amplifier and one or more peaking amplifiers and an output of the asymmetrical power divider to match input impedances of the main amplifier and the one or more peaking amplifiers; Harmonic control circuitry for shorting and / or opening secondary and tertiary harmonics of the RF signal amplified by each of the main amplifier and the at least one peaking amplifier; An output matching section connected to an output end of the harmonic control circuit section for matching output impedance of each of the main amplifier and the one or more peaking amplifiers; And first and second quarter wavelength transmission lines connected to an output terminal of the output matching unit for a Doherty operation.

바람직하게는, 상기 하모닉 제어 회로부는 클래스 F 구조이며, 상기 하모닉 제어 회로부는 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 하모닉을 제어하기 위한 둘 이상의 하모니 제어 회로들을 포함한다. 보다 바람직하게는, 상기 둘 이상의 하모니 제어 회로들 각각은 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로 및 제 3 하모닉 제어 회로를 포함한다. 또한, 상기 제 3 하모닉 제어 회로는 그 일단이 상기 메인 증폭기의 출력단과 연결되는 제 1 λ/12 전송 라인; 및 그 일단이 상기 제 1 λ/12 전송 라인의 타단과 연결되는 제 2 및 제 3 λ/12 전송 라인을 포함하며, 상기 제 2 하모닉 제어 회로는 그 일단이 상기 제 1 λ/12 전송 라인의 타단에 연결되고, 그 타단이 상기 출력 정합부에 연결되는 λ/6+α 전송 라인, 여기서 α는 -λ/12≤α≤λ/12이며; 및 그 일단이 상기 λ/6+α 전송 라인의 타단과 연결되는 λ/4 전송 라인 및 λ/8 전송 라인을 포함한다.Advantageously, said harmonic control circuitry is of class F structure and said harmonic control circuitry comprises two or more harmony control circuits for controlling the harmonics of each of said main amplifier and said at least one peaking amplifier. More preferably, each of the two or more harmony control circuits includes a second harmonic control circuit and a third harmonic control circuit for controlling the second harmonic and the third harmonic. The third harmonic control circuit may further include a first λ / 12 transmission line whose one end is connected to an output terminal of the main amplifier; And second and third λ / 12 transmission lines, one end of which is connected to the other end of the first λ / 12 transmission line, wherein the second harmonic control circuit includes one end of the first λ / 12 transmission line. A λ / 6 + α transmission line connected to the other end, the other end of which is connected to the output matching portion, wherein α is −λ / 12 ≦ α ≦ λ / 12; And a λ / 4 transmission line and a λ / 8 transmission line, one end of which is connected to the other end of the λ / 6 + α transmission line.

한편, 실시 예에 따라서는, 상기 하모닉 제어 회로부는 인버스 클래스 F 구조이며, 상기 하모닉 제어 회로부는 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 하모닉을 제어하기 위한 둘 이상의 하모닉 제어 회로들을 포함한다. 또한, 바람직하게는, 상기 둘 이상의 하모니 제어 회로들 각각은 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로 및 제 3 하모닉 제어 회로를 포함한다. 상기 제 2 하모닉 제어 회로는 그 일단이 상기 메인 증폭기의 출력단과 연결되는 제 1 λ/8 전송 라인; 및 그 일단이 상기 1/8λ 전송 라인의 타단과 연결되는 제 2 λ/8 전송 라인을 포함하며, 상기 제 3 하모닉 제어 회로는 그 일단이 상기 제 1 λ/8 전송 라인의 타단과 연결되고, 그 타단이 상기 출력 정합부에 연결되는 는 λ/12 전송 라인; 및 그 일단이 상기 λ/12 전송 라인의 타단과 연결되는 λ/6 전송 라인을 포함한다. According to an embodiment, the harmonic control circuit part has an inverse class F structure, and the harmonic control circuit part includes two or more harmonic control circuits for controlling the harmonics of each of the main amplifier and the one or more peaking amplifiers. Further, preferably, each of the two or more harmony control circuits includes a second harmonic control circuit and a third harmonic control circuit for controlling the second harmonic and the third harmonic. The second harmonic control circuit includes: a first λ / 8 transmission line, one end of which is connected to an output terminal of the main amplifier; And a second λ / 8 transmission line, one end of which is connected to the other end of the 1 / 8λ transmission line, the third harmonic control circuit having one end connected to the other end of the first λ / 8 transmission line, A λ / 12 transmission line whose other end is connected to the output matcher; And a λ / 6 transmission line, one end of which is connected to the other end of the λ / 12 transmission line.

본 발명에 의하면, 도허티 증폭기의 메인 및 피킹 증폭기들을 클래스 F 또는 인버스 클래스 F 구조로 대치하여, 기존 구조에 비해 좀 더 높은 효율을 얻을 수 있다. 또한, 전력 증폭기에 도허티 증폭기와 클래스 F를 접목시켜 원하는 백-오프 지점에서 최대 효율을 갖도록 한다. 또한, 본 발명에서는 하모닉 제어 회로를 이용한 클래스 F를 통해 전체적인 효율을 향상시켰다. 또한, 본 발명에서는 인버스 클래스 F 구조를 적용하여 클래스 F 구조와 유사하지만 이론적으로 좀 더 높은 효율을 얻을 수 있었다. According to the present invention, the main and peaking amplifiers of the Doherty amplifier can be replaced with a class F or inverse class F structure, thereby obtaining a higher efficiency than the existing structure. In addition, the Doherty amplifier and class F are combined with the power amplifier to achieve maximum efficiency at the desired back-off point. In addition, in the present invention, overall efficiency is improved through Class F using a harmonic control circuit. In addition, in the present invention, the inverse class F structure is similar to the class F structure, but theoretically higher efficiency can be obtained.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 도허티 증폭기를 도시한 블록 구성도이다. 1 is a block diagram illustrating a Doherty amplifier according to an embodiment of the present invention.

도 1을 참조하며, 본 발명의 실시 예에 따른 도허티 증폭기는 비대칭 전력 분배기(100), 입력 정합부(200), 메인 증폭기(300), 하나 이상의 피킹 증폭기(400), 하모닉 제어 회로부(500), 출력 정합부(600), 및 제 1 및 제 2 1/4 파장 전송 라인들(700 및 800)을 포함한다.Referring to FIG. 1, a Doherty amplifier according to an embodiment of the present invention includes an asymmetric power divider 100, an input matcher 200, a main amplifier 300, one or more peaking amplifiers 400, and a harmonic control circuit 500. , An output matcher 600, and first and second quarter wave transmission lines 700 and 800.

상기 비대칭 전력 분배기(100)는 입력되는 RF 신호를 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 비대칭 분배하여, 상기 메인 증폭기(300) 및 하나 이상의 피킹 증폭기(400)에 각각 제공한다. 실시 예에 따라서는, 상기 비대칭 전력 분배기(100)는 도 1에 도시된 바와 같이, 하나 이상의 90°하이브리드 커플러 들(110, 130, 및 150)로 구현할 수 있다.The asymmetrical power divider 100 asymmetrically distributes the input RF signal to each of the main amplifier and the one or more peaking amplifiers, and provides them to the main amplifier 300 and the one or more peaking amplifiers 400, respectively. According to an embodiment, the asymmetric power splitter 100 may be implemented with one or more 90 ° hybrid couplers 110, 130, and 150, as shown in FIG. 1.

상기 입력 정합부(200)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400)의 입력단들 및 상기 비대칭 전력 분배기(100)의 출력단 사이에 연결되어, 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400)의 입력 임피던스를 메칭시킨다. 상기 입력 정합부(200)는 예컨대, 도 1에 도시된 바와 같이, 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각의 임피던스 메칭을 위해 둘 이상의 입력 매칭 회로들(210, 230, 및 250)로 구성된다.The input matching unit 200 is connected between the input terminals of the main amplifier 300 and the one or more peaking amplifiers 400 and the output terminals of the asymmetric power divider 100, so that the main amplifier 300 and the one The input impedance of the above peaking amplifier 400 is matched. The input matcher 200 may include, for example, two or more input matching circuits 210, 230, for impedance matching of each of the main amplifier 300 and the one or more peaking amplifiers 400, as shown in FIG. 1. And 250).

상기 하모닉 제어 회로부(500)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각에 의해 증폭된 RF 신호의 2차 및 3차 하모닉을 쇼트 및/또는 오픈시킨다. The harmonic control circuit 500 short and / or open secondary and tertiary harmonics of the RF signal amplified by each of the main amplifier 300 and the one or more peaking amplifiers 400.

실시 예에 따라서는, 상기 하모닉 제어 회로부(500)는 증폭기들과 함께 클래스 F 구조를 형성한다. 상기 하모닉 제어 회로부(500)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각의 하모닉을 제어하기 위한 둘 이상의 하모니 제어 회로들(510, 530, 및 550)을 포함한다. 상기 둘 이상의 하모니 제어 회로들(510, 530, 및 550) 각각은 도 2에 도시된 바와 같이, 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로(930) 및 제 3 하모닉 제어 회로(910)를 포함한다. 또한, 상기 제 3 하모닉 제어 회로(910)는 그 일단이 상기 메인 증폭기의 출력단과 연결되는 50Ω의 제 1 λ/12 전송 라인(911), 및 그 일단이 상기 제 1 λ/12 전송 라인(911)의 타단과 연결되는 50Ω의 제 2 및 제 3 λ/12 전송 라인(913 및 915)을 포함한다. 한편, 상기 제 2 하모닉 제어 회로(930)는 그 일단이 상기 제 1 λ/12 전송 라인(911)의 타단에 연결되고, 그 타단이 상기 출력 정합부(600)의 제 1 출력 정합 회로(610, 630, 또는 650)에 연결되는 50Ω의 (λ/6+α) 전송 라인(933), 및 그 일단이 상기 (λ/6+α) 전송 라인(933)의 타단과 연결되는 50Ω의 λ/4(931) 및 50Ω의 λ/8 전송 라인(935)을 포함한다. 여기서, 상기 α는 -λ/12≤α≤λ/12이다.According to an embodiment, the harmonic control circuit 500 forms a class F structure with amplifiers. The harmonic control circuit 500 includes two or more harmony control circuits 510, 530, and 550 for controlling the harmonics of each of the main amplifier 300 and the one or more peaking amplifiers 400. Each of the two or more harmony control circuits 510, 530, and 550 is a second harmonic control circuit 930 and a third harmonic control circuit for controlling the second harmonic and the third harmonic, as shown in FIG. 2. 910. In addition, the third harmonic control circuit 910 may include a first λ / 12 transmission line 911 of 50 Ω, one end of which is connected to an output terminal of the main amplifier, and one end of the first λ / 12 transmission line 911. Second and third λ / 12 transmission lines 913 and 915 of 50 Ω connected to the other end of Meanwhile, one end of the second harmonic control circuit 930 is connected to the other end of the first λ / 12 transmission line 911, and the other end thereof is the first output matching circuit 610 of the output matching unit 600. (Λ / 6 + α) transmission line 933 connected to, 630, or 650, and 50Ω λ / connected at one end thereof to the other end of the (λ / 6 + α) transmission line 933 Λ / 8 transmission line 935 of 4 931 and 50 ohms. Wherein α is −λ / 12 ≦ α ≦ λ / 12.

실시 예에 따라서는, 상기 하모닉 제어 회로부(500)는 도 3에 도시된 바와 같이, 증폭기들과 함께 인버스 클래스 F 구조를 형성한다. 상기 인버스 클래스 F 구조에서, 상기 하모닉 제어 회로부(500)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(410, 430) 각각의 2차 및 3차 하모닉을 제어하기 위한 둘 이상의 하모닉 제어 회로들(510, 530, 550)을 포함한다. 상기 둘 이상의 하모니 제어 회로들(510, 530, 550) 각각은 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로(950) 및 제 3 하모닉 제어 회로(970)를 포함한다. 상기 제 2 하모닉 제어 회로(550)는 그 일단이 상기 메인 증폭기(300) 또는 피킹 증폭기들(400) 중 하나의 출력단과 연결되는 50Ω의 제 1 λ/8 전송 라인(951), 및 그 일단이 상기 1/8λ 전송 라인(951)의 타단과 연결되는 50Ω의 제 2 λ/8 전송 라인(953)을 포함한다. 그리고, 상기 제 3 하모닉 제어 회로(970)는 그 일단이 상기 제 1 λ/8 전송 라인(951)의 타단과 연결되고, 그 타단이 상기 출력 정합부(600)에 연결되는 는 50Ω의 λ/12 전송 라인(971), 및 그 일단이 상기 λ/12 전송 라인(971)의 타단과 연결되는 λ/6 전송 라인(973)을 포함한다. According to an embodiment, the harmonic control circuit 500 forms an inverse class F structure with amplifiers, as shown in FIG. 3. In the inverse class F structure, the harmonic control circuit 500 includes two or more harmonic control circuits for controlling secondary and tertiary harmonics of the main amplifier 300 and the one or more peaking amplifiers 410 and 430, respectively. 510, 530, and 550. Each of the two or more harmony control circuits 510, 530, 550 includes a second harmonic control circuit 950 and a third harmonic control circuit 970 for controlling the second harmonic and the third harmonic. The second harmonic control circuit 550 has a 50 Ω first λ / 8 transmission line 951, one end of which is connected to an output terminal of one of the main amplifier 300 or the peaking amplifiers 400, and one end thereof. And a second λ / 8 transmission line 953 of 50Ω connected to the other end of the 1 / 8λ transmission line 951. The third harmonic control circuit 970 has one end connected to the other end of the first λ / 8 transmission line 951 and the other end connected to the output matching unit 600. 12 transmission lines 971, and one end of which is connected to the other end of the λ / 12 transmission line 971.

상기 출력 정합부(600)는 상기 하모닉 제어 회로부(500)의 출력단에 연결되 어, 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각의 출력 임피던스를 매칭시킨다. 또한 상기 출력 정합부(600)는 상기 메인 증폭기(300) 및 상기 하나 이상의 피킹 증폭기(400) 각각의 출력 임피던스를 매칭시키기 위해 제 1 내지 제 3 출력 정합 회로(610 내지 630)로 구성될 수 있다.The output matching unit 600 is connected to the output terminal of the harmonic control circuit 500 to match the output impedance of each of the main amplifier 300 and the at least one peaking amplifier 400. In addition, the output matching unit 600 may include first to third output matching circuits 610 to 630 to match output impedances of the main amplifier 300 and the one or more peaking amplifiers 400. .

그리고, 제 1 및 제 2 1/4 파장 전송 라인들(700 및 800)은 상기 출력 매칭부(600)의 출력단에 연결되어 도허티 동작 회로를 구성한다.The first and second quarter wavelength transmission lines 700 and 800 are connected to an output terminal of the output matching unit 600 to form a Doherty operation circuit.

도 1에 도시된 상기 도허티 증폭기 3-웨이 방식을 예를 들었으나, 상기 전력 분배기(100)의 입력 신호의 분배 및 상기 피킹 증폭기(400)의 수를 감소 또는 증가시켜 2-웨이 또는 n-웨이의 도허티 증폭기를 구성할 수 있다. 이론적으로 2-웨이 도허티 증폭기의 경우 6-dB 백-오프 지점에서 최대 효율을 갖도록 하는 구조이며, 3-웨이의 경우 9-dB 백-오프 지점에서, 그리고 4-웨이의 경우 12-dB 백-오프 지점에서 최대 효율을 갖는다. 최근 주목받고 있는 무선 통신시스템인 WiMAX 신호의 경우에는, 높은 PAPR로 인해 약 10dB 정도의 백-오프가 요구되고 있어 3-웨이 도허티 증폭기의 적용이 필요하다.Although the Doherty amplifier 3-way scheme illustrated in FIG. 1 has been exemplified, the 2-way or n-way is reduced by increasing or distributing the input signal of the power divider 100 and the number of the peaking amplifiers 400. The Doherty amplifier can be configured. Theoretically, the maximum efficiency is achieved at the 6-dB back-off point for 2-way Doherty amplifiers, at the 9-dB back-off point for 3-way and 12-dB back- for 4-way. Maximum efficiency at the off point. In the case of WiMAX signal, which is a wireless communication system that is recently attracting attention, about 10dB of back-off is required due to high PAPR, and thus, a 3-way Doherty amplifier needs to be applied.

한편, 본 실시 예에서는, 2차 및 3차의 하모닉을 제어하여 높은 효율을 얻었다. 도 4는 본 발명에 따라 제작된 클래스 F 도허티 증폭기의 3.5 GHz용 HCC의 주파수에 따른 임피던스 특성을 나타낸 도면이며, 도 5는 본 발명에 따른 인버스 클래스 F 도허티 증폭기의 임피던스 특성을 나타낸 도면이다. 도 5에 나타낸 바와 같이, 2차 및 3차 하모닉이 오픈 및 쇼트 점 가까이에 위치함을 알 수 있다.On the other hand, in this embodiment, the second and third harmonics are controlled to obtain high efficiency. 4 is a diagram showing the impedance characteristics according to the frequency of the HCC for 3.5 GHz of the class F Doherty amplifier manufactured according to the present invention, Figure 5 is a diagram showing the impedance characteristics of the inverse Class F Doherty amplifier according to the present invention. As shown in Figure 5, it can be seen that the secondary and tertiary harmonics are located near the open and short points.

도 6은 본 발명에 따라 제작된 3.5 GHz WiMAX용 클래스 F 도허티 증폭기를 나타낸 도면이고, 도 7에는 다른 클래스의 증폭기와의 특성 비교를 나타내었다. 도 6 및 7에 도시된 바와 같이, 클래스 F 도허티 증폭기가 기본적인 단일(Single) 클래스 AB 구조에 비해 6-dB 백오프 지점에서 약 14% 정도의 효율 향상을 얻었다. 여기에 클래스 F 구조를 적용한 경우 추가적으로 약 6% 가까이 효율 향상을 얻었다. 도 8에는 n-웨이 도허티 증폭기의 효율과 백 오프 관계를 나타내었다. 도 8에 도시된 바와 같이, 이론적으로 3-웨이 도허티 증폭기는 9-dB 백-오프 지점에서 최대 효율을 갖지만, 본 발명에 따른 Class F 도허티 증폭기는 도 7에 나타낸 바와 같이, 6-dB 백-오프 지점이 아니라 9-dB 백-오프 지점에서의 효율 향상을 기대할 수 있다. 또한, 본 발명의 인버스 클래스 F의 경우, 클래스 F에 비해 약 10% 정도의 효율 향상이 있으며, 그에 따라 본 발명의 3-웨이 인버스 클래스 도허티 증폭기는 WiMAX 신호 PAPR에 적합한 고효율 특성을 얻을 수 있다.FIG. 6 is a diagram illustrating a Class F Doherty amplifier for 3.5 GHz WiMAX manufactured according to the present invention, and FIG. 7 is a comparison of characteristics with amplifiers of other classes. As shown in Figures 6 and 7, the Class F Doherty amplifier has achieved an efficiency improvement of about 14% at the 6-dB backoff point compared to the basic Single Class AB structure. When the class F structure is applied, the efficiency improvement is about 6%. Figure 8 shows the efficiency and back off relationship of the n-way Doherty amplifier. As shown in FIG. 8, theoretically a three-way Doherty amplifier has a maximum efficiency at the 9-dB back-off point, while a Class F Doherty amplifier according to the present invention has a 6-dB back- as shown in FIG. 7. An efficiency improvement can be expected at the 9-dB back-off point rather than at the off point. In addition, in the case of the inverse class F of the present invention, there is an efficiency improvement of about 10% compared to the class F, whereby the three-way inverse class Doherty amplifier of the present invention can obtain a high efficiency characteristic suitable for WiMAX signal PAPR.

본 발명은 클래스 F 또은 인버스 클래스 F 구조를 3-웨이 도허티 증폭기에 적용한 경우 9-dB 백오프되는 지점에서 최대 효율을 갖게 하는 것으로 두 가지의 고효율 기법을 동시에 적용하고 WiMAX 신호의 높은 PAPR에 적합한 도허티 증폭기를 제시하고 있다. The present invention provides a maximum efficiency at the point of 9-dB backoff when a Class F or Inverse Class F structure is applied to a 3-way Doherty amplifier, and simultaneously applies two high efficiency techniques and is suitable for high PAPR of WiMAX signals. The amplifier is presented.

이상에서는 본 발명을 실시 예로써 설명하였으나, 본 발명은 상기한 실시 예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.The present invention has been described above by way of example, but the present invention is not limited to the above-described embodiment, and those skilled in the art to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Anyone can make a variety of variations.

도 1은 본 발명의 실시 예에 따른 도허티 증폭기를 도시한 블록 구성도이다.1 is a block diagram illustrating a Doherty amplifier according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 하모닉 제어 회로의 일 예로서 클래스 F의 하모닉 제어 회로를 도시한 도면이다.FIG. 2 is a diagram illustrating a harmonic control circuit of class F as an example of the harmonic control circuit shown in FIG.

도 3은 도 1에 도시된 하모닉 제어 회로의 일 예로서 인버스 클래스 F의 하모닉 제어 회로를 도시한 도면이다.FIG. 3 is a diagram illustrating a harmonic control circuit of inverse class F as an example of the harmonic control circuit shown in FIG. 1.

도 4는 본 발명의 실시 예에 따라 제작된 클래스 F 도허티 증폭기의 3.5 GHz용 HCC의 주파수에 따른 임피던스 특성을 나타낸 도면이다.4 is a diagram showing the impedance characteristics according to the frequency of the HCC for 3.5 GHz of the Class F Doherty amplifier manufactured according to an embodiment of the present invention.

도 5는 본 발명에 따른 인버스 클래스 F 도허티 증폭기의 임피던스 특성을 나타낸 도면이다. 5 is a view showing the impedance characteristics of the inverse class F Doherty amplifier according to the present invention.

도 6은 본 발명에 따라 제작된 3.5 GHz WiMAX용 클래스 F 도허티 증폭기를 나타낸 도면이다.6 illustrates a Class F Doherty amplifier for 3.5 GHz WiMAX fabricated in accordance with the present invention.

도 7은 본 발명에 따른 도허티 증폭기와 다른 클래스의 증폭기와의 특성 비교를 나타낸 도면이다.7 is a diagram illustrating a characteristic comparison between a Doherty amplifier and another class of amplifier according to the present invention.

도 8은 본 발명에 따른 N-웨이 도허티 증폭기의 효율과 백 오프 관계를 나타낸 도면이다.8 is a diagram illustrating an efficiency and a back off relationship of an N-way Doherty amplifier according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 비대칭 전력 분배기 200: 입력 정합부100: asymmetric power divider 200: input match

300: 메인 증폭기 410, 430: 피킹 증폭기300: main amplifier 410, 430: peaking amplifier

500: 하모닉 제어 회로부 600: 출력 정합부500: harmonic control circuit 600: output matching

700, 800: 1/4 파장 전송 라인700, 800: 1/4 wavelength transmission line

Claims (10)

메인 증폭기 및 하나 이상의 피킹 증폭기를 포함하는 도허티 증폭기로서,A Doherty amplifier comprising a main amplifier and one or more peaking amplifiers, 입력되는 RF 신호를 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 비대칭 분배하기 위한 비대칭 전력 분배기;An asymmetrical power divider for asymmetrically distributing the input RF signal to each of the main amplifier and the one or more peaking amplifiers; 메인 증폭기 및 하나 이상의 피킹 증폭기의 입력단들 및 상기 비대칭 전력 분배기의 출력단 사이에 연결되어 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기의 입력 임피던스를 메칭시키기 위한 입력 정합부;An input matcher coupled between inputs of a main amplifier and one or more peaking amplifiers and an output of the asymmetrical power divider to match input impedances of the main amplifier and the one or more peaking amplifiers; 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각에 의해 증폭된 RF 신호의 2차 및 3차 하모닉을 쇼트 및/또는 오픈시키기 위한 하모닉 제어 회로부;Harmonic control circuitry for shorting and / or opening secondary and tertiary harmonics of the RF signal amplified by each of the main amplifier and the at least one peaking amplifier; 상기 하모닉 제어 회로부의 출력단에 연결되어, 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 출력 임피던스를 매칭시키기 위한 출력 정합부; 및An output matching section connected to an output end of the harmonic control circuit section for matching output impedance of each of the main amplifier and the one or more peaking amplifiers; And 상기 출력 매칭부의 출력단에 연결되어 도허티 동작을 위한 제 1 및 제 2 1/4 파장 전송 라인들을 포함하는 것을 특징으로 하는 도허티 증폭기.A Doherty amplifier connected to an output of the output matching unit and including first and second quarter-wave transmission lines for Doherty operation. 제 1 항에 있어서, 상기 하모닉 제어 회로부는 클래스 F 구조인 것을 특징으로 하는 도허티 증폭기.The Doherty amplifier of claim 1, wherein the harmonic control circuit is a class F structure. 제 2 항에 있어서, 상기 하모닉 제어 회로부는 상기 메인 증폭기 및 상기 하 나 이상의 피킹 증폭기 각각의 하모닉을 제어하기 위한 둘 이상의 하모니 제어 회로들을 포함하는 것을 특징으로 하는 도허티 증폭기.3. The Doherty amplifier of claim 2, wherein the harmonic control circuitry comprises two or more harmony control circuits for controlling the harmonics of each of the main amplifier and the one or more peaking amplifiers. 제 3 항에 있어서, 상기 둘 이상의 하모니 제어 회로들 각각은 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로 및 제 3 하모닉 제어 회로를 포함하는 것을 특징으로 하는 도허티 증폭기.4. The Doherty amplifier of claim 3, wherein each of the two or more harmony control circuits includes a second harmonic control circuit and a third harmonic control circuit for controlling the second harmonic and the third harmonic. 제 4 항에 있어서, 상기 제 3 하모닉 제어 회로는The method of claim 4, wherein the third harmonic control circuit is 그 일단이 상기 메인 증폭기의 출력단과 연결되는 제 1 λ/12 전송 라인; 및A first λ / 12 transmission line, one end of which is connected to an output terminal of the main amplifier; And 그 일단이 상기 제 1 λ/12 전송 라인의 타단과 연결되는 제 2 및 제 3 λ/12 전송 라인을 포함하며,One end thereof comprises second and third λ / 12 transmission lines connected to the other end of the first λ / 12 transmission line, 상기 제 2 하모닉 제어 회로는 The second harmonic control circuit 그 일단이 상기 제 1 λ/12 전송 라인의 타단에 연결되고, 그 타단이 상기 출력 정합부에 연결되는 λ/6+α 전송 라인, 여기서 α는 -λ/12≤α≤λ/12이며; 및A λ / 6 + α transmission line, one end of which is connected to the other end of the first λ / 12 transmission line, the other end of which is connected to the output matching portion, wherein α is −λ / 12 ≦ α ≦ λ / 12; And 그 일단이 상기 λ/6+α 전송 라인의 타단과 연결되는 λ/4 및 λ/8 전송 라인을 포함하는 것을 특징으로 하는 도허티 증폭기.A Doherty amplifier, one end of which comprises λ / 4 and λ / 8 transmission lines connected to the other end of the λ / 6 + α transmission line. 제 1 항에 있어서, 상기 하모닉 제어 회로부는 인버스 클래스 F 구조인 것을 특징으로 하는 도허티 증폭기.2. The Doherty amplifier of claim 1, wherein the harmonic control circuitry is an inverse class F structure. 제 6 항에 있어서, 상기 하모닉 제어 회로부는 상기 메인 증폭기 및 상기 하나 이상의 피킹 증폭기 각각의 하모닉을 제어하기 위한 둘 이상의 하모닉 제어 회로들을 포함하는 것을 특징으로 하는 도허티 증폭기.7. The Doherty amplifier of claim 6, wherein the harmonic control circuitry includes two or more harmonic control circuits for controlling the harmonics of each of the main amplifier and the one or more peaking amplifiers. 제 7 항에 있어서, 상기 둘 이상의 하모니 제어 회로들 각각은 2차 하모닉 및 3차 하모닉을 제어하기 위한 제 2 하모닉 제어 회로 및 제 3 하모닉 제어 회로를 포함하는 것을 특징으로 하는 도허티 증폭기.8. The Doherty amplifier of claim 7, wherein each of the two or more harmony control circuits includes a second harmonic control circuit and a third harmonic control circuit for controlling the second harmonic and the third harmonic. 제 8 항에 있어서, 상기 제 2 하모닉 제어 회로는 The method of claim 8, wherein the second harmonic control circuit is 그 일단이 상기 메인 증폭기의 출력단과 연결되는 제 1 λ/8 전송 라인; 및A first λ / 8 transmission line, one end of which is connected to an output terminal of the main amplifier; And 그 일단이 상기 1/8λ 전송 라인의 타단과 연결되는 제 2 λ/8 전송 라인을 포함하며,One end thereof comprises a second λ / 8 transmission line connected to the other end of the 1 / 8λ transmission line, 상기 제 3 하모닉 제어 회로는 The third harmonic control circuit 그 일단이 상기 제 1 λ/8 전송 라인의 타단과 연결되고, 그 타단이 상기 출력 정합부에 연결되는 λ/12 전송 라인; 및A λ / 12 transmission line, one end of which is connected to the other end of the first λ / 8 transmission line and the other end of which is connected to the output matching unit; And 그 일단이 상기 λ/12 전송 라인의 타단과 연결되는 λ/6 전송 라인을 포함하는 것을 특징으로 하는 도허티 증폭기.A Doherty amplifier, one end of which comprises a λ / 6 transmission line connected to the other end of the λ / 12 transmission line. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 RF 신호는 3.5GHz 기 본(Fundamental) 주파수 WiMAX 신호를 포함하는 것을 특징으로 하는 도허티 증폭기.10. The Doherty amplifier of any of claims 1-9, wherein the RF signal comprises a 3.5 GHz Fundamental Frequency WiMAX signal.
KR1020090090863A 2009-09-25 2009-09-25 Class-F And Inverse Class-F Doherty Amplifier KR101094067B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090863A KR101094067B1 (en) 2009-09-25 2009-09-25 Class-F And Inverse Class-F Doherty Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090863A KR101094067B1 (en) 2009-09-25 2009-09-25 Class-F And Inverse Class-F Doherty Amplifier

Publications (2)

Publication Number Publication Date
KR20110033383A true KR20110033383A (en) 2011-03-31
KR101094067B1 KR101094067B1 (en) 2011-12-15

Family

ID=43937789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090863A KR101094067B1 (en) 2009-09-25 2009-09-25 Class-F And Inverse Class-F Doherty Amplifier

Country Status (1)

Country Link
KR (1) KR101094067B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160082625A (en) * 2014-12-26 2016-07-08 가천대학교 산학협력단 Asymmetric doherty amplifier using class f
WO2017179000A1 (en) * 2016-04-15 2017-10-19 Cape Peninsula University Of Technology Inverse class-f power amplifier
WO2019119436A1 (en) * 2017-12-22 2019-06-27 华为技术有限公司 Signal processing circuit, radio frequency signal transmitter, and communication device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411275B (en) * 2016-10-12 2018-11-16 杭州电子科技大学 Improve the three tunnel Doherty power amplifiers and implementation method of bandwidth

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237658A (en) 2000-02-25 2001-08-31 Fujitsu Ltd High frequency amplifier
KR100814415B1 (en) * 2007-02-14 2008-03-18 포항공과대학교 산학협력단 Highly efficient doherty amplifier using a harmonic control circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160082625A (en) * 2014-12-26 2016-07-08 가천대학교 산학협력단 Asymmetric doherty amplifier using class f
WO2017179000A1 (en) * 2016-04-15 2017-10-19 Cape Peninsula University Of Technology Inverse class-f power amplifier
US10720894B2 (en) 2016-04-15 2020-07-21 Cape Peninsula University Of Technology Inverse Class-F power amplifier
WO2019119436A1 (en) * 2017-12-22 2019-06-27 华为技术有限公司 Signal processing circuit, radio frequency signal transmitter, and communication device
US11444362B2 (en) 2017-12-22 2022-09-13 Huawei Technologies Co., Ltd. Signal processing circuit, radio frequency signal transmitter, and communications device

Also Published As

Publication number Publication date
KR101094067B1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
US9252722B2 (en) Enhanced and versatile N-way doherty power amplifier
US7262656B2 (en) Circuit for parallel operation of Doherty amplifiers
CN107112953B (en) Power amplifier for amplifying radio frequency signals
Cao et al. Continuous-mode hybrid asymmetrical load-modulated balanced amplifier with three-way modulation and multi-band reconfigurability
EP2145385B1 (en) N-way doherty distributed power amplifier
US8988147B2 (en) Multi-way Doherty amplifier
US10749478B2 (en) Amplifier arrangement
JP6184614B2 (en) 3-way sequential power amplifier
EP2806557A1 (en) Doherty amplifier
JP5905459B2 (en) High frequency power amplifier with Doherty extension
JP2008005321A (en) Multiband doherty amplifier
US10804856B2 (en) Power amplifier
US20150070094A1 (en) Doherty power amplifier with coupling mechanism independent of device ratios
Cao et al. Hybrid asymmetrical load modulated balanced amplifier with wide bandwidth and three-way-Doherty efficiency enhancement
Piacibello et al. Comparison of S-band analog and dual-input digital Doherty power amplifiers
Chaudhry et al. A load modulated balanced amplifier with linear gain response and wide high-efficiency output power back-off region
KR101094067B1 (en) Class-F And Inverse Class-F Doherty Amplifier
Zhang et al. A broadband Doherty-like power amplifier with large power back-off range
Piazzon et al. A method for designing broadband Doherty power amplifiers
US20230370034A1 (en) Amplifier circuit arrangement and electronic device
JP5390495B2 (en) High frequency amplifier
US10601375B2 (en) Modified three-stage doherty amplifier
Zheng et al. Design of a dual-band Doherty power amplifier utilizing simplified phase offset-lines
Abdulkhaleq et al. A compact load-modulation amplifier for improved efficiency next generation mobile
Zhou et al. Design of an S-band two-way inverted asymmetrical Doherty power amplifier for long term evolution applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee