KR20110025247A - Method of fabricating a fine pitch metal bump for flip chip package - Google Patents

Method of fabricating a fine pitch metal bump for flip chip package Download PDF

Info

Publication number
KR20110025247A
KR20110025247A KR1020090083226A KR20090083226A KR20110025247A KR 20110025247 A KR20110025247 A KR 20110025247A KR 1020090083226 A KR1020090083226 A KR 1020090083226A KR 20090083226 A KR20090083226 A KR 20090083226A KR 20110025247 A KR20110025247 A KR 20110025247A
Authority
KR
South Korea
Prior art keywords
copper
resist
solder
plating
bump
Prior art date
Application number
KR1020090083226A
Other languages
Korean (ko)
Other versions
KR101258869B1 (en
Inventor
이형도
오화동
Original Assignee
아페리오(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아페리오(주) filed Critical 아페리오(주)
Priority to KR1020090083226A priority Critical patent/KR101258869B1/en
Publication of KR20110025247A publication Critical patent/KR20110025247A/en
Application granted granted Critical
Publication of KR101258869B1 publication Critical patent/KR101258869B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE: A method for manufacturing a metal bump of a fine pitch for mounting a flip chip is provided to set the length of a pitch between metal bumps independent of an optical system by not using an optical pattern transfer method. CONSTITUTION: A solder resist(200) is formed on a substrate(100). The substrate includes a copper circuit on the surface of an outer layer. A plating resist is formed on the solder resist. The plating resist and the solder resist are removed by a UV laser irradiation. An opening is formed. A copper bump(130) is formed on a copper surface. A copper bump is formed by an electric copper plating. The plating resist is removed.

Description

플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법{METHOD OF FABRICATING A FINE PITCH METAL BUMP FOR FLIP CHIP PACKAGE} METHOD OF FABRICATING A FINE PITCH METAL BUMP FOR FLIP CHIP PACKAGE

본 발명은 플립칩(flip chip)에 적용되는 구리 범프(bump) 제조 방법에 관한 것으로, 특히 기판에 제작하는 구리 범프의 피치(pitch)를 미세화할 수 있는 인쇄회로기판 또는 패키지 기판 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing copper bumps applied to flip chips, and more particularly to a printed circuit board or package substrate manufacturing technology capable of miniaturizing the pitch of copper bumps fabricated on a substrate. will be.

전자 제품을 소형화하고 경박단소화하기 위하여, 반도체 칩을 기판에 직접 실장하는 플립칩 기술이 적용되고 있다. 반도체 칩을 기판에 플립칩 실장하기 위해서는 전기적 접속을 위해 솔더 볼(solder ball) 또는 솔더 범프가 필요하게 된다. 본 명세서에서는 솔더 범프의 양호한 실시예로서 구리 범프를 설명하지만 반드시 이에 한정할 필요는 없다.In order to miniaturize and lighten and shorten electronic products, flip chip technology that directly mounts a semiconductor chip on a substrate has been applied. In order to flip-chip a semiconductor chip onto a substrate, solder balls or solder bumps are required for electrical connection. Although the present disclosure describes copper bumps as a preferred embodiment of the solder bumps, it is not necessarily limited thereto.

도1은 종래기술에 따라 플립칩을 위한 솔더 볼을 형성하는 과정을 나타낸 도면이다. 도1을 참조하면, 기판(100)의 외층에 동박(110)이 형성되어 있으며, 동박(110) 위에 솔더 레지스트(200)가 형성되어 있다. 1 is a view showing a process of forming a solder ball for flip chip according to the prior art. Referring to FIG. 1, a copper foil 110 is formed on an outer layer of a substrate 100, and a solder resist 200 is formed on the copper foil 110.

종래기술은 솔더 레지스트(200)를 선정된 회로 마스크 패턴에 따라 노광, 현상, 식각 공정을 진행하여 선택적으로 동박 패드가 노출되도록 개구하고, 솔더 범 프(120)를 형성하게 된다. 도1에는 솔더 범프 제조 시에 동박 표면에 형성하는 니켈/금 도금층은 도시 생략하고 있다. According to the related art, the solder resist 200 is exposed, developed, and etched in accordance with the selected circuit mask pattern to selectively expose the copper foil pad, thereby forming the solder bumps 120. In FIG. 1, the nickel / gold plating layer formed on the surface of copper foil at the time of solder bump manufacture is abbreviate | omitted.

그런데, 종래기술의 경우 솔더 범프(120)를 형성할 위치를 정의하기 위하여, 솔더 레지스트를 노광, 현상, 식각 하는 사진 공정에 의존하므로, 사진 공정이 지니는 분해능(resolution)의 한계로 인하여, 인접 솔더 범프 사이의 거리, 즉 피치를 100 마이크로미터 이하로 미세화하기에 제한이 있다. However, in the prior art, in order to define a location where the solder bumps 120 are to be formed, the solder resist is dependent on a photographing process of exposing, developing, and etching the solder resist, and thus, due to the limitation of the resolution of the photographing process, the adjacent solder There is a limit to minimizing the distance between bumps, i.e., the pitch to 100 micrometers or less.

따라서, 본 발명의 제1 목적은 플립 칩 실장을 위한 구리 범프의 피치를 미세화할 수 있는 인쇄회로기판 제조 방법을 제공하는 데 있다.Accordingly, a first object of the present invention is to provide a printed circuit board manufacturing method capable of miniaturizing the pitch of copper bumps for flip chip mounting.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, SOP(small outline package) 제조 시에 솔더 범프를 대신할 수 있는 미세 피치의 구리 범프를 제조하는 방법을 제공하는 데 있다.It is a second object of the present invention to provide a method of manufacturing fine pitch copper bumps that can substitute for solder bumps in manufacturing a small outline package (SOP) in addition to the first object.

상기 목적을 달성하기 위하여, 본 발명은 PSR(photosensitive solder resist)과 같은 감광성 레지스트에 사진 노광 공정을 진행하여 솔더 범프의 위치를 정의하는 대신에, 솔더 레지스트 위에 도금 레지스트를 도포하여 솔더 레지스트와 도금 레지스트로 형성된 이중 층에 대해, UV 레이저를 직접 조사하여 개구부를 형성함으로써 금속 범프가 형성될 부위를 직접 정의하고, 이어서 전기 동도금을 진행하여 솔더 범프를 형성하는 것을 특징으로 한다.In order to achieve the above object, the present invention, instead of defining the position of the solder bumps by performing a photo exposure process on a photosensitive resist, such as photosensitive solder resist (PSR), by applying a plating resist on the solder resist, the solder resist and the plating resist For the dual layer formed by using a laser, the opening is formed by directly irradiating a UV laser to directly define a region where a metal bump is to be formed, and then electroplating to form a solder bump.

본 발명을 적용하여 플립칩 실장을 위한 금속 범프를 형성하는 경우, 종래 기술과 달리 사진, 노광, 현상 등과 같은 광학적 패턴 전사 방식을 사용하지 않기 때문에 금속 범프 사이의 피치 길이를 광학 시스템에 의존하지 아니하고도 제작할 수 있다. 그 결과, 본 발명은 100 마이크로미터 이하의 미세 피치를 갖는 금속 솔더 범프 형성을 가능하게 한다. In the case of forming the metal bumps for flip chip mounting by applying the present invention, since the optical pattern transfer method such as photography, exposure, development, etc. is not used unlike the prior art, the pitch length between the metal bumps is not dependent on the optical system. Can also be produced. As a result, the present invention enables the formation of metal solder bumps with fine pitch of 100 micrometers or less.

본 발명은 인쇄회로기판에 구리 범프를 형성하는 방법에 있어서, (a) 외층 표면에 동박 회로가 형성되어 있는 기판 위에 솔더 레지스트를 형성하는 단계; (b) 상기 솔더 레지스트 위에 도금 레지스트를 형성하는 단계; (c) UV 레이저를 조사하여 상기 도금 레지스트와 솔더 레지스트를 선택적으로 제거하고 동박 표면을 노출함으로써, 구리 범프를 형성하고자 하는 부위에 개구부를 형성하는 단계; (d) 전기 동 도금을 실시하여 상기 개구부가 형성된 동박 표면 위에 구리 범프를 형성하는 단계; 및 (e) 상기 도금 레지스트를 제거하는 단계를 포함하는 인쇄회로기판 제조 방법을 제공한다.The present invention provides a method for forming a copper bump on a printed circuit board, comprising: (a) forming a solder resist on a substrate having a copper foil circuit formed on an outer layer surface; (b) forming a plating resist over the solder resist; (c) irradiating a UV laser to selectively remove the plating resist and the solder resist and expose the copper foil surface, thereby forming an opening in a portion where a copper bump is to be formed; (d) performing copper plating to form copper bumps on the surface of the copper foil having the openings; And (e) provides a printed circuit board manufacturing method comprising the step of removing the plating resist.

이하에서는, 첨부 도면 도2a 내지 도2d를 참조하여 본 발명에 따른 플립칩 금속 범프 제조 공법의 양호한 실시예를 상세히 설명한다.Hereinafter, a preferred embodiment of the flip chip metal bump manufacturing method according to the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2A to 2D.

우선, 기판(100)에 동박 회로를 형성하기 위하여 드라이 필름(D/F; 도시하지 않음)을 도포하고 마스크 패턴에 따라 노광, 현상 등의 일반 사진 공정을 진행하여 마스크 회로 패턴을 드라이 필름에 전사한다. 이어서, 동도금을 진행하면 동 박(110)이 선택적으로 입혀져서 동박 회로를 형성하게 된다. First, in order to form a copper foil circuit on the substrate 100, a dry film (D / F; not shown) is applied and a general photographic process such as exposure and development is performed according to the mask pattern to transfer the mask circuit pattern to the dry film. do. Subsequently, when the copper plating is performed, the copper foil 110 is selectively coated to form a copper foil circuit.

도2a는 위에서 상술한 공정을 거쳐서 동박(110)이 형성된 기판(100)에 솔더 레지스트(200)를 피복한 모습을 나타내고 있다. 도2a에서 기판(100)을 단순히 도시하고 있으나, 실질적으로 도2a에 도시한 기판(100)은 내부에 다층의 동박 회로를 구비한 기판인 것이 통상의 실시예이다. FIG. 2A shows a state where the solder resist 200 is coated on the substrate 100 on which the copper foil 110 is formed through the above-described process. Although the substrate 100 is simply shown in Fig. 2A, the substrate 100 shown in Fig. 2A is a substrate having a multilayer copper foil circuit therein.

다시 도2a를 참조하면, 본 발명은 동박(110) 위에 감광성 레지스트(PSR) 등의 솔더 레지스트(200)를 도포하고, 종래기술과 달리 사진 공정을 진행하지 않는다. 본 발명의 양호한 실시예로서, 전면 노광 공정을 진행하여 솔더 레지스트(200)를 경화할 수 있다.Referring again to FIG. 2A, the present invention applies a solder resist 200, such as a photosensitive resist (PSR), onto a copper foil 110, and unlike the prior art, does not perform a photographic process. In a preferred embodiment of the present invention, the front surface exposure process may be performed to cure the solder resist 200.

도2b를 참조하면, 솔더 레지스트(200) 상부에 도금 레지스트(300)를 형성한다. 본 발명에 따른 도금 레지스트(300)의 양호한 실시예로서, 드라이 필름 또는 도금 레지스트 테이프가 사용될 수 있다. Referring to FIG. 2B, the plating resist 300 is formed on the solder resist 200. As a preferred embodiment of the plating resist 300 according to the present invention, a dry film or a plating resist tape may be used.

도2c를 참조하면, 본 발명은 솔더 범프를 형성하고자 하는 위치의 동박 패드 위에 솔더 레지스트와 도금 레지스트 층이 제거되도록 개구부(310)를 형성하는데, 개구부 형성을 위하여 UV 레이저가 사용된다.Referring to Figure 2c, the present invention forms an opening 310 to remove the solder resist and the plating resist layer on the copper foil pad in the position where the solder bump is to be formed, UV laser is used to form the opening.

즉, 본 발명은 솔더 범프를 형성하고자 하는 위치에 UV 레이저를 직접 조사함으로써 도금 레지스트와 솔더 레지스트 층을 함께 태워 제거하고 개구부(310)를 형성한다. 그리고 나면, 전기 동도금을 진행하여 개구부에 구리 범프(130)를 형성하게 된다. 최종적으로, 도금 레지스트(300)를 제거하고 나면 도2d에 도시한 단면을 얻게 된다. That is, the present invention burns and removes the plating resist and the solder resist layer by directly irradiating a UV laser to the position where the solder bump is to be formed, thereby forming the opening 310. Then, the copper bumps 130 are formed in the openings by electroplating. Finally, after the plating resist 300 is removed, the cross section shown in FIG. 2D is obtained.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat broadly improved the features and technical advantages of the present invention to better understand the claims that follow. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.

이상과 같이, 본 발명은 종래 기술과 달리 사진, 현상, 식각 공정을 진행하는 대신에 UV 레이저를 이용해서 솔더 범프가 형성될 곳을 직접 형성하므로, 미세 피치의 솔더 범프를 형성할 수 있다. 그 결과, 본 발명은 저비용 고신뢰성의 금속 범프를 제조 가능하도록 함으로써 패키지 기판을 위한 플립칩 표면 실장 적용 가능하다.As described above, the present invention, unlike the prior art, instead of performing a photo, development, etching process to form a place where the solder bumps are formed using a UV laser, it is possible to form a fine pitch solder bumps. As a result, the present invention is applicable to flip chip surface mounting for package substrates by making it possible to manufacture low cost, high reliability metal bumps.

도1은 종래기술에 따라 플립칩을 위한 솔더 볼을 형성하는 과정을 나타낸 도면.1 is a view showing a process of forming a solder ball for flip chip according to the prior art.

도2a 내지 도2d는 본 발명에 따른 플립칩 금속 범프 제조 공법의 양호한 실시예를 나타낸 도면.2A-2D show a preferred embodiment of a flip chip metal bump fabrication process in accordance with the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 기판 100: substrate

110 : 동박110: copper foil

120 : 솔더 범프120: solder bump

130 : 구리 범프130: copper bump

200 : 솔더 레지스트200: solder resist

300 : 도금 레지스트300: plating resist

310 : 개구부310: opening

Claims (1)

인쇄회로기판에 구리 범프를 형성하는 방법에 있어서,In the method of forming a copper bump on a printed circuit board, (a) 외층 표면에 동박 회로가 형성되어 있는 기판 위에 솔더 레지스트를 형성하는 단계;(a) forming a solder resist on the substrate having the copper foil circuit formed on the outer layer surface; (b) 상기 솔더 레지스트 위에 도금 레지스트를 형성하는 단계; (b) forming a plating resist over the solder resist; (c) UV 레이저를 조사하여 상기 도금 레지스트와 솔더 레지스트를 선택적으로 제거하고 동박 표면을 노출함으로써, 구리 범프를 형성하고자 하는 부위에 개구부를 형성하는 단계;(c) irradiating a UV laser to selectively remove the plating resist and the solder resist and expose the copper foil surface, thereby forming an opening in a portion where a copper bump is to be formed; (d) 전기 동 도금을 실시하여 상기 개구부가 형성된 동박 표면 위에 구리 범프를 형성하는 단계; 및(d) performing copper plating to form copper bumps on the surface of the copper foil having the openings; And (e) 상기 도금 레지스트를 제거하는 단계(e) removing the plating resist 를 포함하는 인쇄회로기판 제조 방법.Printed circuit board manufacturing method comprising a.
KR1020090083226A 2009-09-04 2009-09-04 Method of fabricating a fine pitch metal bump for flip chip package KR101258869B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090083226A KR101258869B1 (en) 2009-09-04 2009-09-04 Method of fabricating a fine pitch metal bump for flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083226A KR101258869B1 (en) 2009-09-04 2009-09-04 Method of fabricating a fine pitch metal bump for flip chip package

Publications (2)

Publication Number Publication Date
KR20110025247A true KR20110025247A (en) 2011-03-10
KR101258869B1 KR101258869B1 (en) 2013-04-29

Family

ID=43932823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083226A KR101258869B1 (en) 2009-09-04 2009-09-04 Method of fabricating a fine pitch metal bump for flip chip package

Country Status (1)

Country Link
KR (1) KR101258869B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108200715A (en) * 2018-01-16 2018-06-22 上海三菱电机·上菱空调机电器有限公司 A kind of printed wiring board and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529363A (en) * 1991-07-22 1993-02-05 Sony Corp Wiring board
JPH05121411A (en) * 1991-10-25 1993-05-18 Rohm Co Ltd Formation of connecting bump on electronic component
JP3056192B1 (en) * 1999-01-18 2000-06-26 富山日本電気株式会社 Method of manufacturing mounting board with solder resist layer having bumps formed on electrode pads
JP2005322825A (en) 2004-05-11 2005-11-17 Sony Corp Manufacturing method of wiring board

Also Published As

Publication number Publication date
KR101258869B1 (en) 2013-04-29

Similar Documents

Publication Publication Date Title
US8039761B2 (en) Printed circuit board with solder bump on solder pad and flow preventing dam
JP5837339B2 (en) Semiconductor device manufacturing method and semiconductor device
US7919408B2 (en) Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
JP2005268797A (en) Method of manufacturing tape wiring substrate
US20140138821A1 (en) Substrate for flip chip bonding and method of fabricating the same
KR101063519B1 (en) Method for manufacturing copper bumps of fine pitch
JP2016042543A (en) Method for forming circuit board
KR20110015991A (en) Printed circuit board and method of manufacturing the same
JP2009117699A (en) Component for semiconductor package, and manufacturing method of component for semiconductor package
KR20160001827A (en) Method for manufacturing a circuit board
JP2004031528A (en) Manufacturing method of multilayer wiring board
TWI419289B (en) Leadframe and method for manufacturing the same
JP2002111148A (en) Circuit board and its manufacturing method
KR20110025247A (en) Method of fabricating a fine pitch metal bump for flip chip package
KR100992187B1 (en) Printed circuit board and method of manufacturing the same
TW201948008A (en) Printed circuit board structure and method of forming the same
JP2008204968A (en) Semiconductor package substrate and manufacturing method thereof
KR101341634B1 (en) Circuit board used for ball grid array package
JP2008078250A (en) Manufacturing method of wiring board
KR101519545B1 (en) Manufacturing method of circuit board for car black box
US9497865B2 (en) Printed circuit board and fabrication method thereof
JP6891224B2 (en) Embedded parts package structure and its manufacturing method
KR20050109653A (en) Preparation of semiconductor substrate by build up technology
JP4513196B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2007123426A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant