KR20110004588A - Printed circuit board and manufacturing method thereof - Google Patents

Printed circuit board and manufacturing method thereof Download PDF

Info

Publication number
KR20110004588A
KR20110004588A KR1020090062084A KR20090062084A KR20110004588A KR 20110004588 A KR20110004588 A KR 20110004588A KR 1020090062084 A KR1020090062084 A KR 1020090062084A KR 20090062084 A KR20090062084 A KR 20090062084A KR 20110004588 A KR20110004588 A KR 20110004588A
Authority
KR
South Korea
Prior art keywords
circuit
prepreg
core substrate
primer resin
circuit board
Prior art date
Application number
KR1020090062084A
Other languages
Korean (ko)
Other versions
KR101061243B1 (en
Inventor
서대석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090062084A priority Critical patent/KR101061243B1/en
Publication of KR20110004588A publication Critical patent/KR20110004588A/en
Application granted granted Critical
Publication of KR101061243B1 publication Critical patent/KR101061243B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to prevent the deterioration of adhesion due to non-uniformity of blackening process by excluding the blackening process. CONSTITUTION: A core substrate with a first circuit is provided(S110). A flat surface is formed by coating primer resin on the upper surface of a core substrate(S120). A prepreg is laminated on the flat surface(S130). A second circuit is formed on the upper surface of the prepreg(S140).

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}Printed circuit board and manufacturing method thereof

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method of manufacturing the same.

반도체의 고집적, 고용량화 경향에 따라 반도체의 인터포저인 PCB 또한 고다층 및 박판으로의 개발이 요구되고 있다. 고다층 및 박판 PCB 개발을 위하여 흑화 공정을 통한 내층회로와 프리프레그 간의 밀착력 확보 및 고품질 적층 공법 개발의 요구가 증대되고 있다.　　Due to the high integration and high capacity of semiconductors, PCBs, which are interposers of semiconductors, are also required to be developed in high layers and thin films. In order to develop high-layer and thin-walled PCBs, there is an increasing demand for securing adhesion between the inner layer circuit and the prepreg through the blackening process and developing a high quality lamination method.

　흑화 공정은 산화동 형성을 통하여 내층회로에 조도를 형성하는 방법으로 내층회로와 프리프레그 간의 밀착력을 위하여 적용하는 공정이다.The blackening process is a process of applying roughness to the inner circuit through the formation of copper oxide for adhesion between the inner circuit and the prepreg.

　흑화 공정의 가장 큰 단점은 흑화 공정을 통하여 형성된 흑화막의 두께나 프리프레그나 내층회로의 조직, 표면처리에 따라 흑화 품질의 달라지는 단점이 있다. 이 단점은 밀착력과 큰 관계를 가지며 신뢰성적으로 문제가 될 수 있다. The biggest disadvantage of the blackening process is that the blackening quality varies depending on the thickness of the blackening film formed through the blackening process, the structure of the prepreg or the inner layer circuit, and the surface treatment. This disadvantage has a great relationship with adhesion and can be a reliable problem.

　또한 박판 PCB 구현을 위하여 프리프레그의 두께가 얇아짐에 따라 레진의 함량의 감소로 인하여 절연층내 보이드 발생율이 높아지고 있으며 레진 부족(Resin starvation) 현상이 늘어나고 있다.In addition, as the thickness of the prepreg becomes thin to realize thin PCB, the void generation rate in the insulating layer is increased due to the decrease of the resin content, and the resin starvation phenomenon is increasing.

종래의 방식은 내층회로 형성 후에 내층회로 표면에 산화동을 형성하여 조도를 형성함으로써 프리프레그와의 접착력을 높이는 방식이다. 이때 형성된 산화동의 형태나 두께에 따라서 접착력이 차이가 발생하며 접착력이 낮은 부위에서는 디라미네이션(delamination)이 발생한다.In the conventional method, after forming the inner layer circuit, copper oxide is formed on the surface of the inner layer circuit to form roughness, thereby increasing adhesion to the prepreg. At this time, the adhesive force is different depending on the shape or thickness of the copper oxide formed, and delamination occurs at the low adhesive force.

　　또한, 절연층 두께를 낮추기 위해 레진 함량이 낮은 프리프레그를 사용할 경우에 내층회로 두께 및 디자인에 따라 레진량 부족으로 인한 절연층 보이드 및 레진 부족과 같은 불량 현상이 발생할 수 있어 PCB의 두께 감소에 어려움이 따른다. In addition, when prepreg with low resin content is used to reduce the thickness of the insulating layer, it may be difficult to reduce the thickness of the PCB due to defects such as insufficient insulation layer void and resin due to insufficient resin amount depending on the thickness of the inner circuit and the design. This follows .

본 발명은 흑화 처리의 불균일성에 따른 접착력 저하 및 이로 인한 디라미네이션(delamination) 현상을 방지할 수 있으며, 박형의 프리프레그를 사용하는 경우에도, 수지 함량의 저하로 인한 회로패턴 사이의 보이드 발생을 방지할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.The present invention can prevent a decrease in adhesion due to non-uniformity of the blackening treatment and thereby delamination, and prevents voids between circuit patterns due to a decrease in resin content even when a thin prepreg is used. It is to provide a printed circuit board and a method of manufacturing the same.

본 발명의 일 측면에 따르면, 상면에 제1 회로가 마련된 코어기판을 제공하는 단계; 상기 코어기판의 상면에 상기 제1 회로가 커버되도록 프라이머 레 진(primer resin)을 코팅하여, 상기 코어기판의 상면에 평탄면을 형성하는 단계; 상기 평탄면의 상면에, 내부에 유리섬유가 함침된 프리프레그를 적층하는 단계; 및 상기 프리프레그의 상면에 제2 회로를 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다. 이 때, 상기 프라이머 레진을 코팅하는 단계는, 스프레이 코팅법에 의해 수행될 수 있다.According to an aspect of the invention, providing a core substrate provided with a first circuit on the upper surface; Coating a primer resin on the top surface of the core substrate to form a flat surface on the top surface of the core substrate; Stacking a prepreg impregnated with glass fibers on an upper surface of the flat surface; And forming a second circuit on an upper surface of the prepreg. At this time, coating the primer resin may be performed by a spray coating method.

본 발명의 다른 측면에 따르면, 상면에 제1 회로가 마련된 코어기판; 상기 코어기판의 상면에 코팅되어 상기 제1 회로를 커버하며, 상측에 평탄면이 형성된 프라이머 레진층; 상기 프라이머 레진층의 상면에 적층되며, 내부에 유리섬유가 함침된 프리프레그; 및 상기 프리프레그의 상면에 마련된 제2 회로를 포함하는 인쇄회로기판이 제공된다.According to another aspect of the invention, the core substrate is provided with a first circuit on the upper surface; A primer resin layer coated on an upper surface of the core substrate to cover the first circuit and having a flat surface formed on an upper side thereof; A prepreg laminated on an upper surface of the primer resin layer and impregnated with glass fibers therein; And a second circuit provided on an upper surface of the prepreg.

본 발명의 바람직한 실시예에 따르면, 코어기판에 마련된 회로의 표면에 흑화처리 공정을 생략하여, 흑화 처리의 불균일성에 따른 접착력 저하 및 이로 인한 디라미네이션 현상을 방지할 수 있으며, 박형의 프리프레그를 사용하는 경우에도, 수지 함량의 저하로 인한 회로패턴 사이의 보이드 발생을 방지할 수 있다.According to a preferred embodiment of the present invention, by omitting the blackening treatment process on the surface of the circuit provided on the core substrate, it is possible to prevent the deterioration of adhesion due to the non-uniformity of the blackening treatment and thereby the delamination phenomenon, using a thin prepreg Even in this case, it is possible to prevent the generation of voids between the circuit patterns due to the decrease in the resin content.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention.

이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, preferred embodiments of a printed circuit board and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. And duplicate description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 2 내지 도 5를 참조하면, 코어기판(110), 제1 회로(112), 프라이머 레진(120), 프리프레그(130), 유리섬유(132), 제2 회로(134), 솔더레지스트(140)가 도시되어 있다.1 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 2 to 5 are views illustrating respective processes of the method of manufacturing a printed circuit board according to an embodiment of the present invention. 2 to 5, the core substrate 110, the first circuit 112, the primer resin 120, the prepreg 130, the glass fiber 132, the second circuit 134, and the solder resist ( 140 is shown.

먼저, 상면에 제1 회로(112)가 마련된 코어기판(110)을 제공한다(S110, 도 2 참조). 코어기판(110)으로는 동박적층판(CCL) 등을 이용할 수 있으며, 이 밖에도 강성을 보강하기 위해 유리섬유가 함침된 에폭시 수지를 이용할 수가 있다. 이러한 코어기판(110)의 표면에는 내층회로를 구성하는 제1 회로(112)가 마련된다.First, a core substrate 110 having a first circuit 112 provided on an upper surface thereof is provided (S110, see FIG. 2). As the core substrate 110, a copper clad laminate (CCL) may be used. In addition, an epoxy resin impregnated with glass fibers may be used to reinforce rigidity. The first circuit 112 constituting the inner layer circuit is provided on the surface of the core substrate 110.

코어기판(110)으로 동박적층판을 이용하는 경우, 제1 회로(112)를 형성하기 위하여 동박적층판의 양면에 무전해 도금을 통해 시드층을 형성한 다음, 선택적인 전해도금을 통해 회로패턴을 형성하는 방법을 이용할 수 있다. 이 밖에도 동박적층판의 양면에 형성된 동박의 일부를 에칭하여 내층회로를 형성하는 방법을 이용할 수도 있다.In the case of using the copper-clad laminate as the core substrate 110, in order to form the first circuit 112, a seed layer is formed on both sides of the copper-clad laminate by electroless plating, and then a circuit pattern is formed through selective electroplating. Method can be used. In addition, a method of forming an inner layer circuit by etching part of the copper foil formed on both surfaces of the copper-clad laminate may be used.

그리고 나서, 코어기판(110)의 상면에 제1 회로(112)가 커버되도록 프라이머 레진(120, primer resin)을 코팅하여 코어기판(110)의 상면에 평탄면을 형성한다(S120, 도 3 참조). 이와 같이 제1 회로(112)가 형성된 코어기판(110)의 상면에 프라이머 레진(120)을 코팅하게 되면, 별도의 흑화처리 공정을 수행할 필요가 없어, 불균일한 산화로 인한 각종 불량을 사전에 예방할 수 있게 된다. 또한, 코어기판(110)의 상면에 평탄면이 형성되도록 프라이머 레진(120)을 코팅함으로써 즉, 제1 회로(112) 사이에 존재하는 공극을 프라이머 레진(120)이 모두 채우도록 프라이머 레진(120)을 코팅함으로써, 추후 레진의 함량이 낮은 박형의 프리프레그(130)를 적층하는 경우에도 제1 회로(112) 사이의 공극에 보이드가 발생하지 않도록 할 수 있게 된다.Then, a primer resin 120 is coated on the upper surface of the core substrate 110 to form a flat surface on the upper surface of the core substrate 110 (S120, see FIG. 3). ). As described above, when the primer resin 120 is coated on the upper surface of the core substrate 110 on which the first circuit 112 is formed, there is no need to perform a separate blackening process, so that various defects due to uneven oxidation are prevented in advance. You can prevent it. In addition, by coating the primer resin 120 to form a flat surface on the upper surface of the core substrate 110, that is, the primer resin 120 to fill all the pores existing between the first circuit 112, the primer resin 120 By coating), it is possible to prevent voids from occurring in the voids between the first circuits 112 even when the thin prepreg 130 having a low resin content is laminated later.

이러한 프라이머 레진(120)을 코팅하는 방법으로, 프라이머 레진(120)을 구성하는 재료를 이용한 스프레이 코팅법과 같은 방법을 이용할 수 있다. 그러나 반드시 스프레이 코팅법에 한정될 필요는 없으며, 다양한 공지의 방법을 이용하여 프라이머 레진(120)을 코팅할 수도 있음은 물론이다.As a method of coating the primer resin 120, a method such as spray coating using a material constituting the primer resin 120 may be used. However, the present invention is not necessarily limited to the spray coating method, and the primer resin 120 may be coated using various known methods.

그리고 나서, 평탄면의 상면에 프리프레그(130)를 적층한다(S130, 도 4 참조). 전술한 과정을 통해 코어기판(110)의 상면 및 제1 회로(112)의 상면에 프라이머 레진(120)이 코팅된 상태에서, 그 상면에 프리프레그(130)를 적층하면 프라이머 레진(120)에 의해 향상된 접착력에 의해 프리프레그(130)와 코어기판(110) 사이의 견고한 접착력이 확보될 수 있게 된다. 이로 인해 층간 디라미네이션 문제가 해소 될 수 있게 된다.Then, the prepreg 130 is laminated on the upper surface of the flat surface (S130, see Fig. 4). When the primer resin 120 is coated on the upper surface of the core substrate 110 and the upper surface of the first circuit 112 through the above-described process, the prepreg 130 is laminated on the upper surface of the primer substrate 120. By the improved adhesive force it is possible to secure a strong adhesive force between the prepreg 130 and the core substrate 110. This solves the problem of delamination between layers.

또한, 프라이머 레진(120)에 의해 제1 회로(112) 사이의 공극이 모두 채워진 상태이므로, 보이드 발생에 대한 걱정 없이 레진 함량이 낮은 박형의 프리프레그(130)를 사용할 수 있게 되어, 인쇄회로기판을 보다 얇게 구현할 수도 있게 된다. 나아가, 프리프레그(130) 내부에 유리섬유(132)와 같은 보강제가 함침된 경우에도, 프라이머 레진(120)이 유리섬유(132)와 제1 회로(112) 사이에서 완충 기능을 수행할 수 있게 되어, 함침된 유리섬유(132)가 제1 회로(112)에 접촉하여 제1 회로(112)가 손상되는 문제를 해결할 수 있게 된다.In addition, since the voids between the first circuit 112 are all filled by the primer resin 120, the thin prepreg 130 having a low resin content can be used without worrying about voids. You can also implement a thinner. Furthermore, even when a reinforcing agent such as glass fiber 132 is impregnated inside the prepreg 130, the primer resin 120 may perform a buffer function between the glass fiber 132 and the first circuit 112. As a result, the impregnated glass fiber 132 contacts the first circuit 112 and thus may damage the first circuit 112.

그리고 나서, 프리프레그(130)의 상면에 제2 회로(134)를 형성한다(S140, 도 5 참조). 프리프레그(130)의 상면에 형성되는 제2 회로(134)는 프리프레그(130) 및 프라이머 레진(120)을 관통하는 비아(미도시)에 의해 코어기판(110)의 표면에 형성된 제1 회로(112)와 전기적으로 접속될 수 있다.Then, the second circuit 134 is formed on the upper surface of the prepreg 130 (S140, see Fig. 5). The second circuit 134 formed on the upper surface of the prepreg 130 is a first circuit formed on the surface of the core substrate 110 by vias (not shown) passing through the prepreg 130 and the primer resin 120. And electrically connected to 112.

제2 회로(134)가 최외곽에 형성되는 경우에는, 도 5에 도시된 바와 같이 솔더레지스트(140)에 의해 보호될 수 있으며, 이 후, 필요에 따라 추가적인 레이업 공정을 수행함으로써 원하는 층 수를 갖는 다층 인쇄회로기판을 제조할 수도 있음은 물론이다.When the second circuit 134 is formed at the outermost side, it may be protected by the solder resist 140 as shown in FIG. 5, and then the desired number of layers may be performed by performing an additional layup process as necessary. Of course, it is also possible to manufacture a multilayer printed circuit board having a.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변 경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and changes can be made.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.Many embodiments other than the above-described embodiments are within the scope of the claims of the present invention.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.

도 2 내지 도 5는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.2 to 5 are views showing each step of the method for manufacturing a printed circuit board according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110: 코어기판110: core substrate

112: 제1 회로112: first circuit

120: 프라이머 레진120: primer resin

130: 프리프레그130: prepreg

132: 유리섬유132: glass fiber

134: 제2 회로134: second circuit

140: 솔더레지스트140: solder resist

Claims (3)

상면에 제1 회로가 마련된 코어기판을 제공하는 단계;Providing a core substrate provided with a first circuit on an upper surface thereof; 상기 코어기판의 상면에 상기 제1 회로가 커버되도록 프라이머 레진(primer resin)을 코팅하여, 상기 코어기판의 상면에 평탄면을 형성하는 단계;Coating a primer resin on the upper surface of the core substrate to form a flat surface on the upper surface of the core substrate; 상기 평탄면의 상면에, 내부에 유리섬유가 함침된 프리프레그를 적층하는 단계; 및Stacking a prepreg impregnated with glass fibers on an upper surface of the flat surface; And 상기 프리프레그의 상면에 제2 회로를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.And forming a second circuit on the top surface of the prepreg. 제1항에 있어서,The method of claim 1, 상기 프라이머 레진을 코팅하는 단계는, 스프레이 코팅법에 의해 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.The coating of the primer resin is a printed circuit board manufacturing method, characterized in that performed by a spray coating method. 상면에 제1 회로가 마련된 코어기판;A core substrate having a first circuit disposed on an upper surface thereof; 상기 코어기판의 상면에 코팅되어 상기 제1 회로를 커버하며, 상측에 평탄면이 형성된 프라이머 레진층;A primer resin layer coated on an upper surface of the core substrate to cover the first circuit and having a flat surface formed on an upper side thereof; 상기 프라이머 레진층의 상면에 적층되며, 내부에 유리섬유가 함침된 프리프 레그; 및A prepreg laminated on an upper surface of the primer resin layer and impregnated with glass fibers therein; And 상기 프리프레그의 상면에 마련된 제2 회로를 포함하는 인쇄회로기판.Printed circuit board comprising a second circuit provided on the upper surface of the prepreg.
KR1020090062084A 2009-07-08 2009-07-08 Printed circuit board and manufacturing method thereof KR101061243B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090062084A KR101061243B1 (en) 2009-07-08 2009-07-08 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090062084A KR101061243B1 (en) 2009-07-08 2009-07-08 Printed circuit board and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20110004588A true KR20110004588A (en) 2011-01-14
KR101061243B1 KR101061243B1 (en) 2011-09-01

Family

ID=43612033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090062084A KR101061243B1 (en) 2009-07-08 2009-07-08 Printed circuit board and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101061243B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103200772B (en) * 2013-03-01 2016-12-28 广东生益科技股份有限公司 A kind of pcb board of high CTI and preparation method thereof
US10405421B2 (en) 2017-12-18 2019-09-03 International Business Machines Corporation Selective dielectric resin application on circuitized core layers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198658A (en) 2000-12-26 2002-07-12 Kyocera Corp Prepreg and method of manufacturing the same, and method of manufacturing wiring board using the same
JP2002217549A (en) * 2001-01-17 2002-08-02 Nippon Paint Co Ltd Printer composition for multilayer printed wiring board
JP4587576B2 (en) * 2001-01-30 2010-11-24 京セラ株式会社 Multilayer wiring board
JP2002319761A (en) 2001-04-23 2002-10-31 Nitto Denko Corp Method for producing wiring board

Also Published As

Publication number Publication date
KR101061243B1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
US8431833B2 (en) Printed wiring board and method for manufacturing the same
JP5580135B2 (en) Printed wiring board manufacturing method and printed wiring board
JP2014175485A (en) Wiring board and manufacturing method of the same
US20130192879A1 (en) Multilayer printed wiring board
JP6241641B2 (en) Manufacturing method of multilayer wiring board
KR100832650B1 (en) Multi layer printed circuit board and fabricating method of the same
US20110005823A1 (en) Printed circuit board having electro component and manufacturing method thereof
JP2008078343A (en) Printed wiring board and its manufacturing method
CN108353510B (en) Multilayer printed wiring board and method for manufacturing same
TWI519225B (en) Manufacturing method of multilayer flexible circuit structure
JP2010016335A (en) Metal laminate plate and manufacturing method thereof
JP2009252952A (en) Copper charge plating method and printed circuit board manufactured by the method
JP2013106034A (en) Manufacturing method of printed circuit board
KR101061243B1 (en) Printed circuit board and manufacturing method thereof
US9402318B2 (en) Printed wiring board
JP2013080823A (en) Printed wiring board and manufacturing method of the same
KR101987378B1 (en) Method of manufacturing printed circuit board
JP5051443B2 (en) Manufacturing method of multilayer wiring board
KR20090085406A (en) Multi-layer board and manufacturing method thereof
KR100704917B1 (en) Printed circuit board and the manufacturing method thereof
KR101133049B1 (en) Method of manufacturing printed circuit board
TWI736844B (en) Circuit board structure and manufacturing method thereof
JP2013140907A (en) Printed wiring board and manufacturing method of the same
JP2017085074A (en) Printed circuit board and manufacturing method of the same
KR20050112365A (en) Flat coating process with utilizing a resin coated copper for printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee