KR20110002706A - Method for manufacturing magnetic tunnel junction device - Google Patents
Method for manufacturing magnetic tunnel junction device Download PDFInfo
- Publication number
- KR20110002706A KR20110002706A KR1020090060311A KR20090060311A KR20110002706A KR 20110002706 A KR20110002706 A KR 20110002706A KR 1020090060311 A KR1020090060311 A KR 1020090060311A KR 20090060311 A KR20090060311 A KR 20090060311A KR 20110002706 A KR20110002706 A KR 20110002706A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- magnetic tunnel
- tunnel junction
- sacrificial pattern
- pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
- Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
Description
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 자기터널접합(Magnetic Tunnel Junction, MTJ) 장치 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing technique of a semiconductor device, and more particularly, to a method of manufacturing a magnetic tunnel junction (MTJ) device.
최근 반도체 메모리 장치가 고집적화됨에 따라 셀 면적 축소에 유리하고, 고속동작 및 비휘발성을 갖는 차세대 반도체 메모리 장치로서 자기저항 메모리 장치(Magnetic Resistance Random Access Memory)가 주목받고 있다. 자기저항 메모리 장치는 스윗칭 동작을 수행하는 트랜지스터와 정보를 저장하는 자기터널접합 장치(Magnetic Tunnel Junction, MTJ)로 구성되며, 자기터널접합 장치는 두개의 강자성막 사이에 터널절연막이 개재된 구조를 갖는다. 자기터널접합 장치는 두개의 강자성막의 자화방향(magnetization direction)에 따라 자기저항비(magnetoresistance, MR) 달라지는데, 이러한 자기저항비 변화에 따른 전압변화 또는 전류량의 변화를 이용하여 자기터널접합 장치에 저장된 정보가 논리 "1" 또는 논리 "0"인지를 판별할 수 있다.Recently, due to the high integration of semiconductor memory devices, magneto-resistive memory devices (Magnetic Resistance Random Access Memory) have attracted attention as next-generation semiconductor memory devices that are advantageous for reducing cell area, and have high-speed operation and non-volatility. The magnetoresistive memory device is composed of a transistor for switching operation and a magnetic tunnel junction device (MTJ) for storing information. The magnetic tunnel junction device has a structure in which a tunnel insulation layer is interposed between two ferromagnetic layers. Have The magnetic tunnel junction device varies in magnetoresistance (MR) according to the magnetization direction of the two ferromagnetic films. The magnetic tunnel junction device is stored in the magnetic tunnel junction device by using a voltage change or a current change according to the magnetoresistance change. It can be determined whether the information is logical "1" or logical "0".
도 1a 및 도 1b는 종래기술에 따른 자기터널접합 장치 제조방법을 도시한 공정단면도이다. 1A and 1B are cross-sectional views illustrating a method of manufacturing a magnetic tunnel junction apparatus according to the related art.
도 1a에 도시된 바와 같이, 소정의 구조물이 구비된 기판(11) 상에 하부전극패턴(12)을 형성한 후, 하부전극패턴(12) 상에 피닝막(pinning layer, 13), 핀드막(pinned layer, 14), 터널절연막(tunnel insulator, 15) 및 자유막(free layer, 16)이 순차적으로 적층된 자기터널접합층(17)을 형성한다. 이때, 피닝막(13)은 반강자성(antiferromagnetic)을 갖는 금속화합물로 형성하고, 핀드막(14) 및 자유막(16)은 강자성(ferromagnetic)을 갖는 금속화합물로 형성한다.As shown in FIG. 1A, after forming the
다음으로, 자기터널접합층(17) 상에 상부전극용 도전막(18) 및 포토레지스트패턴(19)을 순차적으로 형성한 후, 포토레지스트패턴(19)을 식각장벽(etch barrier)으로 상부전극용 도전막(18)을 식각하여 상부전극패턴(18A)을 형성한다. Next, the upper electrode
도 1b에 도시된 바와 같이, 포토레지스트패턴(19)을 제거한 후에 상부전극패턴(18A)을 식각장벽으로 자기터널접합층(17)을 식각한다. 이때, 자기터널접합 장치가 정상적으로 동작하기 위해서는 터널절연막(14)에 의하여 자유막(15)과 핀드막(13)이 전기적으로 분리되어야 한다. 이하, 식각된 피닝막(13), 핀드막(14), 터널절연막(15), 자유막(16) 및 자기터널접합층(17)의 도면부호를 각각 '13A', '14A', '15A', '16A' 및 '17A'로 변경하여 표기한다. 이로써, 하부전극패턴(12), 자기터널접합층(17A) 및 상부전극패턴(18A)이 적층된 구조의 자기터널접합 장치를 형성할 수 있다.As shown in FIG. 1B, after removing the
여기서, 자기터널접합층(17A) 식각공정시 상부전극패턴(18A)은 하드마스크로 작용하며, 상부전극패턴(18A)은 자기터널접합 장치의 전기적인 특성 및 하드마스크로서의 기능을 고려하여 금속성막 예컨대, 탄탈륨막(Ta)으로 형성한다. Here, in the etching process of the magnetic
하지만, 종래기술은 자기터널접합층(17A) 식각공정시 하드마스크로 작용하는 상부전극패턴(18A)이 일부 손실되고, 손실된 상부전극패턴(18A)이 챔버내 산소와 반응하여 도전성 금속산화물 예컨대, 탄탈륨산화물(TaxOy, x,y는 0을 제외한 자연수)과 같은 도전성부산물(by product, P)을 생성하는 문제점이 있다. 탄탈륨산화물과 같이 금속성분을 포함한 도전성부산물(P)은 끓는점(boilimg point)이 높기 때문에 잘 휘발되지 않고(또는 챔버 외부로 잘 배기되지 않고), 자기터널접합층(17A) 측벽에 재증착(redeposition)되어 자기터널접합 장치의 특성을 열화시키는 문제점을 유발한다. 특히, 도면부호 'A'와 같이 핀드막(13A)과 자유막(15A)을 쇼트(short)시키는 도전성부산물(P)로 인하여 자기터널접합 장치의 전기적 특성이 열화되고, 이는 자기터널접합 장치를 이용하는 반도체 장치 예컨대, 자기저항 메모리 장치의 페일(fail)을 유발하여 반도체 장치의 신뢰성 및 제조 수율(yield)을 저하시키는 문제를 초래하게 된다. However, in the prior art, part of the
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 자기터널접합층을 식각하는 과정에서 상부전극패턴으로부터 비롯된 도전성부산물에 기인한 자기터널접합 장치의 특성 열화를 방지할 수 있는 자기터널접합 장치의 제조방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the above-mentioned problems of the prior art, and in the process of etching the magnetic tunnel junction layer, a magnetic tunnel capable of preventing the deterioration of characteristics of the magnetic tunnel junction device due to the conductive by-product derived from the upper electrode pattern. It is an object of the present invention to provide a method for manufacturing a bonding apparatus.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 자기터널접합 장치는 기판상에 자기터널접합층을 형성하는 단계; 상기 자기터널접합층 상에 전극패턴을 형성하는 단계; 상기 전극패턴의 모든 표면을 덮는 희생패턴을 형성하는 단계; 상기 희생패턴을 식각장벽으로 상기 자기터널접합층을 식각하는 단계; 및 상기 희생패턴을 제거하는 단계를 포함한다. According to one aspect of the present invention, there is provided a magnetic tunnel junction apparatus, comprising: forming a magnetic tunnel junction layer on a substrate; Forming an electrode pattern on the magnetic tunnel junction layer; Forming a sacrificial pattern covering all surfaces of the electrode pattern; Etching the magnetic tunnel junction layer using the sacrificial pattern as an etch barrier; And removing the sacrificial pattern.
상기 희생패턴은 적어도 300℃보다 낮은 온도에서 형성할 수 있다. 또한, 상기 희생패턴은 포토레지스트막 또는 비정질탄소막으로 이루어진 단일막으로 형성하거나, 또는 비정질탄소막과 포토레지스트막이 적층된 적층막으로 형성할 수 있다. The sacrificial pattern may be formed at a temperature lower than at least 300 ℃. In addition, the sacrificial pattern may be formed of a single film made of a photoresist film or an amorphous carbon film, or may be formed of a laminated film in which an amorphous carbon film and a photoresist film are stacked.
상기 희생패턴을 제거하는 단계는, 산소 플라즈마 처리(O2 plasma treatment)를 사용하여 실시하거나, 또는 암모니아(NH4OH)와 과산화수소(H2O2)가 혼합된 용액을 사용하여 실시할 수 있다. The removing of the sacrificial pattern may be performed by using an O 2 plasma treatment or by using a solution in which ammonia (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) are mixed. .
상기 전극패턴은 금속성막을 포함할 수 있고, 상기 자기터널접합층은 상기 기판상에 피닝막, 핀드막, 터널절연막 및 자유막 순서로 적층된 적층막 또는 자유막, 터널절연막, 핀드막 및 피닝막 순서로 적층된 적층막으로 형성할 수 있다. The electrode pattern may include a metallic layer, and the magnetic tunnel junction layer may be a laminated or free layer, a tunnel insulating layer, a pinned layer, and a pinning layer stacked on the substrate in the order of a pinning layer, a pinned layer, a tunnel insulating layer, and a free layer. It can be formed as a laminated film laminated in order.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 자기터널접합 장치 제조방법은, 기판상에 자기터널접합층을 형성하는 단계; 상기 자기터널접합층 상에 전극패턴을 형성하는 단계; 상기 전극패턴의 모든 표면을 덮는 제1희생패턴을 형성하는 단계; 상기 제1희생패턴 형성공정보다 낮은 온도에서 노출된 상기 제1희생패턴의 모든 표면을 덮는 제2희생패턴을 형성하는 단계; 상기 제2 및 제1희생패턴을 식각장벽으로 상기 자기터널접합층을 식각하는 단계; 및 상기 제2 및 제1희생패턴을 순차적으로 제거하는 단계를 포함한다. According to another aspect of the present invention, there is provided a method for manufacturing a magnetic tunnel junction device, the method including: forming a magnetic tunnel junction layer on a substrate; Forming an electrode pattern on the magnetic tunnel junction layer; Forming a first sacrificial pattern covering all surfaces of the electrode pattern; Forming a second sacrificial pattern covering all surfaces of the first sacrificial pattern exposed at a lower temperature than the first sacrificial pattern forming process; Etching the magnetic tunnel junction layer using the second and first sacrificial patterns as an etch barrier; And sequentially removing the second and first sacrificial patterns.
상기 제1희생패턴은 적어도 300℃보다 낮은 온도에서 형성할 수 있다. 또한, 상기 제1희생패턴은 포토레지스트막 또는 비정질탄소막으로 이루어진 단일막으로 형성하거나, 또는 비정질탄소막과 포토레지스트막이 적층된 적층막으로 형성할 수 있다. The first sacrificial pattern may be formed at a temperature lower than at least 300 ° C. In addition, the first sacrificial pattern may be formed of a single film made of a photoresist film or an amorphous carbon film, or may be formed of a laminated film in which an amorphous carbon film and a photoresist film are stacked.
상기 제2희생패턴은 적어도 100℃보다 낮은 온도에서 형성할 수 있다. 또한, 상기 제2희생패턴은 저온산화막(Ultra Low Temperature Oxide)을 포함할 수 있다. The second sacrificial pattern may be formed at a temperature lower than at least 100 ° C. In addition, the second sacrificial pattern may include an ultra low temperature oxide.
상기 제2 및 제1희생패턴을 순차적으로 제거하는 단계에서, 상기 제1희생패턴은 산소 플라즈마 처리(O2 plasma treatment)를 사용하여 제거하거나, 또는 암모니아(NH4OH)와 과산화수소(H2O2)가 혼합된 용액을 사용하여 제거할 수 있고, 상기 제2희생패턴은 불산용액 또는 BOE(Buffered Oxide Etchant)용액을 사용하여 제거할 수 있다. In the step of sequentially removing the second and the first sacrificial pattern, the first sacrificial pattern is removed using oxygen plasma treatment (O 2 plasma treatment), or ammonia (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) may be removed using a mixed solution, and the second sacrificial pattern may be removed using a hydrofluoric acid solution or a BOE (Buffered Oxide Etchant) solution.
상기 전극패턴은 금속성막을 포함할 수 있고, 상기 자기터널접합층은 상기 기판상에 피닝막, 핀드막, 터널절연막 및 자유막 순서로 적층된 적층막 또는 자유막, 터널절연막, 핀드막 및 피닝막 순서로 적층된 적층막으로 형성할 수 있다. The electrode pattern may include a metallic layer, and the magnetic tunnel junction layer may be a laminated or free layer, a tunnel insulating layer, a pinned layer, and a pinning layer stacked on the substrate in the order of a pinning layer, a pinned layer, a tunnel insulating layer, and a free layer. It can be formed as a laminated film laminated in order.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은 전극패턴의 모든 표면을 덮는 희생패턴을 식각장벽(즉, 하드마스크)으로 자기터널접합층을 식각하여 공정간 전극패턴이 손실되는 것을 방지함으로써, 전극패턴을 구성하는 금속성막으로부터 비롯된 도전성부산물의 생성을 방지할 수 있는 효과가 있다. The present invention based on the above-described problem solving means by etching the magnetic tunnel junction layer to the sacrificial pattern covering all the surface of the electrode pattern with an etching barrier (that is, a hard mask) to prevent the loss of the electrode pattern between processes, There is an effect that can prevent the production of conductive by-products originating from the metallic film constituting the pattern.
이로써, 본 발명은 도전성부산물에 기인한 자기터널접합 장치의 특성 열화를 방지할 수 있는 효과가 있다. Thus, the present invention has the effect of preventing the deterioration of characteristics of the magnetic tunnel junction device due to the conductive by-products.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention.
후술할 본 발명은 상부전극패턴을 하드마스크로 자기터널접합층을 식각하는 과정에서 발생된 도전성부산물에 기인한 자기터널접합 장치의 특성 열화를 방지할 수 있는 자기터널접합 장치의 제조방법을 제공한다. 이를 위해, 본 발명은 노출된 상부전극패턴의 모든 표면을 덮는 희생패턴을 형성한 후, 희생패턴을 하드마스크로 자기터널접합층을 식각하여 공정간 상부전극패턴이 손실되는 것을 방지하는 것을 기술적 원리로 한다. The present invention to be described later provides a method of manufacturing a magnetic tunnel junction device capable of preventing the deterioration of characteristics of the magnetic tunnel junction device due to the conductive by-products generated in the process of etching the magnetic tunnel junction layer using the upper electrode pattern as a hard mask. . To this end, the present invention forms a sacrificial pattern covering all the surfaces of the exposed upper electrode pattern, and then etching the magnetic tunnel junction layer using the sacrificial pattern as a hard mask to prevent the loss of the upper electrode pattern between processes. Shall be.
도 2a 내지 도 2c는 본 발명의 제1실시예에 따른 자기터널접합 장치 제조방법을 도시한 공정도이다. 여기서, 각 도면의 (A)는 평면도이고, (B)는 (A)에 도시된 X-X'절취선을 따라 도시한 단면도이다. 2A to 2C are process diagrams illustrating a method for manufacturing a magnetic tunnel junction apparatus according to a first embodiment of the present invention. Here, (A) of each figure is a top view, (B) is sectional drawing shown along the XX 'cutting line shown to (A).
도 2a에 도시된 바와 같이, 소정의 구조물이 구비된 기판(21) 상에 하부전극패턴(22)을 형성한다. 하부전극패턴(22)은 기판(21) 내 형성된 스위칭 소자 예컨대, 트랜지스터의 접합영역과 연결될 수 있으며, 금속성막으로 형성할 수 있다. 금속성막으로는 티타늄막(Ti), 탄탈륨막(Ta), 백금막(Pt), 구리막(Cu), 텅스텐막(W), 알루미늄막(Al), 티타늄질화막(TiN), 탄탈륨질화막(TaN), 텅스텐실리사이드막(WSi) 등을 사용할 수 있다. As shown in FIG. 2A, a
다음으로, 하부전극패턴(22) 상에 피닝막(pinning layer, 23), 핀드막(pinned layer, 24), 터널절연막(tunnel insulator, 25) 및 자유막(free layer, 26)이 순차적으로 적층된 자기터널접합층(27)을 형성한다. Next, a
피닝막(23)은 핀드막(24)의 자화방향을 고정시키는 역할을 수행하는 것으로, 반강자성(antiferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어, 반강자성을 갖는 물질로는 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 또는 NiO 등을 사용할 수 있다. 피닝막(23)은 상술한 반강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 또는 이들이 적층된 적층막으로 형성할 수 있다. The
피닝막(23)에 의하여 자화방향이 고정된 핀드막(24) 및 외부자극 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT)에 의하여 자화방향이 변화하는 자유막(26)은 강자성(ferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어, 강자성을 갖는 물질로는 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 또는 Y3Fe5O12 등을 사용할 수 있다. 이때, 핀드막(24) 및 자유막(26)은 상술한 강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 이들이 적층된 적층막으로 형성할 수 있다. 또한, 핀드막(24) 및 자유막(26)은 상술한 강자성 물질들 중 어느 하나와 루테늄막(Ru)이 적층된 적층막으로 형성할 수 있다(예컨대, CdFe/Ru/CoFe). 또한, 핀드막(24) 및 자유막(26)은 강자성막, 반강자성 커플링 스페이서막(anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다. The
터널절연막(25)은 핀드막(24)과 자유막(26) 사이의 터널링장벽(tunneling barrier)으로 작용하며, 절연특성을 갖는 물질은 모두 사용할 수 있다. 예를 들어, 터널절연막(25)은 마그네슘산화막(MgO)으로 형성할 수 있다.The
한편, 자기터널접합층(27)은 하부전극패턴(22) 상에 자유막(26), 터널절연막(25), 핀드막(24) 및 피닝막(23) 순서로 적층된 적층막으로 형성할 수도 있다. 이처럼, 자유막(26)이 하부전극패턴(22)과 접하는 경우에는 후속 자기터널접합층(27) 식각공정시 자기터널접합 장치의 자기저항비(magnetoresistance, MR) 변화에 주된 역할을 수행하는 자유막(26)이 식각공정간 자유막(26)이 상부전극패턴(28)과 접하는 경우에 비하여 상대적으로 적게 노출되기 때문에 자유막(26) 손상에 따른 자기저항비 감소를 완화시킬 수 있다. 여기서, 자기저항비(MR)는 자기터널접합 장치가 고저항 상태일 때와 저저항 상태일 때의 저항차이를 저저항 상태일 때의 저항값에 대한 백분율로 정의한 값으로 만약, 자기저항비가 낮을 경우, 자기터널접합 장치의 고저항값과 저저항값 사이의 차이가 감소하여 자기터널접합 장치를 이용하는 메모리 장치의 정보 저장 특성이 저하될 수 있다.Meanwhile, the magnetic
다음으로, 자기터널접합층(27) 상에 상부전극패턴(28)을 형성한다. 상부전극패턴(28)은 자기터널접합층(27) 상에 상부전극용 도전막(미도시) 및 포토레지스트패턴(미도시)을 순차적으로 형성한 후, 포토레지스트패턴을 식각장벽(etch barrier)으로 상부전극용 도전막을 식각하는 일련의 공정과정을 통해 형성할 수 있다. Next, an
여기서, 상부전극패턴(28)은 자기터널접합 장치의 전기적인 특성을 고려하여 금속성막으로 형성하는 것이 바람직하며, 금속성막으로는 티타늄막(Ti), 탄탈륨막(Ta), 백금막(Pt), 구리막(Cu), 텅스텐막(W), 알루미늄막(Al), 티타늄질화 막(TiN), 탄탈륨질화막(TaN), 텅스텐실리사이드막(WSi) 등을 사용할 수 있다.Here, the
도 2b에 도시된 바와 같이, 노출된 상부전극패턴(28)의 모든 표면 즉, 측면 및 상부면을 덮도록 희생패턴(29)을 형성한다. 이때, 희생패턴(29)은 후속 자기터널접합층(27) 식각공정시 식각장벽(즉, 하드마스크)으로 작용함과 동시에 상부전극패턴(28)이 손실되는 것을 방지하여 상부전극패턴(28)을 구성하는 물질로부터 비롯된 도전성부산물의 생성을 방지하는 역할을 수행한다. As shown in FIG. 2B, the
희생패턴(29)은 기형성된 구조물의 특성이 열화 특히, 금속성막으로 이루어진 상부전극패턴(28)의 특성이 열화되는 것을 방지하기 위하여 적어도 300℃보다 낮은 온도에서 형성하는 것이 바람직하다. 참고로, 금속성막 예컨대, 탄탈륨막의 경우 400℃ 이상의 온도에서 공정을 진행할 경우 산화반응이 급속히 진행되므로, 상부전극패턴(28)이 산화될 우려가 있다. 또한, 희생패턴(29)은 희생패턴(29)을 구성하는 물질내부에 함유된 산소성분(O) 또는 질소성분(N)의 확산으로 인해 상부전극패턴(28)이 산화 또는 질화되는 것을 방지하기 위하여 산소성분 또는 질소성분을 다량으로 포함하는 물질 예컨대, 산화막 또는 질화막으로 희생패턴(29)을 형성하지 않는 것이 바람직하다. The
따라서, 희생패턴(29)은 300℃ 이하의 저온에서 형성할 수 있고, 산소성분 또는 질소성분을 포함하지(또는 거의 포함하지) 않으면서 식각공정시 식각장벽으로 작용할 수 있는 물질 예컨대, 포토레지스트막(Photo Resist, PR) 또는 비정질탄소막(Amorphous Carbon Layer, ACL)으로 이루어진 단일막으로 형성하거나, 또는 비정질탄소막과 포토레지스트막이 적층된 적층막으로 형성할 수 있다. 참고로, 포토레 지스트막은 110℃ 이하의 온도에서 형성(또는 증착)할 수 있고, 비정질탄소막은 275℃ 이하의 온도에서 형성(또는 증착)할 수 있다.Accordingly, the
일례로, 희생패턴(29)을 포토레지스트막으로 형성하는 경우에는 상부전극패턴(28)을 포함하는 구조물 전면에 포토레지스트막를 도포한 후, 상부전극패턴(28)을 정의하는 노광마스크보다 더 큰 면적을 정의하는 노광마스크를 사용한 노광 및 현상공정을 통해 희생패턴(29)을 형성할 수 있다.For example, when the
도 2c에 도시된 바와 같이, 희생패턴(29)을 식각장벽으로 자기터널접합층(27) 즉, 자유막(26), 터널절연막(25), 핀드막(24) 및 피닝막(23)을 순차적으로 식각한다. 이하, 식각된 피닝막(23), 핀드막(24), 터널절연막(25), 자유막(26) 및 자기터널접합층(27)의 도면부호를 각각 '23A', '24A', '25A', '26A' 및 '27A'로 변경하여 표기한다. As shown in FIG. 2C, the magnetic
다음으로, 희생패턴(29)을 제거한다. 이때, 희생패턴(29)은 건식식각법(dry etch) 또는 습식식각법(wet etch)을 사용하여 제거할 수 있다. Next, the
구체적으로, 포토레지스트막, 비정질탄소막과 같이 탄소를 주성분으로 하는 희생패턴(29)을 건식식각법으로 제거하는 경우에는 애싱(ashing)이라 불리는 산소 플라즈마 처리(O2 plasma treatment)를 사용하여 제거할 수 있고, 습식식각법으로 제거하는 경우에는 암모니아(NH4OH)와 과산화수소(H2O2)가 혼합된 용액을 사용하여 제거할 수 있다. 여기서, 희생패턴(29)은 기형성된 구조물에 손상을 최소화할 수 있는 습식식각법으로 제거하는 것이 보다 바람직하다. Specifically, a photoresist film, in the case of removing the sacrificial pattern (29) containing carbon as a primary component, such as an amorphous carbon film by a dry etching process has to be removed using an ashing (ashing), oxygen plasma treatment (O 2 plasma treatment), called In the case of removing by wet etching, it may be removed using a solution in which ammonia (NH 4 OH) and hydrogen peroxide (H 2 O 2 ) are mixed. Here, the
이와 같이, 본 발명은 노출된 상부전극패턴(28)의 모든 표면을 덮는 희생패턴(29)을 식각장벽(즉, 하드마스크)으로 자기터널접합층(27A)을 식각하여 공정간 상부전극패턴(28)이 손실되는 것을 방지함으로써, 상부전극패턴(28)을 구성하는 금속성막으로부터 비롯된 도전성부산물의 생성을 방지할 수 있다. 이를 통해, 도전성부산물에 기인한 자기터널접합 장치의 특성 열화를 방지할 수 있다.As described above, according to the present invention, the magnetic
이하, 후술할 본 발명의 제2실시예에서는 상부전극으로부터 비롯된 도전성부산물의 생성을 방지함과 동시에 자기터널접합층 식각공정시 희생패턴의 식각마진을 향상시킬 수 있는 자기터널접합 장치의 제조방법을 제공한다. Hereinafter, a second embodiment of the present invention will be described a method of manufacturing a magnetic tunnel junction device that can prevent the formation of conductive by-products from the upper electrode and at the same time improve the etching margin of the sacrificial pattern during the etching process of the magnetic tunnel junction layer. to provide.
도 3a 내지 도 3d는 본 발명의 제2실시예에 따른 자기터널접합 장치 제조방법을 도시한 공정도이다. 여기서, 각 도면의 (A)는 평면도이고, (B)는 (A)에 도시된 X-X'절취선을 따라 도시한 단면도이다. 3A to 3D are flowcharts illustrating a method of manufacturing a magnetic tunnel junction apparatus according to a second embodiment of the present invention. Here, (A) of each figure is a top view, (B) is sectional drawing shown along the XX 'cutting line shown to (A).
도 3a에 도시된 바와 같이, 소정의 구조물이 구비된 기판(31) 상에 하부전극패턴(32)을 형성한다. 하부전극패턴(32)은 금속성막으로 형성할 수 있으며, 금속성막으로는 티타늄막(Ti), 탄탈륨막(Ta), 백금막(Pt), 구리막(Cu), 텅스텐막(W), 알루미늄막(Al), 티타늄질화막(TiN), 탄탈륨질화막(TaN), 텅스텐실리사이드막(WSi) 등을 사용할 수 있다. As shown in FIG. 3A, a
다음으로, 하부전극패턴(32) 상에 피닝막(33), 핀드막(34), 터널절연막(35) 및 자유막(36) 순서로 적층되거나, 또는 하부전극패턴(32) 상에 자유막(36), 터널절연막(35), 핀드막(34) 및 피닝막(33) 순서로 적층된 자기터널접합층(37)을 형성 한다.Next, the pinning
다음으로, 자기터널접합층(37) 상에 상부전극패턴(38)을 형성한다. 상부전극패턴(38)은 자기터널접합층(37) 상에 상부전극용 도전막(미도시) 및 포토레지스트패턴(미도시)을 순차적으로 형성한 후, 포토레지스트패턴을 식각장벽(etch barrier)으로 상부전극용 도전막을 식각하는 일련의 공정과정을 통해 형성할 수 있다. Next, an
여기서, 상부전극패턴(38)은 자기터널접합 장치의 전기적인 특성을 고려하여 금속성막으로 형성하는 것이 바람직하며, 금속성막으로는 티타늄막(Ti), 탄탈륨막(Ta), 백금막(Pt), 구리막(Cu), 텅스텐막(W), 알루미늄막(Al), 티타늄질화막(TiN), 탄탈륨질화막(TaN), 텅스텐실리사이드막(WSi) 등을 사용할 수 있다.Here, the
도 3b에 도시된 바와 같이, 노출된 상부전극패턴(38)의 모든 표면 즉, 측면 및 상부면을 덮도록 제1희생패턴(39)을 형성한다. 이때, 제1희생패턴(39)은 후속 자기터널접합층(37) 식각공정시 식각장벽(즉, 하드마스크)으로 작용함과 동시에 상부전극패턴(38)이 손실되는 것을 방지하여 상부전극패턴(38)을 구성하는 물질로부터 비롯된 도전성부산물의 생성을 방지하는 역할을 수행한다. As shown in FIG. 3B, the first
제1희생패턴(39)은 기형성된 구조물의 특성 열화 특히, 금속성막으로 이루어진 상부전극패턴(38)의 특성이 열화되는 것을 방지하기 위하여 적어도 300℃보다 낮은 온도에서 형성하는 것이 바람직하다. 또한, 제1희생패턴(39)은 제1희생패턴(39)을 구성하는 물질내부에 함유된 산소성분(O) 또는 질소성분(N)의 확산으로 인해 상부전극패턴(38)이 산화 또는 질화되는 것을 방지하기 위하여 산소성분 또는 질소성분을 다량으로 포함하는 물질 예컨대, 산화막 또는 질화막으로 형성하지 않는 것이 바람직하다. The first
따라서, 제1희생패턴(39)은 300℃ 이하의 저온에서 형성할 수 있고, 산소성분 또는 질소성분을 포함하지(또는 거의 포함하지) 않으면서 식각공정시 식각장벽으로 작용할 수 있는 물질 예컨대, 포토레지스트막(Photo Resist, PR) 또는 비정질탄소막(Amorphous Carbon Layer, ACL)으로 이루어진 단일막으로 형성하거나, 또는 비정질탄소막과 포토레지스트막이 적층된 적층막으로 형성할 수 있다. 참고로, 포토레지스트막은 110℃ 이하의 온도에서 형성(또는 증착)할 수 있고, 비정질탄소막은 275℃ 이하의 온도에서 형성(또는 증착)할 수 있다.Accordingly, the first
도 3c에 도시된 바와 같이, 노출된 제1희생패턴(39)의 모든 표면 즉, 측면 및 상부면을 덮도록 제2희생패턴(40)을 형성한다. 이때, 제2희생패턴(40)은 후속 자기터널접합층(37) 식각공정시 식각장벽(즉, 하드마스크)으로 작용함과 동시에 제1희생패턴(39)의 식각마진을 향상시키는 역할을 수행한다. As illustrated in FIG. 3C, the second
제2희생패턴(40)은 기형성된 구조물에 손상 또는 변형 특히, 포토레지스트막 또는 비정질탄소막으로 이루어진 제1희생패턴(39)이 손상 또는 변형되는 것을 방지하기 위하여 제1희생패턴(39) 형성공정보다 낮은 온도에서 형성하는 것이 바람직하다. 따라서, 제2희생패턴(40)은 적어도 100℃보다 낮은 온도에서 형성하는 것이 바람직하다. The second
따라서, 제2희생패턴(40)은 식각장벽으로 작용할 수 있고 100℃보다 낮은 온도에서 형성할 수 있는 저온산화막(Ultra Low Temperature Oxide, ULTO)으로 형성 하는 것이 바람직하다. 저온산화막은 70℃ ~ 90℃ 범위의 온도에서 형성할 수 있다. 참고로, 제2희생패턴(40)은 제1희생패턴(39) 상에 형성하기 때문에 산소성분 또는 질소성분을 다량으로 포함하는 물질 예컨대, 산화막 또는 질화막으로 제2희생패턴(40)을 형성하더라도 산소성분 및 질소성분의 확산에 기인한 상부전극패턴(38)의 특성 열화를 방지할 수 있다. Accordingly, the second
도 3d에 도시된 바와 같이, 제1 및 제2희생패턴(39, 40)을 식각장벽으로 자기터널접합층(37) 즉, 자유막(36), 터널절연막(35), 핀드막(34) 및 피닝막(33)을 순차적으로 식각한다. 이하, 식각된 이하, 식각된 피닝막(33), 핀드막(34), 터널절연막(35), 자유막(36) 및 자기터널접합층(37)의 도면부호를 각각 '33A', '34A', '35A', '36A' 및 '37A'로 변경하여 표기한다.As shown in FIG. 3D, the magnetic
다음으로, 제2 및 제1희생패턴(40, 39)을 순차적으로 제거한다. 이때, 제2희생패턴(40)은 습식식각법을 사용하여 제거할 수 있고, 제1희생패턴(39)은 건식식각법 또는 습식식각법을 사용하여 제거할 수 있다.Next, the second and first
구체적으로, 제2희생패턴(40)은 불산용액(HF) 또는 BOE(Buffered Oxide Etchant)용액을 사용하여 제거할 수 있다. 그리고, 제1희생패턴(39)을 건식식각법으로 제거하는 경우에는 산소 플라즈마 처리를 사용하여 제거할 수 있고, 습식식각법으로 제거하는 경우에는 암모니아(NH4OH)와 과산화수소(H2O2)가 혼합된 용액을 사용하여 제거할 수 있다. 여기서, 제1희생패턴(39)은 기형성된 구조물의 손상을 최소화할 수 있는 습식식각법으로 제거하는 것이 보다 바람직하다. Specifically, the second
이와 같이, 본 발명은 노출된 상부전극패턴(38)의 모든 표면을 덮는 제1 및 제2희생패턴(39, 40)을 식각장벽(즉, 하드마스크)으로 자기터널접합층(37A)을 식각함하여 공정간 상부전극패턴(38)이 손실되는 것을 방지함으로써, 상부전극패턴(38)을 구성하는 금속성막으로부터 비롯된 도전성부산물의 생성을 방지할 수 있다. As described above, according to the present invention, the magnetic
이를 통해, 도전성부산물에 기인한 자기터널접합 장치의 특성 열화를 방지할 수 있다.Through this, it is possible to prevent deterioration of characteristics of the magnetic tunnel junction device due to the conductive by-product.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will appreciate that various embodiments within the scope of the technical idea of the present invention are possible.
도 1a 및 도 1b는 종래기술에 따른 자기터널접합 장치 제조방법을 도시한 공정단면도. Figure 1a and Figure 1b is a process cross-sectional view showing a method for manufacturing a magnetic tunnel junction device according to the prior art.
도 2a 내지 도 2c는 본 발명의 제1실시예에 따른 자기터널접합 장치 제조방법을 도시한 공정도. 2a to 2c is a process diagram showing a method for manufacturing a magnetic tunnel junction device according to a first embodiment of the present invention.
도 3a 내지 도 3d는 본 발명의 제2실시예에 따른 자기터널접합 장치 제조방법을 도시한 공정도. 3A to 3D are process drawings showing a method for manufacturing a magnetic tunnel junction device according to a second embodiment of the present invention.
*도면 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *
21, 31 : 기판 22, 32 : 하부전극패턴21, 31:
27, 27A, 37, 37A : 자기터널접합층 28, 38 : 상부전극패턴27, 27A, 37, 37A: magnetic
29 : 희생패턴 39 : 제1희생패턴29: sacrificial pattern 39: the first sacrificial pattern
40 : 제2희생패턴40: second sacrificial pattern
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090060311A KR101073132B1 (en) | 2009-07-02 | 2009-07-02 | Method for manufacturing magnetic tunnel junction device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090060311A KR101073132B1 (en) | 2009-07-02 | 2009-07-02 | Method for manufacturing magnetic tunnel junction device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110002706A true KR20110002706A (en) | 2011-01-10 |
KR101073132B1 KR101073132B1 (en) | 2011-10-12 |
Family
ID=43610874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090060311A KR101073132B1 (en) | 2009-07-02 | 2009-07-02 | Method for manufacturing magnetic tunnel junction device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101073132B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9029964B2 (en) | 2011-09-28 | 2015-05-12 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
CN107968150A (en) * | 2016-09-06 | 2018-04-27 | 三星电子株式会社 | The method for manufacturing magnetic memory device |
US10269401B2 (en) | 2015-10-15 | 2019-04-23 | Samsung Electronics Co., Ltd. | Magnetic memory devices |
US10529919B2 (en) | 2017-09-20 | 2020-01-07 | Samsung Electronics Co., Ltd. | Method of manufacturing a magnetoresistive random access memory device using hard masks and spacers |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150036985A (en) | 2013-09-30 | 2015-04-08 | 에스케이하이닉스 주식회사 | Electronic device and method for fabricating the same |
US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
KR20150102302A (en) | 2014-02-28 | 2015-09-07 | 에스케이하이닉스 주식회사 | Electronic device and method for fabricating the same |
KR20160122915A (en) | 2015-04-14 | 2016-10-25 | 에스케이하이닉스 주식회사 | Electronic device |
KR20160073782A (en) | 2014-12-17 | 2016-06-27 | 에스케이하이닉스 주식회사 | Electronic device and method for fabricating the same |
KR20140142929A (en) | 2013-06-05 | 2014-12-15 | 에스케이하이닉스 주식회사 | Semiconductor device and method for manufacturing the same, and micro processor, processor, system, data storage system and memory system including the semiconductor device |
KR102025256B1 (en) | 2013-07-25 | 2019-09-26 | 에스케이하이닉스 주식회사 | Electronic device and method for fabricating the same |
US10367137B2 (en) | 2014-12-17 | 2019-07-30 | SK Hynix Inc. | Electronic device including a semiconductor memory having a variable resistance element including two free layers |
KR102575405B1 (en) | 2016-12-06 | 2023-09-06 | 삼성전자주식회사 | Magnetoresistive random access device and method of manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136463B2 (en) * | 2007-11-20 | 2015-09-15 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
-
2009
- 2009-07-02 KR KR1020090060311A patent/KR101073132B1/en not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9029964B2 (en) | 2011-09-28 | 2015-05-12 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
US10269401B2 (en) | 2015-10-15 | 2019-04-23 | Samsung Electronics Co., Ltd. | Magnetic memory devices |
US10515678B2 (en) | 2015-10-15 | 2019-12-24 | Samsung Electronics Co., Ltd. | Magnetic memory devices |
CN107968150A (en) * | 2016-09-06 | 2018-04-27 | 三星电子株式会社 | The method for manufacturing magnetic memory device |
CN107968150B (en) * | 2016-09-06 | 2023-04-07 | 三星电子株式会社 | Method of manufacturing magnetic memory device |
US10529919B2 (en) | 2017-09-20 | 2020-01-07 | Samsung Electronics Co., Ltd. | Method of manufacturing a magnetoresistive random access memory device using hard masks and spacers |
Also Published As
Publication number | Publication date |
---|---|
KR101073132B1 (en) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101073132B1 (en) | Method for manufacturing magnetic tunnel junction device | |
KR100943860B1 (en) | Method for forming magnetic tunnel junction cell | |
KR101870873B1 (en) | Method for fabricating magnetic tunnel junction device | |
KR101811315B1 (en) | Magnetic memory devices and methods of fabricating the same | |
US20180145248A1 (en) | Magnetoresistive Device and Method of Manufacturing Same | |
US10483460B2 (en) | Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers | |
JP5502627B2 (en) | Magnetic random access memory and manufacturing method thereof | |
KR102444236B1 (en) | Magnetic device and method of manufacturing the same | |
US7897412B2 (en) | Method of manufacturing magnetic random access memory including middle oxide layer | |
US20130157385A1 (en) | Method for fabricating semiconductor device | |
KR100942984B1 (en) | Method for forming magnetic tunnel junction cell | |
KR20100076557A (en) | Method for manufacturing magnetic tunnel junction device | |
US9379316B2 (en) | Method of fabricating a magnetoresistive random access structure | |
KR20170027925A (en) | Method for forming patterns and method for manufacturing magnetic memory device using the same | |
KR20100076556A (en) | Method for manufacturing magnetic tunnel junction device | |
KR101015144B1 (en) | Method for forming magnetic tunnel junction device | |
KR20180083028A (en) | Magnetic memory device | |
US9018720B2 (en) | Semiconductor device and method for fabricating the same | |
KR20130034261A (en) | Method for fabricating semiconductor device | |
KR101997154B1 (en) | Magnetic device | |
CN111490151B (en) | Method for manufacturing microminiature magnetic random access memory array | |
US9029964B2 (en) | Semiconductor device and method for fabricating the same | |
CN111490152B (en) | Method for manufacturing microminiature magnetic random access memory array | |
KR20140104918A (en) | Magnetic Device Including Fluoride Tunnel Barrier Layer and Method for Fabricating the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |