KR101997154B1 - Magnetic device - Google Patents
Magnetic device Download PDFInfo
- Publication number
- KR101997154B1 KR101997154B1 KR1020120104617A KR20120104617A KR101997154B1 KR 101997154 B1 KR101997154 B1 KR 101997154B1 KR 1020120104617 A KR1020120104617 A KR 1020120104617A KR 20120104617 A KR20120104617 A KR 20120104617A KR 101997154 B1 KR101997154 B1 KR 101997154B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- magnetization
- tunneling barrier
- thickness
- barrier layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Abstract
자기 소자는 제1 자화층과, 제2 자화층과, 상기 제1 자화층과 상기 제2 자화층 사이에 배치되며 제1 두께를 갖는 제1 터널링 장벽층, 및 상기 제1 터널링 장벽층의 측면에 배치되는 것으로 상기 제1 두께보다 큰 두께를 갖는 제1 절연부를 포함한다. The magnetic element includes a first magnetization layer, a second magnetization layer, a first tunneling barrier layer disposed between the first magnetization layer and the second magnetization layer and having a first thickness, and a second tunneling barrier layer And has a thickness greater than the first thickness.
Description
본 개시는 자기 소자에 관한 것으로, 보다 구체적으로는 비휘발성 자성층을 구비하는 자기 소자에 관한 것이다.This disclosure relates to magnetic elements, and more particularly to magnetic elements having non-volatile magnetic layers.
최근 자기터널접합 (magnetic tunnel junction: MTJ)의 자기저항 특성을 이용하는 전자 소자에 대한 많은 연구가 이루어지고 있다. 예를 들어, MRAM (magnetic random access memory) 소자는 MTJ 셀의 저항 변화를 이용하여 데이터를 저장하는 메모리 소자로서, 비휘발성을 가지며 고속 동작이 가능하고 높은 내구성을 갖는 등의 이점으로 인해 차세대 비휘발성 메모리 소자의 하나로 많은 연구가 이루어지고 있다. 특히, 고집적화된 MRAM 소자의 MTJ 셀이 미세화됨에 따라, MTJ (magnetic tunnel junction) 셀에 직접 전류를 인가하여 자화반전을 유도하여 STT (spin transfer torque)라는 물리 현상에 의해 정보를 저장하는 STT-MRAM이 주목을 받고 있다. Recently, many studies have been made on electronic devices using magnetic resistance of magnetic tunnel junction (MTJ). For example, a magnetic random access memory (MRAM) device is a memory device that stores data by using a change in resistance of an MTJ cell. Because of its nonvolatility, high-speed operation, and high durability, Much research has been done as one of the memory devices. Particularly, as the MTJ cell of a highly integrated MRAM device is miniaturized, an STT-MRAM (Magnetostatic Magnetic Resonance Imaging) device which induces magnetization inversion by applying a direct current to a magnetic tunnel junction (MTJ) cell and stores information by a physical phenomenon called a spin transfer torque This is receiving attention.
고집적화된 STT-MRAM을 구현하기 위하여 미세한 크기의 MTJ 구조를 형성할 필요가 있다. 이와 같이 미세한 크기의 MTJ 구조를 형성하는 경우, 신뢰성 있는 MTJ 셀을 얻는 데 유리하게 적용될 수 있는 MTJ 구조의 형성 기술이 필요하다. In order to realize highly integrated STT-MRAM, it is necessary to form an MTJ structure of a minute size. In the case of forming the MTJ structure having such a small size, there is a need for a technique of forming an MTJ structure that can be advantageously applied to obtain a reliable MTJ cell.
본 개시가 이루고자 하는 기술적 과제는 고집적화된 고밀도 자기 소자를 제공함에 있어서, 전기적인 불량을 해소하기 위한 구조를 갖는 자기 소자를 제공하는 것이다.Disclosure of Invention Technical Problem [8] The present invention provides a magnetic device having a structure for eliminating electrical defects in providing a highly integrated high-density magnetic device.
본 개시에 의한 제1 양태에 따른 자기 소자는 제1 자화층과, 제2 자화층과, 상기 제1 자화층과 상기 제2 자화층 사이에 배치되며 제1 두께를 갖는 제1 터널링 장벽층, 및 상기 제1 터널링 장벽층의 측면에 배치되는 것으로 상기 제1 두께보다 큰 두께를 갖는 제1 절연부를 포함한다. A magnetic element according to the first aspect of the present disclosure includes a first magnetization layer, a second magnetization layer, a first tunneling barrier layer disposed between the first magnetization layer and the second magnetization layer and having a first thickness, And a first insulating portion disposed on a side surface of the first tunneling barrier layer and having a thickness greater than the first thickness.
상기 자기 소자는 제1 자화층 하부에 배치되는 하부 전극과, 상기 제1 자화층과 상기 하부 전극 사이에 배치되며 제2 두께를 갖는 제2 터널링 장벽층, 및 상기 제2 터널링 장벽층의 측면에 배치되는 것으로 상기 제2 두께보다 큰 두께를 갖는 제2 절연부를 더 포함할 수 있다.Wherein the magnetic element comprises a lower electrode disposed below the first magnetization layer, a second tunneling barrier layer disposed between the first magnetization layer and the lower electrode and having a second thickness, and a second tunneling barrier layer disposed between the first tunneling barrier layer and the second tunneling barrier layer, And a second insulating portion having a thickness larger than the second thickness.
상기 자기 소자는 제2 자화층 상부에 배치되는 도전성 마스크층과, 상기 제2 자화층과 상기 도전성 마스크 층 사이에 배치되며, 제3 두께를 갖는 제3 터널링 장벽층, 및 상기 제3 터널링 장벽층의 측면에 배치되는 것으로 상기 제3 두께보다 큰 두께를 갖는 제3 절연부를 더 포함할 수 있다.Wherein the magnetic element comprises a conductive mask layer disposed over the second magnetization layer, a third tunneling barrier layer disposed between the second magnetization layer and the conductive mask layer, the third tunneling barrier layer having a third thickness, And a third insulating portion having a thickness larger than the third thickness.
상기 제1, 2, 또는 3 절연부는 금속 산화물, 금속 질화물, 금속 탄화물, 또는 금속 염화물 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 상기 제1, 2, 또는 3 절연부는 CoO, FeO, MgO, 또는 TaO 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 상기 제1, 2, 또는 3 절연부는 CoN, TaN, FeN, 또는 MgN 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다.The first, second, or third insulating portion may include at least one material selected from metal oxides, metal nitrides, metal carbides, and metal chlorides. The first, second, or third insulating portion may include at least one material selected from the group consisting of CoO, FeO, MgO, and TaO. The first, second, or third insulating portion may include at least one material selected from CoN, TaN, FeN, and MgN.
상기 제1, 2, 또는 3 절연부는 각각 상기 제1, 2, 또는 3 터널링 장벽층의 중심에서 멀어질수록 더 큰 두께를 가질 수 있다.The first, second, or third insulating portion may have a greater thickness as the distance from the center of the first, second, or third tunneling barrier layer, respectively.
상기 제1 자화층 및 제2 자화층 중 적어도 하나는 CoFeB, Ta, 및 CoFeB가 순차적으로 적층된 구조를 포함할 수 있다.At least one of the first and second magnetization layers may include a structure in which CoFeB, Ta, and CoFeB are sequentially stacked.
상기 제1 자화층 및 제2 자화층은 각각 수직 자화층으로 이루어질 수 있다.The first magnetization layer and the second magnetization layer may be vertical magnetization layers, respectively.
상기 제1, 2, 또는 3 터널링 장벽층은 금속 산화물을 포함할 수 있다.The first, second, or third tunneling barrier layer may comprise a metal oxide.
상술한 자기 소자는 터널링 장벽층의 측면에 절연부을 포함하고 있어, 자기 소자를 제조하는 과정에서 발생할 수 있는 층간의 전기적인 분량, 예를 들면, 전기적인 쇼트(short) 현상을 방지할 수 있다. 즉, 터널링 장벽층으로 분리된 자화층 사이의 전기적인 불량, 터널링 장벽층으로 분리된 자화층과 전극간의 전기적인 불량 등을 해소할 수 있다. 따라서, 개시된 실시예에 따른 자기 소자는 전기적으로 신뢰성이 높게 된다. The above-described magnetic element includes an insulating portion on a side surface of the tunneling barrier layer, so that an electric quantity between layers, which may occur in the process of manufacturing a magnetic element, for example, an electric short can be prevented. That is, electrical failure between the magnetization layers separated by the tunneling barrier layer and electrical failure between the magnetization layer separated by the tunneling barrier layer and the electrodes can be solved. Thus, the magnetic element according to the disclosed embodiment becomes electrically highly reliable.
또한, 상기 절연부는 자유층의 역할을 하는 자화층의 일부 영역에도 형성되어 자유층의 유효 크기가 줄어들고, 이에 따라 자유층의 자화를 반전시키는 데 드는 동작전류가 줄어들게 되어 고집적 자기 메모리 소자를 만들 수 있게 된다.In addition, the insulating portion is also formed in a part of the magnetization layer serving as a free layer, so that the effective size of the free layer is reduced, and thus the operating current required to invert the magnetization of the free layer is reduced, .
도 1은 본 개시의 일 실시예에 따른 자기 소자의 구조를 개략적으로 보이는 단면도이다.
도 2는 본 개시에 의한 다른 실시예에 따른 자기 소자의 구조를 개략적으로 보이는 단면도이다.
도 3은 본 개시에 의한 또 다른 실시예에 따른 자기 소자의 구조를 개략적으로 보이는 단면도이다.
도 4a 내지 도 4g는 본 개시에 의한 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 5는 본 개시에 의한 자기 소자를 포함하는 시스템이다. 1 is a schematic cross-sectional view of a structure of a magnetic element according to an embodiment of the present disclosure;
2 is a cross-sectional view schematically illustrating the structure of a magnetic element according to another embodiment of the present disclosure;
3 is a schematic cross-sectional view of a structure of a magnetic element according to another embodiment of the present disclosure;
FIGS. 4A to 4G are cross-sectional views illustrating a method of manufacturing a magnetic element according to the present disclosure.
5 is a system including a magnetic element according to the present disclosure.
이하, 첨부된 도면을 참조하여 본 개시에 따른 실시예들을 상세히 설명한다.도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 이들에 대한 중복된 설명은 생략한다. 또한, 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present disclosure, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout, and duplicate descriptions thereof are omitted. In addition, the size of each component may be exaggerated for clarity and convenience of explanation.
한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 예를 들면, 한 층이 기판이나 다른 층의 "위", "상부" 또는 "상"에 구비된다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 또 다른 층이 존재할 수도 있다.On the other hand, the embodiments described below are merely illustrative, and various modifications are possible from these embodiments. For example, when one layer is described as being provided on a "top", "top", or "top" of a substrate or other layer, the layer may be on top of the substrate or other layer directly, Other layers may also be present.
또한, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다" 및/또는 "포함하는"은 언급된 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Also, terms used herein are for the purpose of illustrating embodiments and are not intended to limit the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used in the specification, "comprises" and / or "comprising" do not exclude the presence or addition of the stated components, steps, operations, and / or elements. The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by terms. Terms are used only for the purpose of distinguishing one component from another.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.If certain embodiments are otherwise feasible, the particular process sequence may be performed differently from the sequence described. For example, two processes that are described in succession may be performed substantially concurrently, or may be performed in the reverse order to that described.
도 1은 본 개시의 일 실시예에 따른 자기 소자(100)를 개략적으로 보이는 단면도이다.1 is a schematic cross-sectional view of a
도 1을 참조하면, 자기 소자(100)는 제1 자화층(130), 제2 자화층(150), 제1 자화층(130)과 제2 자화층(150) 사이에 배치되며, 제1 두께(t1)를 갖는 제1 터널링 장벽층(140), 및 제1 터널링 장벽층(140)의 측면에 배치되는 것으로 제1 두께(t1)보다 큰 두께를 갖는 제1 절연부(145)를 포함한다. 또한, 자기 소자(100)은 제1 자화층(130) 하부에 배치되는 하부 전극(110)을 포함할 수 있으며, 제2 자화층(150) 상부에 배치되는 도전성 캡핑층(170) 및/또는 도전성 마스크층(190)을 포함할 수 있다.1, a
제1 자화층(130) 및 제2 자화층(150) 중 어느 하나는 고정된 자화 방향을 갖는 자성층인 고정층(pinned layer)이 될 수 있으며, 나머지 하나는 변동 가능한 자화 방향을 갖는 자성층인 자유층(free layer)이 될 수 있다. 자유층의 자화 방향은 조건에 따라 고정층의 자화 방향과 같거나 역방향이 될 수 있다. 제1 자화층(130) 및 제2 자화층(150)은 각각 수직 자화층이 될 수 있다. 그러나, 이에 한정되지 않고 제1 자화층(130) 및 제2 자화층(150)은 각각 수평 자화층이 될 수도 있다.One of the
일부 실시예에서, 고정층의 자화 방향을 고정시켜 주기 위하여, 피닝층(pinning layer)이 더 구비될 수 있다. 예를 들어, 제2 자화층(150)이 고정층이 되는 경우, 피닝층은 제2 자화층(150) 상부에 배치될 수 있다. 상기 피닝층은 반강자성 물질 (anti-ferromagnetic material)을 포함할 수 있다. 일부 실시예에서, 상기 피닝층은 PtMn, IrMn, NiMn, FeMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO, 또는 Ni 중에서 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 피닝층은 [Co/Pt]n (n≥1) 또는 [Co/Pd]m (m≥1)으로 이루어질 수 있다.In some embodiments, a pinning layer may be further provided to fix the magnetization direction of the pinned layer. For example, when the
제1 자화층(130)은 철(Fe), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함하는 강자성 물질로 이루어질 수 있으며, B, Cr, Pt, Pd 등과 같은 다른 원소를 더 포함할 수 있다. 예를 들어, 제1 자화층(130)은 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다. The
제2 자화층(150)은 제1 자화층(130)과 마찬가지로 철(Fe), 코발트(Co), 및 니켈(Ni) 중 적어도 하나를 포함하는 강자성 물질로 이루어질 수 있으며, B, Cr, Pt, Pd 등과 같은 다른 원소를 더 포함할 수 있다. 예를 들어, 제1 자화층(130)은 CoFeB, Fe, Co, Ni, Gd, Dy, CoFe, NiFe, MnAs, MnBi, MnSb, CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12중 선택된 적어도 하나를 포함할 수 있다. 제2 자화층(150)은 제1 자화층(130)과 다른 물질로 형성될 수 있지만, 동일한 물질로 형성될 수도 있다.The
일부 실시예에서, 제1 자화층(130) 및 제2 자화층(150) 중 적어도 하나는 수직 자기이방성(perpendicular magnetic anisotropy: PMA) 물질을 포함할 수 있으며, 특히 계면에 수직한 자기이방성(interface perpendicular magnetic anisotropy: IPMA)을 가질 수 있다. 이를 위해, 제1 자화층(130) 및 제2 자화층(150)은 경자성(hard magnetic) 물질을 포함할 수 있다. 경자성 물질은 예컨대, 106~107 erg/cc 정도의 비교적 높은 자기이방성 에너지를 갖는다. 이러한 높은 자기 이방성 에너지를 갖는 경자성 물질을 포함하는 제1 자화층(130)과 제2 자화층(150)은 그의 높은 자기 이방성 에너지로 인해 계면에 수직한 자화 용이축을 가질 수 있다. In some embodiments, at least one of the first and
일부 실시예에서, 제1 자화층(130) 및 제2 자화층(150) 중 적어도 하나는 SAF(synthetic antiferromagnetic) 구조를 포함할 수 있다. SAF 구조는 강자성체 적층 구조 중에 도전성 물질, 예컨대, Ru, Cu, Al, Au, Ag 및 이들의 혼합물 중 적어도 하나를 포함하는 구조를 말한다. 예를 들면, 상기 SAF 구조는 CoFeB/Ta/(Co/Pt)m/Ru/(Co/Pd)n (여기서, m 및 n은 자연수)의 다층 구조를 가질 수 있으나, 이에 한정되는 것은 아니며 다양하게 변형된 구조를 채용할 수 있다. 서로 반대 방향으로 자화된 2개의 고정층은 서로의 표유 자계(stray magnetic field)를 상쇄시킬 수 있다. 따라서, 서로 반대 방향으로 자화된 2개의 고정층을 사용함으로써, 고정층에서 발생하는 표유 자계가 자유층에 영향을 주는 것을 억제 또는 방지할 수 있다.In some embodiments, at least one of the
제1 터널링 장벽층(140)은 제1 자화층(130) 및 제2 자화층(150) 사이에 배치되며, 스핀 확산 길이 보다 얇은 제1 두께(t1)를 가질 수 있다. 제1 터널링 장벽층(140)은 마그네슘(Mg), 티타늄(Ti), 알루미늄(Al), 마그네슘-아연(MgZn) 및 마그네슘-붕소(MgB)의 산화물, 그리고 티타늄(Ti) 및 바나듐(V)의 질화물 중 선택된 적어도 하나를 포함할 수 있다. 예를 들면, 제1 터널링 장벽층(140)은 MgO, Al2O3, B2O3, 또는 SiO2 로 이루어질 수 있다. 일부 실시예에서, 제1 터널링 장벽층(140)은 약 5 ∼ 20 Å의 두께를 가질 수 있다.The first
제1 절연부(145)는 제1 터널링 장벽층(140)의 측면에 배치되는 것으로 상기 제1 두께(t1)보다 큰 두께(T1)를 가진다. 일부 실시예에서, 제1 절연부(145)는 제1 터널링 장벽층(140)의 중심에서 멀어질수록 두껍게 형성될 수 있다. 이 경우, 제1 절연부(145)의 두께는 일정하지 않고, 중심에서 바깥으로 향하는 방향에 따라 점점 커지게 된다. 제1 절연부(145)의 가장 두꺼운 부분의 두께는 제1 터널링 장벽층(140)의 제1 두께(t1)에 비해 약 두 배가 될 수 있다. 일부 실시예에서, 제1 절연부(145)의 가로 방향의 길이(L1)는 약 1 ~ 100 Å의 범위를 가질 수 있다. 그러나, 제1 절연부(145)의 형상은 이에 한정되지 않고 제1 자화층(130)과 제2 자화층(150) 사이에 발생할 수 있는 전기적인 쇼트(short)현상을 방지할 수 있는 다양한 형상이 될 수 있다.The first insulating
제1 절연부(145)는 절연물을 포함한다. 일부 실시예에서, 제1 절연부(145)는 금속 산화물, 금속 질화물, 금속 탄화물, 또는 금속 염화물 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 예를 들면, 제1 절연부(145)는 CoO, FeO, MgO, 또는 TaO 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 또 다른 예를 들면, 제1 절연부(145)는 CoN, TaN, FeN, 또는 MgN 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 또한, 제1 절연부(145)는 상기 개시된 물질의 조합 또는 합금으로 형성될 수도 있다.The first insulating
제1 절연부(145)는 제1 터널링 장벽층(140)의 측면에 배치되어, 제1 자화층(130)과 제2 자화층(150) 사이에 배치되게 된다. 따라서, 제1 절연부(145)는 제1 자화층(130)과 제2 자화층(150)이 공정 과정 중에 발생할 수 있는 전기적 쇼트(short)로부터 자기 소자(100)을 보호하는 역할을 할 수 있다. 또한, 제1 절연부(145)의 형성으로 인해 제1 자화층(130) 및 제2 자화층(150)의 유효 크기가 줄어들게 되어, 자화를 반전시키는데 드는 동작 전류가 줄어들 수 있다.The first insulating
하부 전극(110)은 제1 자화층(130) 하부에 배치하며, Ti, Ta, Ru, TiN, TaN, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시예에서, 하부 전극(110)은 Ti/Ru, Ta/Ru, TiN/Ru, 또는 TaN/Ru 중에서 선택되는 이중층 구조를 가질 수 있다.The
하부 전극(110)은 그 상부의 막들을 형성하는 데 필요한 시드층(seed layer)으로 사용될 수 있다. 일부 실시예에서, 상기 하부 전극(110)은 Ti/Ru/Ta로 이루어질 수 있다. 일부 실시예에서, 상기 하부 전극(110)은 약 10 ∼ 100 Å의 두께를 가진다. 또 다른 실시예에서, 하부 전극(110)과 제1 자화층(130) 사이에 제1 자화층(130)의 증착을 돕는 시드층(seed layer) 또는 다양한 버퍼층을 더 구비할 수 있다.The
도전성 캡핑층(170)은 제2 자화층(150) 상부에 구비될 수 있다. 도전성 캡핑층(170)은 자기 소자(100)의 상부 전극을 구성할 수 있다. 상기 도전성 캡핑층(170)은 Ti, Ta, Ru, TiN, TaN, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시예에서, 상기 도전성 캡핑층(170)은 Ti/Ru, Ta/Ru, TiN/Ru, 또는 TaN/Ru 중에서 선택되는 이중층 구조를 가질 수 있다. The
도전성 마스크층(190)은 제2 자화층(150) 상부에 구비될 수 있다. 도전성 마스크 층은 자기 소자(100)의 상부 전극을 구성할 수 있다. 일부 실시예에서, 도전성 마스크층(190)은 Ru, W, TiN, TaN, Ti, 또는 Ta 중에서 선택되는 적어도 하나의 물질을 포함하도록 형성될 수 있다. 일부 실시예에서, 도전성 마스크층(190)은 TiN/W/Ta/Ru의 다층 구조를 가질 수 있다. 상기 도전성 마스크층(190)은 약 100 ∼ 1000 Å의 두께를 가지도록 형성될 수 있다. 또 다른 일부 실시예에서, 도전성 마스크층(190)은 금속성 유리 합금층을 포함할 수 있다. 상기 금속성 유리 합금층은 그 원자 구조에서 뚜렷한 특정 패턴이 존재하지 않는 비정질 원자 구조를 가지는 합금으로서, 다중 성분의 화학조성을 갖는다. 상기 금속성 유리 합금층은 경도 및/또는 파괴 인성이 우수하여, 이를 사용할 경우 도전성 마스크층(190)은 통상의 경우에 비해 감소된 두께로 형성될 수 있다.The
도 2는 본 개시에 의한 일 실시예에 따른 자기 소자(200)의 구조를 개략적으로 보이는 단면도이다. 도 2에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다.2 is a schematic cross-sectional view of a structure of a
도 2를 참조하면, 자기 소자(200)는 도 1의 자기 소자(100)와 비교할 때, 제1 자화층(230)과 하부 전극(110) 사이에 배치되며, 제2 두께(t2)를 갖는 제2 터널링 장벽층(220) 및 제2 터널링 장벽층(220)의 측면에 배치되는 것으로 상기 제2 두께(t2)보다 큰 두께를 갖는 제2 절연부(225)를 더 포함한다. Referring to FIG. 2, the
제1 자화층(230) 도 1의 제1 자화층(130)에 대하여 설명한 바와 동일한 재료로 이루어질 수 있다. 일부 실시예에서, 제1 자화층(230)은 CoFeB 합금층(231), Ta층(232), 및 CoFeB 합금층(233)이 차례로 적층된 구조를 가질 수 있다. 일부 실시예에서, 제1 자화층(230)은 자유층이 될 수 있고, 제2 자화층(150)은 고정층이 될 수 있다.The
제2 터널링 장벽층(220)은 스핀 확산 길이 보다 얇은 제2 두께(t2)를 가질 수 있다. 일부 실시예에서, 제2 두께(t2)는 제1 터널링 장벽층(140)의 제1 두께(t1)에 비해 작을 수 있다. 제2 터널링 장벽층(220)은 마그네슘(Mg), 티타늄(Ti), 알루미늄(Al), 마그네슘-아연(MgZn) 및 마그네슘-붕소(MgB)의 산화물, 그리고 티타늄(Ti) 및 바나듐(V)의 질화물 중 선택된 적어도 하나를 포함할 수 있다. 예를 들면, 제2 터널링 장벽층(220)은 MgO, Al2O3, B2O3, 또는 SiO2 로 이루어질 수 있다. 일부 실시예에서, 제2 터널링 장벽층(220)은 약 5 ∼ 20 Å의 두께를 가질 수 있다.The second
제2 절연부(225)는 제2 터널링 장벽층(220)의 측면에 배치되는 것으로 상기 제2 두께(t2)보다 큰 두께(T2)를 가진다. 일부 실시예에서, 제2 절연부(225)는 제2 터널링 장벽층(220)의 중심에서 멀어질수록 두껍게 형성될 수 있다. 이 경우, 제2 절연부(225)의 두께는 일정하지 않고, 중심에서 바깥으로 향하는 방향에 따라 점점 커지게 된다. 제2 절연부(225)의 가장 두꺼운 부분의 두께는 제2 터널링 장벽층(220)의 제2 두께(t2)에 비해 약 두 배가 될 수 있다. 일부 실시예에서, 제2 절연부(225)의 가로 방향의 길이(L2)는 약 1 ~ 100 Å의 범위를 가질 수 있다. The second insulating
제2 절연부(225)는 도 1의 제1 절연부(145)에 대하여 설명한 바와 동일한 재료로 이루어질 수 있다.The second insulating
제2 절연부(225)는 제2 터널링 장벽층(220)의 측면에 배치되어, 제1 자화층(230)과 하부 전극(110) 사이에 배치되게 된다. 따라서, 제2 절연부(225)는 공정 과정 중에 발생할 수 있는 제1 자화층(130)과 하부 전극(110)의 전기적 쇼트(short)로부터 자기 소자(200)을 보호하는 역할을 할 수 있다. 또한, 제2 절연부(225)의 형성으로 인해 제1 자화층(230)의 유효 크기가 줄어들게 되어, 자화를 반전시키는데 드는 동작 전류가 줄어들 수 있다.The second insulating
상기 자기 소자(200)는 도 1의 자기 소자(100)에 대하여 설명한 것과 같이 피닝층, 시드층, 및/또는 버퍼층 등 다양한 층이 더 구비될 수 있다.The
도 3은 본 개시에 의한 일 실시예에 따른 자기 소자(300)의 구조를 개략적으로 보이는 단면도이다. 도 3에 있어서, 도 1에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들의 중복 설명은 생략한다.3 is a cross-sectional view schematically illustrating the structure of a
도 3을 참조하면, 자기 소자(300)는 수직 방향으로 순차 적층된 하부 전극(110), 제2 터널링 장벽층(320), 제1 자화층(330), 제1 터널링 장벽층(340), 제2 자화층(350), 제3 터널링 장벽층(360), 도전성 캡핑층(170), 도전성 마스크층(190)을 포함한다. 또한, 제1 터널링 장벽층(340), 제2 터널링 장벽층(320), 및 제3 터널링 장벽층(360) 측면에는 각각 제1 절연부(345), 제2 절연부(325), 및 제3 절연부(365)가 구비된다. Referring to FIG. 3, the
제1 터널링 장벽층(340), 제2 터널링 장벽층(320), 및 제3 터널링 장벽층(360)은 도 1의 제1 터널링 장벽층(140)에 대하여 설명한 바와 동일한 재료로 이루어질 수 있다. 일부 실시예에서, 제1 터널링 장벽층(340), 제2 터널링 장벽층(320), 및 제3 터널링 장벽층(360)은 MgO로 이루어질 수 있다. 일부 실시예에서, 제2 터널링 장벽층(320)과 제3 터널링 장벽층(360)은 거의 동일한 두께로 형성될 수 있다. 일부 실시예에 있어서, 제1 터널링 장벽층(340)은 제2 터널링 장벽층 및/또는 제3 터널링 장벽층 보다 큰 두께로 형성될 수 있으나, 이에 한정되지 않는다.The first
제1 절연부(345), 제2 절연부(325), 및 제3 절연부(365)는 도 1의 제1 절연부(145)에 대하여 설명한 바와 동일한 형상 및 동일한 재료로 이루어질 수 있다. 즉, 제1 절연부(345), 제2 절연부(325), 및 제3 절연부(365)는 각각 제1 터널링 장벽층(340), 제2 터널링 장벽층(320), 및 제3 터널링 장벽층(360)의 수직 방향의 두께인 제1 두께(t1), 제2 두께(t2), 제3 두께(t3)보다 두껍게 형성된다. 일부 실시예에서, 제1 절연부(345), 제2 절연부(325), 및 제3 절연부(365)는 금속 산화물, 금속 질화물, 금속 탄화물 또는 금속 염화물로 이루어질 수 있다. 일부 실시예에서, 제1 절연부(345), 제2 절연부(325), 및 제3 절연부(365)는 각각 제1 터널링 장벽층(340), 제2 터널링 장벽층(320), 및 제3 터널링 장벽층(360)의 중심에서 멀어질수록 두껍게 형성될 수 있다. The
제1 자화층(330) 및 제2 자화층(350)은 도 1의 제1 자화층(130) 및 제2 자화층(150)에 대하여 설명한 바와 동일한 재료로 이루어질 수 있다. 일부 실시예에서,제1 자화층(330)은 CoFeB 합금층(331), Ta층(332), 및 CoFeB 합금층(333)이 차례로 적층된 구조를 가질 수 있다. 또한, 제2 자화층(350)은 CoFeB 합금층(351), Ta층(352), 및 CoFeB 합금층(353)이 차례로 적층된 구조를 가질 수 있다. 일부 실시예에서, 제1 자화층(330)은 자유층이 될 수 있고, 제2 자화층(350)은 고정층이 될 수 있다. The
일부 실시예에서, 상기 자기 소자(300)는 수직 자화 방식의 MTJ 소자로 구현될 수 있다. 수직 자화 방식의 MTJ 소자에서 상기 자기 소자(300)가 Ta/CoFeB/MgO/CoFeB/Ta 적층 구조를 포함함으로써, 비교적 높은 TMR (tunnel magnetoresistance ratio)를 얻을 수 있으며, 상기 자기 소자(300)가 20 nm 또는 그 이하의 미세한 선폭을 가지는 경우에도 우수한 열적 안정성을 얻을 수 있고, 스위칭 전류를 낮출 수 있다. In some embodiments, the
도 4a 내지 도 4g는 본 개시에 의한 실시예들에 따른 자기 소자(400) (도 4g 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 예에서는 상기 자기 소자(400)의 제조 공정으로서 STT-MRAM (spin transfer torque magnetoresistive random access memory) 소자의 제조 공정을 예시한다. FIGS. 4A-4G are cross-sectional views illustrating the manufacturing process of the magnetic element 400 (see FIG. 4G) according to the embodiments of the present disclosure in accordance with the process sequence. In this example, a manufacturing process of an STT-MRAM (spin transfer torque magnetoresistive random access memory) device is illustrated as a manufacturing process of the
도 4a를 참조하면, 기판(402)상에 소자분리막(404)을 형성하여 활성 영역(406)을 정의하고, 상기 활성 영역(406)에 트랜지스터(410)를 형성한다. 4A, an
일부 실시예에서, 상기 기판(402)은 반도체 웨이퍼이다. 적어도 일 실시예에서, 상기 기판(402)은 Si를 포함한다. 다른 일부 실시예에서, 상기 기판(402)은 Ge과 같은 반도체 원소, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다. 적어도 하나의 실시예에서, 상기 기판(402)은 SOI (silicon on insulator) 구조를 가질 수 있다. 예를 들면, 상기 기판(402)은 BOX 층 (buried oxide layer)을 포함할 수 있다. 일부 실시예에서, 상기 기판(402)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 상기 소자분리막(404)은 STI (shallow trench isolation) 구조를 가질 수 있다. In some embodiments, the
상기 트랜지스터(410)는 게이트 절연막(412), 게이트 전극(414), 소스 영역(416), 및 드레인 영역(418)을 포함한다. 상기 게이트 전극(414)은 절연 캡핑 패턴(420) 및 절연 스페이서(422)에 의해 그 상면 및 양 측벽이 각각 절연되도록 형성된다. The
그 후, 기판(402) 상에 상기 트랜지스터(410)를 덮는 평탄화된 제1 층간절연막(430)을 형성하고, 상기 제1 층간절연막(430)을 관통하여 상기 소스 영역(416)에 전기적으로 연결되는 제1 콘택 플러그(432)와, 상기 드레인 영역(418)에 전기적으로 연결되는 제2 콘택 플러그(434)를 형성한다. 상기 제1 층간절연막(430) 위에 도전충을 형성한 후, 상기 도전층을 패터닝하여, 상기 복수의 제1 콘택 플러그(432)를 통해 상기 소스 영역(416)에 전기적으로 연결되는 소스 라인(436)과, 상기 소스 라인(436)의 양측에서 상기 제2 콘택 플러그(434)를 통해 상기 드레인 영역(418)에 각각 전기적으로 연결되는 도전 패턴(438)을 형성한다. A planarized first
그 후, 상기 제1 층간절연막(430) 위에서 상기 소스 라인(436) 및 도전 패턴(438)을 덮도록 제2 층간절연막(440)을 형성한다. 포토리소그래피 공정을 이용하여, 상기 도전 패턴(438)의 상면을 노출시키도록 상기 제2 층간절연막(440)을 일부 제거하여 하부전극 콘택홀(440H)을 형성한다. 상기 하부 전극 콘택홀(440H) 내에 도전 물질을 채우고, 상기 제2 층간절연막(440)의 상부면이 노출되도록 상기 도전 물질을 연마하여, 하부 전극 콘택 플러그(442)를 형성한다. 일부 실시예에서, 상기 하부 전극 콘택 플러그(442)는 TiN, Ti, TaN, Ta, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함한다. Then, a second
도 4b를 참조하면, 상기 제2 층간절연막(440) 및 하부 전극 콘택 플러그(442) 위에 하부 전극(410A), 제1 자화층(430A), 제1 터널링 장벽층(440A), 제2 자화층(450A), 및 도전성 캡핑층(470A)이 차례로 적층된 적층 구조(400A)를 형성한다. 그 후, 적층 구조(400A)상에 도전성 마스크층(490A)을 추가로 형성한다. 상기 적층 구조(400A) 및 도전성 마스크층(490A)은 일반적으로 박막 성장방법으로 알려진 다양한 방법을 사용하여 형성할 수 있다. 예를 들어, 에피텍셜 증착법, 금속 유기 화학 증착법(metal organic chemical vapor deposition:MOCVD), 혼성 기상 결정 성장법(hydride vapor phase epitaxy:HVPE), 분자선 결정 성장법(molecular beam epitaxy:MBE), 유기 금속 기상 결정 성장법(metal organic vapor phase epitaxy:MOVPE), HCVD 법(halide chemical vapour deposition), 스퍼터링(sputtering), 원자층 증착법(atomic layer deposition: ALD), 플라즈마 여기 CVD(plasma enhanced CVD, PECVD) 등이 사용될 수 있다.4B, a
일부 실시예에서, 상기 적층 구조(400A)는 도 1의 자기 소자(100)를 형성하는 데 필요한 구성을 가질 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니며, 형성하고자 하는 자기 소자의 원하는 특성에 따라 다양한 종류의 막들이 추가 또는 대체될 수 있다. In some embodiments, the
본 예에서는 상기 적층 구조(400A)가 도 1에 예시한 자기 소자(100)와 동일한 순서로 적층된 경우를 설명한다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 예들 들면, 상기 적층 구조(400A)는 도 2에 예시한 자기 소자(200) 또는 도 3에 예시한 자기 소자(300)와 동일한 순서로 적층된 구조를 가질 수 있다. In this example, the case where the
도 4c를 참조하면, 상기 도전성 마스크층(490A)을 일부 식각하여, 상기 적층 구조(400A)를 식각하기 위한 복수의 마스크 패턴(491A)을 형성한다. 일부 실시예에서, 상기 복수의 도전성 마스크 패턴(491A)을 형성하기 위하여, 먼저 포토리소그래피 공정을 이용하여 상기 도전성 마스크층(490A) 위에 복수의 하드마스크 패턴(도시 생략)을 형성한 후, 상기 복수의 도전성 마스크 패턴(491A)이 남도록 상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 도전성 마스크층(490A)을 식각하는 공정을 이용할 수 있다. Referring to FIG. 4C, the
도 4d를 참조하면, 상기 복수의 도전성 마스크 패턴(491A)을 식각 마스크로 이용하여 상기 적층 구조(400A)를 식각한다. Referring to FIG. 4D, the
상기 적층 구조(400A)를 식각하기 위하여, 상기 복수의 도전성 마스크 패턴(491A)이 형성된 결과물을 플라즈마 식각 챔버 내에 로딩한 후, 플라즈마 식각 공정을 행할 수 있다. 일부 실시예들에서, 상기 적층 구조(400A)의 일부를 식각하기 위하여, RIE (reactive ion etching), IBE (ion beam etching), 또는 Ar 밀링 (milling) 공정을 이용할 수 있다. 상기 적층 구조(400A)의 식각을 위하여, Cl, Ar, O2, CFx, SF6, CO, NH3, NF3, H2, N2, CH3OH, CH4, SiF4, CF4, Cl2, HBr, 또는 이들의 조합으로 이루어지는 식각 가스를 사용할 수 있다. 다른 일부 실시예에서, 상기 적층 구조(400A)의 식각시, 상기 식각 가스에 더하여 Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 첨가 가스 (additional gas)를 더 사용할 수 있다. In order to etch the
상기 식각 공정은 ICP (Inductively Coupled Plasma) 소스, CCP (Capacitively Coupled Plasma) 소스, ECR (Electron Cyclotron Resonance) 플라즈마 소스, 헬리콘파 여기 플라즈마 (HWEP: Helicon-Wave Excited Plasma) 소스, 또는 ACP (Adaptively Coupled Plasma) 소스로부터 형성된 플라즈마를 이용하여 행해질 수 있다. The etch process may be performed using an inductively coupled plasma (ICP) source, a capacitively coupled plasma (CCP) source, an electron cyclotron resonance (ECR) plasma source, a helicon-wave excited plasma (HWEP) ) Source. ≪ / RTI >
상기 식각 공정은 약 -10 ∼ 65 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다. 상기 식각 공정이 행해지는 동안, 상기 복수의 도전성 마스크 패턴(491A)은 그 상면으로부터 일부가 식각 공정시의 식각 분위기에 의해 소모되어 낮아진 두께를 가질 수 있다. The etching process can be performed at a temperature of about -10 to 65 占 폚, and a pressure of about 2 to 5 mT. While the etching process is being performed, the plurality of
상기 식각 공정시, 적층 구조(400A)를 형성하고 있는 재료에 따라 다른 식각 가스, 첨가 가스, 온도, 압력 등을 다양하게 변화시킬 수 있다.In the etching process, the etching gas, the additive gas, the temperature, the pressure, and the like can be variously changed depending on the material forming the
상기 식각 공정의 결과물로서, 상기 복수의 하부 전극 콘택 플러그(442) 위에는 하부 전극(410A), 제1 자화층(430A), 제1 터널링 장벽층(440A), 제2 자화층(450A), 도전성 캡핑층(470A), 및 도전성 마스크층(490A)의 식각 후 남은 부분으로 복수의 자기저항 소자(400B)가 얻어지게 된다. As a result of the etching process, a
도 4e를 참조하면, 식각된 복수의 제1 터널링 장벽층(440A) 측면에 제1 절연부(445A)를 형성한다. 제1 절연부(445A)를 형성하기 위하여, 상기 식각 공정 후에, 산화, 질화, 염화, 탄화 공정을 추가할 수 있다. 일부 실시예에서, 제1 절연부(445A)를 형성하기 위한 제1 터널링 장벽층(440A)의 식각 가스로 아르곤(Ar)을 이용할 수 있고, 제1 터널링 장벽층(440A)의 식각 후 플라즈마에 의한 산화, 질화, 염화, 탄화 공정을 수행할 수 있다. 또한, 제1 절연부 (445A)를 보호하기 위하여 제3 층간절연막(480)으로 복수의 자기저항 소자(400B)를 덮는 공정을 수행할 수 있다. 제1 절연부(445A)를 형성함으로써, 식각 공정 중 발생하는 도전성 부산물(by-product)이 제1 터널링 장벽층(440A)에 재증착되어 전기적인 불량을 유발하는 것을 방지할 수 있다. Referring to FIG. 4E, a first insulating
도 4f를 참조하면, 상기 복수의 자기저항 소자(400B)를 덮는 평탄화된 제3 층간절연막(480)을 형성하고, 상기 자기저항 소자(400B)를 구성하는 도전성 마스크 패턴(491A)의 상면이 노출되도록 상기 제3 층간절연막(480)의 일부 영역을 식각에 의해 제거하여 복수의 비트 라인 콘택홀(480H)을 형성한다. 그 후, 상기 복수의 비트 라인 콘택홀(480H) 내부를 채우는 도전층을 형성한 후, 상기 제3 층간절연막(480)의 상면이 노출될 때까지 상기 도전층을 연마 또는 에치백하여, 복수의 비트 라인 콘택홀(480H) 내에 복수의 비트 라인 콘택 플러그(482)를 형성한다.Referring to FIG. 4F, a planarized third
도 4g를 참조하면, 상기 제3 층간절연막(480) 및 복수의 비트 라인 콘택 플러그(482) 위에 도전층을 형성하고, 상기 도전층을 패터닝하여, 상기 복수의 비트 라인 콘택 플러그(482)와 전기적으로 연결되는 라인 형상의 비트 라인(490)을 형성하여 자기 소자(400)를 완성한다. 4G, a conductive layer is formed on the third
도 5는 본 개시에 의한 자기 소자를 포함하는 시스템(500)이다. 5 is a
시스템(500)은 제어기(510), 입/출력 장치(520), 기억 장치(530), 및 인터페이스(540)를 포함한다. 상기 시스템(500)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예에서, 상기 모바일 시스템은 PDA, 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player) 또는 메모리 카드 (memory card)이다. 제어기(510)는 시스템(500)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서 (microprocessor), 디지털 신호 처리기 (digital signal processor), 마이크로콘트롤러 (microcontroller), 또는 이와 유사한 장치로 이루어질 수 있다. 입/출력 장치(520)는 시스템(500)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(500)은 입/출력 장치(520)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(520)는, 예를 들면 키패드 (keypad), 키보드 (keyboard), 또는 표시장치 (display)일 수 있다. The
기억 장치(530)는 제어기(510)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 제어기(510)에서 처리된 데이터를 저장할 수 있다. 상기 기억 장치(530)는 도 1a 내지 도 1c, 도 2 내지 도 4, 및 도 6a 내지 도 6h를 참조하여 설명한 본 발명의 기술적 사상에 의한 자기 소자(100, 200, 300, 400) 중 적어도 하나의 자기 소자를 포함한다. The
인터페이스(540)는 상기 시스템(500)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(510), 입/출력 장치(520), 기억 장치(530), 및 인터페이스(540)는 버스(550)를 통해 서로 통신할 수 있다. 상기 시스템(500)은 모바일 폰 (mobile phone), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player, PMP), 고상 디스크 (solid state disk: SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다. The
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the present invention is not limited to the disclosed exemplary embodiments, and various changes and modifications may be made by those skilled in the art without departing from the scope and spirit of the invention. Change is possible.
100, 200, 300, 400: 자기 소자
110: 하부 전극,
130, 230, 330: 제1 자화층, 140, 240, 340: 제1 터널링 장벽층,
145, 245, 345: 제1 절연부
150, 250, 350: 제2 자화층, 170: 도전성 캡핑층, 190: 도전성 마스크층
220: 제2 터널링 장벽층, 225: 제2 절연부,
231, 331, 351: CoFeB 합금층, 232, 332, 352: Ta층,
233, 333, 353: CoFeB 합금층
320: 제2 터널링 장벽층, 325: 제2 절연부, 330: 제1 자화층
360: 제3 터널링 장벽층, 365: 제3 절연부
400A: 적층 구조, 410A: 하부 전극, 430A: 제1 자화층, 440A: 제1 터널링 장벽층, 445A: 제1 절연부, 450A: 제2 자화층, 470A: 도전성 캡핑층, 490A: 도전성 마스크층, 491A: 마스크 패턴
402: 기판, 404: 소자분리막, 406: 활성 영역, 410: 트랜지스터
412: 게이트 절연막, 414: 게이트 전극, 416: 소스 영역, 418: 드레인 영역
420: 절연 캡핑 패턴, 422: 절연 스페이서, 430: 제1 층간절연막
432: 제1 콘택 플러그, 434: 제2 콘택 플러그, 436: 소스 라인, 438: 도전 패턴
440: 제2 층간절연막, 440H: 콘택홀, 442: 하부 전극 콘택 플러그
400B: 자기저항 소자, 480H: 복수의 비트 라인 콘택홀, 480: 제3 층간절연막
482: 비트 라인 콘택 플러그,
500: 시스템, 510: 제어기, 520: 입/출력 장치, 530: 기억 장치
540: 인터페이스, 550: 버스100, 200, 300, 400: magnetic element
110: lower electrode,
130, 230, 330: a first magnetization layer, 140, 240, 340: a first tunneling barrier layer,
145, 245, 345:
150, 250, 350: second magnetization layer, 170: conductive capping layer, 190: conductive mask layer
220: second tunneling barrier layer, 225: second insulating portion,
231, 331, 351: a CoFeB alloy layer, 232, 332, 352: a Ta layer,
233, 333, 353: CoFeB alloy layer
320: second tunneling barrier layer, 325: second insulating portion, 330: first magnetization layer
360: third tunneling barrier layer, 365: third insulating portion
A first magnetization layer and a second magnetization layer are formed on the first magnetization layer and the second magnetization layer, respectively, and the first magnetization layer is formed on the first magnetization layer. , 491A: mask pattern
402: substrate, 404: element isolation film, 406: active region, 410: transistor
412: gate insulating film, 414: gate electrode, 416: source region, 418: drain region
420: insulating capping pattern, 422: insulating spacer, 430: first interlayer insulating film
432: first contact plug, 434: second contact plug, 436: source line, 438: conductive pattern
440: second interlayer insulating film, 440H: contact hole, 442: lower electrode contact plug
400B: Magnetoresistance element, 480H: Multiple bit line contact holes, 480: Third interlayer insulating film
482: bit line contact plug,
500: system, 510: controller, 520: input / output device, 530: storage device
540: interface, 550: bus
Claims (10)
제2 자화층;
상기 제1 자화층과 상기 제2 자화층 사이에 배치되며, 제1 두께를 갖는 제1 터널링 장벽층; 및
상기 제1 터널링 장벽층의 측면에 배치되는 것으로 상기 제1 두께보다 큰 두께를 갖는 제1 절연부;를 포함하고,
상기 제1 절연부는 상기 제1 터널링 장벽층의 중심에서 멀어질수록 더 큰 두께를 가지는 자기 소자.A first magnetization layer;
A second magnetization layer;
A first tunneling barrier layer disposed between the first magnetization layer and the second magnetization layer and having a first thickness; And
And a first insulating portion disposed on a side surface of the first tunneling barrier layer and having a thickness greater than the first thickness,
Wherein the first insulating portion has a greater thickness as the distance from the center of the first tunneling barrier layer increases.
상기 제1 자화층 하부에 배치되는 하부 전극;
상기 제1 자화층과 상기 하부 전극 사이에 배치되며, 제2 두께를 갖는 제2 터널링 장벽층; 및
상기 제2 터널링 장벽층의 측면에 배치되는 것으로 상기 제2 두께보다 큰 두께를 갖는 제2 절연부;를 더 포함하는 자기 소자.The method according to claim 1,
A lower electrode disposed under the first magnetization layer;
A second tunneling barrier layer disposed between the first magnetization layer and the lower electrode and having a second thickness; And
And a second insulating portion disposed on a side surface of the second tunneling barrier layer and having a thickness greater than the second thickness.
상기 제2 자화층 상부에 배치되는 도전성 마스크 층;
상기 제2 자화층과 상기 도전성 마스크 층 사이에 배치되며, 제3 두께를 갖는 제3 터널링 장벽층; 및
상기 제3 터널링 장벽층의 측면에 배치되는 것으로 상기 제3 두께보다 큰 두께를 갖는 제3 절연부;를 더 포함하는 자기 소자.The method according to claim 1,
A conductive mask layer disposed on the second magnetization layer;
A third tunneling barrier layer disposed between the second magnetization layer and the conductive mask layer and having a third thickness; And
And a third insulating portion disposed on a side surface of the third tunneling barrier layer and having a thickness greater than the third thickness.
상기 제1 절연부는 금속 산화물, 금속 질화물, 금속 탄화물, 또는 금속 염화물 중에서 선택되는 적어도 하나의 물질을 포함하는 자기 소자.4. The method according to any one of claims 1 to 3,
Wherein the first insulating portion comprises at least one material selected from a metal oxide, a metal nitride, a metal carbide, and a metal chloride.
상기 제1 절연부는 CoO, FeO, MgO, 또는 TaO 중에서 선택되는 적어도 하나의 물질을 포함하는 자기 소자.4. The method according to any one of claims 1 to 3,
Wherein the first insulating portion comprises at least one material selected from CoO, FeO, MgO, or TaO.
상기 제1 절연부는 CoN, TaN, FeN, 또는 MgN 중에서 선택되는 적어도 하나의 물질을 포함하는 자기 소자.4. The method according to any one of claims 1 to 3,
Wherein the first insulating portion comprises at least one material selected from CoN, TaN, FeN, or MgN.
상기 제1 자화층 및 제2 자화층 중 적어도 하나는 CoFeB, Ta, 및 CoFeB가 순차적으로 적층된 구조를 포함하는 자기 소자. 4. The method according to any one of claims 1 to 3,
Wherein at least one of the first and second magnetization layers includes a structure in which CoFeB, Ta, and CoFeB are sequentially stacked.
상기 제1 자화층 및 제2 자화층은 각각 수직 자화층으로 이루어지는 자기 소자.4. The method according to any one of claims 1 to 3,
Wherein the first magnetization layer and the second magnetization layer are each a vertical magnetization layer.
상기 제1 터널링 장벽층은 금속 산화물을 포함하는 자기 소자.
4. The method according to any one of claims 1 to 3,
Wherein the first tunneling barrier layer comprises a metal oxide.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120104617A KR101997154B1 (en) | 2012-09-20 | 2012-09-20 | Magnetic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120104617A KR101997154B1 (en) | 2012-09-20 | 2012-09-20 | Magnetic device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140038193A KR20140038193A (en) | 2014-03-28 |
KR101997154B1 true KR101997154B1 (en) | 2019-07-05 |
Family
ID=50646673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120104617A KR101997154B1 (en) | 2012-09-20 | 2012-09-20 | Magnetic device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101997154B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102458921B1 (en) | 2016-03-10 | 2022-10-25 | 삼성전자주식회사 | Method of fabricating memory device |
KR102615694B1 (en) | 2016-11-02 | 2023-12-21 | 삼성전자주식회사 | Data storage devices and a method for manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100939162B1 (en) * | 2003-06-19 | 2010-01-28 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
-
2012
- 2012-09-20 KR KR1020120104617A patent/KR101997154B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20140038193A (en) | 2014-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102099879B1 (en) | Magnetic device | |
KR101446338B1 (en) | Magnetic device and method of manufacturing the same | |
US8853807B2 (en) | Magnetic devices and methods of fabricating the same | |
KR102567975B1 (en) | Magnetic device | |
KR101390382B1 (en) | Magnetic tunnel junction storage element and method of fabricating the same | |
US8081505B2 (en) | Magnetoresistive element and method of manufacturing the same | |
KR102444236B1 (en) | Magnetic device and method of manufacturing the same | |
US8653614B2 (en) | Semiconductor memory device and method for manufacturing the same | |
KR20160031832A (en) | Magnetic memory device | |
US7834410B2 (en) | Spin torque transfer magnetic tunnel junction structure | |
KR101073132B1 (en) | Method for manufacturing magnetic tunnel junction device | |
US20210175412A1 (en) | Magnetic memory device with multiple sidewall spacers covering sidewall of mtj element and method for manufacturing the same | |
US20160020386A1 (en) | Method of manufacturing magnetic device | |
US11545617B2 (en) | Method of fabricating magnetic memory device | |
KR20100076557A (en) | Method for manufacturing magnetic tunnel junction device | |
US11342496B2 (en) | Semiconductor memory structure with magnetic tunneling junction stack and method for forming the same | |
KR20100076556A (en) | Method for manufacturing magnetic tunnel junction device | |
KR101950004B1 (en) | Magnetic device | |
KR101997154B1 (en) | Magnetic device | |
KR20120050235A (en) | Magnetic tunnel junction and method for fabricating the same | |
WO2019005082A1 (en) | Magnetic tunneling junction devices with sidewall getter | |
KR20090114682A (en) | Magnetic tunnel junction device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |