KR20100134289A - Apparatus and method for improving phase noise of phase locked loop - Google Patents

Apparatus and method for improving phase noise of phase locked loop Download PDF

Info

Publication number
KR20100134289A
KR20100134289A KR1020090052832A KR20090052832A KR20100134289A KR 20100134289 A KR20100134289 A KR 20100134289A KR 1020090052832 A KR1020090052832 A KR 1020090052832A KR 20090052832 A KR20090052832 A KR 20090052832A KR 20100134289 A KR20100134289 A KR 20100134289A
Authority
KR
South Korea
Prior art keywords
phase
frequency
locked loop
detected
noise
Prior art date
Application number
KR1020090052832A
Other languages
Korean (ko)
Other versions
KR101007391B1 (en
Inventor
임주현
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020090052832A priority Critical patent/KR101007391B1/en
Publication of KR20100134289A publication Critical patent/KR20100134289A/en
Application granted granted Critical
Publication of KR101007391B1 publication Critical patent/KR101007391B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: An apparatus and a method for improving the phase noise of a phase locked loop are provided to optimize the phase noise by correcting the errors between the phases of a reference frequency and an output frequency. CONSTITUTION: A phase locked loop detects the phase of a reference frequency(S402). The voltage of the detected phase is controlled. The high frequency component of a current according to the detected phase is eliminated. The current is converted into the voltage in order to divides the frequency(S404). The phase difference between the reference frequency and the variously divided frequency is detected(S406). The phase difference is minimized. An output frequency is outputted(S408).

Description

위상 고정 루프의 위상 잡음 개선 장치 및 방법{APPARATUS AND METHOD FOR IMPROVING PHASE NOISE OF PHASE LOCKED LOOP}Apparatus and method for improving phase noise of a phase locked loop {APPARATUS AND METHOD FOR IMPROVING PHASE NOISE OF PHASE LOCKED LOOP}

본 발명은 위상 고정 루프에 관한 것으로, 특히 최소 위상 잡음을 갖도록 루프필터의 대역폭을 정량적으로 계산함으로써 위상 잡음을 최적화 할 수 있는 위상 고정 루프의 위상 잡음 개선 장치 및 방법에 관한 것이다.The present invention relates to a phase locked loop, and more particularly, to an apparatus and a method for improving phase noise of a phase locked loop capable of optimizing phase noise by quantitatively calculating a bandwidth of a loop filter to have a minimum phase noise.

일반적으로 위상 고정 루프(Phase-Locked Loops, PLL)는 출력하고자 하는 주파수가 입력신호의 주파수 또는 기준 발진기의 주파수와 완전히 동조되거나 일치하도록 처리하는 일종의 자동제어 회로로서, 통상적으로 위상 검출기(Phase Detector), 저역통과필터(Low Pass Filter), 전압제어 발진기(Voltage Controlled Oscillator)로 구성되어 피드백 루프를 형성한다. 이러한, 위상 고정 루프는 대표적인 혼성 신호(mixed signal) 구조를 갖으며, RF 시스템에서의 주파수 합성(frequency synthesis), 회로 내의 클럭 생성(clock generation), 잡음으로 인한 클럭 복원(clock recovering)등 다양하고 중요한 응용 분야에 적용된다. 그리고, 이러한 위상 고정 루프는 입력 신호와 출력 신호의 위상차를 검출하고, 전압제어 발진기를 제어하는 것으로서 정확하게 고정시킨 주파수 신호를 발신할 수 있다.In general, phase-locked loops (PLLs) are a kind of automatic control circuit that processes a frequency to be output completely synchronized with or coincides with a frequency of an input signal or a reference oscillator. In general, a phase detector is a phase detector. It consists of a low pass filter and a voltage controlled oscillator to form a feedback loop. Such a phase locked loop has a typical mixed signal structure, and is various in frequency synthesis in a RF system, clock generation in a circuit, and clock recovery due to noise. Applies to important applications. The phase locked loop detects the phase difference between the input signal and the output signal, and transmits a fixed frequency signal by controlling the voltage controlled oscillator.

즉, 위상 고정 루프는 송신해온 신호가 기준 주파수와 일치할 때까지 계속 순환시키는 방법으로 주파수를 고정하는 부귀환 회로(Negative Feedback) 중 하나로서, 디지털 신호전송과 통신에 커다란 역할을 하며, 디지털, 아날로그 전자회로 시스템에 널리 이용된다. 또한, 위상 고정 루프는 신호가 특정 위상으로 유지되도록 하기 위해 주기적인 신호의 위상이 흔들리지 않게 정확한 고정점을 강제로 잡아주는 것이다. 즉, 위상 고정 루프의 특성으로 인해, 특히 RF 시스템에서는 주로 주파수원으로 이용되는 주파수의 흔들림을 막기 위해 사용된다. That is, the phase locked loop is one of the negative feedback circuits which fix the frequency by continuously cycling until the transmitted signal matches the reference frequency, and plays a large role in digital signal transmission and communication. Widely used in analog electronic circuit system. In addition, a phase locked loop is to force a precise fixed point so that the phase of the periodic signal is not shaken in order to keep the signal at a specific phase. That is, due to the nature of the phase locked loop, it is used to prevent the shaking of the frequency which is mainly used as the frequency source, especially in the RF system.

그런데, 이러한 종래 위상 고정 루프는 저주파의 안정된 기준 주파수와 고주파 신호 발생기에서 출력되는 출력 주파수를 주파수 분주기의 분주비 N값으로 나누어 루프필터의 대역폭 내에서 두 위상의 오차를 비교하여 오차를 줄이는 방식이다. 즉, 두 위상 중에서 나쁜 위상값을 갖는 위상에 제어 전압을 제공하여 좋은 위상값을 갖는 위상에 맞춘다. 그러나, 기준 주파수와 비교하기 위한 비교 주파수를 만들기 위해 사용되어지는 분주기의 분주비 N은 최종 출력의 위상에 20logN 만큼의 위상 잡음을 더 발생시키는 문제점이 있으며, 또한 위상 잡음을 최적화 시키지 못하는 문제점이 있다. However, the conventional phase locked loop divides the low frequency stable reference frequency and the output frequency output from the high frequency signal generator by the division ratio N of the frequency divider to reduce the error by comparing the errors of the two phases within the bandwidth of the loop filter. to be. That is, a control voltage is provided to a phase having a bad phase value among the two phases to match a phase having a good phase value. However, the division ratio N of the frequency divider used to make the comparison frequency for comparison with the reference frequency has a problem of generating 20 logN of phase noise in the phase of the final output, and also does not optimize the phase noise. have.

본 발명은 상술한 종래 문제점을 해결하기 위해서 착안된 것으로서, 위상 잡음 특성을 개선하기 위해 루프필터의 대역폭을 좀더 정량적인 방법으로 선택하여 위상잡음을 최적화 시키는 위상 고정 루프의 위상 잡음 개선 장치 및 방법을 제공한다.SUMMARY OF THE INVENTION The present invention has been conceived to solve the above-described conventional problems, and an apparatus and method for improving phase noise of a phase locked loop for optimizing phase noise by selecting a bandwidth of a loop filter in a more quantitative manner to improve phase noise characteristics to provide.

상기한 바를 달성하기 위한 본 발명은 기준 주파수의 위상과 분주된 주파수의 위상의 차이를 최소화하여 위상잡음을 최적화 시키는 위상 고정 루프의 위상 잡음 개선 장치 및 방법을 제공한다.The present invention provides a device and method for improving phase noise in a phase locked loop to minimize phase difference between a phase of a reference frequency and a phase of a divided frequency to optimize phase noise.

상술한 바를 달성하기 위한 본 발명은 위상 고정 루프의 위상 잡음 개선 방법에 있어서, 제1 주파수의 위상을 검출하는 과정과, 상기 위상이 검출된 제1 주파수의 전압을 제어하여 위상을 고정시키고, 상기 위상이 고정된 제1 주파수를 분주비에 따라 분주하여 제2 주파수를 생성하는 과정과, 상기 검출된 제1 주파수의 위상과 상기 생성된 제2 주파수의 위상을 비교 및 검출하고, 상기 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시켜 상기 제1 주파수의 위상과 상기 제2 주파수의 위상 차이를 최소화하여 위상 잡음을 최소화하는 과정을 포함한다.According to an aspect of the present invention, there is provided a method of improving phase noise in a phase locked loop, the method including: detecting a phase of a first frequency, controlling a voltage of the first frequency at which the phase is detected, and fixing a phase; Dividing the first frequency having a fixed phase according to the division ratio to generate a second frequency; comparing and detecting a phase of the detected first frequency with a phase of the generated second frequency; Removing the high frequency component of the current according to the step, and minimizing the phase noise by minimizing the phase difference between the phase of the first frequency and the second frequency by changing the current of the phase from which the high frequency component is removed to a voltage. .

또한, 상술한 바를 달성하기 위한 본 발명은 위상 고정 루프의 위상 잡음 개선 장치에 있어서, 제1 주파수의 위상을 검출하는 위상 검출기와, 상기 위상이 검 출된 제1 주파수의 위상을 고정시키는 루프 필터와, 상기 위상이 고정된 제1 주파수를 분주비에 따라 분주하여 제2 주파수를 생성하는 주파수 분주기를 포함하며, 상기 위상 잡음 개선 장치는 상기 검출된 제1 주파수의 위상과 상기 생성된 제2 주파수의 위상을 비교 및 검출하고, 상기 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시켜 상기 제1 주파수의 위상과 상기 제2 주파수의 위상 차이를 최소화하여 위상 잡음을 최소화한다. In addition, the present invention for achieving the above-described aspect of the present invention provides a phase noise improving apparatus of a phase locked loop, comprising: a phase detector for detecting a phase of a first frequency, a loop filter for fixing a phase of the first frequency at which the phase is detected; And a frequency divider for dividing the first frequency having a fixed phase according to a division ratio to generate a second frequency, wherein the phase noise improving apparatus includes a phase of the detected first frequency and the generated second frequency. Compare and detect the phases of the phases, remove the high frequency components of the current according to the detected phases, and change the currents of the phases from which the high frequency components are removed to voltages so that the phase difference between the phase of the first frequency and the second frequency Minimize phase noise by minimizing

상술한 바와 같이, 위상 고정 루프의 위상 잡음 개선 장치 및 방법을 제공함으로써, 기준 주파수와 출력 주파수의 위상의 오차를 보상하여 위상 잡음을 최적화 시킬 수 있으며, 안정된 고주파 대역의 신호원을 만들 수 있는 효과가 있다.As described above, by providing a device and a method for improving the phase noise of the phase locked loop, it is possible to optimize the phase noise by compensating the phase error of the reference frequency and the output frequency, and to create a signal source of a stable high frequency band There is.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings will be described in detail the operating principle of the preferred embodiment of the present invention. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to a user, a user's intention or custom. Therefore, the definition should be based on the contents throughout this specification.

도 1은 본 발명의 실시예에 따른 위상 고정 루프를 나타낸 블록도이다.1 is a block diagram illustrating a phase locked loop according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시예에 따른 위상 고정 루프는 기준 주파수 (fref)가 위상 검출기(102)로 입력되면, 입력된 기준 주파수의 위상을 검출하여 그 결과를 전압제어 발진기(104)로 출력하는 위상 검출기(102)와, 상기 위상 검출기(102)로부터 입력된 신호의 전압을 제어하는 전압제어 발진기(Voltage Controlled Oscillator, 104)와, 위상 검출기(102)에서 검출된 위상의 고주파 성분을 제거하고 전류를 전압으로 변화시킬 뿐만 아니라, 전압이 제어된 신호의 주파수와 위상을 고정시키는 루프 필터(106)와, 상기 루프 필터(106)를 통해 출력된 주파수를 가변 분주하여 위상 검출기(102)로 입력하는 주파수 분주기(108)를 포함한다. 즉, 주파수 분주기는 상기 루프 필터(106)를 통해 입력된 주파수를 소정 배수(예: N배)로 분주하여 위상 검출기(102)로 피드백한다. 그리고, 상기 위상 검출기(102)는 상기 입력된 기준 주파수와 상기 주파수 분주기(108)를 통해 가변 분주된 주파수의 위상을 비교하여 위상차를 나타내는 신호를 전압제어 발진기(104)로 전송한다. As shown, the phase locked loop according to the embodiment of the present invention detects the phase of the input reference frequency when the reference frequency (f ref ) is input to the phase detector 102 and outputs the result of the voltage controlled oscillator 104. A phase detector 102 for outputting the signal, a voltage controlled oscillator 104 for controlling the voltage of the signal input from the phase detector 102, and a high frequency component of the phase detected by the phase detector 102. The phase detector 102 by varying the frequency output through the loop filter 106 and the frequency output through the loop filter 106, as well as removing and changing the current to voltage, as well as fixing the frequency and phase of the signal whose voltage is controlled. It includes a frequency divider 108 to input. That is, the frequency divider divides the frequency input through the loop filter 106 by a predetermined multiple (for example, N times) and feeds it back to the phase detector 102. In addition, the phase detector 102 compares the phase of the variable frequency divided by the input reference frequency and the frequency divider 108 and transmits a signal indicating a phase difference to the voltage controlled oscillator 104.

이하, 도 1을 참조하여 본 발명의 실시예에 따른 위상 고정 루프의 동작을 상세히 설명하면 다음과 같다.Hereinafter, an operation of the phase locked loop according to the embodiment of the present invention will be described in detail with reference to FIG. 1.

전압제어 발진기(104)를 통해 출력된 출력 주파수(fout)는 주파수 분주기(108)에 의해 가변 분주된 후 위상 검출기(102)로 인가된다. 상기 주파수 분주 기(108)에 의해 분주되는 분주비(예:N)은 본 발명에 따른 위상 고정 루프의 출력 주파수 범위를 결정하기 위한 분주비이다. 즉, 본 발명에서의 분주비는 상기 출력 주파수의 최소 분주비와 최대 분주비의 중간값이다. The output frequency f out output through the voltage controlled oscillator 104 is variably divided by the frequency divider 108 and then applied to the phase detector 102. The division ratio (eg, N) divided by the frequency divider 108 is a division ratio for determining the output frequency range of the phase locked loop according to the present invention. In other words, the division ratio in the present invention is an intermediate value between the minimum division ratio and the maximum division ratio of the output frequency.

그리고, 위상 검출기(102)는 상기 가변 분주된 주파수와 기준 주파수에 의해 발생된 기준 신호의 위상을 비교 하고 그 비교결과에 따른 위상차를 나타내는 신호를 전압제어 발진기(104)로 출력한다. 위상 검출기(102)에서 검출된 위상에 따른 전류가 저역통과필터(Low Pass Filter)를 통하여 전류의 고주파 성분을 제거하고 전류를 전압으로 변화시켜 전압제어발진기(104)에 제공되면 전압제어발진기(104)는 흔들리는 주파수와 위상을 고정시킨다. 위상 검출기(102)에서 출력되는 신호가 전압 제어 발진기(103)를 통하여 루프 필터(104)에 제공되면, 루프 필터(104)의 위상이 변하게 되고, 결과적으로 루프 필터(104)는 기준 주파수에 위상이 동기된 신호를 출력주파수(fout)를 출력한다. The phase detector 102 compares the phase of the reference signal generated by the variable frequency divided by the reference frequency and outputs a signal indicating the phase difference according to the comparison result to the voltage controlled oscillator 104. When the current according to the phase detected by the phase detector 102 is provided to the voltage controlled oscillator 104 by removing a high frequency component of the current through a low pass filter and converting the current into a voltage, the voltage controlled oscillator 104 ) Locks the shaking frequency and phase. When the signal output from the phase detector 102 is provided to the loop filter 104 through the voltage controlled oscillator 103, the phase of the loop filter 104 is changed, and as a result, the loop filter 104 is phased at the reference frequency. This synchronous signal outputs an output frequency f out .

상기와 같이 구성되는 위상 고정 루프의 루프 필터(104)의 위상잡음(Phase noise)특성 및 기준신호에 동기되는 위상 고정 루프의 고정 시간(locking time)특성은 주로 루프필터(104)에 의해 결정된다. 다시말하면, 루프 필터(104)의 밴드폭을 넓히면 위상 고정 루프의 고정시간은 개선되지만 루프 필터(104)에 인가되는 잡음이 많아져 루프 필터(104)의 위상 잡음 특성은 저하되고, 루프 필터(104)의 밴드폭을 좁히면 루프 필터(104)의 위상잡음특성은 개선되지만 위상 고정 루프의 고정시간은 저하된다. The phase noise characteristics of the loop filter 104 of the phase locked loop and the locking time characteristics of the phase locked loop synchronized with the reference signal are mainly determined by the loop filter 104. . In other words, when the bandwidth of the loop filter 104 is widened, the fixed time of the phase locked loop is improved, but the noise applied to the loop filter 104 increases, so that the phase noise characteristic of the loop filter 104 is degraded, and the loop filter ( When the bandwidth of the 104 is narrowed, the phase noise characteristic of the loop filter 104 is improved, but the fixed time of the phase locked loop is lowered.

상술한 바와 같이, 본 발명의 실시예에 따른 위상 고정 루프는 위상 검출기(102)에 입력되는 기준 주파수(reference frequency)와 전압 제어 발진기(Voltage Controlled Oscillator, 104)에서 생성되어 주파수 분주기(104)에 의해 분주된 출력 주파수(output frequency)의 위상을 검출하여 위상차에 따른 전류를 출력한다.As described above, the phase locked loop according to the embodiment of the present invention is generated by the voltage controlled oscillator 104 and the reference frequency input to the phase detector 102 to generate the frequency divider 104. The phase of the output frequency divided by the output frequency (output frequency) is detected and outputs a current according to the phase difference.

도 2는 본 발명의 실시예에 따른 위상 고정 루프의 위상 잡음 특성을 나타낸 예시도이다.2 is an exemplary diagram illustrating phase noise characteristics of a phase locked loop according to an exemplary embodiment of the present invention.

도시된 바와 같이, 루프필터(106)의 대역내(220)에서의 전달함수는 이상적으로 1이 되므로 위상 고정루프의 최종 출력 위상은 루프필터의 대역내에서는 기준 주파수의 위상 잡음(230)을 따라가게 되며, 대역외에서는 차단되므로 전압제어 발진기의 위상 잡음(210)을 따라가게 되므로 도시된 바와 같은 위상 잡음 특성이 나타나게 된다.As shown, the transfer function in the in-band 220 of the loop filter 106 is ideally 1 so that the final output phase of the phase-locked loop is along the phase noise 230 of the reference frequency in the band of the loop filter. As it is cut out of the band, it follows the phase noise 210 of the voltage controlled oscillator, and thus the phase noise characteristic as shown is shown.

따라서, 위상 고정 루프 설계시 다른 조건들이 결정된 상황이라면 위상 잡음을 결정하는 요소 중에 하나인 루프 필터의 대역폭을 결정하는 일이 중요하다. 위상 잡음을 최적화 하는 루프 필터의 대역폭을 결정하기 위해 위상 고정 루프의 전달함수를 위상 등가 모델로 표현하여 최종 출력 위상의 위상 변동값을 구하여 위상 변동값이 최소가 되는 대역폭을 결정하게 되면, 최적화된 위상 잡음을 갖는 위상 고정 루프를 설계할 수 있다.Therefore, if other conditions are determined in the phase locked loop design, it is important to determine the bandwidth of the loop filter, which is one of the factors determining phase noise. In order to determine the bandwidth of the loop filter that optimizes the phase noise, the transfer function of the phase-locked loop is expressed by a phase equivalence model to obtain the phase shift value of the final output phase. We can design a phase locked loop with phase noise.

그리고, 위상 고정 루프에서 출력 주파수 범위를 결정하기 위한 주파수 분주 비 N이 정해졌다면, 출력 위상 잡음은 20logN만큼 증가하기 때문에 출력 주파수의 최소 NMIN 값을 구하여, 그 중간값을 NAVG 값으로 결정하면, 출력 주파수 범위내의 위상잡음의 변동은 중간값을 가지게 되고, 이때 결정된 분주비로 위상 고정 루프의 루프필터의 대역폭 변화시켜 최소 위상 잡음 변동값을 구함으로써 위상 잡음을 최소화 하는 대역폭을 결정할 수 있다. 결국 위상 고정 루프의 주파수 범위내에서 위상 잡음을 최적화 할 수 있게 된다.Then, if the frequency division ratio N for determining the output frequency range in the phase locked loop is determined, the output phase noise increases by 20 logN. Therefore, if the minimum N MIN value of the output frequency is obtained and the intermediate value is determined as N AVG value, In addition, the variation of phase noise in the output frequency range has an intermediate value. At this time, the bandwidth for minimizing phase noise can be determined by changing the bandwidth of the loop filter of the phase locked loop with the determined division ratio. As a result, phase noise can be optimized within the frequency range of the phase-locked loop.

도 3은 본 발명의 실시예에 따른 위상고정루프의 등가모델을 나타낸 구성도이다.3 is a configuration diagram showing an equivalent model of a phase locked loop according to an embodiment of the present invention.

도시된 바와 같이, 도 3은 도 1의 위상고정루프의 등가모델을 나타낸 것으로서, 도 3을 참조하여 본 발명에 따른 위상잡음을 최소로하는 대역폭을 결정하는 과정은 아래 수학식들을 통해 설명하면 다음과 같다. 도 3에서 위상 고정 루프의 위상 등가 모델에서 출력되는 출력 주파수의 위상(θo)은 아래 <수학식 1>로 표현된다.As shown, Figure 3 shows an equivalent model of the phase-locked loop of Figure 1, the process of determining the bandwidth to minimize the phase noise according to the present invention with reference to Figure 3 will be described through the following equation Is the same as In FIG. 3, the phase θ o of the output frequency output from the phase equivalent model of the phase locked loop is represented by Equation 1 below.

Figure 112009035951680-PAT00001
Figure 112009035951680-PAT00001

상기 <수학식 1>에서 Kφ는 차지 펌프(charge pump)의 전류 이득을 나타내 며, θr은 기준 주파수의 위상을 나타내며, θvco는 전압 제어 발진기에서 출력되는 주파수의 위상을 나타내며, Z(s)는 루프 필터의 전달함수를 나타내며, N은 분주비를 나타내며, Kvco/s는 전압 제어 발진기의 전달함수를 나타낸다.In Equation 1, K φ represents the current gain of the charge pump, θ r represents the phase of the reference frequency, θ vco represents the phase of the frequency output from the voltage controlled oscillator, Z ( s) represents the transfer function of the loop filter, N represents the division ratio, and K vco / s represents the transfer function of the voltage controlled oscillator.

그리고, 상기 <수학식 1>을 간단히 표현하면 아래 <수학식 2>로 표현될 수 있다.Then, simply expressing Equation 1 may be represented by Equation 2 below.

Figure 112009035951680-PAT00002
Figure 112009035951680-PAT00002

상기 <수학식 2>에서 H(s)는 위상 고정 루프의 전달함수이다. 그리고, 상기 <수학식 2>를 위상 고정 루프의 전달함수로 표현하면 아래 <수학식 3>과 같다.In Equation 2, H (s) is a transfer function of a phase locked loop. Equation 2 is expressed as Equation 3 below.

Figure 112009035951680-PAT00003
Figure 112009035951680-PAT00003

상기 <수학식 3>에서 Kvco는 전압제어 발진기의 전압에 따른 전류 이득을 나타낸다. 그리고, 상기 <수학식 2>의 출력 주파수의 위상을 전력 값으로 변환하면, 아래 <수학식 4>와 같이 표현된다. In Equation 3, K vco represents a current gain according to the voltage of the voltage controlled oscillator. When the phase of the output frequency of Equation 2 is converted into a power value, it is expressed as Equation 4 below.

Figure 112009035951680-PAT00004
Figure 112009035951680-PAT00004

ω=2πf이고, 상기 <수학식 4>를 이용하여 위상 고정 루프의 출력 위상의 파워 스펙트럼 밀도는 아래 <수학식 5>를 통해서 구할 수 있다.ω = 2πf, and the power spectral density of the output phase of the phase locked loop can be obtained from Equation 5 below using Equation 4.

Figure 112009035951680-PAT00005
Figure 112009035951680-PAT00005

상기 <수학식 5>에서 B는 대역폭을 나타낸다. <수학식 5>에서 대역폭을 조절하여 그 결과를 도시해보면 위상 잡음이 최소가 되는 대역폭을 찾을 수 있다. 결국, 전체 주파수 범위에서 위상 잡음의 변동뿐 아니라 주어진 조건내에서 위상 잡음을 최적화 할 수 있다.In Equation 5, B represents a bandwidth. By adjusting the bandwidth in Equation 5 and showing the result, we can find the bandwidth that minimizes the phase noise. As a result, it is possible to optimize phase noise within a given condition, as well as variations in phase noise over the entire frequency range.

도 4는 본 발명의 실시예에 따른 위상 고정 루프의 위상 잡음 개선 방법을 나타낸 순서도이다.4 is a flowchart illustrating a method of improving phase noise of a phase locked loop according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시예에 따른 위상 고정 루프는 기준 주파수(fref)의 위상을 검출한다(S402). 그리고, 검출된 위상의 전압을 제어하고, 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 전류를 전압으로 변화시켜, 주파수를 가변 분주한다(S404). 그리고, 상기 기준 주파수와 가변 분주된 주파수의 위상 차이를 검출 및 비교한다(S406). 상기 과정(S406)에서 검출된 위상 차이를 최소화하고, 위상 잡음을 최적화하여 상기 기준 주파수와 위상이 동기된 출력 주파수(fout)를 출력한다(S408). 즉, 상기 기준 주파수의 위상과 상기 과정(S404)에서 가변 분주된 주파수의 위상 차이를 검출 및 비교하고, 그 비교 결과에 따른 위상차를 나타내는 신호를 저역 통과 필터링(Low Pass Filtering)하여 고주파 성분을 제거한다. 그리고, 고주파 성분이 제거된 신호의 전류를 전압으로 변화시켜 흔들리는 주파수와 위상을 고정시켜 위상 차이를 최소화함으로써 기준 주파수에 위상이 동기된 출력 주파수를 출력할 수 있다. 상기 과정(S408)에서 위상 차이를 최소화하고 위상 잡음을 최적화하는 보다 상세한 과정은 전술한 수학식들을 통해서 이미 설명하였기 때문에, 생략한다. As shown, the phase locked loop according to an embodiment of the present invention detects the phase of the reference frequency f ref (S402). Then, the voltage of the detected phase is controlled, the high frequency component of the current according to the detected phase is removed, the current is changed to a voltage, and the frequency is variably divided (S404). The phase difference between the reference frequency and the variable divided frequency is detected and compared (S406). The phase difference detected in the process S406 is minimized, and the phase noise is optimized to output an output frequency f out whose phase is synchronized with the reference frequency (S408). That is, the phase difference between the phase of the reference frequency and the variable frequency divided in the step S404 is detected and compared, and low pass filtering is performed on the signal representing the phase difference according to the comparison result to remove high frequency components. do. The output frequency whose phase is synchronized with the reference frequency may be output by changing the current of the signal from which the high frequency component is removed to a voltage to fix the shaking frequency and the phase to minimize the phase difference. Since a more detailed process of minimizing the phase difference and optimizing the phase noise in the process (S408) has already been described through the above equations, it will be omitted.

도 1은 본 발명의 실시예에 따른 위상 고정 루프를 나타낸 블록도.1 is a block diagram illustrating a phase locked loop according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 위상 고정 루프의 위상 잡음 특성을 나타낸 예시도.2 is an exemplary diagram illustrating phase noise characteristics of a phase locked loop according to an exemplary embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 위상고정루프의 등가모델을 나타낸 구성도.3 is a block diagram showing an equivalent model of a phase locked loop according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 위상 고정 루프의 위상 잡음 개선 방법을 나타낸 순서도.4 is a flowchart illustrating a method of improving phase noise in a phase locked loop according to an embodiment of the present invention.

Claims (6)

위상 고정 루프의 위상 잡음 개선 방법에 있어서,In the phase noise improvement method of a phase locked loop, 제1 주파수의 위상을 검출하는 과정과;Detecting a phase of the first frequency; 상기 위상이 검출된 제1 주파수의 전압을 제어하여 위상을 고정시키고, 상기 위상이 고정된 제1 주파수를 분주비에 따라 분주하여 제2 주파수를 생성하는 과정과;Controlling a voltage of the first frequency at which the phase is detected to fix the phase, and dividing the first frequency having the phase fixed according to a division ratio to generate a second frequency; 상기 검출된 제1 주파수의 위상과 상기 생성된 제2 주파수의 위상을 비교 및 검출하고, 상기 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시켜 상기 제1 주파수의 위상과 상기 제2 주파수의 위상 차이를 최소화하여 위상 잡음을 최소화하는 과정을 포함하는 위상 고정루프의 위상 잡음 개선 방법.Compare and detect the phase of the detected first frequency and the phase of the generated second frequency, remove the high frequency component of the current according to the detected phase, and change the current of the phase from which the high frequency component is removed to a voltage. And minimizing phase noise by minimizing phase differences between the phase of the first frequency and the frequency of the second frequency. 제1항에 있어서, 상기 위상 잡음은 상기 전압으로 변환된 위상의 파워 스펙트럼 밀도를 계산하여 최소화되는 위상 고정 루프의 위상 잡음 개선 방법. The method of claim 1, wherein the phase noise is minimized by calculating a power spectral density of the phase converted to the voltage. 제1항에 있어서, 상기 분주비는 The method of claim 1, wherein the dispensing ratio 상기 제2 주파수의 최소 분주비와 최대 분주비의 중간값으로 결정되는 것을 특징으로 하는 위상 고정 루프의 위상 잡음 개선 방법.And determining the intermediate value between the minimum frequency division ratio and the maximum frequency division ratio of the second frequency. 제2항에 있어서, 상기 파워 스펙트럼 밀도는 하기 <수학식 6>을 통해서 구해지며, 하기 <수학식 6>에서 대역폭(B)를 조절하여 위상 잡음을 최소화하는 대역폭을 찾으며,The method of claim 2, wherein the power spectral density is obtained through Equation 6 below, and finds a bandwidth for minimizing phase noise by adjusting the bandwidth B in Equation 6 below. <수학식 6><Equation 6>
Figure 112009035951680-PAT00006
Figure 112009035951680-PAT00006
 여기서, B는 대역폭을 나타내며, Sφ(f)는 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시킨 값을 나타내는 위상 고정 루프의 위상 잡음 개선 방법.Here, B denotes a bandwidth, and S φ (f) represents a value obtained by changing a current of a phase in which the high frequency component is removed into a voltage. 위상 고정 루프의 위상 잡음 개선 장치에 있어서,In the phase noise reduction device of the phase locked loop, 제1 주파수의 위상을 검출하는 위상 검출기와;A phase detector for detecting a phase of the first frequency; 상기 위상이 검출된 제1 주파수의 위상을 고정시키는 루프 필터와;A loop filter for fixing the phase of the first frequency at which the phase is detected; 상기 위상이 고정된 제1 주파수를 분주비에 따라 분주하여 제2 주파수를 생성하는 주파수 분주기를 포함하며,A frequency divider dividing the first frequency having a fixed phase according to a division ratio to generate a second frequency; 상기 위상 잡음 개선 장치는 The phase noise reduction device 상기 검출된 제1 주파수의 위상과 상기 생성된 제2 주파수의 위상을 비교 및 검출하고, 상기 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시켜 상기 제1 주파수의 위상과 상기 제2 주파수의 위상 차이를 최소화하여 위상 잡음을 최소화하는 위상 고정루프의 위상 잡음 개선 장치.Compare and detect the phase of the detected first frequency and the phase of the generated second frequency, remove the high frequency component of the current according to the detected phase, and change the current of the phase from which the high frequency component is removed to a voltage. And minimizing the phase noise by minimizing the phase difference between the phase of the first frequency and the second frequency. 제5항에 있어서, 상기 분주비는 The method of claim 5, wherein the dispensing ratio 상기 제2 주파수의 최소 분주비와 최대 분주비의 중간값으로 결정되는 것을 특징으로 하는 위상 고정 루프의 위상 잡음 개선 장치.And an intermediate value between the minimum division ratio and the maximum division ratio of the second frequency.
KR1020090052832A 2009-06-15 2009-06-15 Apparatus and method for improving phase noise of phase locked loop KR101007391B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090052832A KR101007391B1 (en) 2009-06-15 2009-06-15 Apparatus and method for improving phase noise of phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090052832A KR101007391B1 (en) 2009-06-15 2009-06-15 Apparatus and method for improving phase noise of phase locked loop

Publications (2)

Publication Number Publication Date
KR20100134289A true KR20100134289A (en) 2010-12-23
KR101007391B1 KR101007391B1 (en) 2011-01-13

Family

ID=43509240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090052832A KR101007391B1 (en) 2009-06-15 2009-06-15 Apparatus and method for improving phase noise of phase locked loop

Country Status (1)

Country Link
KR (1) KR101007391B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519482B1 (en) 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) Phase Locked Loop Frequency Synthesizer where Frequency Gain Variation of Voltage Controlled Oscillator is Compensated
KR100843200B1 (en) 2006-08-22 2008-07-02 삼성전자주식회사 Adaptive bandwidth PLL with current boosting circuit
KR20080024032A (en) * 2006-09-12 2008-03-17 엘지전자 주식회사 Phase locked loop
KR20080077515A (en) * 2007-02-20 2008-08-25 엠텍비젼 주식회사 Method of detecting locking of a phase and phase locked loop circuit for performing the same

Also Published As

Publication number Publication date
KR101007391B1 (en) 2011-01-13

Similar Documents

Publication Publication Date Title
US9503109B2 (en) Apparatus and methods for synchronizing phase-locked loops
US8571161B2 (en) Electronic device for generating a fractional frequency
US8427243B2 (en) Signal generating circuit and signal generating method
KR101737808B1 (en) Digital phase locked loop having insensible jitter characteristic in operating circumstances
US20210111724A1 (en) Phase-locked loop circuit and clock generator including the same
US6351164B1 (en) PLL circuit
KR20070009749A (en) Adaptive frequency calibration apparatus of frequency synthesizer
EP1721388B1 (en) Fractional frequency synthesizer
JP5844795B2 (en) Oscillation frequency adjusting device, oscillation frequency adjusting method, and wireless communication device
EP2327162A2 (en) Signal processing in a pll using a time-to-digital converter
US7558358B1 (en) Method and apparatus for generating a clock signal according to an ideal frequency ratio
WO2018090037A1 (en) Systems and methods for phase synchronization of local oscillator paths in oscillator-operated circuits
CN110022153B (en) Semiconductor device and method of operating semiconductor device
US8183936B2 (en) Phase-locked loop frequency synthesizer and loop locking method thereof
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
CN105634443B (en) Clock generating device and fractional frequency divider thereof
EP2721739A1 (en) Cancellation system for phase jumps at loop gain changes in fractional-n frequency synthesizers
US8666012B2 (en) Operating a frequency synthesizer
JP2005287022A (en) Phase locked loop and phase correction method for oscillator capable of controlling frequency
US8638141B1 (en) Phase-locked loop
KR20210102252A (en) Phase Locked Loop (PLL) with Direct Feedforward Circuit
KR101007391B1 (en) Apparatus and method for improving phase noise of phase locked loop
KR100987072B1 (en) Apparatus and method for improving phase noise of phase locked loop
JP2015015572A (en) Oscillation circuit, oscillation device and oscillation method
JPS6059822A (en) Frequency converting circuit

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 10