KR20100122650A - 반도체 소자 제조를 위한 취약지점 관리 방법 - Google Patents

반도체 소자 제조를 위한 취약지점 관리 방법 Download PDF

Info

Publication number
KR20100122650A
KR20100122650A KR1020090041653A KR20090041653A KR20100122650A KR 20100122650 A KR20100122650 A KR 20100122650A KR 1020090041653 A KR1020090041653 A KR 1020090041653A KR 20090041653 A KR20090041653 A KR 20090041653A KR 20100122650 A KR20100122650 A KR 20100122650A
Authority
KR
South Korea
Prior art keywords
vulnerability
mask layout
semiconductor device
manufacturing
photomask
Prior art date
Application number
KR1020090041653A
Other languages
English (en)
Inventor
남병호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090041653A priority Critical patent/KR20100122650A/ko
Publication of KR20100122650A publication Critical patent/KR20100122650A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70533—Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

설계 데이터로부터 마스크 레이아웃을 설계하고, 마스크 레이아웃에 대해 1차 모델 베이스 검증을 수행하여 공정 마진이 취약한 제1 취약점을 추출하고, 제1 취약점을 마스크 레이아웃에 피드백하여 마스크 레이아웃을 변경한다. 제1 취약점이 피드백된 마스크 레이아웃에 대해 광근접 보정을 수행하고, 광 근접 보정된 마스크 레이아웃에 대해 2차 모델 베이스 검증을 수행하여 공정 마진이 취약한 제2 취약점을 추출한 다음, 제2 취약점을 광근접 보정에 피드백하여 광근접 보정된 마스크 레이아웃을 변경한다. 제2 취약점이 피드백된 마스크 레이아웃을 이용하여 포토마스크를 제작하고, 그리고 제작된 포토마스크의 에어리얼 이미지와 선폭을 검사하여 제1 취약점 및 제2 취약점을 검증한다.
취약지점, 핫 스팟, 레이아웃, 설계, 모델 베이스 검증

Description

반도체 소자 제조를 위한 취약지점 관리 방법{Method for controlling weak point of layout in manufactruring semiconductor device}
본 발명은 반도체소자의 관리 방법에 관한 것으로, 보다 구체적으로 반도체 소자의 제조를 위한 취약지점 관리 방법에 관한 것이다.
반도체소자의 제조는 수십 개의 프로세스(process) 예컨대, 레이아웃 설계(layout design) 프로세스, 광근접 보정(OPC; Optical Proximity Correction) 프로세스, 포토마스크(photomask) 제조 프로세스, 검증(verification) 프로세스, 웨이퍼(wafer) 프로세스 등을 통해 이루어지며, 소자의 집적도가 높아질수록 소자 제조 과정에서 발생되는 취약지점(weak point)에 대한 공정 마진이 점점 축소되고 있는 실정이다.
예컨대, 반도체소자의 디자인 룰(design rule)이 점점 감소함에 따라, 포토 마스크 상의 패턴 선폭이 100nm 이하로 감소되고 있다. 그 결과, 포토마스크 제조를 위한 프로세스 진행 과정에서 1 내지 수 nm 오차가 발생되면, 웨이퍼에서도 큰 불량을 일으키는 요인으로 작용한다. 또한, 검증 프로세스 과정에서 취약지점에 대한 추출 없이 포토마스크 검증 및 웨이퍼 검증이 이루어지면서, 수많은 마스크 리 비젼(revision)을 통한 기술 개발로 개발기간이 늘어지고 있다.
따라서, 반도체소자 제조 시 설계 단계에서부터 웨이퍼까지 발생되는 취약지점 에러를 효율적으로 관리하고 제거하여 반도체 개발기간을 단축시키기 위한 연구가 요구되고 있다.
본 발명에 따른 반도체 소자 제조를 위한 취약지점 관리 방법은, 설계 데이터로부터 마스크 레이아웃을 설계하는 단계; 상기 마스크 레이아웃에 대해 1차 모델 베이스 검증을 수행하여 공정 마진이 취약한 제1 취약점을 추출하는 단계; 상기 제1 취약점을 마스크 레이아웃에 피드백하여 상기 마스크 레이아웃을 변경하는 단계; 상기 제1 취약점이 피드백된 마스크 레이아웃에 대해 광근접 보정을 수행하는 단계; 상기 광 근접 보정된 마스크 레이아웃에 대해 2차 모델 베이스 검증을 수행하여 공정 마진이 취약한 제2 취약점을 추출하는 단계; 상기 제2 취약점을 광근접 보정에 피드백하여 상기 광근접 보정된 마스크 레이아웃을 변경하는 단계; 상기 제2 취약점이 피드백된 마스크 레이아웃을 이용하여 포토마스크를 제작하는 단계; 및 상기 제작된 포토마스크의 에어리얼 이미지와 선폭을 검사하여 상기 제1 취약점 및 제2 취약점을 검증하는 단계를 포함한다.
상기 1차 모델 베이스 검증은 상기 마스크 레이아웃을 시뮬레이션한 레이아웃과, 상기 마스크 레이아웃을 비교하여 수행하는 것이 바람직하다.
상기 제1 취약점은 마스크 레이아웃의 취약점 중에서 타겟 선폭을 기준으로 10% 차이가 난 지점의 좌표, 패턴 크기 및 크기 마진에 대한 정보를 추출하는 것이 바람직하다.
상기 제1 취약점은 마스크 레이아웃 설계 단계에서 발생되는 에러로 판별되는 것이 바람직하다.
상기 2차 모델 베이스 검증은 상기 광 근접 보정된 마스크 레이아웃을 시뮬 레이션한 레이아웃과 상기 광 근접 보정된 마스크 레이아웃을 비교하여 수행하는 것이 바람직하다.
제2 취약점은 상기 제1 취약점이 피드백된 마스크 레이아웃의 취약점 중에서 타겟 선폭을 기준으로 10% 차이가 난 지점의 좌표, 패턴 크기 및 크기 마진에 대한 정보를 추출하는 것이 바람직하다.
상기 제2 취약점은 광근접 보정 수행 과정에서 발생되는 에러로 판별되는 것이 바람직하다.
상기 에어리얼 이미지는 에어리얼 이미지 측정 시스템(AIMS)를 이용하여 측정하고, 상기 선폭은 CD SEM 측정 장비를 이용하여 측정하는 것이 바람직하다.
상기 1 취약점 및 제2 취약점의 검증은 상기 에어리얼 이미지와 선폭을 비교하여 웨이퍼 공정 마진에 대한 정보를 확인하는 것이 바람직하다.
상기 제1 취약점 및 제2 취약점의 검증 결과, 제1 취약점 및 제2 취약점에 대한 에러가 발생된 경우, 상기 포토마스크 제작 과정에 제1 취약점 및 제2 취약점에 대한 에러를 피드백하는 단계를 더 포함할 수 있다.
상기 제1 취약점 및 제2 취약점에 대한 에러는 상기 포토마스크 제작 과정에서 발생되는 에러로 판별되는 것이 바람직하다.
상기 제1 취약점 및 제2 취약점의 검증 이후에, 상기 제1 취약점 및 제2 취약점이 검증된 포토마스크를 이용하여 웨이퍼 상에 패턴을 형성하는 단계; 및 상기 웨이퍼 상에 형성된 패턴을 검사하는 단계를 더 포함할 수 있다.
본 발명에 따른 반도체 소자 제조를 위한 취약 지점 관리 방법은, 반도체 소자 공정 프로세스 예컨대, 레이아웃 설계(layout design) 프로세스, 광근접 보정(OPC; Optical Proximity Correction) 프로세스, 포토마스크(photomask) 제조 프로세스, 검증(verification) 프로세스, 웨이퍼(wafer) 프로세스에서 발생되는 취약점을 효율적으로 관리하기 위해, 설계 과정에서 발생되는 취약점, 광근접 보정 과정에서 발생되는 취약점, 포토마스크 제조 과정에서 발생되는 취약점을 추출하고, 이를 전 프로세스 단계에 피드백함으로써 보다 효율적으로 취약점을 관리하고 공정 불량을 예방할 수 있다. 또한, 포토마스크 제조 및 웨이퍼 공정 결과 검사 단계에 취약점을 검증함으로써 반도체 소자 개발 기간을 단축할 수 있다.
도 1은 참조하면, 본 발명에 따른 반도체 소자 제조를 위한 취약 지점 관리 방법은, 먼저 설계 데이터로부터 마스크 레이아웃을 설계한다(S10). 마스크 레이아웃(mask layout)은 웨이퍼 상에 형성될 회로 패턴의 형상과 동일한 형상을 가지게 설계되며, 이러한 형상을 정의하기 위한 데이타(data)를 포함한다.
마스크 레이아웃에 대해 1차 모델 베이스 검증을 수행하여 공정 마진이 취약한 제1 취약점을 추출한다(S11). 구체적으로, 설계된 마스크 레이아웃을 시뮬레이션 툴(simulation tool)을 이용하여 시뮬레이션하여 설계된 마스크 레이아웃을 통해 포토마스크가 제조된 결과를 예측한 레이아웃을 작성하고, 예측된 레이아웃과 설계된 마스크 레이아웃을 비교한다. 비교 결과, 마스크 레이아웃과 차이가 난 부분을 취약점(weak point)으로 추출하게 되며, 그 중 제1 취약점은 가장 취약한 부분인 핫 스팟(hot spot) 예컨대, 설계되는 패턴들의 타겟 선폭을 기준으로 10% 차 이가 난 지점의 좌표, 패턴 크기 및 크기 마진에 대한 정보를 확인하여 추출한다. 여기서, 제1 취약점은 마스크 레이아웃 설계 단계에서 발생되는 에러로 판별될 수 있다.
제1 모델 베이스 검증 결과, 제1 취약점이 추출되면, 마스크 레이아웃에 제1 취약점 정보를 피드백하여 마스크 레이아웃을 변경한다(S12). 그러면, 설계된 마스크 레이아웃에는 설계 과정에서 발생되는 에러가 반영되어 이후 광근접 보정 또는 포토마스크 제조 과정에서 발생되는 결함을 억제시킬 수 있다.
다음에, 제1 취약점이 피드백된 마스크 레이아웃에 대해 광근접 보정을 수행한다(S13). 광 근접 보정은, 룰 베이스 보정 (rule based OPC) 방법 또는 모델 베이스 보정(model based OPC) 방법으로 수행될 수 있다. 룰 베이스 보정 방법은 마스크 패턴 배치에 대응하는 마스크 패턴 보정량을 룰 테이블(rule table)화 하여 사전에 작성하고, 마스크 패턴 배치 정보를 기초로 룰 테이블을 참조하면서 보정하는 방법이며, 모델 베이스 보정 방법은 마스크 패턴 및 웨이퍼 프로세스 조건을 기초로 웨이퍼 상에 전사되는 이미지를 시뮬레이션하고, 원하는 값을 얻을 수 있도록 수식에 의해 마스크 패턴을 보정하는 방법이다.
광 근접 보정된 마스크 레이아웃에 대해 2차 모델 베이스 검증을 수행하여 공정 마진이 취약한 제2 취약점을 추출한다(S14). 구체적으로, 광 근접 보정된 마스크 레이아웃을 시뮬레이션 툴(simulation tool)을 이용하여 시뮬레이션하여 광 근접 보정된 마스크 레이아웃을 통해 포토마스크가 제조된 결과를 예측한 레이아웃을 작성하고, 예측된 레이아웃과 광 근접 보정된 마스크 레이아웃을 비교한다. 비 교 결과, 광 근접 보정된 마스크 레이아웃과 차이가 난 부분을 취약점(weak point)으로 추출하게 되며, 그 중 제2 취약점은 가장 취약한 부분인 핫 스팟(hot spot) 예컨대, 설계되는 패턴들의 타겟 선폭을 기준으로 10% 차이가 난 지점의 좌표, 패턴 크기 및 크기 마진에 대한 정보를 확인하여 추출한다. 여기서, 제2 취약점은 마스크 레이아웃 설계 단계에서 발생되는 에러가 제1 취약점에 의해 추출되고 반영되었으므로, 광 근접 보정 단계에서 발생되는 에러로 판별될 수 있다.
제2 모델 베이스 검증 결과, 제2 취약점이 추출되면, 광근접 보정된 마스크 레이아웃에 제2 취약점 정보를 피드백하여 광 근접 보정된 마스크 레이아웃을 변경한다(S15). 이때, 제2 취약점 정보는 광 근접 보정된 마스크 레이아웃에 피드백될 수 있으며, 최초로 설계된 마스크 레이아웃에도 피드백될 수 있다. 그러면, 광 근접 보정된 마스크 레이아웃에는 광 근접 보정 과정에서 발생되는 에러가 반영되어 이후 포토마스크 제조 과정에서 발생되는 결함을 억제시킬 수 있다.
제2 취약점이 피드백된 마스크 레이아웃을 이용하여 기판 위에 마스크 패턴(mask pattern)이 형성된 포토마스크(photo mask)를 제작한다(S16). 마스크 패턴은 마스크 레이아웃에 설계된 형상과 대등한 형상을 가지게 형성되며, 기판 위에 형성된 마스크 막을 전자빔을 이용하는 패터닝(patterning) 공정을 통해 형성된다. 기판은 투명한 석영기판을 포함하고, 마스크 패턴은 크롬(cr)을 포함하는 차광 패턴 또는 몰리브덴(Mo)화합물을 포함하는 위상 반전 패턴일 수 있다. 한편, 포토마스크 제작 과정에서 전자빔 조사 또는 식각 과정 등에 의해 발생되는 공정 편차에 의해 마스크 패턴들은 마스크 레이아웃의 형상과 실질적으로 다르게 형성될 수 있 다.
포토마스크의 에어리얼 이미지(aerial image)와 마스크 패턴의 선폭(CD;Critical Dimension)을 검사하여 제1 취약점 및 제2 취약점을 검증한다(S17). 에어리얼 이미지는 에어리얼 이미지 측정 시스템(AIMS;Aerial Image Measure System)를 이용하여 측정하고, 마스크 패턴의 선폭은 CD SEM 측정 장비를 이용하여 측정할 수 있다. 에어리얼 이미지 측정 시스템은 제작된 포토마스크를 실제 노광 조건에서 시뮬레이션하여 노광하면서 포토마스크를 통과한 노광 광의 광학적 특성을 측정한다. CD SEM 측정 장비는 마스크 표면에 전자를 입사시켜 이로부터 나오는 2차 전자를 검출하여 미세한 표면이나 단면의 형상을 관찰한다.
제1 취약점 및 제2 취약점의 검증은 에어리얼 이미지와 마스크 패턴의 선폭을 비교하여 웨이퍼 공정 마진에 대한 정보를 확인한다. 이대, 제1 취약점 및 제2 취약점이 발생된 부분에 에러가 발생되면, 포토마스크 제조 과정에서 발생되는 에러로 판별될 수 있다.
검증 결과, 제1 취약점 및 제2 취약점에 에러가 발생될 경우, 포토마스크 제작 단계에 피드백하여 에러 정보를 반영한다(S18). 이때, 제1 취약점 및 제2 취약점에 대한 에러 정보는 포토마스크 제작 단계 뿐만 아니라 광근접 보정 단계, 마스크 레이아웃 설계 단계에도 피드백될 수 있다.
그러면, 포토마스크 제조 과정에서 설계 단계나 광 근접 보정 단계에서 발생되는 에러를 확인하고, 발생되는 에러가 노광 장비나 식각의 미소한 변화에 대한 마스크 불량인지를 판별할 수 있다.
검증 결과, 제1 취약점 및 제2 취약점에 에러가 발생되지 않을 경우, 제작된 포토마스크를 이용하여 웨이퍼 패턴을 형성하여 웨이퍼를 제작하고(S19), 웨이퍼 패턴의 선폭을 검사하여 제1 취약점 및 제2 취약점을 검증한다(S20). 웨이퍼 패턴은 포토마스크 상에 형성된 마스크 패턴과 대등한 형상을 가지게 형성되며, 실리콘기판 위에 포토리소그라피(photo lithography) 공정을 통해 형성된다. 웨이퍼 패턴의 검증은 웨이퍼 패턴의 선폭을 검사하여 브릿지(bridge) 등의 결함 발생 여부로 판별할 수 있다.
검증 결과, 제1 취약점 및 제2 취약점에 에러 발생 여부를 확인한다(S21). 예컨대, 제1 취약점 및 제2 취약점에 에러가 발생되면, 웨이퍼 제작 단계에 에러 정보를 피드백하고, 에러가 발생되지 않을 경우, 웨이퍼 제조 공정을 완료한다. 여기서, 웨이퍼 패턴의 검사 과정에서 에러가 발생되면 웨이퍼 제작 단계에서 발생된 에러로 판별될 수 있다. 이때, 제1 취약점 및 제2 취약점에 대한 에러 정보는 웨이퍼 제작 단계 뿐만 아니라, 포토마스크 제작 단계, 광근접 보정 단계, 마스크 레이아웃 설계 단계에도 피드백될 수 있다.
이와 같이, 본 발명은 설계 단계에서부터 웨이퍼 제작 단계까지 발생되는 에러를 판별하고, 특히 타겟 선폭을 기준으로 10% 차이가 난 부분 예컨대, 핫 스팟(hot spot)을 중심적으로 관리될 수 있도록 유도한다. 이로 인해, 설계 단계에서부터 웨이퍼 제작 단계에서 발생되는 에러의 발생 원인을 파악할 수 있어 개발 기간을 단축시키고, 웨이퍼 상에 발생되는 결함을 최소화시킬 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분양의 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 본 발명에 따른 반도체 소자 제조를 위한 취약 지점 관리 방법을 개략적으로 나타내 보인 흐름도이다.

Claims (12)

  1. 설계 데이터로부터 마스크 레이아웃을 설계하는 단계;
    상기 마스크 레이아웃에 대해 1차 모델 베이스 검증을 수행하여 공정 마진이취약한 제1 취약점을 추출하는 단계;
    상기 제1 취약점을 마스크 레이아웃에 피드백하여 상기 마스크 레이아웃을 변경하는 단계;
    상기 제1 취약점이 피드백된 마스크 레이아웃에 대해 광근접 보정을 수행하는 단계;
    상기 광 근접 보정된 마스크 레이아웃에 대해 2차 모델 베이스 검증을 수행하여 공정 마진이 취약한 제2 취약점을 추출하는 단계;
    상기 제2 취약점을 광근접 보정에 피드백하여 상기 광근접 보정된 마스크 레이아웃을 변경하는 단계;
    상기 제2 취약점이 피드백된 마스크 레이아웃을 이용하여 포토마스크를 제작하는 단계; 및
    상기 제작된 포토마스크의 에어리얼 이미지와 선폭을 검사하여 상기 제1 취약점 및 제2 취약점을 검증하는 단계를 포함하는 반도체 소자 제조를 위한 취약지점 관리 방법.
  2. 제1항에 있어서,
    상기 1차 모델 베이스 검증은 상기 마스크 레이아웃을 시뮬레이션한 레이아웃과, 상기 마스크 레이아웃을 비교하여 수행하는 반도체 소자 제조를 위한 취약 지점 관리 방법.
  3. 제1항에 있어서,
    상기 제1 취약점은 마스크 레이아웃의 취약점 중에서 타겟 선폭을 기준으로 10% 차이가 난 지점의 좌표, 패턴 크기 및 크기 마진에 대한 정보를 추출하는 반도체소자 제조를 위한 취약 지점 관리 방법.
  4. 제3항에 있어서,
    상기 제1 취약점은 마스크 레이아웃 설계 단계에서 발생되는 에러로 판별되는 반도체소자 제조를 위한 취약 지점 관리 방법.
  5. 제1항에 있어서,
    상기 2차 모델 베이스 검증은 상기 광 근접 보정된 마스크 레이아웃을 시뮬레이션한 레이아웃과 상기 광 근접 보정된 마스크 레이아웃을 비교하여 수행하는 반도체 소자 제조를 위한 취약 지점 관리 방법.
  6. 제1항에 있어서,
    상기 제2 취약점은 상기 제1 취약점이 피드백된 마스크 레이아웃의 취약점 중에서 타겟 선폭을 기준으로 10% 차이가 난 지점의 좌표, 패턴 크기 및 크기 마진에 대한 정보를 추출하는 반도체 소자 제조를 위한 취약 지점 관리 방법.
  7. 제6항에 있어서,
    상기 제2 취약점은 광근접 보정 수행 과정에서 발생되는 에러로 판별되는 반도체소자 제조를 위한 취약 지점 관리 방법.
  8. 제1항에 있어서,
    상기 에어리얼 이미지는 에어리얼 이미지 측정 시스템(AIMS)를 이용하여 측정하고, 상기 선폭은 CD SEM 측정 장비를 이용하여 측정하는 반도체 소자 제조를 위한 취약 지점 관리 방법.
  9. 제1항에 있어서,
    상기 1 취약점 및 제2 취약점의 검증은 상기 에어리얼 이미지와 선폭을 비교하여 웨이퍼 공정 마진에 대한 정보를 확인하는 반도체 소자 제조를 위한 취약 지점 관리 방법.
  10. 제1항에 있어서,
    상기 제1 취약점 및 제2 취약점의 검증 결과, 제1 취약점 및 제2 취약점에 대한 에러가 발생된 경우, 상기 포토마스크 제작 과정에 제1 취약점 및 제2 취약점 에 대한 에러를 피드백하는 단계를 더 포함하는 반도체 소자 제조를 위한 취약 지점 관리 방법.
  11. 제10항에 있어서,
    상기 제1 취약점 및 제2 취약점에 대한 에러는 상기 포토마스크 제작 과정에서 발생되는 에러로 판별되는 반도체 소자 제조를 위한 취약 지점 관리 방법.
  12. 제1항에 있어서,
    상기 제1 취약점 및 제2 취약점의 검증 이후에,
    상기 제1 취약점 및 제2 취약점이 검증된 포토마스크를 이용하여 웨이퍼 상에 패턴을 형성하는 단계; 및
    상기 웨이퍼 상에 형성된 패턴을 검사하는 단계를 더 포함하는 반도체 소자 제조를 위한 취약 지점 관리 방법.
KR1020090041653A 2009-05-13 2009-05-13 반도체 소자 제조를 위한 취약지점 관리 방법 KR20100122650A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090041653A KR20100122650A (ko) 2009-05-13 2009-05-13 반도체 소자 제조를 위한 취약지점 관리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090041653A KR20100122650A (ko) 2009-05-13 2009-05-13 반도체 소자 제조를 위한 취약지점 관리 방법

Publications (1)

Publication Number Publication Date
KR20100122650A true KR20100122650A (ko) 2010-11-23

Family

ID=43407506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090041653A KR20100122650A (ko) 2009-05-13 2009-05-13 반도체 소자 제조를 위한 취약지점 관리 방법

Country Status (1)

Country Link
KR (1) KR20100122650A (ko)

Similar Documents

Publication Publication Date Title
US7617477B2 (en) Method for selecting and optimizing exposure tool using an individual mask error model
US7765515B2 (en) Pattern match based optical proximity correction and verification of integrated circuit layout
KR100725170B1 (ko) 포토마스크의 제작을 위한 시스템 및 방법
JP2007519981A (ja) レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法
US20120117520A1 (en) Systems And Methods For Inspecting And Controlling Integrated Circuit Fabrication Using A Calibrated Lithography Simulator
US20110057333A1 (en) Method for the real-time monitoring of integrated circuit manufacture through localized monitoring structures in opc model space
KR20110002359A (ko) 광 근접효과 보정의 검증방법
US8266555B2 (en) Method for manufacturing an exposure mask
JP4621485B2 (ja) パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
US11294294B2 (en) Alignment mark positioning in a lithographic process
JP2004037579A (ja) マスクの欠陥修正方法、マスクの欠陥修正装置、および半導体装置の製造方法
KR20080021358A (ko) 레티클 제작 방법
JP2005250360A (ja) マスクパターンの検証装置および検証方法
KR20080000976A (ko) 반도체 소자 패턴의 광근접 효과 보정 방법
KR101113325B1 (ko) 광근접 보정 검증 방법
KR20100122650A (ko) 반도체 소자 제조를 위한 취약지점 관리 방법
US7664614B2 (en) Method of inspecting photomask defect
JP2007081292A (ja) 検査方法、検査システムおよびプログラム
KR101204676B1 (ko) 포토마스크의 모델 기반 검증 수행 방법
KR20110001140A (ko) 광 근접효과 보정 방법
Howard et al. Inspection of integrated circuit databases through reticle and wafer simulation: an integrated approach to design for manufacturing (DFM)
KR20090074554A (ko) 포토마스크의 결함 수정 방법
KR20080090794A (ko) 포토마스크의 제조방법
KR20080001439A (ko) 레이아웃 설계 수정을 이용한 포토 마스크 제조 방법
KR20080062699A (ko) 광 근접효과 보정방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination