KR20100115113A - Charge pump circuit of semiconductor device - Google Patents

Charge pump circuit of semiconductor device Download PDF

Info

Publication number
KR20100115113A
KR20100115113A KR1020090033668A KR20090033668A KR20100115113A KR 20100115113 A KR20100115113 A KR 20100115113A KR 1020090033668 A KR1020090033668 A KR 1020090033668A KR 20090033668 A KR20090033668 A KR 20090033668A KR 20100115113 A KR20100115113 A KR 20100115113A
Authority
KR
South Korea
Prior art keywords
pumping
voltage
clock signal
output
unit
Prior art date
Application number
KR1020090033668A
Other languages
Korean (ko)
Other versions
KR101005128B1 (en
Inventor
최원범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090033668A priority Critical patent/KR101005128B1/en
Publication of KR20100115113A publication Critical patent/KR20100115113A/en
Application granted granted Critical
Publication of KR101005128B1 publication Critical patent/KR101005128B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

PURPOSE: A charge pump circuit of a semiconductor device is provided to reduce power consumption by disabling a second pumping unit. CONSTITUTION: A first clock driver(140) outputs a first clock signal and a first inverted clocked signal. A second clock driver(150) outputs a second clock signal and a second inverted clock signal. A pumping circuit(110) performs first pumping and a second pumping. An internal power voltage is outputted high output voltage through the first pumping and second pumping.

Description

반도체 소자의 차지 펌프 회로{Charge pump circuit of Semiconductor device}Charge pump circuit of semiconductor device

본 발명은 반도체 소자의 차지 펌프 회로에 관한 것으로, 특히 출력 전압의 리플(ripple) 및 소비 전력을 감소시킬 수 있는 반도체 소자의 차지 펌프 회로에 관한 것이다.The present invention relates to a charge pump circuit of a semiconductor device, and more particularly, to a charge pump circuit of a semiconductor device capable of reducing ripple and power consumption of an output voltage.

반도체 소자 중 플래시 메모리나 EEPROM 장치와 같은 불휘발성 메모리 장치 또는 디램과 같은 메모리 소자의 동작에 있어서, 기록 동작 및 소거 동작에는 고전압(high voltage)이 필요하다. 이러한 고전압은, 외부 전원전압보다 높은 전압으로서 내부적으로 발생된다.In the operation of a nonvolatile memory device such as a flash memory or an EEPROM device or a memory device such as a DRAM among semiconductor devices, a high voltage is required for the write operation and the erase operation. This high voltage is generated internally as a voltage higher than the external power supply voltage.

반도체 소자를 구동함에 있어서, 특정 셀의 독출, 프로그램 또는 소거 동작 중에 인가되는 전압은 통상적으로 외부에서 공급되는 전압의 레벨보다 높다. 이와 같이 외부에서 공급되는 전압보다 더 높은 레벨의 전압을 생성시키기 위하여 차지 펌프 회로를 사용한다.In driving a semiconductor device, a voltage applied during a read, program or erase operation of a specific cell is typically higher than the level of an externally supplied voltage. Thus, the charge pump circuit is used to generate a higher level of voltage than the externally supplied voltage.

이때 통상적인 차지 펌프 회로의 경우 출력 전압이 펌핑 작용에 의해 상승 되다가 일정 전압레벨로 포화되는 구간에서 리플(ripple)이 발생하는 문제점이 있다. 이를 위해, 외부전압이 아닌 외부전압보다 낮은 전압을 입력으로 하여 펌핑하는 방법도 제시되었으나, 그 효율(출력전력/입력전력)이 낮다는 문제점이 있다.In this case, in the case of a typical charge pump circuit, an output voltage rises due to a pumping action, and then a ripple occurs in a section where the voltage is saturated to a certain voltage level. To this end, a method of pumping by inputting a voltage lower than an external voltage instead of an external voltage has been proposed, but has a problem in that its efficiency (output power / input power) is low.

본 발명이 이루고자 하는 기술적 과제는 제1 펌핑부와 제2 펌핑부가 병렬 연결된 펌핑 회로에서 출력되는 고전압이 일정 전압 이상되면, 제2 펌핑부를 디스에이블시켜 전력 소비를 감소시킬 수 있는 반도체 소자의 차지 펌프 회로를 제공하는 데 있다.The technical problem to be achieved by the present invention is a charge pump of a semiconductor device capable of reducing power consumption by disabling the second pumping part when a high voltage output from a pumping circuit in which the first pumping part and the second pumping part are connected in parallel is a predetermined voltage or more. To provide a circuit.

본 발명의 일실시 예에 따른 반도체 소자의 차지 펌프 회로는 제1 클럭 신호와 제1 반전 클럭 신호를 출력하는 제1 클럭 드라이버와, 제2 클럭 신호와 제2 반전 클럭 신호를 출력하는 제2 클럭 드라이버, 및 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 내부 전원 전압을 고전압의 출력 전압으로 출력하는 1차 펌핑동작과 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 2차 펌핑 동작을 수행하는 펌핑 회로를 포함하되, 상기 고전압이 일정 전압 이상으로 상승하게되면, 상기 펌핑 회로는 상기 제1 펌핑 동작과 상기 제2 펌핑 동작 중 하나만을 실시한다.A charge pump circuit of a semiconductor device according to an embodiment of the present invention includes a first clock driver for outputting a first clock signal and a first inverted clock signal, and a second clock for outputting a second clock signal and a second inverted clock signal. A driver and a first pumping operation of outputting an internal power supply voltage as an output voltage having a high voltage in response to the first clock signal and the first inverted clock signal, and in response to the second clock signal and the second inverted clock signal. And a pumping circuit configured to perform a second pumping operation of outputting an internal power supply voltage to the output voltage of the high voltage. When the high voltage rises above a predetermined voltage, the pumping circuit is configured to perform the first pumping operation and the second pumping. Only perform one of the actions.

상기 출력 전압과 기준 전압을 비교하여 상기 제1 클럭 드라이버 및 상기 제2 클럭 드라이버를 인에이블시키는 클럭 인에이블 신호를 생성하는 기준 전압 비교기를 더 포함한다.The apparatus further includes a reference voltage comparator configured to compare the output voltage and the reference voltage to generate a clock enable signal for enabling the first clock driver and the second clock driver.

상기 출력 전압과 제어 전압을 비교하여 상기 제2 클럭 드라이버를 디스에이 블시키는 제어 신호를 생성하는 제어 전압 비교기를 더 포함한다.And a control voltage comparator configured to compare the output voltage and the control voltage to generate a control signal for disabling the second clock driver.

상기 제어 전압은 상기 기준 전압보다 전위가 높다.The control voltage is higher in potential than the reference voltage.

상기 펌핑 회로는 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 제1 펌핑부와, 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 제2 펌핑부, 및 상기 제1 펌핑부와 상기 제2 펌핑부의 출력단을 스위칭하는 스위칭부를 포함한다.The pumping circuit may include a first pumping unit configured to output the internal power supply voltage as an output voltage of the high voltage in response to the first clock signal and the first inverted clock signal, the second clock signal and the second inverted clock signal. And a second pumping part for outputting the internal power supply voltage to the high voltage output voltage, and a switching part for switching output terminals of the first pumping part and the second pumping part.

상기 제어 신호는 상기 스위칭부에 인가되어 상기 제1 펌핑부와 상기 제2 펌핑부와의 연결을 차단한다.The control signal is applied to the switching unit to block the connection between the first pumping unit and the second pumping unit.

상기 제1 펌핑부와 상기 제2 펌핑부는 각각 다수의 펌프를 포함하며, 상기 다수의 펌프는 직렬 연결되어 상기 내부 전원 전압을 순차적으로 펌핑한다.The first pumping unit and the second pumping unit each include a plurality of pumps, and the plurality of pumps are connected in series to sequentially pump the internal power supply voltage.

상기 스위칭부는 다수의 트랜지스터를 포함하며, 상기 다수의 트랜지스터 각각은 상기 제어 신호에 응답하여 상기 제1 펌핑부의 상기 다수의 펌프부 출력단과 상기 제2 펌핑부의 상기 다수의 펌프부 출력단을 서로 연결하거나 차단한다.The switching unit includes a plurality of transistors, each of the plurality of transistors connecting or disconnecting the plurality of pump unit output stages of the first pumping unit and the plurality of pump unit output stages to each other in response to the control signal. do.

상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 위상이 상이하여 상기 제1 펌핑부와 상기 제2 펌핑부는 서로 동시에 펌핑 동작을 수행하지 않는다.Since the first clock signal and the second clock signal are out of phase with each other, the first pumping unit and the second pumping unit do not simultaneously perform a pumping operation.

본 발명의 일실시 예에 따르면, 제1 펌핑부와 제1 펌핑부와 위상이 다른 클럭 신호에 응답하여 동작하는 제2 펌핑부가 병렬 연결된 펌핑 회로를 구성하여 출 력되는 고전압의 리플현상을 감소시키고, 고전압이 일정 전압 이상되면, 제2 펌핑부를 디스에이블시켜 전력 소비를 감소시킬 수 있다.According to an embodiment of the present invention, the first pumping part and the second pumping part which operates in response to a clock signal having a different phase from the first pumping part form a pumping circuit connected in parallel to reduce the output high ripple phenomenon. When the high voltage is greater than or equal to a certain voltage, power consumption may be reduced by disabling the second pumping unit.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments described below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 1은 본 발명의 일실시 예에 따른 반도체 소자의 차지 펌프 회로를 나타내는 구성도이다.1 is a block diagram illustrating a charge pump circuit of a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 차지 펌프 회로(100)는 펌핑 회로(110), 기준 전압 비교기(120), 제어 전압 비교기(130), 제1 클럭 드라이버(140), 및 제2 클럭 드라이버(150)를 포함한다.Referring to FIG. 1, the charge pump circuit 100 may include a pumping circuit 110, a reference voltage comparator 120, a control voltage comparator 130, a first clock driver 140, and a second clock driver 150. Include.

펌핑 회로(110)는 내부 전원 전압(Vdd)와 제1 클럭 신호(CLKA), 제1 반전 클럭 신호(CLK/A), 제2 클럭 신호(CLKB), 제2 반전 클럭 신호(CLK/B), 및 제어 신호(F)에 응답하여 출력 전압(Vout)을 생성한다.The pumping circuit 110 includes an internal power supply voltage Vdd, a first clock signal CLKA, a first inverted clock signal CLK / A, a second clock signal CLKB, and a second inverted clock signal CLK / B. And generate an output voltage Vout in response to the control signal F.

기준 전압 비교기(120)는 기준 전압(Vref)과 출력 전압(Vout)을 비교하여 출 력 전압(Vout)이 기준 전압(Vref)보다 작을 시, 클럭 인에이블 신호(CLK_EN)를 출력한다.The reference voltage comparator 120 compares the reference voltage Vref with the output voltage Vout and outputs a clock enable signal CLK_EN when the output voltage Vout is smaller than the reference voltage Vref.

제어 전압 비교기(140)는 제어 전압(Vcon)과 출력 전압(Vout)을 비교하여 출력 전압(Vout)이 제어 전압(Vcon)보다 크면, 제어 신호(F)를 출력한다. 제어 전압(Vcon)은 기준 전압(Vref)보다 높으며, 펌핑 동작으로 인하여 출력 전압(Vout)이 상승하여 일정 전위의 고전압으로 출력될 때의 전압보다 낮도록 설정한다. 바람직하게는 일정 전위의 고전압을 목표 전압으로 정의했을 때, 기준 전압보단 높고 목표 전압보다 낮도록 설정한다.The control voltage comparator 140 compares the control voltage Vcon and the output voltage Vout and outputs a control signal F when the output voltage Vout is greater than the control voltage Vcon. The control voltage Vcon is higher than the reference voltage Vref and is set to be lower than the voltage when the output voltage Vout rises due to the pumping operation and is output at a high voltage of a predetermined potential. Preferably, when the high voltage of the constant potential is defined as the target voltage, the voltage is set higher than the reference voltage and lower than the target voltage.

제1 클럭 드라이버(140)는 클럭 인에이블 신호(CLK_EN)에 응답하여 제1 클럭 신호(CLKA), 및 제1 반전 클럭 신호(CLK/A)를 출력한다.The first clock driver 140 outputs the first clock signal CLKA and the first inverted clock signal CLK / A in response to the clock enable signal CLK_EN.

제2 클럭 드라이버(150)는 클럭 인에이블 신호(CLK_EN)에 응답하여 제2 클럭 신호(CLKB), 및 제2 반전 클럭 신호(CLK/B)를 출력한다. 또한 제어 신호(F)에 응답하여 디스에이블된다.The second clock driver 150 outputs the second clock signal CLKB and the second inverted clock signal CLK / B in response to the clock enable signal CLK_EN. It is also disabled in response to the control signal (F).

도 2는 본 발명의 펑핌 회로(110)의 상세 구성도이다.2 is a detailed configuration diagram of the puncture circuit 110 of the present invention.

도 2를 참조하면, 펑핌 회로(110)는 제1 펌핑부(111), 제2 펌핑부(112), 및 스위칭부(113)를 포함한다.Referring to FIG. 2, the puncture circuit 110 includes a first pumping unit 111, a second pumping unit 112, and a switching unit 113.

제1 펌핑부(111)는 제1 펌프 내지 제n 펌프가 직렬 연결되어 구성된다. 제1 펌프 내지 제n 펌프 각각은 제1 클럭(CLKA) 및 제1 반전 클럭(CLK/A)에 응답하여 펌핑 동작을 실시하며, 제1 펌프는 내부 전원 전압(VDD)을 펑핌하여 출력하고, 제2 펌프는 제1 펌프에서 출력되는 출력 전압을 펌핑하여 출력한다. 최종적으로 제n 펌프는 이전 펌프인 제n-1 펌프의 출력 전압을 펌핑하여 출력 전압(Vout)으로 출력한다. 즉, 제1 펌핑부(111)는 다수의 펌프(제1 내지 제n 펌프)가 순차적인 펌핑 동작을 실시하여 내부 전원 전압(VDD)을 상승시켜 출력 전압(Vout)으로 출력한다.The first pumping unit 111 is configured by connecting the first pump to the n-th pump in series. Each of the first to n th pumps performs a pumping operation in response to the first clock CLKA and the first inverted clock CLK / A, and the first pump outputs an internal power supply voltage V DD . The second pump pumps and outputs an output voltage output from the first pump. Finally, the n-th pump pumps the output voltage of the n-th pump, which is the previous pump, and outputs the output voltage Vout. That is, the first pumping unit 111 sequentially pumps a plurality of pumps (first to nth pumps) to increase the internal power supply voltage V DD and output the output voltage Vout.

제2 펌핑부(112)는 제1 펌프 내지 제n 펌프가 직렬 연결되어 구성된다. 제1 펌프 내지 제n 펌프 각각은 제2 클럭(CLKB) 및 제2 반전 클럭(CLK/B)에 응답하여 펌핑 동작을 실시하며, 제1 펌프는 내부 전원 전압(VDD)을 펑핌하여 출력하고, 제2 펌프는 제1 펌프에서 출력되는 출력 전압을 펌핑하여 출력한다. 최종적으로 제n 펌프는 이전 펌프인 제n-1 펌프의 출력 전압을 펌핑하여 출력 전압(Vout)으로 출력한다. 즉, 제2 펌핑부(112)는 다수의 펌프(제1 내지 제n 펌프)가 순차적인 펌핑 동작을 실시하여 내부 전원 전압(VDD)을 상승시켜 출력 전압(Vout)으로 출력한다. 이때 제2 클럭(CLKB) 및 제2 반전 클럭(CLK/B)은 제1 펌핑부(111)에 인가되는 제1 클럭(CLKA) 및 제1 반전 클럭(CLK/A)과 위상이 일치하지 않도록 쉬프트된 클럭 신호이다. 따라서, 제1 펌핑부(111)의 펌핑 동작과 제2 펌핑부(112)의 펌핑 동작은 동시에 일어나지 않는다. 따라서, 제1 펌핑부(111)에 의해 출력 전압(Vout)이 일정 전위로 펌핑된후, 다음 클럭 신호가 인가되기 이전에 출력 전압(Vout) 하강할때 제2 펌핑부(112)가 펌핑 동작을 실시하여 출력 전압(Vout)의 리플 현상을 감소시켜 준다. 즉, 제1 펌핑부(111)의 펌핑 동작과 제2 펌핑부(112)의 펌핑 동작은 교호적으로 수행된다.The second pumping unit 112 is configured by connecting the first pump to the n-th pump in series. Each of the first to n th pumps performs a pumping operation in response to the second clock CLKB and the second inverted clock CLK / B, and the first pump outputs an internal power supply voltage V DD . The second pump pumps and outputs an output voltage output from the first pump. Finally, the n-th pump pumps the output voltage of the n-th pump, which is the previous pump, and outputs the output voltage Vout. That is, the second pumping unit 112 sequentially pumps a plurality of pumps (first to nth pumps) to increase the internal power supply voltage V DD and output the output voltage Vout. In this case, the second clock CLKB and the second inverted clock CLK / B may not be in phase with the first clock CLKA and the first inverted clock CLK / A applied to the first pumping unit 111. It is a shifted clock signal. Therefore, the pumping operation of the first pumping unit 111 and the pumping operation of the second pumping unit 112 do not occur at the same time. Therefore, after the output voltage Vout is pumped by the first pumping unit 111 to a predetermined potential, the second pumping unit 112 pumps when the output voltage Vout falls before the next clock signal is applied. By reducing the ripple phenomenon of the output voltage (Vout). That is, the pumping operation of the first pumping unit 111 and the pumping operation of the second pumping unit 112 are alternately performed.

스위칭부(113)는 다수의 NMOS 트랜지스터(NMOS1 내지 NMOSn)를 포함한다. 다수의 NMOS 트랜지스터(NMOS1 내지 NMOSn) 각각은 제1 펌핑부(111)의 다수의 펌프(제1 내지 제n 펌프) 각각의 출력단 노드와 제2 펌핑부(112)의 다수의 펌프(제1 내지 제n 펌프) 각각의 출력단 노드 사이에 연결되며, 제어 신호(F)에 응답하여 각 노드를 연결하거나 차단한다.The switching unit 113 includes a plurality of NMOS transistors NMOS1 to NMOSn. Each of the plurality of NMOS transistors NMOS1 to NMOSn includes an output terminal node of each of the plurality of pumps (first to nth pumps) of the first pumping unit 111 and a plurality of pumps (first to ton) of the second pumping unit 112. Nth pump) is connected between each output node, and connects or disconnects each node in response to the control signal (F).

도 1 및 도 2를 참조하여 본 발명의 일실시 예에 따른 반도체 소자의 차지 펌프 회로의 동작을 설명하면 다음과 같다. The operation of the charge pump circuit of the semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2 as follows.

먼저 기준 전압 비교기(120)에서 펌핑 동작 전의 낮은 출력 전압(Vout)과 기준 전압(Vref)을 비교한다. 이때 펌핑 동작 전에는 기준 전압(Vref)이 출력 전압(Vout)보다 높으므로 활성화된 클럭 인에이블 신호(CLK_EN)가 제1 클럭 드라이버(140) 및 제2 클럭 드라이버(150)에 인가된다.First, the reference voltage comparator 120 compares the low output voltage Vout and the reference voltage Vref before the pumping operation. In this case, since the reference voltage Vref is higher than the output voltage Vout, the activated clock enable signal CLK_EN is applied to the first clock driver 140 and the second clock driver 150 before the pumping operation.

이때 제어 전압 비교기(130)에서 펌핑 동작 전의 낮은 출력 전압(Vout)과 제어 전압(Vcon)을 비교한다. 이때 펌핑 동작 전에는 제어 전압(Vcon)이 출력 전압(Vout)보다 높으므로 하이 레벨로 비활성화된 제어 신호(F)가 출력된다.In this case, the control voltage comparator 130 compares the low output voltage Vout before the pumping operation with the control voltage Vcon. At this time, since the control voltage Vcon is higher than the output voltage Vout before the pumping operation, the control signal F deactivated to the high level is output.

제1 클럭 드라이버(140)는 활성화된 클럭 인에이블 신호(CLK_EN)에 응답하여 제1 클럭 신호(CLKA), 제1 반전 클럭 신호(CLK/A)를 출력한다. 제2 클럭 드라이버(150)는 활성화된 클럭 인에이블 신호(CLK_EN)에 응답하여 제2 클럭 신호(CLKB), 제2 반전 클럭 신호(CLK/B)를 출력한다. 이때 제1 클럭 신호(CLKA)와 제2 클럭 신호(CLKB)는 서로 위상이 상이하며, 제1 반전 클럭 신호(CLK/A)와 제2 반전 클럭 신 호(CLK/B)는 서로 위상이 상이하다. 즉, 제2 클럭 신호(CLKB)는 제1 클럭 신호(CLKA)의 위상을 쉬프트(shift)된 것과 같은 신호이다.The first clock driver 140 outputs the first clock signal CLKA and the first inverted clock signal CLK / A in response to the activated clock enable signal CLK_EN. The second clock driver 150 outputs the second clock signal CLKB and the second inverted clock signal CLK / B in response to the activated clock enable signal CLK_EN. At this time, the first clock signal CLKA and the second clock signal CLKB are out of phase with each other, and the first inverted clock signal CLK / A and the second inverted clock signal CLK / B are out of phase with each other. Do. That is, the second clock signal CLKB is the same signal as the phase of the first clock signal CLKA is shifted.

펌핑 회로(110)의 제1 펌핑부(111)는 제1 클럭 신호(CLKA), 제1 반전 클럭 신호(CLK/A)에 응답하여 내부 전원 전압(VDD)을 펌핑하여 고전압의 출력 전압(Vout)으로 출력한다. 제2 펌핑부(112)는 제1 클럭 신호(CLKA), 제1 반전 클럭 신호(CLK/A)와 위상이 쉬프트된 제2 클럭 신호(CLKB), 제2 반전 클럭 신호(CLK/B)에 응답하여 내부 전원 전압(VDD)을 펌핑하여 고전압의 출력 전압(Vout)으로 출력한다. 이로 인하여 제1 펌핑부(111)에 의해 고전압으로 펌핑된 출력 전압(Vout)이 다음 클럭 신호에 다시 펌핑 동작을 하기 전에 하락할때 제2 펌핑부(112)에 의해 다시 펌핑되므로 리플 현상이 감소한다. 즉, 제1 펌핑부(111)의 펌핑 동작과 제2 펌핑부(112)의 펌핑 동작은 교호적으로 수행된다.The first pumping unit 111 of the pumping circuit 110 pumps the internal power supply voltage V DD in response to the first clock signal CLKA and the first inverted clock signal CLK / A, thereby outputting a high output voltage ( Vout). The second pumping unit 112 may be coupled to the first clock signal CLKA, the first inverted clock signal CLK / A, and the second clock signal CLKB and the second inverted clock signal CLK / B. In response, the internal power supply voltage V DD is pumped and output as the high output voltage Vout. As a result, when the output voltage Vout pumped to the high voltage by the first pumping unit 111 drops before being pumped again to the next clock signal, the ripple phenomenon is reduced by being pumped again by the second pumping unit 112. . That is, the pumping operation of the first pumping unit 111 and the pumping operation of the second pumping unit 112 are alternately performed.

펌핑 동작에 의해 출력 전압(Vout)이 제어 전압을 넘어서 목표 전압만큼 높아지게 되면, 제어 전압 비교기(130)에 의해 인에이블된 로우 레벨의 제어 신호(F)가 출력된다.When the output voltage Vout becomes higher than the control voltage by the pumping operation by the target voltage, the low level control signal F enabled by the control voltage comparator 130 is output.

인에이블된 제어 신호(F)는 제2 클럭 드라이버(150)에 인가되어 제2 클럭 드라이버(150)를 디스에이블시켜 제2 클럭 신호(CLKB), 및 제2 반전 클럭 신호(CLK/B)의 생성을 정지시킨다. 또한 인에이블된 제어 신호(F)는 펌핑 회로(110)의 스위칭부(113)에 인가되어 제1 펌핑부(111)와 제2 펌핑부(112)의 연결을 차단한다. 이로 인하여 제1 펌핑부(111)의 펌핑 동작만으로 출력 전압(Vout)이 생성되어 회로의 전력 소모를 감소시킬 수 있다.The enabled control signal F is applied to the second clock driver 150 to disable the second clock driver 150 so that the second clock signal CLKB and the second inverted clock signal CLK / B Stop creation In addition, the enabled control signal F is applied to the switching unit 113 of the pumping circuit 110 to block the connection of the first pumping unit 111 and the second pumping unit 112. As a result, the output voltage Vout is generated only by the pumping operation of the first pumping unit 111, thereby reducing power consumption of the circuit.

상술한 것과 같이 본원 발명에서는 서로 위상이 상이한 클럭 신호에 응답하여 동작하는 병렬 구조의 제1 및 제2 펌핑부(111, 112)의 펌핑 동작에 의해 출력 전압(Vout)의 리플 현상을 감소시키고, 출력 전압(Vout)이 제어 전압(Vcon)보다 커지면, 제1 펌핑부(111)만 동작시켜 전력 소모를 감소시킬 수 있다.As described above, in the present invention, the ripple phenomenon of the output voltage Vout is reduced by pumping operations of the first and second pumping units 111 and 112 of the parallel structure operating in response to clock signals having different phases. When the output voltage Vout is greater than the control voltage Vcon, only the first pumping unit 111 may be operated to reduce power consumption.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 본 발명의 일실시 예에 따른 반도체 소자의 차지 펌프 회로를 나타내는 구성도이다.1 is a block diagram illustrating a charge pump circuit of a semiconductor device according to an embodiment of the present invention.

도 2는 본 발명의 펑핌 회로(110)의 상세 구성도이다.2 is a detailed configuration diagram of the puncture circuit 110 of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

110 :펌핑 회로 120 : 기준 전압 비교기110: pumping circuit 120: reference voltage comparator

130 : 제어 전압 비교기 140 : 제1 클럭 드라이버130: control voltage comparator 140: first clock driver

150 : 제2 클럭 드라이버150: second clock driver

Claims (13)

제1 클럭 신호와 제1 반전 클럭 신호를 출력하는 제1 클럭 드라이버;A first clock driver configured to output a first clock signal and a first inverted clock signal; 제2 클럭 신호와 제2 반전 클럭 신호를 출력하는 제2 클럭 드라이버; 및A second clock driver configured to output a second clock signal and a second inverted clock signal; And 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 내부 전원 전압을 고전압의 출력 전압으로 출력하는 1차 펌핑동작과 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 2차 펌핑 동작을 수행하는 펌핑 회로를 포함하되, 상기 고전압이 일정 전압 이상으로 상승하게되면, 상기 펌핑 회로는 상기 제1 펌핑 동작과 상기 제2 펌핑 동작 중 하나만을 실시하는 반도체 소자의 차지 펌핑 회로.A first pumping operation of outputting an internal power supply voltage as an output voltage having a high voltage in response to the first clock signal and the first inverted clock signal, and the internal power supply voltage in response to the second clock signal and the second inverted clock signal; A pumping circuit configured to perform a second pumping operation of outputting the output voltage to the high voltage, wherein when the high voltage rises above a predetermined voltage, the pumping circuit includes only one of the first pumping operation and the second pumping operation. A charge pumping circuit of a semiconductor element which performs. 제 1 항에 있어서,The method of claim 1, 상기 출력 전압과 기준 전압을 비교하여 상기 제1 클럭 드라이버 및 상기 제2 클럭 드라이버를 인에이블시키는 클럭 인에이블 신호를 생성하는 기준 전압 비교기를 더 포함하는 반도체 소자의 차지 펌핑 회로.And a reference voltage comparator configured to compare the output voltage and the reference voltage to generate a clock enable signal for enabling the first clock driver and the second clock driver. 제 2 항에 있어서,The method of claim 2, 상기 출력 전압과 제어 전압을 비교하여 상기 제2 클럭 드라이버를 디스에이 블시키는 제어 신호를 생성하는 제어 전압 비교기를 더 포함하는 반도체 소자의 차지 펌핑 회로.And a control voltage comparator comparing the output voltage and the control voltage to generate a control signal for disabling the second clock driver. 제 3 항에 있어서,The method of claim 3, wherein 상기 제어 전압은 상기 기준 전압보다 전위가 높은 반도체 소자의 차지 펌핑 회로.And the control voltage is higher than the reference voltage. 제 3 항에 있어서,The method of claim 3, wherein 상기 펌핑 회로는 The pumping circuit is 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 제1 펌핑부;A first pumping unit configured to output the internal power supply voltage as an output voltage of the high voltage in response to the first clock signal and the first inverted clock signal; 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 제2 펌핑부; 및A second pumping unit configured to output the internal power supply voltage as an output voltage of the high voltage in response to the second clock signal and the second inverted clock signal; And 상기 제1 펌핑부와 상기 제2 펌핑부의 출력단을 스위칭하는 스위칭부를 포함하는 반도체 소자의 차지 펌핑 회로.A charge pumping circuit of a semiconductor device comprising a switching unit for switching the output terminal of the first pumping unit and the second pumping unit. 제 5 항에 있어서,The method of claim 5, 상기 제어 신호는 상기 스위칭부에 인가되어 상기 제1 펌핑부와 상기 제2 펌핑부와의 연결을 차단하는 반도체 소자의 차지 펌핑 회로.The control signal is applied to the switching unit charge pumping circuit of the semiconductor device to block the connection between the first pumping unit and the second pumping unit. 제 5 항에 있어서,The method of claim 5, 상기 제1 펌핑부와 상기 제2 펌핑부는 각각 다수의 펌프를 포함하며, 상기 다수의 펌프는 직렬 연결되어 상기 내부 전원 전압을 순차적으로 펌핑하는 반도체 소자의 차지 펌핑 회로.Each of the first pumping unit and the second pumping unit includes a plurality of pumps, and the plurality of pumps are connected in series to sequentially pump the internal power supply voltage. 제 7 항에 있어서,The method of claim 7, wherein 상기 스위칭부는 다수의 트랜지스터를 포함하며, 상기 다수의 트랜지스터 각각은 상기 제어 신호에 응답하여 상기 제1 펌핑부의 상기 다수의 펌프부 출력단과 상기 제2 펌핑부의 상기 다수의 펌프부 출력단을 서로 연결하거나 차단하는 반도체 소자의 차지 펌핑 회로.The switching unit includes a plurality of transistors, each of the plurality of transistors connecting or disconnecting the plurality of pump unit output stages of the first pumping unit and the plurality of pump unit output stages to each other in response to the control signal. Charge pumping circuit of a semiconductor device. 제 5 항에 있어서,The method of claim 5, 상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 위상이 상이하여 상기 제1 펌핑부와 상기 제2 펌핑부는 서로 동시에 펌핑 동작을 수행하지 않는 반도체 소자 의 차지 펌핑 회로.And the first and second pump signals are out of phase with each other so that the first pumping unit and the second pumping unit do not simultaneously perform a pumping operation. 제1 클럭 신호와 제1 반전 클럭 신호를 출력하는 제1 클럭 드라이버;A first clock driver configured to output a first clock signal and a first inverted clock signal; 제2 클럭 신호와 제2 반전 클럭 신호를 출력하는 제2 클럭 드라이버;A second clock driver configured to output a second clock signal and a second inverted clock signal; 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 내부 전원 전압을 고전압의 출력 전압으로 출력하는 1차 펌핑동작과 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 2차 펌핑 동작을 수행하는 펌핑 회로; 및A first pumping operation of outputting an internal power supply voltage as an output voltage having a high voltage in response to the first clock signal and the first inverted clock signal, and the internal power supply voltage in response to the second clock signal and the second inverted clock signal; A pumping circuit for performing a secondary pumping operation of outputting the output voltage to the high voltage; And 상기 출력 전압과 제어 전압을 비교하여 상기 제2 클럭 드라이버를 디스에이블시키는 제어 신호를 생성하는 제어 전압 비교기를 포함하는 반도체 소자의 차지 펌핑 회로.And a control voltage comparator configured to compare the output voltage and the control voltage to generate a control signal for disabling the second clock driver. 제 10 항에 있어서,The method of claim 10, 상기 펌핑회로는 상기 고전압이 일정 전위 이상으로 출력되면 상기 1차 펌핑 동작과 상기 2차 펌핑 동작 중 어느 하나만을 실시하는 반도체 소자의 차지 펌핑 회로.And the pumping circuit performs only one of the primary pumping operation and the secondary pumping operation when the high voltage is output above a predetermined potential. 제 9 항에 있어서,The method of claim 9, 상기 펌핑 회로는 The pumping circuit is 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 제1 펌핑부;A first pumping unit configured to output the internal power supply voltage as an output voltage of the high voltage in response to the first clock signal and the first inverted clock signal; 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 제2 펌핑부; 및A second pumping unit configured to output the internal power supply voltage as an output voltage of the high voltage in response to the second clock signal and the second inverted clock signal; And 상기 제1 펌핑부와 상기 제2 펌핑부의 출력단을 스위칭하는 스위칭부를 포함하는 반도체 소자의 차지 펌핑 회로.A charge pumping circuit of a semiconductor device comprising a switching unit for switching the output terminal of the first pumping unit and the second pumping unit. 제 12 항에 있어서,13. The method of claim 12, 상기 제어 신호는 상기 스위칭부에 인가되어 상기 제1 펌핑부와 상기 제2 펌핑부와의 연결을 차단하는 반도체 소자의 차지 펌핑 회로.The control signal is applied to the switching unit charge pumping circuit of the semiconductor device to block the connection between the first pumping unit and the second pumping unit.
KR1020090033668A 2009-04-17 2009-04-17 Charge pump circuit of Semiconductor device KR101005128B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090033668A KR101005128B1 (en) 2009-04-17 2009-04-17 Charge pump circuit of Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090033668A KR101005128B1 (en) 2009-04-17 2009-04-17 Charge pump circuit of Semiconductor device

Publications (2)

Publication Number Publication Date
KR20100115113A true KR20100115113A (en) 2010-10-27
KR101005128B1 KR101005128B1 (en) 2011-01-04

Family

ID=43134082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090033668A KR101005128B1 (en) 2009-04-17 2009-04-17 Charge pump circuit of Semiconductor device

Country Status (1)

Country Link
KR (1) KR101005128B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605519B2 (en) 2010-12-03 2013-12-10 Hynix Semiconductor Inc. Pump circuit and semiconductor memory device including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685644B1 (en) * 2002-07-10 2007-02-22 주식회사 하이닉스반도체 Charge pump circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8605519B2 (en) 2010-12-03 2013-12-10 Hynix Semiconductor Inc. Pump circuit and semiconductor memory device including the same

Also Published As

Publication number Publication date
KR101005128B1 (en) 2011-01-04

Similar Documents

Publication Publication Date Title
TWI669714B (en) Voltage control device and memory system
US20080191786A1 (en) High voltage generation circuit and method for generating high voltage
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
JP2007336722A (en) Booster circuit and semiconductor device employing the same
KR20030004935A (en) Charge pump circuit
JP2010119226A (en) Charge pump circuit
US8493133B2 (en) Semiconductor memory apparatus
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
JP2008035610A (en) Booster circuit
KR20060044001A (en) Charge pump circuit and direct current conversion apparatus for using the same
US9396767B1 (en) Voltage division circuit, circuit for controlling operation voltage and storage device
JP2015142449A (en) charge pump circuit
US8421522B2 (en) High voltage generator and method of generating high voltage
US9214859B2 (en) Charge pump system
US20110182125A1 (en) Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device
KR101005128B1 (en) Charge pump circuit of Semiconductor device
KR102381493B1 (en) Boosting circuit and nonvolatile memory having the same
US10250129B2 (en) Charge pump circuit and internal voltage generation circuit including the same
CN111490664B (en) Driving circuit
JP5087669B2 (en) Voltage generation circuit
KR20100088920A (en) Internal voltage generating circuit of semiconductor device
CN108616216B (en) Charge pump bleeder circuit
KR100877623B1 (en) High voltage generation circuit and method for reducing peak current and power noise
CN109787471B (en) Charge pump system control method capable of being quickly established and achieving low ripple and charge pump system
JP7091113B2 (en) Semiconductor devices and control methods for semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee