KR20100110630A - Phase change ram device and method of manufacturing the same - Google Patents
Phase change ram device and method of manufacturing the same Download PDFInfo
- Publication number
- KR20100110630A KR20100110630A KR1020090029064A KR20090029064A KR20100110630A KR 20100110630 A KR20100110630 A KR 20100110630A KR 1020090029064 A KR1020090029064 A KR 1020090029064A KR 20090029064 A KR20090029064 A KR 20090029064A KR 20100110630 A KR20100110630 A KR 20100110630A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- phase change
- upper electrode
- memory device
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 23
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 23
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 29
- 239000010936 titanium Substances 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 17
- 229910052719 titanium Inorganic materials 0.000 claims description 17
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 13
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 107
- 239000000463 material Substances 0.000 description 10
- 241000252073 Anguilliformes Species 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 238000005430 electron energy loss spectroscopy Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 상변화 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 금속의 확산을 방지할 수 있는 상변화 기억 소자 및 그 제조방법에 관한 것이다.The present invention relates to a phase change memory device and a manufacturing method thereof, and more particularly, to a phase change memory device capable of preventing the diffusion of metal and a manufacturing method thereof.
최근, 전원이 꺼져도 데이타가 그대로 유지되는 비휘발성 메모리 소자 중에서 칼코게나이드 소재인 Ge2Sb2Te5를 상변화 물질로 이용하는 상변화 메모리 소자가 대두되고 있다. Recently, a phase change memory device using Ge 2 Sb 2 Te 5 , a chalcogenide material, as a phase change material has emerged among nonvolatile memory devices in which data is retained even when the power is turned off.
일반적으로, 상변화 메모리 소자는 용융점 보다 높은 온도에서 비정질 상(amorphous phase)으로 변화되고, 긴 시간 가열 후 천천히 냉각시키면 결정 상(crystalline phase)로 변화되는 상변화 물질을 비정질 상태 또는 결정질 상태로 변환시키고, 이러한 서로 다른 2개의 안정된 상태의 비저항 차이를 이용하여 정보를 저장하고 읽는 메모리 소자로서, 비휘발성 기억 소자의 특성을 가지면서 고집적화가 가능하며, 구조의 단순함을 갖는 장점을 가지고 있다.In general, a phase change memory device is converted into an amorphous phase at a temperature higher than the melting point, and a phase change material that is changed into a crystalline phase when heated slowly after a long time of heating is converted into an amorphous state or a crystalline state. As a memory device that stores and reads information using two different resistivity differences between two stable states, it is possible to have high integration while having characteristics of a nonvolatile memory device, and has a simple structure.
도 1은 종래의 상변화 기억 소자를 나타낸 단면도이다.1 is a cross-sectional view showing a conventional phase change memory device.
도 1에 도시된 바와 같이, 상변화 기억 소자는 반도체기판(100) 상에 형성된 상변화막(110)과 상부전극(120)의 적층 패턴을 포함하며, 상기 상부전극(120) 상에 형성된 반사방지막(130)을 포함한다.As shown in FIG. 1, the phase change memory device includes a stacked pattern of a
한편, 종래의 상변화 기억 소자에서 상부전극과 상변화막의 패터닝 공정시 상부전극 물질인 티타늄질화막(TiN막)의 티타늄(Ti)이 상변화막 및 상부전극의 주변에 잔류하게 되는데, 이러한 티타늄 잔류물은 후속 공정에서 상변화막 내로 확산하게 되면서 상변화막 부분에 어택을 가하게 된다. Meanwhile, in the conventional phase change memory device, titanium (Ti) of the titanium nitride film (TiN film), which is the upper electrode material, remains in the vicinity of the phase change film and the upper electrode during the patterning process of the upper electrode and the phase change film. As water diffuses into the phase change film in a subsequent process, it attacks the phase change film part.
도 2는 박막 내의 조성물을 확인하는 EELS 분석 데이타를 나타낸 그래프이다.2 is a graph showing EELS analysis data identifying the composition in the thin film.
도 2에 도시된 바와 같이, 상변화막의 표면에 티타늄 물질들이 잔류하는 경우, 상변화막 내에 티타늄의 농도가 많이 분포되어 있는 것을 알 수 있다. 이러한 현상은 상변화막의 특성을 열화시키는 원인으로 작용하여 소자의 수율 저하를 발생시킨다.As shown in FIG. 2, when titanium materials remain on the surface of the phase change film, it can be seen that a large concentration of titanium is distributed in the phase change film. This phenomenon acts as a cause of deterioration of the characteristics of the phase change film, leading to a decrease in yield of the device.
본 발명은 상부전극의 패터닝시 잔류된 금속 물질의 확산을 방지할 수 있는 상변화 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a phase change memory device and a method of manufacturing the same, which can prevent diffusion of residual metal material during patterning of an upper electrode.
본 발명은, 상변화막과 상부전극 및 반사방지막의 적층 패턴; 상기 적층 패 턴의 전면 상에 형성되며, 상변화막으로의 확산을 방지하기 위한 금속산화막; 및 상기 금속산화막의 전면 상에 형성된 캡핑막;을 포함하는 것을 특징으로 하는 상변화 메모리 소자를 제공한다.The present invention, the phase change film, the upper electrode and the antireflection film stacked pattern; A metal oxide film formed on an entire surface of the stack pattern and preventing diffusion into a phase change film; And a capping film formed on the entire surface of the metal oxide film.
여기서, 상기 상부전극은 티타늄막과 티타늄질화막의 적층막을 포함하는 것을 특징으로 한다.Here, the upper electrode is characterized in that it comprises a laminated film of a titanium film and titanium nitride film.
상기 반사방지막은 실리콘산화막을 포함하는 것을 특징으로 한다.The anti-reflection film is characterized in that it comprises a silicon oxide film.
상기 금속산화막은 티타늄산화막을 포함하는 것을 특징으로 한다.The metal oxide film is characterized in that it comprises a titanium oxide film.
상기 캡핑막은 실리콘질화막을 포함하는 것을 특징으로 한다.The capping film is characterized in that it comprises a silicon nitride film.
또한, 본 발명은, 반도체기판 상부에 상변화막을 형성하는 단계; 상기 상변화막 상부에 상부전극을 형성하는 단계; 상기 상부전극 상부에 반사방지막을 형성하는 단계; 상기 반사방지막과 상부전극 및 상변화막을 패터닝하는 단계; 상기 패터닝된 상변화막과 상부전극 및 반사방지막에 산화 공정을 수행하여 상기 패터닝된 상변화막과 상부전극 및 반사방지막의 전면 상에 금속산화막을 형성하는 단계; 및 상기 금속산화막의 전면 상에 캡핑막을 형성하는 단계;를 포함하는 상변화 메모리 소자의 제조방법을 제공한다.In addition, the present invention comprises the steps of forming a phase change film on the semiconductor substrate; Forming an upper electrode on the phase change layer; Forming an anti-reflection film on the upper electrode; Patterning the anti-reflection film, the upper electrode, and the phase change film; Performing a oxidation process on the patterned phase change layer, the upper electrode, and the antireflection film to form a metal oxide film on the entire surface of the patterned phase change layer, the upper electrode, and the antireflection film; And forming a capping film on the entire surface of the metal oxide film.
여기서, 상기 상부전극은 티타늄막과 티타늄질화막의 적층막을 포함하는 것을 특징으로 한다.Here, the upper electrode is characterized in that it comprises a laminated film of a titanium film and titanium nitride film.
상기 반사방지막은 실리콘산화막을 포함하는 것을 특징으로 한다.The anti-reflection film is characterized in that it comprises a silicon oxide film.
상기 상부전극과 반사방지막은 인-시튜로 형성하는 것을 특징으로 한다.The upper electrode and the anti-reflection film are formed in-situ.
상기 반사방지막과 상부전극 및 상변화막의 패터닝은 건식 식각으로 수행하 는 것을 특징으로 한다.Patterning of the anti-reflection film, the upper electrode and the phase change film is characterized in that it is performed by dry etching.
상기 건식 식각은 Ar, Cl2 및 CF4 중 어느 하나의 가스를 사용하여 수행하는 것을 특징으로 한다.The dry etching is performed using any one of Ar, Cl 2 and CF 4 gas.
상기 패터닝시 상변화막과 상부전극 및 반사방지막의 전면 상에 상부전극의 금속 물질이 잔류하는 것을 특징으로 한다.The metal material of the upper electrode remains on the entire surface of the phase change film, the upper electrode, and the anti-reflection film during the patterning.
상기 금속산화막은 티타늄산화막을 포함하는 것을 특징으로 한다.The metal oxide film is characterized in that it comprises a titanium oxide film.
상기 캡핑막은 실리콘질화막을 포함하는 것을 특징으로 한다.The capping film is characterized in that it comprises a silicon nitride film.
본 발명은 산화 공정을 통해 상변화막의 전면 상에 금속산화막을 형성함으로써, 상부전극의 패터닝시 잔류하는 금속 물질이 상변화막 내로 확산하는 현상을 방지할 수 있다.According to the present invention, the metal oxide film is formed on the entire surface of the phase change film through an oxidation process, thereby preventing the metal material remaining during the patterning of the upper electrode from diffusing into the phase change film.
따라서, 본 발명은 상변화막의 열화를 방지할 수 있고, 그래서, 소자 특성을 향상시킬 수 있다.Therefore, the present invention can prevent deterioration of the phase change film, so that device characteristics can be improved.
본 발명은 상변화막과 상부전극의 적층 패턴 전면 상에 금속산화막을 형성한다. 바람직하게, 상변화막과 상부전극 및 반사방지막의 적층 패턴 전면 상에 금속산화막을 형성한다.The present invention forms a metal oxide film on the entire surface of the stacked pattern of the phase change film and the upper electrode. Preferably, a metal oxide film is formed on the entire surface of the stacked pattern of the phase change film, the upper electrode, and the antireflection film.
상기 방법에 의하면, 상기 금속산화막에 의하여 상변화막과 상부전극의 패터닝시 잔류된 상부전극의 금속 물질이 상변화막으로 확산되는 현상을 방지할 수 있 다.According to the method, it is possible to prevent the phenomenon that the metal material of the upper electrode remaining during the patterning of the phase change film and the upper electrode by the metal oxide film is diffused into the phase change film.
따라서, 본 발명은 금속 물질의 확산에 의한 상변화막의 어택을 방지할 수 있고, 그래서, 상변화막의 열화를 방지할 수 있다.Therefore, the present invention can prevent the attack of the phase change film due to the diffusion of the metal material, and therefore, the degradation of the phase change film can be prevented.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 실시예에 따른 상변화 기억 소자를 도시한 단면도이다.3 is a cross-sectional view illustrating a phase change memory device according to an embodiment of the present invention.
도 3에 도시된 바와 같이, 상변화 기억 소자는 반도체기판(300) 상에 상변화막(310)과 상부전극(320) 및 반사방지막(330)의 적층 패턴이 형성되며, 상기 반사방지막(330)과 상부전극(320) 및 상변화막(310)의 전면 상에 금속산화막(322)이 형성되고, 상기 금속산화막(322)의 전면 상에 캡핑막(340)이 형성된다. As shown in FIG. 3, in the phase change memory device, a stacked pattern of the
본 실시예에서, 상기 상부전극(320)은 티타늄막과 티타늄질화막의 적층막을 포함하고, 상기 반사방지막(330)은 실리콘산화막을 포함한다. 상기 금속산화막(332)은 티타늄산화막(TiO2막)을 포함하고, 상기 캡핑막(340)은 실리콘질화막을 포함한다.In the present embodiment, the
도 4a 내지 도 4e는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.4A through 4E are cross-sectional views of processes for describing a method of manufacturing a phase change memory device according to an exemplary embodiment of the present invention.
도 4a를 참조하면, 하지층(미도시)이 형성된 반도체기판(300) 상부에 상변화막(310)과 상부전극(320)과 반사방지막(330)을 차례로 형성한다. 바람직하게, 상기 상변화막(310)은 Ge2Sb2Te5 물질을 사용하여 CVD 방식 또는 PVD 방식에 따라 형성한 다. 상기 상부전극(320)은 티타늄막과 티타늄질화막의 적층막으로 형성하고, 상기 반사방지막(330)은 실리콘산화막으로 형성한다. 상기 상부전극(320)과 반사방지막(330)은 인-시튜로 형성한다.Referring to FIG. 4A, a
도 4b를 참조하면, 상기 반사방지막(330)과 상부전극(320) 및 상변화막(310)을 차례로 패터닝하여 반도체기판과 콘택하는 상변화막(310)과 상부전극(320)의 적층 패턴을 형성함과 아울러 상기 상부전극(320) 상에 반사방지막(330) 패턴을 형성한다. 상기 패터닝은 Ar, Cl2 및 CF4 중 선택되는 어느 하나의 가스를 사용하여 건식 식각으로 수행한다.Referring to FIG. 4B, the
상기 패터닝시 상부전극의 물질인 티타늄이 패터닝된 상변화막, 상부전극 및 반사방지막의 표면에 잔류하게 된다. 이처럼, 상기 패턴들 주변에 잔류된 티타늄 물질은 후속 공정시 상변화막 내부로 확산하게 되면서 상변화막의 열화를 발생시킬 수 있다.During the patterning, titanium, which is a material of the upper electrode, remains on the surface of the patterned phase change layer, the upper electrode, and the anti-reflection film. As such, the titanium material remaining around the patterns may diffuse into the phase change layer in a subsequent process and cause degradation of the phase change layer.
도 4c를 참조하면, 상기 패터닝된 상변화막(310)과 상부전극(320) 및 반사방지막(330)에 산화(oxidation) 공정을 수행하여 상기 패터닝된 상변화막(310)과 상부전극(320) 및 반사방지막(330)의 전면 상에 금속산화막, 바람직하게, 티타늄산화막(322)을 형성한다. Referring to FIG. 4C, an oxidation process is performed on the patterned
본 발명은, 상기 산화 공정을 통해 패턴 주위에 잔류된 티타늄 물질을 티타늄산화막으로 형성시킨다. 이처럼 산화 공정에 의해 형성된 티타늄산화막에 의해 상변화막 내로 티타늄 물질이 확산되는 현상을 방지할 수 있다.The present invention forms the titanium material remaining around the pattern as the titanium oxide film through the oxidation process. As such, it is possible to prevent the titanium material from being diffused into the phase change film by the titanium oxide film formed by the oxidation process.
도 5는 본 발명에 따른 박막 내의 조성물을 확인하는 EELS 분석 데이타를 나타낸 그래프이다.5 is a graph showing EELS analysis data confirming the composition in the thin film according to the present invention.
도 5에 도시된 바와 같이, 상변화막의 전면 상에 티타늄산화막을 형성하는 경우에 상변화막 내의 조성 변화를 살펴보면, 종래 대비 상변화막 내의 티타늄 확산이 낮게 나타나는 것을 볼 수 있다. 상기에 언급된 도 2의 내용과 비교해 볼 때, 도 5에 나타낸 그래프에서 상변화막 내의 티타늄의 농도가 급격히 낮은 것을 볼 수 있다.As shown in FIG. 5, when the titanium oxide film is formed on the entire surface of the phase change film, the composition change in the phase change film may be lower than that of the conventional titanium oxide film. Compared with the above-mentioned content of FIG. 2, it can be seen from the graph shown in FIG. 5 that the concentration of titanium in the phase change film is extremely low.
도 4d를 참조하면, 상기 티타늄산화막(322)의 전면 상에 캡핑막(340)을 형성한다. 상기 캡핑막(340)은 상변화막의 산화 방지를 위한 역할을 한다. 상기 캡핑막(340)은 실리콘질화막으로 형성한다.Referring to FIG. 4D, a
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture a phase change memory device according to an exemplary embodiment of the present invention.
전술한 바와 같이, 본 발명은 상부전극과 상변화막의 패터닝시 잔류된 티타늄 물질을 산화 공정을 통해 티타늄산화막으로 형성시켜서, 상변화막 내 티타늄 물질의 확산을 방지한다. As described above, the present invention forms the titanium material remaining during the patterning of the upper electrode and the phase change film into a titanium oxide film through an oxidation process, thereby preventing diffusion of the titanium material in the phase change film.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
도 1은 종래의 상변화 기억 소자를 나타낸 공정 단면도.1 is a process sectional view showing a conventional phase change memory element.
도 2는 종래의 EELS 분석 데이타를 나타낸 그래프.2 is a graph showing conventional EELS analysis data.
도 3은 본 발명의 실시예에 따른 상변화 기억 소자를 나타낸 공정 단면도.3 is a process sectional view showing a phase change memory device according to the embodiment of the present invention;
도 4a 내지 도 4d는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.4A to 4D are cross-sectional views for each process for explaining a method of manufacturing a phase change memory device according to an embodiment of the present invention.
도 5는 본 발명에 따른 EELS 분석 데이타를 나타낸 그래프.5 is a graph showing EELS analysis data according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
300: 반도체기판 310: 상변화막300: semiconductor substrate 310: phase change film
320: 상부전극 321: 잔류된 티타늄 물질320: upper electrode 321: remaining titanium material
322: 티타늄산화막 330: 반사방지막322: titanium oxide film 330: antireflection film
340: 캡핑막340: capping film
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090029064A KR20100110630A (en) | 2009-04-03 | 2009-04-03 | Phase change ram device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090029064A KR20100110630A (en) | 2009-04-03 | 2009-04-03 | Phase change ram device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100110630A true KR20100110630A (en) | 2010-10-13 |
Family
ID=43131202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090029064A KR20100110630A (en) | 2009-04-03 | 2009-04-03 | Phase change ram device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100110630A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021086556A1 (en) * | 2019-10-28 | 2021-05-06 | Micron Technology, Inc. | Electronic devices comprising metal oxide materials and related methods and systems |
-
2009
- 2009-04-03 KR KR1020090029064A patent/KR20100110630A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021086556A1 (en) * | 2019-10-28 | 2021-05-06 | Micron Technology, Inc. | Electronic devices comprising metal oxide materials and related methods and systems |
| US11444243B2 (en) | 2019-10-28 | 2022-09-13 | Micron Technology, Inc. | Electronic devices comprising metal oxide materials and related methods and systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI427743B (en) | Resistance variable memory cell structures and methods | |
| JP5270100B2 (en) | Electrode for phase change memory device, method of forming electrode, and phase change memory device | |
| US9455403B1 (en) | Semiconductor structure and method for manufacturing the same | |
| JP2008141199A (en) | Phase change memory device provided with diffusion prevention film and its manufacturing method | |
| Yuan et al. | 150 nm× 200 nm cross‐point hexagonal boron nitride‐based memristors | |
| JP2011165883A (en) | Semiconductor memory device, and method of manufacturing the same | |
| JP2011100991A5 (en) | ||
| JP2007288016A (en) | Memory element, and method of manufacturing memory element | |
| JP2009016845A (en) | Semiconductor element, and manufacturing method thereof | |
| JP5043044B2 (en) | Manufacturing method of semiconductor memory device | |
| KR100945791B1 (en) | Phase-Change Memory Device and Fabrication Method Thereof | |
| KR20100110630A (en) | Phase change ram device and method of manufacturing the same | |
| US8263471B2 (en) | Multilayer structure comprising a phase change material layer and method of producing the same | |
| US20050158994A1 (en) | PCMO spin-coat deposition | |
| FR2989517A1 (en) | RESUME OF CONTACT ON HETEROGENE SEMICONDUCTOR SUBSTRATE | |
| KR20150130113A (en) | Resistance random access memory and method of manufacturing the same | |
| US7727897B2 (en) | Method of etching a TE/PCMO stack using an etch stop layer | |
| KR20090090538A (en) | Fabrication method of phase-change memory device | |
| US20210184118A1 (en) | Phase-change memory with no drift | |
| JP4662943B2 (en) | How to prevent an increase in contact hole width during contact formation | |
| CN102479923B (en) | Manufacturing method of phase change memory | |
| US20070000860A1 (en) | Method for fabricating semiconductor device | |
| KR20090116344A (en) | Method for fabricating phase-change memory device | |
| KR101033484B1 (en) | Fabrication Method of Phase-Change Random Access Memory Device | |
| TWI734516B (en) | Resistive random access memory and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |