KR20100109349A - Al-ni alloy wiring material and device structure using the same - Google Patents

Al-ni alloy wiring material and device structure using the same Download PDF

Info

Publication number
KR20100109349A
KR20100109349A KR1020090108235A KR20090108235A KR20100109349A KR 20100109349 A KR20100109349 A KR 20100109349A KR 1020090108235 A KR1020090108235 A KR 1020090108235A KR 20090108235 A KR20090108235 A KR 20090108235A KR 20100109349 A KR20100109349 A KR 20100109349A
Authority
KR
South Korea
Prior art keywords
boron
nickel
cerium
layer
content
Prior art date
Application number
KR1020090108235A
Other languages
Korean (ko)
Inventor
윤필상
김병범
정창오
배양호
시게키 토쿠치
료우마 츠쿠다
요시노리 마츠우라
타카시 쿠보타
Original Assignee
삼성전자주식회사
미츠이 긴조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 미츠이 긴조쿠 고교 가부시키가이샤 filed Critical 삼성전자주식회사
Priority to US12/751,136 priority Critical patent/US20100244032A1/en
Publication of KR20100109349A publication Critical patent/KR20100109349A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/023Alloys based on aluminium
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Conductive Materials (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE: An Al-Ni system alloy wiring material and a device structure thereof are provided to supply an Al-Ni system alloy wiring material which has superior corrosion resistance when a contact hole is formed. CONSTITUTION: An Al-Ni system alloy wiring material and a device structure thereof includes cerium and boron as an Al-Ni system alloy wiring material including nickel in Al. A wiring circuit layer, which is made of an Al system alloy wiring material comprising a gate electrode part(G) on a glass substrate(1) and a cap layer made of Mo or Mo-W alloy are formed in a TFT structure. A gate insulation layer(4) is included on the gate electrode part. The gate insulation layer includes a channel protection layer(6), a cap layer(3), and an electrode wiring circuit layer(2).

Description

Al-Ni계 합금배선 재료 및 그것을 이용한 소자구조{Al-Ni ALLOY WIRING MATERIAL AND DEVICE STRUCTURE USING THE SAME}Al-Ni alloy wiring material and device structure using the same {Al-Ni ALLOY WIRING MATERIAL AND DEVICE STRUCTURE USING THE SAME}

본 발명은 액정 디스플레이 등의 표시 장치의 소자에 이용되는 Al-Ni계 합금배선 재료에 관한 것이고, 보다 상세하게는 박막 트랜지스터나 투명전극을 구비하는 표시 장치로 적합한 Al-Ni-B-Ce 합금배선 재료 및 그것을 이용한 소자구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to Al-Ni-based alloy wiring materials used in devices of display devices such as liquid crystal displays, and more particularly, to Al-Ni-B-Ce alloy wirings suitable for display devices having thin film transistors or transparent electrodes. A material and an element structure using the same.

정보기기, AV기기, 가전제품 등의 표시 장치로서, 예를 들면, 박막 트랜지스터(Thinn Film Transistor, 이하, TFT라고 함)을 채용한 디스플레이가 현재 폭넓게 이용되고 있다. 이러한 디스플레이에는 TFT를 대표로 하는 액티브 매트릭스 방식에 의한 액정표시장치(LCD; liquid crystal display)나 자체 발광형의 유기 EL(OLED; organic light emitting display), 또는 패시브 매트릭스 방식에 의한 유기EL 등 여러 가지 제어 구조가 제안되었다. 상기한 제어 구조는 박막으로 형성된 회로에 의해 구성된다.As display devices for information devices, AV devices, home appliances, and the like, for example, displays employing thin film transistors (hereinafter referred to as TFTs) are now widely used. Such displays include a liquid crystal display (LCD) based on an active matrix method such as a TFT, an organic light emitting display (OLED) based on a self-luminous type, or an organic EL based on a passive matrix method. A control scheme has been proposed. The control structure described above is constituted by a circuit formed of a thin film.

상기 각종 표시 장치들은 일반적으로 ITO(indium tin oxide) 전극과 같은 투명전극, 박막 트랜지스터, 배선용의 도전성 전극 등을 구비한다. 이러한 표시 장치 의 경우, 상기 표시 장치에 되는 재료가 표시 품질, 전력소비, 제품가격 등에 직접 영향을 준다.The various display devices generally include a transparent electrode such as an indium tin oxide (ITO) electrode, a thin film transistor, a conductive electrode for wiring, and the like. In the case of such a display device, the material of the display device directly affects display quality, power consumption, product price, and the like.

이 표시 장치의 구조에 대해서는, LCD를 예로 들면, 구체적으로는 다음과 같은 기술의 개량이 진행되고 있다.Regarding the structure of this display device, the following technique is specifically improved by taking LCD as an example.

LCD에 있어서는 고세밀화, 저가격화를 성취함으로써 표시 장치로서 주요 위치를 점하고 있다. 상기 LCD에 사용되는 소자로서는 TFT를 이용한 구조가 널리 채용되고 있다. 그리고, 상기 소자의의 배선 재료로서는 알루미늄(Al) 합금이 이용된다. 이것은 종래 사용되어 온 탄탈, 크롬, 티타늄이나 그들의 합금 등의 고융점 재료의 비저항이 지나치게 높다는 등의 개선책으로서, 비저항이 낮고 배선 가공이 용이한 알루미늄이 대체 재료로서 착안한 결과에 기인한다.In LCDs, high-precision and low-cost products have achieved major positions as display devices. As the device used in the LCD, a structure using a TFT is widely adopted. As the wiring material of the device, an aluminum (Al) alloy is used. This is an improvement in the high resistivity of high melting point materials, such as tantalum, chromium, titanium, and their alloys, which have been used conventionally, and is due to the result of the concept of aluminum having a low resistivity and easy wiring processing as an alternative material.

이러한 알루미늄 합금으로 박막 소자를 형성할 경우, LCD에서의 ITO 전극 등의 투명전극과의 접합(콘택트) 부분에 있어서 다음과 같은 현상을 보이는 것이 알려져 있다. Al합금과 ITO(Indium TIn Oxide) 전극을 직접 접합하면, 그 양자의 상기 화학적 특성의 상이에 의해, 그 접합 계면에서 반응을 일으키고, 접합 계면이 파괴되거나 저항치의 증가를 일으키는 것이다. 그 때문에, 액정표시장치의 소자에 Al합금을 사용할 경우에는 몰리브데늄(Mo)나 크롬(Cr) 등을 이용하여 형성된다, 소위 캡층(또는, 콘택트 배리어층. 이하에서 「캡층」이란 용어에는 콘택트 배리어층을 포함하는 개념으로 사용한다.)이라고 하는 것이 형성된다.When forming a thin film element by such an aluminum alloy, it is known that the following phenomenon is exhibited in the junction (contact) part with transparent electrodes, such as an ITO electrode, in LCD. When an Al alloy and an ITO (Indium TIn Oxide) electrode are directly bonded, the difference in the above chemical properties of both causes a reaction at the bonding interface, and the bonding interface is destroyed or an increase in the resistance value is caused. Therefore, when Al alloy is used for the element of a liquid crystal display device, it is formed using molybdenum (Mo), chromium (Cr), etc., a so-called cap layer (or contact barrier layer. Hereinafter, the term "cap layer" Is used in a concept including a contact barrier layer).

즉, 이 Al합금의 배선 전극을 구비하는 TFT에서는 Cr, Mo 등을 주재료로 한 캡층이 설치되는 것이 일반적이었다. 이러한 캡층의 존재는 표시 장치 구조를 복잡 하게 하고, 생산 비용의 증가로 연결된다. 또한, 최근에는 이 캡층을 구성하는 재료 중 하나인 Cr의 사용을 배제하는 시장동향도 있고, 캡층을 형성하는 기술에 큰 제약이 생기기 시작한다는 사정도 있었다.That is, in the TFT provided with the wiring electrode of this Al alloy, it was common to provide the cap layer which mainly made Cr, Mo, etc. the main material. The presence of such a cap layer complicates the display device structure and leads to an increase in production cost. In addition, there have recently been market trends for excluding the use of Cr, which is one of the materials constituting the cap layer, and there has been a situation that a great restriction has arisen in the technology for forming the cap layer.

이를 위해, 최근에는 상술한 콘택트 배리어층을 생략하고, ITO 전극 등의 투명전극과 직접 접합하는 것이 가능한 특정 구조의 알루미늄-니켈(Al-Ni)계 합금배선재료가 제안되고 있다.To this end, in recent years, an aluminum-nickel (Al-Ni) alloy wiring material having a specific structure that can omit the above-described contact barrier layer and can be directly bonded to a transparent electrode such as an ITO electrode has been proposed.

그런데, 상기 선행기술에서 제안되어 있는 Al-Ni계 합금배선 재료는 이하에 설명하는 문제가 지적되고 있다. 우선, Al-Ni계 합금배선 재료에 의해 소자의 회로를 형성할 경우, 회로 형성에 사용하는 현상액에 접촉한 때에 Al-Ni계 합금이 침식되는 경향이 있으며, 기존의 제조공정에 적용하기 어려운 경우가 있음이 지적되고 있다. 상기 현상액에 접촉하는 부분은 식각 공정에서 녹이는 부분이므로, 본래 현상액에 침식되어도 회로 형성에는 문제가 되지 않는다. 그러나, 현상공정에서 문제가 발생하고, 일단 레지스트를 박리하여 현상공정부터 다시 할 경우, 즉, 소위 포토리소그래피 리워크(photolithography rework, 이하 포토리워크)란 처리를 수행할 경우에는 문제가 된다. 이 포토리워크를 수행할 경우, 먼저 수행한 현상공정에서 현상액에 의한 침식이 진행되면 Al-Ni계 합금이 녹아버리기 때문에 포토리워크가 불가능해지는 것이다. 일반적으로 표시 장치의 제조 메이커, 소위 패널 메이커에서는 이 포토리워크의 공정을 채용하여 제조수율을 올리기 위하여 현상액에 대한 내 식성을 어느 정도 구비한 Al-Ni계 합금배선 재료가 요구되고 있다.However, the problem described below has been pointed out for the Al-Ni alloy wiring material proposed by the said prior art. First, in the case of forming a circuit of an element by using an Al-Ni alloy wiring material, the Al-Ni alloy tends to erode when it comes into contact with a developer used for circuit formation, and is difficult to apply to an existing manufacturing process. It is pointed out that. Since the part which contacts the developer is a part which melt | dissolves in an etching process, even if it is originally eroded by a developer, it does not become a problem in circuit formation. However, a problem occurs in the developing process, and when the resist is once peeled off and the process is started again, that is, when the so-called photolithography rework (hereinafter, referred to as photolithography) is performed. In the case of performing the photoliwork, when the erosion by the developing solution proceeds in the first developing step, the Al-Ni-based alloy is melted, thereby making photorework impossible. In general, manufacturers of display devices and so-called panel makers require Al-Ni-based alloy wiring materials having some degree of corrosion resistance to a developer in order to increase the production yield by employing the photoliwork process.

상술한 이유에 의해, 현상액의 침식에 의하여 Al-Ni계 합금자체가 용해되어 회로 형성이 어려워지는 문제나, 또는 Al-Ni계 합금막 표면이 산화되고, 투명전극과 직접 접합 시의 접합 저항을 증대시킨다는 문제를 해소할 수 있는 Al-Ni계 합금배선 재료가 요구되고 있다. 그 때문에, 이러한 현상액의 침식에 대하여는 Al계 합금배선 재료의 내식성을 향상하는 방법으로서, Al 합금막 표면을 질화, 산화시키는 기술이 제안되고 있다.For the reasons described above, the Al-Ni-based alloy itself dissolves due to the erosion of the developing solution, making it difficult to form a circuit, or the surface of the Al-Ni-based alloy film is oxidized, and the bonding resistance at the time of direct bonding with the transparent electrode is reduced. There is a need for an Al-Ni alloy wiring material that can solve the problem of increasing. For this reason, a technique for nitriding and oxidizing the surface of the Al alloy film has been proposed as a method of improving the corrosion resistance of the Al alloy wiring material against erosion of such a developer.

그러나, Al계 합금막 표면을 질화 또는 산화시키는 것은 박막 형성시의 스퍼터링 처리 시간이 길어진다는 불리한 면이 있다. 또한, 질화, 산화하기 위하여 스퍼터링 장치의 챔버 내에 질소 가스나 산소 가스를 도입하는 등의 대응을 수행할 필요가 있으므로, 스퍼터링 시에 이물질(particle)이 쉽게 발생하고, 양호한 Al계 합금막의 형성이 어려워질 경우가 있다. 또한, 질화막이나 산화막이 형성된 Al계 합금막을 식각하여 회로를 형성할 경우, 이 Al계 합금막 표면에 형성된 질화막 또는 산화막과, 그 표면 이외의 Al계 합금막의 식각률이 상이하므로, Al계 합금막 표면측, 이를테면, 질화막 또는 산화막의 식각의 진행이 늦어진다. 이 때문에, Al계 합금막 표면측이 식각 후 남은 부분이 되고, 회로 단면형상이 역테이퍼 상태가 되는 경향이 있다. 이 회로 단면형상을 정상화하기 위하여, 특수한 식각액을 사용하는 대응도 가능하나, 제조가격의 상승으로 연결되어 바람직하지 않다. 이와 같이, 회로 형성시에 사용하는 현상액에 대해 내식성이 뛰어난 Al계 합금배선 재료가 요구되고 있다.However, nitriding or oxidizing the surface of an Al-based alloy film has a disadvantage in that the sputtering processing time at the time of forming a thin film is long. In addition, in order to nitrate and oxidize, it is necessary to perform a countermeasure such as introducing nitrogen gas or oxygen gas into the chamber of the sputtering apparatus, so that foreign particles easily occur during sputtering, and it is difficult to form a good Al-based alloy film. There is a case of losing. In the case of forming a circuit by etching an Al-based alloy film having a nitride film or an oxide film formed thereon, the etching rate of the nitride film or oxide film formed on the surface of the Al-based alloy film and the Al-based alloy film other than the surface thereof are different. On the other hand, the progress of etching of the nitride film or the oxide film is slowed down. For this reason, there exists a tendency for the Al-type alloy film surface side to become a part remaining after etching, and a circuit cross-sectional shape will be a reverse taper state. In order to normalize the cross-sectional shape of the circuit, it is also possible to use a special etching solution, but this is not preferable because it leads to a rise in manufacturing price. As such, there is a demand for an Al-based alloy wiring material that is excellent in corrosion resistance to a developer for use in circuit formation.

다음으로, 상술한 투명전극과 직접 접합가능한 Al-Ni계 합금배선 재료는 예를 들면, TFT 소자에서의 콘택트홀이 형성될 때에, 콘택트홀부에 의해 노출되는 Al-Ni계 합금이 부식되는 경향이 있는 것도 지적되고 있다.Next, the Al-Ni alloy wiring material which can be directly bonded to the transparent electrode described above tends to corrode the Al-Ni alloy exposed by the contact hole portion, for example, when a contact hole is formed in the TFT element. It is also pointed out.

TFT 소자에 있어서의 콘택트홀의 형성은 기판 상에 형성된 Al-Ni계 합금배선 재료로 이루어지는 회로층 상에, 플라즈마 CVD나 스퍼터링에 의해 SiNx의 절연층이 형성되고, 그 절연층의 표면에 레지스트를 도포하고, 노광·현상 처리를 하여 절연층에 콘택트홀을 형성하기 위한 패터닝을 수행한다. 그리고, CF4 가스나 SF6 가스 등을 이용한 건식 식각 처리에 의해 상기 절연층에 콘택트홀이 형성된다. 그 후, 상기 레지스트를 박리 처리하고, 세정 처리, 건조 처리하며, 그 다음, 콘택트홀이 형성된 절연층 상에 ITO 등의 투명전극재료로 투명전극층이 형성된다.In forming a contact hole in a TFT device, an insulating layer of SiNx is formed on a circuit layer made of Al-Ni alloy wiring material formed on a substrate by plasma CVD or sputtering, and a resist is applied to the surface of the insulating layer. Then, patterning for forming contact holes in the insulating layer is performed by exposure and development treatment. In addition, a contact hole is formed in the insulating layer by a dry etching process using CF 4 gas, SF 6 gas, or the like. Thereafter, the resist is stripped, washed, and dried, and then a transparent electrode layer is formed of a transparent electrode material such as ITO on the insulating layer having contact holes.

이 콘택트홀을 형성할 때는, Al-Ni계 합금배선 재료로 이루어지는 회로 표면에 건식 식각 처리시의 가스나 레지스트의 박리액이 접촉하게 된다. 이 때, 콘택트홀 부분이 노출한 Al-Ni계 합금배선 재료로 이루어지는 회로 표면에 부식이 생기고, 흑점과 같은 변질 부분이 발생한다.When forming this contact hole, the gas or the peeling liquid of the resist at the time of a dry etching process comes into contact with the circuit surface which consists of Al-Ni type alloy wiring materials. At this time, corrosion occurs on the circuit surface made of Al-Ni-based alloy wiring material exposed to the contact hole portion, and deteriorated portions such as black spots are generated.

이러한 콘택트홀 형성시에서의 부식 현상을 방지하는 기술로서, 소정 조성의 CF4 가스를 이용하여 건식 식각 처리하는 방법이나, 레지스트의 박리처리를 개선하는 방법이 제안되었다.As a technique for preventing the corrosion phenomenon at the time of forming the contact hole, a method of dry etching using CF 4 gas having a predetermined composition or a method of improving the peeling treatment of the resist has been proposed.

그러나, CF4가스는 SF 가스에 비하여, SiNx의 식각 속도가 느린 경향이 있으므로, 식각 시간이 길어지고, 효율적인 제조에는 바람직한 대응이 아니다. 또한, 레지스트의 박리 처리에 있어서, 비수계 용액의 박리액을 이용하면, 60℃∼80℃의 고온으로 박리처리를 수행할 필요가 있기 때문에, 제조 가격의 증가를 초래한다. 또한, 레지스트 박리 후의 세정 처리에 이소프로필 알코올 등의 비수계 세정액을 이용하기 위해서는 장치 전체를 방폭(防爆)해 둘 필요도 있기 때문에 설비 가격의 증가를 초래한다. 그 때문에, 상술한 현상액에 대한 내식성에 더하여, 콘택트홀을 형성할 때의 내식성도 뛰어난 Al계 합금배선 재료가 요구되고 있다.However, since CF 4 gas tends to have a slower etching rate of SiNx than SF gas, the etching time is long, which is not a preferable response to efficient production. Moreover, in the peeling process of a resist, when using the peeling liquid of a non-aqueous solution, since peeling process needs to be performed at the high temperature of 60 degreeC-80 degreeC, it raises a manufacturing price. In addition, in order to use non-aqueous cleaning liquids, such as isopropyl alcohol, for the cleaning process after resist peeling, it is necessary to explosion-proof the whole apparatus, resulting in the increase of equipment price. Therefore, in addition to the corrosion resistance with respect to the developer mentioned above, Al-type alloy wiring material which is excellent also in the corrosion resistance at the time of forming a contact hole is calculated | required.

더욱, 최근의 표시 장치는 대화면화가 진전되고 있고, 상기 표시 장치를 제조하기 위해 사용되는 유리기판의 면적이 상당히 커야 하기 때문에, 종래에서는 예상할 수 없었던 다음과 같은 문제도 지적되고 있다. 현재 사용되고 있는 유리기판은 그 면적이 1000cm2 이상, 큰 것으로서는 4000cm2인 경우도 있다. 이러한 대면적의 유리기판으로 표시 장치를 제조하기 위해서는, 상당히 많은 소자를 1매의 유리기판 상에 제조하게 된다. 예를 들면, 면적이 600cm2인 유리기판에는 106개 이상의 소자가 제조된다. 이러한 대면적 유리기판의 소자에 있어서 투명전극층 및 Al계 합금배선 재료가 되는 회로층과 직접 접합한 소자의 접합 저항이 상기 유리기판면 내에 있어서 불규칙한 값을 가지는 현상이 확인된다.In addition, in recent years, large screens have advanced, and the area of the glass substrate used to manufacture the display device has to be quite large. Therefore, the following problems that have not been expected in the past have also been pointed out. Glass substrates currently in use is in some cases that the area of 1000cm 2 or more, as large is 4000cm 2. In order to manufacture a display device with such a large area glass substrate, a considerable number of devices are manufactured on one glass substrate. For example, more than 10 6 elements are manufactured on a glass substrate having an area of 600 cm 2 . In such a large-area glass substrate device, the phenomenon that the bonding resistance of the device directly bonded to the transparent electrode layer and the circuit layer of the Al-based alloy wiring material has an irregular value in the glass substrate surface is confirmed.

구체적으로는, 종래에 제안된 Al-Ni계 합금배선 재료를 이용하여 투명전극층과 직접 접합한 소자구조의 표시 장치를 제조할 때에, 면적 1740cm2의 정방형의 유리기판을 이용하여 그 정방형의 유리기판의 네 모퉁이 부분 및 각 변의 중앙부분, 정방형의 중심부분 9개소의 위치에 형성된 소자의 접합 저항치를 측정한 바, 60Ω/ □10μm∼1500Ω/□10μm의 범위에서 접합 저항치의 불규칙성이 확인된다.Specifically, when manufacturing a display device having a device structure directly bonded to a transparent electrode layer by using a conventionally proposed Al-Ni alloy wiring material, a square glass substrate is used by using a square glass substrate having an area of 1740 cm 2 . The junction resistance values of the elements formed at four positions in the four corners, the central portion of each side, and the central portion of the square were measured. As a result, the irregularity of the junction resistance value was confirmed in the range of 60? /? 10? M to 1500? /? 10? M.

이러한 유리기판면 내에서의 각 소자의 접합 저항치의 불규칙성은 제조 가격, 제품의 신뢰성에 크게 영향을 주기 때문에 매우 중요한 문제이다. 또한, 1매의 유리기판면 내에서의 소자의 접합 저항을 균일화하는 것은 이후 더욱 대면적화가 진행하는 경향이 있는 표시 장치에서는 대단히 중요한 과제이며, 이러한 새로운 과제를 해결할 수 있는 Al계 합금배선 재료가 강력히 요청되고 있다.Irregularity of the bonding resistance value of each element in the glass substrate surface is a very important problem because it greatly affects the manufacturing price, product reliability. In addition, equalizing the bonding resistance of elements in a single glass substrate surface is a very important problem in a display device in which a large area tends to increase in the future, and an Al-based alloy wiring material capable of solving such a new problem is proposed. It is strongly requested.

본 발명은 이상과 같은 사정을 배경으로 ITO 등의 투명전극층과 직접 접합이 가능한 Al계 합금배선 재료로서 현상액에 대하여 내식성이 뛰어나고, 콘택트홀 형성시의 내식성에도 뛰어나며, 대면적의 유리기판에서 소자를 형성했을 경우에 있어서도 그 유리기판면 내에 형성된 소자의 접합 저항치를 보다 균일하게 할 수 있는 Al-Ni계 합금배선 재료 및 그것을 이용한 소자구조를 제공한다.The present invention is an Al-based alloy wiring material that can be directly bonded to a transparent electrode layer, such as ITO, in view of the above circumstances, has excellent corrosion resistance to a developer, excellent corrosion resistance at the time of forming a contact hole, and a device in a large-area glass substrate. Also in the case of forming, an Al-Ni alloy wiring material and a device structure using the same, which can make the bonding resistance of the device formed in the glass substrate surface more uniform, are provided.

상기 과제를 해결하기 위해서, 본 발명은 알루미늄에 니켈을 함유한 Al-Ni계 합금배선 재료에 있어서, 세륨과 보론을 함유하며, 니켈 함유량을 니켈의 원자백분율 Xat%, 세륨 함유량을 세륨의 원자백분율 Yat% 및 보론 함유량을 보론의 원자백분율 Zat%로 하였을 때, 식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0을 만족하는 것을 특징으로 한다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, this invention contains the cerium and boron in the Al-Ni alloy wiring material which contains nickel in aluminum, nickel content is the atomic percentage of nickel Xat%, and cerium content is the atomic percentage of cerium. When Yat% and boron content are made into the atomic percentage Zat% of boron, it is characterized by satisfy | filling Formula 0.5 <== <= 5.0, 0.01 <= Y <= 1.0, 0.01 <= Z <= 1.0.

본 발명은 상기한 조성의 Al-Ni계 합금배선 재료에 의해 형성된 배선 회로층, 반도체층 및 투명전극층을 구비하는 표시 장치의 소자구조에 있어서, 상기 배선 회로층이 투명전극층에 직접 접합된 부분을 가지는 것을 특징으로 한다.The present invention provides a device structure of a display device having a wiring circuit layer, a semiconductor layer, and a transparent electrode layer formed of an Al-Ni-based alloy wiring material having the composition described above, wherein the wiring circuit layer is directly bonded to the transparent electrode layer. It is characterized by having.

또한, 본 발명은 상기한 조성의 Al-Ni계 합금배선 재료에 의해 형성된 배선 회로층, 반도체층 및 투명전극층을 구비하는 표시 장치의 소자구조이고, 전기 배선 회로층이 반도체층에 직접 접합된 부분을 가지는 것을 특징으로 하는 표시 장치의 소자 구조에 관한 것이다.In addition, the present invention is an element structure of a display device having a wiring circuit layer, a semiconductor layer, and a transparent electrode layer formed of an Al-Ni alloy wiring material having the above-described composition, wherein the electrical wiring circuit layer is directly bonded to the semiconductor layer. It relates to an element structure of a display device having a.

또한, 본 발명은 Al-Ni계 합금배선 재료로 이루어진 배선 회로를 형성하기 위한 스퍼터링 타겟에 관한 것으로, 니켈 함유량을 니켈의 원자백분율 Xat%, 세륨 함유량을 세륨의 원자백분율 Yat% 및 보론 함유량을 보론의 원자백분율 Zat%로 하였을 때, 식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0 을 만족하는 것을 특징으로 하는 스퍼터링 타겟에 관한 것이다.The present invention also relates to a sputtering target for forming a wiring circuit made of an Al-Ni alloy wiring material, wherein the nickel content is boron, the atomic percentage Xat% of nickel, and the ceron content Yat% and boron content of cerium. When the atomic percentage of Zat% is set, the sputtering target is characterized by satisfying the formulas 0.5 ≦ X ≦ 5.0, 0.01 ≦ Y ≦ 1.0, and 0.01 ≦ Z ≦ 1.0.

또한, 본 발명은, 기판 상에 배선 회로층 및 반도체층을 포함하는 박막트랜지스터를 형성하는 단계와, 상기 배선 회로층이 형성된 기판 상에 포토레지스트를 코팅하는 단계와, 상기 소정 위치의 포토레지스트가 제거되도록 상기 포토레지스트를 노광하고 현상하는 단계와, 상기 포토레지스트를 마스크로 하여 절연막을 식각하여 상기 배선회로층 상측 일부가 노출되도록 콘택트홀을 형성하는 단계와, 상기 노출된 배선회로층을 포함하는 기판을 애싱하는 단계와, 상기 포토레지스트를 스트립하는 단계와, 상기 포토레지스트가 스트립된 기판을 유기 세정제로 세정하는 단계 및 상기 절연막 상에 형성되며 상기 콘택트홀을 통해 배선회로층과 연결된 투명전극을 형성하는 단계를 포함하는 표시 장치 제조방법에 관한 것이다.In addition, the present invention, forming a thin film transistor including a wiring circuit layer and a semiconductor layer on a substrate, coating a photoresist on a substrate on which the wiring circuit layer is formed, and the photoresist of the predetermined position Exposing and developing the photoresist to be removed; etching the insulating film using the photoresist as a mask to form a contact hole to expose a portion of the upper portion of the wiring circuit layer; and including the exposed wiring circuit layer. Ashing the substrate, stripping the photoresist, cleaning the substrate with the photoresist stripped with an organic cleaner, and forming a transparent electrode formed on the insulating layer and connected to the wiring circuit layer through the contact hole. It relates to a display device manufacturing method comprising the step of forming.

상기한 바와 같이, 본 발명에 의하면, 현상액에 대한 내식성 및 콘택트홀 형 성시에 대한 내식성에 뛰어난 Al-Ni계 합금배선 재료를 제공할 수 있다. 그 때문에, ITO 등의 투명전극층과의 직접 접합의 구조를 가지는 소자를 안정하게 제조할 수 있다. 그리고, 대면적의 유리기판에서도 그 유리기판면 내에 형성된 소자의 접합 저항치를 균일하게 할 수 있다.As described above, according to the present invention, it is possible to provide an Al-Ni alloy wiring material excellent in corrosion resistance to developer and corrosion resistance to contact hole formation. Therefore, the element which has a structure of direct bonding with transparent electrode layers, such as ITO, can be manufactured stably. Further, even in a large-area glass substrate, the bonding resistance value of the element formed in the glass substrate surface can be made uniform.

이하에서는, 본 발명에 있어서의 최선의 실시 형태에 대하여 설명한다. 본 발명에 관련되는 Al-Ni계 합금배선재료는 정보기기, AV기기, 가전제품 등의 표시 장치에 있어서의 배선재료로 적합하며, 각 표시 장치의 고정밀도 화질, 고속표시 화상 등을 실현할 수 있다. 이하, 본 발명이 적용가능한 액티브 매트릭스 타입의 액정 디스플레이의 경우를 예로 들어 설명한다. 단, 본 발명은 액티브 매트릭스 타입의 액정 디스플레이에 제한하지 않고, 각종 표시 장치의 배선 재료로서 적용가능하다.EMBODIMENT OF THE INVENTION Below, the best embodiment in this invention is described. The Al-Ni alloy wiring material according to the present invention is suitable as a wiring material in display devices such as information equipment, AV equipment, and home appliances, and can realize high-definition image quality, high-speed display images, and the like of each display device. . Hereinafter, the case of the active matrix type liquid crystal display to which the present invention is applicable will be described as an example. However, the present invention is not limited to the active matrix type liquid crystal display, but can be applied as a wiring material for various display devices.

예를 들면, 액티브 매트릭스 타입의 액정 디스플레이의 경우, 스위칭 소자로서의 TFT나, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명전극(이하, 투명전극층이라 함)과, Al계 합금배선 재료로 형성된 배선 회로로 소자가 구성된다. 이러한 소자구조에서는 Al계 합금배선 재료에 의한 배선 회로를 투명전극과 접합시키는 부분이나 TFT 내에서는 n+-Si(예를 들어, 인을 도핑한 반도체층)과 접합시키는 부분이 존재한다.For example, in the case of an active matrix type liquid crystal display, a TFT as a switching element, a transparent electrode (hereinafter referred to as a transparent electrode layer) such as indium tin oxide (ITO) or indium zinc oxide (IZO), and an Al-based alloy wiring The element is composed of a wiring circuit formed of a material. In such a device structure, there is a portion in which a wiring circuit made of an Al-based alloy wiring material is bonded to a transparent electrode or a portion in which a TFT is bonded to n + -Si (for example, a semiconductor layer doped with phosphorus).

도 1을 참조하여 액티브 매트릭스 타입의 액정 디스플레이의 소자구조에 대해서 구체적으로 설명한다. 도 1은 액정 디스플레이에 관한 a-Si(비정질 실리콘)형 의 TFT 단면을 개략적으로 나타낸 도면를 도시하고 있다. 이 TFT 구조에서는 유리기판(1) 상에 게이트 전극부(G)를 구성하는 Al계 합금배선 재료로 이루어지는 배선 회로층(2)과, Mo나 Mo-W 합금 등으로 이루어지는 캡층(3, 도 1에서는 콘택트 배리어층을 캡층으로 칭함. 이하 동일)이 형성되어 있다. 그리고, 상기 게이트 전극부(G)에는 상기 게이트전극부(G)를 보호하기 위한 SiNx 등으로 게이트 절연막(4)이 구비된다. 또한, 이 게이트 절연막(4) 상에는, a-Si 반도체층(5), 채널 보호막층(6), n+-Si 반도체층(7), 캡층(3), 전극배선 회로층(2), 캡층(3)이 순차적으로 적층되고 적절하게 패터닝되어, 드레인 전극부(D)와 소스 전극부(S)가 형성된다. 상기 드레인 전극부(D)와 소스 전극부(S)의 상에는 소자의 표면평탄화용 수지 또는 SiNx 등으로 절연막(4')이 형성된다. 이에 더해, 소스 전극부(S) 측에는, 절연층(4')에 콘택트홀(CH)이 형성되고, 그 부분에 ITO나 IZO의 투명전극층(7')이 형성된다. 이러한 전극배선 회로층(2)에 Al계 합금배선 재료를 이용할 경우에는 n+-Si 반도체층(7)과 전극배선 회로층(2)의 사이나 콘택트홀(CH)에서 투명전극층(7')과 전극배선 회로층(2)의 사이에 캡층(3)을 개재시키는 구조로 되어 있다.Referring to Fig. 1, the device structure of an active matrix type liquid crystal display will be described in detail. Fig. 1 shows a schematic view of a cross section of a-Si (amorphous silicon) type TFT for a liquid crystal display. In this TFT structure, the wiring circuit layer 2 made of Al-based alloy wiring material constituting the gate electrode portion G on the glass substrate 1, and the cap layer 3 made of Mo, Mo-W alloy or the like 3, FIG. In this case, the contact barrier layer is referred to as a cap layer. The gate electrode portion G is provided with a gate insulating film 4 made of SiNx or the like for protecting the gate electrode portion G. On the gate insulating film 4, the a-Si semiconductor layer 5, the channel protective film layer 6, the n + -Si semiconductor layer 7, the cap layer 3, the electrode wiring circuit layer 2, and the cap layer ( 3) are sequentially stacked and appropriately patterned, so that the drain electrode portion D and the source electrode portion S are formed. On the drain electrode portion D and the source electrode portion S, an insulating film 4 'is formed of a surface leveling resin, SiNx, or the like. In addition, the contact hole CH is formed in the insulating layer 4 'at the source electrode part S side, and the transparent electrode layer 7' of ITO or IZO is formed in the part. In the case of using an Al-based alloy wiring material for the electrode wiring circuit layer 2, the transparent electrode layer 7 ′ and the space between the n + -Si semiconductor layer 7 and the electrode wiring circuit layer 2 or in the contact hole CH are formed. The cap layer 3 is interposed between the electrode wiring circuit layers 2.

본 발명에 관련되는 Al-Ni계 합금배선 재료를 이용하면, 도 1에 도시한 캡층(3)을 생략하고, 투명전극층(7)에 전극배선 회로층(2)을 직접 접합한 상태로 소자를 형성할 수 있다. 종래부터 사용되고 있는 Al계 합금배선 재료로는 도 1과 같은 소자를 구성할 경우, Al계 합금배선 재료에 형성되는 알루미늄 산화물의 영향을 고려해야 하므로, 배선 회로와 투명전극과의 사이에 몰리브덴(Mo)이나 티타늄(Ti) 등의 고융점 금속재료를 소위 캡층으로서 형성할 경우가 많다. 본 발명에 관련되는 Al-Ni계 합금배선 재료는 이 캡층을 생략하여 소자를 형성할 수 있으며, 종래와 마찬가지로 캡층을 설치한 소자에 적용할 수도 있다.When the Al-Ni alloy wiring material according to the present invention is used, the element is removed in a state in which the cap layer 3 shown in FIG. 1 is omitted and the electrode wiring circuit layer 2 is directly bonded to the transparent electrode layer 7. Can be formed. As the Al-based alloy wiring material conventionally used, the effect of aluminum oxide formed on the Al-based alloy wiring material should be taken into consideration when the device shown in FIG. 1 is formed, and thus, molybdenum (Mo) is formed between the wiring circuit and the transparent electrode. And high melting point metal materials such as titanium (Ti) are often formed as a so-called cap layer. The Al-Ni alloy wiring material according to the present invention can form an element by omitting this cap layer, and can also be applied to an element provided with a cap layer as in the prior art.

본 발명에 관련되는 Al-Ni계 합금배선 재료는 니켈 함유량을 니켈의 원자백분율 Xat%로 하고, 세륨 함유량을 세륨의 원자백분율 Yat%로 하고, 보론 함유량을 보론의 원자백분율 Zat%로 하였을 경우, 식 0.5≤X≤ 5.0,0.01≤Y≤ 1.0,0.01≤Z≤ 1.0의 각 식을 만족하는 영역의 범위 내에 있는 것을 특징으로 한다. In the Al-Ni alloy wiring material according to the present invention, when the nickel content is set to the atomic percentage Xat% of nickel, the cerium content is set to the atomic percentage Yat% of cerium, and the boron content is set to the atomic percentage Zat% of boron, It is characterized by being in the range of the area | region which satisfy | fills each formula of Formula | equation 0.5 <= <= 5.0, 0.01 <= Y <= 1.0, 0.01 <= Z <= 1.0.

니켈은 열처리에 의해 알루미늄의 금속간 화합물을 형성하고, 투명전극층의 직접 접합에서의 접합 특성을 양호하게 하는 작용을 가진다. 여기서, 니켈 함유량이 상기 범위의 값보다 많아지면, 배선 회로 자체의 비저항이 높아져 실용적이지 않게 된다. 또한, 니켈 함유량이 상기 범위의 값보다 적으면, 알루미늄과의 금속간 화합물의 생성량이 감소하고, 투명전극층과의 직접 접합할 수 없어지며, 내열성 (열에 의한 Al-Ni계 합금배선 재료의 소성 변형 발생에 대한 억지 작용)도 저하되는 경향이 있다. 따라서, 니켈 함유량은 0.5at% 내지 5.0at%인 것이 바람직하다.Nickel has an action of forming an intermetallic compound of aluminum by heat treatment and improving the bonding characteristics in the direct bonding of the transparent electrode layer. Here, when nickel content becomes larger than the value of the said range, the specific resistance of the wiring circuit itself will become high and it will become impractical. In addition, when the nickel content is less than the value in the above range, the amount of the intermetallic compound produced with aluminum decreases and direct bonding with the transparent electrode layer becomes impossible, and the heat resistance (plastic deformation of the Al-Ni alloy wiring material due to heat) The deterrent action on occurrence) also tends to be lowered. Therefore, it is preferable that nickel content is 0.5at%-5.0at%.

구체적으로는 니켈 함유량이 5.0at%을 초과하면, 배선 재료의 비저항값이 지나치게 커지는 동시에, 딤플(dimple)이란 와상(窪狀)의 결함이 배선 재료표면에 형성되기 쉽고, 내열성을 확보될 수 없게 되며, 콘택트홀 형성시에 흑점 부식이 발생하기 쉬워진다. 한편, 0.5at% 미만이면, 소위 힐록(hillock)이란 돌기가 배선 재료 표면에 형성되기 쉬우며, 내열성을 확보할 수 없게 된다. 그리고, 형성한 소자를 연속적으로 통전시킨 경우에, ITO와 직접 접합시킨 콘택트부가 시간의 경과와 함께 파괴되기 쉽다. 상기 딤플이란, Al-Ni계 합금배선 재료를 열처리했을 때에 보 이는 응력 여파에 의해 재료 표면에 형성되는 미소한 와상의 결함을 말하며, 상기 딤플이 발생하면 접합 특성에 악영향을 주고 접합 신뢰성이 저하된다. 한편, 힐록이란, 딤플과는 반대로, Al-Ni계 합금배선 재료를 열처리했을 때에 생기는 응력 여파에 의해 재료 표면에 형성되는 돌기이며, 상기 힐록이 발생해도 접합 특성에 악영향을 주고, 접합 신뢰성이 저하된다. 이 딤플과 힐록은 열에 의한 Al-Ni계 합금배선 재료의 소성 변형인 점에서 공통되고, 스트레스 마이그레이션이란 현상으로 총칭되며, 이들의 결함의 발생 레벨에 의해 Al-Ni계 합금배선 재료의 내열성을 판단할 수 있다.Specifically, when the nickel content exceeds 5.0 at%, the specific resistance value of the wiring material becomes too large, and dimple-like eddy defects are easily formed on the wiring material surface, and heat resistance cannot be secured. As a result, black spot corrosion tends to occur at the time of forming the contact hole. On the other hand, if it is less than 0.5 at%, a so-called hillock is easily formed on the surface of the wiring material, and heat resistance cannot be secured. In the case where the formed element is continuously energized, the contact portion directly bonded to ITO tends to be destroyed with passage of time. The dimple refers to a slight flaw formed on the surface of the material due to the stress after the Al-Ni alloy wiring material is heat-treated. When the dimple is generated, the dimple adversely affects the bonding properties and deteriorates the bonding reliability. . In contrast to dimples, hillocks are protrusions formed on the surface of a material due to stress filters generated by heat treatment of an Al—Ni-based alloy wiring material. do. These dimples and hillocks are common in that they are plastic deformation of Al-Ni alloy wiring materials due to heat, and are commonly referred to as stress migration, and the heat resistance of Al-Ni alloy wiring materials is judged by the level of occurrence of these defects. can do.

그리고, 본 발명과 같이 알루미늄에 세륨을 함유시키면, 현상액에 대한 내식성을 향상시키고, 콘택트홀 형성시에 Al-Ni계 합금배선 재료의 표면에 보이는 흑점을 억제할 수 있다. 세륨 함유량은 0.01at% 내지 1.0at%인 것이 바람직하다. 세륨 함유량이 0.01at% 미만이면, 콘택트홀 형성시의 흑점 부식이 많아지는 경향이 있고, 1.0at%을 초과하면 배선 재료 자체의 비저항값과, 투명전극층의 직접 접합에 있어서 접합 저항치가 높아지는 경향이 있으며, 막을 형성하기 위한 스퍼터링 타겟 중에 Al11Ce3의 공정(共晶)의 결정 조직이 조대화(粗大化)하고, Ce의 편석(偏析)이 생겨서 균일한 스퍼터링이 어려워진다. When cerium is contained in aluminum as in the present invention, corrosion resistance to the developer can be improved, and black spots on the surface of the Al-Ni alloy wiring material can be suppressed at the time of forming the contact hole. It is preferable that cerium content is 0.01 at%-1.0 at%. If the cerium content is less than 0.01 at%, there is a tendency for corrosion of black spots at the time of contact hole formation to increase, and if it exceeds 1.0 at%, the resistivity value of the wiring material itself and the tendency to increase the junction resistance value in the direct bonding of the transparent electrode layer are increased. In the sputtering target for forming a film, the crystal structure of the Al 11 Ce 3 process is coarsened, and segregation of Ce occurs, making it difficult to uniformly sputter.

또한, 알루미늄과 세륨에 더해 보론을 함유시켜 n+-Si 등의 반도체층과 직접 접합을 했을 때 접합 계면에 있어서의 Al과 Si의 상호 확산을 효과적으로 방지할 수 있다. 상기 보론은 니켈과 마찬가지로 내열성에도 작용하는 것으로, 보론을 함 유시켜 열처리했을 때에 생성되는 금속간 화합물의 석출물을 더욱 작게 한다. 보론 함유량은 0.01at% 내지 1.0at%인 것이 바람직하다. 보론 함유량이 1.0at%을 초과하는 함유량이면 배선 재료 자체의 비저항값과 투명전극층의 직접 접합에 있어서의 접합 저항치가 높아지게 되고, 막을 형성하기 위한 스퍼터링 타겟 중 CeB6이나 AlB2가 석출하고, 스플래쉬가 발생하기 쉬워지며, 정상적인 성막이 어려워진다. 반대로, 0.01at% 미만의 함유량이면, Al과 Si의 상호확산 방지 능력이 저하되고, 반도체층과 직접 접합을 할 수 없다. 구체적으로는 반도체층과 Al-Ni-Ce-B합금배선 재료를 직접 접합하고 소정온도로 열처리했을 때, 접합 부분에 있어서 Al과 Si의 상호확산이 일어나기 쉬워지는 것이다. 또한, 딤플도 발생하기 쉽다. 또한, 0.01at% 미만이면, 형성한 소자를 연속적으로 통전시킨 경우에, ITO와 직접 접합시킨 콘택트부가 시간의 경과와 함께 파괴되기 쉽다.In addition, when boron is added to aluminum and cerium, and directly bonded to a semiconductor layer such as n + -Si, mutual diffusion of Al and Si at the bonding interface can be effectively prevented. The boron acts on heat resistance similarly to nickel, and further reduces the precipitate of the intermetallic compound produced when the boron is contained and heat treated. It is preferable that boron content is 0.01 at%-1.0 at%. If the boron content is more than 1.0 at%, the resistivity value of the wiring material itself and the bonding resistance value in the direct bonding of the transparent electrode layer become high, and CeB 6 and AlB 2 precipitate in the sputtering target for forming a film, and the splash It is easy to occur, and normal film formation becomes difficult. On the contrary, if it is content of less than 0.01 at%, the mutual diffusion prevention ability of Al and Si will fall, and direct bonding with a semiconductor layer cannot be carried out. Specifically, when the semiconductor layer and the Al-Ni-Ce-B alloy wiring material are directly bonded and heat-treated at a predetermined temperature, mutual diffusion of Al and Si easily occurs in the bonded portion. Dimples are also likely to occur. Moreover, when it is less than 0.01 at%, when the formed element is continuously energized, the contact part directly joined to ITO will be easy to break with time.

이상과 같은 이유로, 본 발명에 관련되는 Al-Ni계 합금배선 재료는 니켈 함유량을 니켈의 원자백분율 Xat%로 하고, 세륨 함유량을 세륨의 원자백분율 Yat%로 하고, 보론 함유량을 보론의 원자백분율 Zat%로 했을 경우, 화학식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0의 각 식을 만족하는 영역의 범위 내에 있는 것 바람직하다. 이 니켈, 세륨, 보론의 함유량은 0.5≤X≤ 2.5, 0.01≤Y≤ 0.5, 0.01≤Z≤ 0.5의 각 식을 만족하는 영역에서 범위 내에 있는 것이 더 바람직하다. 이 범위이면, 320℃ 열처리 후의 배선 재료 자체의 비저항값이 약4.5μΩcm 이하가 되고, 콘택트홀 형성시의 흑점부식이 적게 발생하며 투명전극층과의 직접 접합에 있 어서의 접합 저항치가 100Ω/□10μm 이하가 된다. 그리고, 현상액에 대한 내식성을 확보할 수 있고, 구체적으로는 현상액에 의한 식각률이 24Å/S 이하가 된다.For the above reasons, the Al-Ni alloy wiring material according to the present invention has nickel content as the atomic percentage Xat% of nickel, cerium content as the atomic percentage Yat% of cerium, and boron content as the atomic percentage Zat of boron. When it is set to%, it is preferable to exist in the range which satisfy | fills each formula of general formula 0.5 <= <= <= 5.0, 0.01 <= <= <==== ≤ = ≤ = ≤ = ≤ = ≤ = ≤ = ≤≤≤≤≤≤≤≤≤≤≤1≤0.0≤1.0. The content of nickel, cerium, and boron is more preferably in the range in a region that satisfies the expressions of 0.5 ≦ X ≦ 2.5, 0.01 ≦ Y ≦ 0.5, and 0.01 ≦ Z ≦ 0.5. Within this range, the resistivity value of the wiring material itself after heat treatment at 320 ° C. is about 4.5 μΩcm or less, less black spot corrosion occurs at the time of contact hole formation, and the bonding resistance value at direct bonding with the transparent electrode layer is 100 Ω / □ 10 μm. It becomes as follows. And corrosion resistance with respect to a developing solution can be ensured, and the etching rate by a developing solution becomes 24 Pa / S or less specifically ,.

상기한 본 발명에 관련되는 Al-Ni계 합금배선 재료를 이용하여 표시 디스플레이의 소자를 제조할 경우, 니켈 함유량을 니켈의 원자백분율 Xat%로 하고, 세륨 함유량을 세륨의 원자백분율 Yat%로 하고, 보론 함유량을 보론의 원자백분율 Zat%로 했을 경우, 화학식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0의 각 식을 만족하는 영역의 범위 내에 있는 스퍼터링 타겟을 이용하는 것이 바람직하다. 이러한 조성의 스퍼터링 타겟을 이용할 경우, 스퍼터링 시의 성막 조건에 다소 좌우될 수도 있으나, 타겟 조성과 거의 같은 조성의 Al-Ni-Ce-B 합금박막을 용이하게 형성할 수 있다.When manufacturing an element for a display display using the Al-Ni alloy wiring material according to the present invention described above, the nickel content is set to the atomic percentage Xat% of nickel, the cerium content is set to the atomic percentage Yat% of cerium, When boron content is made into the atomic percentage Zat% of boron, it is preferable to use the sputtering target which exists in the range which satisfy | fills each formula of the formula (0.5 <= <= <= 5.0, 0.01 <= <= <= <= <= ≤, 0.01 <= Z <= 1.0). In the case of using a sputtering target having such a composition, it may be somewhat dependent on the film formation conditions during sputtering, but an Al-Ni-Ce-B alloy thin film having a composition substantially the same as the target composition can be easily formed.

한편, 본 발명에 관련되는 Al-Ni계 합금배선 재료는 상기 한 바와 같이 스퍼터링법에 의해 성막하는 것이 실용적으로 바람직하나, 기타 다른 방법을 이용하여도 무방하다. 예를 들면, 증착법, 스프레이 포밍(spray forming)법 등의 건식법에 의하여도 무방하고, 본 발명의 Al-Ni계 합금조성으로부터 이루어지는 합금입자를 배선 재료로서 이용하고, 에어로졸 데포지션(aerosol deposition)법에서 배선 회로를 형성하는 것이나, 잉크젯(ink-jet)법에 의해 배선 회로를 형성하는 것 등을 예로 들 수 있다.On the other hand, the Al-Ni alloy wiring material according to the present invention is practically preferable to be formed by sputtering as described above, but other methods may be used. For example, the aerosol deposition method may be carried out by a dry method such as a vapor deposition method or a spray forming method, using an alloy particle formed from the Al-Ni-based alloy composition of the present invention as a wiring material. Forming a wiring circuit, forming a wiring circuit by an ink-jet method, and the like.

상기한 Al-Ni계 배선을 이용한 TFT 구조를 제조하기 위해서는 유리기판(1) 상에 게이트 전극부(G)를 구성하는 Al계 합금배선 재료를 포함하여 이루어지는 배선 회로층(2)과 Mo나 Mo-W 합금 등으로 이루어지는 캡층(3)을 형성하고, 이 게이트 전극부(G) 상에는 상기 게이트 전극부(G)를 보호하기 위한 SiNx 등으로 게이트 절연막(4)을 형성한다.In order to manufacture the TFT structure using the Al-Ni-based wiring, the wiring circuit layer 2 including Mo-based alloy wiring material constituting the gate electrode portion G on the glass substrate 1, and Mo or Mo A cap layer 3 made of a -W alloy or the like is formed, and a gate insulating film 4 is formed on the gate electrode portion G by SiNx or the like for protecting the gate electrode portion G.

또한, 상기 게이트 절연막(4) 상에는, a-Si 반도체층(5), 채널 보호막층(6), n+-Si 반도체층(7), 캡층(3), 전극배선층(2), 캡층(3)을 순차적으로 적층하고, 적절하게 패턴을 형성하여, 드레인 전극부(D)와 소스 전극부(S)를 설치한다.Further, on the gate insulating film 4, an a-Si semiconductor layer 5, a channel protective film layer 6, an n + -Si semiconductor layer 7, a cap layer 3, an electrode wiring layer 2, a cap layer 3 Are stacked sequentially, and a pattern is appropriately formed so that the drain electrode portion D and the source electrode portion S are provided.

이 드레인 전극부(D)와 소스 전극부(S)의 상에는 소자의 표면평탄화용 수지 또는 SiNx 등의 절연막(4')을 형성한다. 이에 더해, 소스 전극부(S) 측에는, 절연층(4')에 콘택트홀(CH)을 설치한다.On the drain electrode portion D and the source electrode portion S, an insulating film 4 'such as a resin for surface leveling of the element or SiNx is formed. In addition, the contact hole CH is provided in the insulating layer 4 'at the source electrode part S side.

상기 콘택트홀(CH)을 설치하기 위해서는 포토리소그래피를 이용한다. 상기 포토리소그래피 과정은 다음과 같다. 먼저 드레인 전극부(D)와 소스 전극부(S)와 상기 소자의 절연막(4')이 순차적으로 형성된 기판 상에 포토레지스트를 코팅한 후, 콘택트홀(CH) 위치의 포토레지스트가 제거되도록 포토레지스트를 노광하고 현상한다. 그 다음 상기 포토레지스트를 마스크로 하여 절연막(4')을 식각하여 상기 소스 전극부(S)의 상측 일부가 노출되도록 콘택트홀(CH)를 형성한다. 그 다음, 상기 소스 전극부(S)의 노출된 상측 일부를 포함한 상기 기판을 플라즈마를 이용하여 애싱(ashing)한다. 상기 애싱은 식각 후 표면에 잔류하는 유기물을 제거하기 위한 것이다. 상기 유기물은 공정이 진행되는 동안 계면에 남거나 생성된 포토레지스트와 같은 유기물에 해당한다. 상기 애싱을 통해 남은 유기물을 제거할 수 있으므로 이후, ITO와 같은 투명 전극과 상기 소스 전극부(S)와의 접촉 저항이 감소한다. 도 2는, 애싱의 유무에 따른 접촉저항의 측정치를 나타낸 그래프로서, 150W에서 산소 의 유량을 400sccm으로 하여 60초간 플라즈마 애싱을 진행한 경우와 애싱을 실행하지 않았을 경우의 접촉 저항을 측정했을 때의 결과를 나타내고 있다. 도 2에 도시된 바와 같이 애싱 후 접촉 저항이 큰폭으로 감소한 것을 확인할 수 있다.In order to install the contact hole CH, photolithography is used. The photolithography process is as follows. First, the photoresist is coated on a substrate on which the drain electrode part D, the source electrode part S, and the insulating film 4 'of the device are sequentially formed, and then the photoresist at the contact hole CH position is removed. The resist is exposed and developed. Next, the insulating layer 4 'is etched using the photoresist as a mask to form a contact hole CH so that a portion of the upper side of the source electrode part S is exposed. Next, the substrate including the exposed upper portion of the source electrode portion S is ashed using plasma. The ashing is for removing organic matter remaining on the surface after etching. The organic material corresponds to an organic material such as a photoresist that remains or is generated at an interface during the process. Since the remaining organic matter may be removed through the ashing, the contact resistance between the transparent electrode such as ITO and the source electrode part S is reduced. Fig. 2 is a graph showing measurement values of contact resistance with and without ashing, which is obtained when plasma ashing is performed for 60 seconds with an oxygen flow rate of 400 sccm at 150 W and when ashing is not performed. The results are shown. As shown in Figure 2 it can be seen that the contact resistance significantly reduced after ashing.

애싱 후에는 남은 포토레지스트를 TMAH(tetramethylammonium hydroxide) 등의 스트리퍼로 스트립한다. 상기 애싱 후에도 상기 소스 전극부(S) 상에 남아 있을 수 있는 유기물은 유기 세정액으로 추가 세정한다. 상기 추가 유기 세정액은 TMAH나 PRS2000((주)동우 화인켐)과 같은 유기 용매를 사용한다. 있다. 상기 TMAH를 함유하는 유기 용매나 PRS2000을 이용한 세정은 Al-Ni계 합금이 TMAH에 대한 내성이 취약함을 이용하여 표면을 일부 식각함으로써 표면의 불순물층을 제거하여 접촉 저항을 개선하기 위한 것이다. 도 3은 ITO 전극을 형성하기 이전에, TMAH를 함유하는 유기 용매, 또는 PRS2000을 사용하여 추가세정을 한 경우의 소스전극부(S)와 ITO 사이의 접촉 저항을 표시한 그래프이다. 도 3에는 기존의 순수세정, 순수(DI)에 0.4% 농도로 희석한 TMAH를 함유한 유기 용매와 PRS2000을 이용하여 추가 세정한 경우에 대한 접촉저항을 측정한 결과가 표시되어있다. 도 3에 도시된 바와 같이, TMAH를 함유한 유기 용매 또는 PRS2000을 사용한 추가 세정을 한 경우, 기존의 순수(DI) 세정의 경우보다 저항이 대폭 감소한 것을 확인할 수 있다.After ashing, the remaining photoresist is stripped with a stripper such as tetramethylammonium hydroxide (TMAH). The organic substance which may remain on the source electrode part S even after the ashing is further washed with the organic cleaning liquid. The additional organic cleaning liquid uses an organic solvent such as TMAH or PRS2000 (Dongwoo Finechem Co., Ltd.). have. The cleaning using the organic solvent containing TMAH or PRS2000 is to improve the contact resistance by removing the impurity layer on the surface by partially etching the surface by using Al-Ni-based alloys having poor resistance to TMAH. FIG. 3 is a graph showing contact resistance between the source electrode portion S and the ITO when additional cleaning is performed using an organic solvent containing TMAH or PRS2000 before forming the ITO electrode. Figure 3 shows the results of measuring the contact resistance of the conventional pure washing, the organic solvent containing TMAH diluted to 0.4% concentration in pure water (DI) and additional cleaning using PRS2000. As shown in FIG. 3, when the additional cleaning using the organic solvent containing TMAH or PRS2000 was performed, the resistance was significantly reduced than that of the conventional pure (DI) cleaning.

상기 콘택트홀에는 이후 그 부분에 ITO나 IZO의 투명전극층(7')을 형성한다.In the contact hole, a transparent electrode layer 7 'of ITO or IZO is formed thereafter.

이러한 전극배선 회로층(2)로 Al계 합금배선 재료를 이용할 경우에는 n+-Si 반도체층 7과 전극배선 회로층(2)의 사이나 콘택트홀(CH)에서 투명전극층(7')과 전극배선 회로층(2)의 사이에 캡층(3)을 개재시키는 구조로 되어 있다.In the case of using the Al-based alloy wiring material as the electrode wiring circuit layer 2, the transparent electrode layer 7 'and the electrode wiring between the n + -Si semiconductor layer 7 and the electrode wiring circuit layer 2 or in the contact hole CH are formed. The cap layer 3 is interposed between the circuit layers 2.

다음으로, 본 발명에 관련되는 Al-Ni계 합금배선 재료에 관하여 실시예를 참조하면서 구체적으로 설명한다.Next, an Al-Ni alloy wiring material according to the present invention will be specifically described with reference to Examples.

본 실시예에서는 각종 조성의 Al-Ni-Ce-B합금에 관해서 그 재료특성을 평가했다. 표 1 내지 표 7에 나타낸 각 시료 번호(No.)에 있어서의 Ni, Ce, B의 함유량을 변화시킨 스퍼터링 타겟을 형성했다. 스퍼터링 타겟은 각 조성 함유량이 되도록 각 금속을 혼합하여, 진공 하에서 용해시켜 교반한 후, 비활성 가스 분위기 하에서 주조한 다음, 수득된 인곳(Ingot)을 압연, 성형가공을 하고, 스퍼터에 제공하는 표면을 평면가공하여 제조하였다.In this example, the material properties of Al-Ni-Ce-B alloys of various compositions were evaluated. The sputtering target which changed content of Ni, Ce, and B in each sample number (No.) shown in Tables 1-7 was formed. The sputtering target is to mix the respective metals to the respective composition content, dissolve under a vacuum, stir, cast under inert gas atmosphere, and then roll the obtained ingot, forming, and provide a surface for sputtering. It was prepared by plane processing.

그리고, 각 시료 번호(No)의 조성이 된 스퍼터링 타겟을 이용하여 박막을 형성하고, 그 박막의 막 특성, 소자 특성을 평가하였다. 이 특성 평가는 막의 비저항, 현상액 내식성, 콘택트홀에 있어서의 흑점 발생, ITO접합 저항 및 연속통전 내구성, 접합 저항의 면내 불규칙성에 대하여 수행되었다. 이하에서는 각 특성 평가의 조건에 대해서 설명한다.And the thin film was formed using the sputtering target which became the composition of each sample number (No), and the film characteristic and element characteristic of this thin film were evaluated. This characteristic evaluation was carried out for the resistivity of the film, the corrosion resistance of the developer, the generation of black spots in the contact holes, the ITO junction resistance and continuous conduction durability, and the in-plane irregularity of the junction resistance. Hereinafter, the conditions of each characteristic evaluation are demonstrated.

-막의 비저항: 각 조성의 막의 비저항값은 유리기판 위로 스퍼터링을 이용하여 단일막(두께 2800Å)을 형성하고, 대기 중에서 320도, 30분간 열처리한 후, 4단자 저항 측정 장치로 측정하였다. 스퍼터링 조건은 마그네트론·스퍼터링 장치를 이용하고, 투입 전력은 3.0Watt/cm2, 아르곤 가스 유량은 100sccm, 아르곤 압력은 0.5Pa로 하였다.-Specific resistivity of the film: The resistivity of the film of each composition was measured on a glass substrate by sputtering to form a single film (thickness 2800 kPa), heat-treated at 320 degrees in the air for 30 minutes, and then measured by a 4-terminal resistance measuring device. The sputtering conditions used magnetron sputtering apparatus, the input power was 3.0 Watt / cm <2> , the argon gas flow volume was 100 sccm, and the argon pressure was 0.5 Pa.

-현상액 내식성: 각 조성의 막에 관한 현상액 내식성은 상기 막의 비저항과 같은 조건으로 단일막(두께 2800Å)을 형성하고, 테트라메틸암모니움 하이드록사이드(tetramethylammonium hydroxide)를 포함하는 알칼리 현상액(이하, TMAH 현상액이라 함)를 이용하고, 그 단일막의 식각률를 측정하여 평가하였다. 식각비는 농도 2.38%, 액체 온도 23℃의 TMAH 현상액에 의해 형성한 각 단일막을 60초간 식각 처리를 하고, 식각된 두께를 측정하여 산출하였다.Developer Corrosion Resistance: The developer corrosion resistance of each composition film forms a single film (thickness 2800 kPa) under the same conditions as the specific resistance of the film, and is an alkaline developer containing tetramethylammonium hydroxide (hereinafter referred to as TMAH). Developer), and the etching rate of the single film was measured and evaluated. The etching ratio was calculated by etching each single film formed by TMAH developer having a concentration of 2.38% and a liquid temperature of 23 ° C. for 60 seconds and measuring the etched thickness.

-콘택트홀 흑점발생: 상기 콘택트홀의 흑점발생 평가는 이하에 설명하는 순서에 의해 콘택트홀을 형성하고, 그 콘택트홀 내에 노출한 Al-Ni계 합금배선 재료표면을 관찰하여 수행하였다.-Contact hole black spot generation: The evaluation of the black spot generation of the contact hole was performed by forming a contact hole and observing the surface of the Al-Ni alloy wiring material exposed in the contact hole.

콘택트홀의 형성은 우선, 유리기판 상에 각 조성의 Al-Ni계 합금 타겟을 이용하여 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100ccm, 아르곤 압력 0.5Pa의 스퍼터링 조건으로 하여 마그네트론·스퍼터링 장치로, 두께 2800Å의 알루미늄 합금층을 형성하였다. 그리고, 알루미늄 합금층 표면에 레지스트(TFR-970: 동경응화공업(주))을 피복하고, 20μm 폭 회로 형성용 패턴 필름을 배치하여 노광 처리를 하고, 농도 2.38%, 액체 온도 23℃의 TMAH 현상액에서 현상 처리를 하였다. 현상 처리 후, 인산계 혼산 식각액(관동화학(주))에 의해 회로를 형성하고, 아민 수계 박리액 (40℃; TST-AQ8; 동경응화공업(주))에 의해 레지스트의 제거를 수행하고, 50μm폭의 알루미늄 합금층 회로를 형성하였다.Formation of the contact hole is first performed on a glass substrate using a magnetron sputtering apparatus using Al-Ni-based alloy targets of each composition under a sputtering condition of an input power of 3.0 Watt / cm 2 , an argon gas flow rate of 100 ccm, and an argon pressure of 0.5 Pa. An aluminum alloy layer having a thickness of 2800 mm 3 was formed. Then, a resist (TFR-970: Tokyo Chemical Industry Co., Ltd.) was coated on the surface of the aluminum alloy layer, a pattern film for forming a 20 μm wide circuit was placed and subjected to exposure treatment, and a TMAH developer having a concentration of 2.38% and a liquid temperature of 23 ° C. The development was carried out at. After the development treatment, a circuit was formed by a phosphoric acid mixed acid etching solution (Kanto Chemical Co., Ltd.), and the resist was removed by an amine aqueous stripping solution (40 ° C; TST-AQ8; Tokyo Chemical Industry Co., Ltd.), A 50 μm wide aluminum alloy layer circuit was formed.

그리고, 50μm 폭의 알루미늄 합금층 회로를 형성한 기판을 순수 세정 및 건 조 처리를 수행하고, 그 표면에 SiNx의 절연층(두께 4200Å)을 형성하였다. 이 절연층의 성막은 CVD 장치(PD-2202L; 삼코(주)사 제품)을 이용하고, 투입 전력 RF250W, 암모니아 가스 유량 10ccm, SiH4 가스 100ccm, 질소 가스 유량 200ccm, 압력 80Pa, 기판 온도 350℃의 CVD 조건에 의해 수행하였다.Subsequently, pure water was washed and dried on the substrate on which the aluminum alloy layer circuit having a 50 μm width was formed, and an insulating layer (thickness of 4200 Pa) of SiNx was formed on the surface thereof. Film formation of this insulating layer was carried out using a CVD apparatus (PD-2202L; manufactured by Samko Co., Ltd.), RF250W input power, ammonia gas flow rate 10ccm, SiH 4 gas 100ccm, nitrogen gas flow rate 200ccm, pressure 80Pa, substrate temperature 350 占 폚. By CVD conditions.

계속해서, 절연층 표면에 포지티브형 레지스트(동경응화공업(주); TFR-970)을 피복하고, 10μm×10μm 모서리의 콘택트홀 개구용 패턴 필름을 배치하여 노광 처리를 하고, TMAH 현상액에 의해 현상 처리를 하였다. 그리고, SF6과 O2의 혼합 건식 식각 가스를 이용하여, 콘택트홀을 형성하였다. 콘택트홀 형성 조건은 SF6 가스 유량 60ccm, O2 가스 유량 5ccm, 압력 4.0Pa, 출력 100W로 하였다.Subsequently, a positive resist (Tokyo Chemical Industry Co., Ltd .; TFR-970) was coated on the surface of the insulating layer, and a contact film opening pattern film with a 10 μm × 10 μm corner was placed and subjected to exposure treatment, followed by developing with a TMAH developer. Treatment was carried out. Then, the dry etching using a mixed gas of SF 6 and O 2, to form a contact hole. Contact hole forming conditions were as SF 6 gas flow rate 60ccm, O 2 gas flow rate 5ccm, pressure 4.0Pa, output 100W.

그리고, 콘택트홀을 형성한 기판에 대해서, 그 콘택트홀 내에 노출한 알루미늄 합금층 표면을 금속 현미경(배율 7000배)으로, 그 표면에 발생한 흑점을 관찰하였다. 이 흑점 발생에 관한 평가는 도 4에 도시된 바와 같이 5단계로 나누고, 레벨 1(흑점 0개) 및 레벨 2(흑점 10개 미만)은 합격(OK), 레벨 3(흑점 10개∼20개 미만), 레벨 4(흑점 20개∼50개 미만), 레벨 5(흑점 50개 이상)은 불합격(NG)으로 하였다. 또한, 이 흑점은 주사 전자현미경(SEM)으로 조사한 바, 금속간 화합물 주변의 부식에 의한 것이었다.And about the board | substrate with which the contact hole was formed, the black spot which generate | occur | produced on the surface of the aluminum alloy layer exposed in the contact hole was observed with the metal microscope (7x magnification). Evaluation of this sunspot generation is divided into 5 stages as shown in FIG. 4, and level 1 (0 black spot) and level 2 (less than 10 black spot) pass (OK) and level 3 (10-20 spots) Less than), level 4 (20-50 less black spots), and level 5 (50 or more black spots) were rejected (NG). In addition, the sunspot was irradiated with a scanning electron microscope (SEM), and it was due to corrosion around the intermetallic compound.

-ITO 접합 저항: ITO와 직접 접합했을 때의 접합 저항치는 도 5의 개략사시도에 도시한 바와 같이 유리기판 상에 ITO(In2O3-10wt%SnO2) 전극층 (500Å 두께, 회로 폭 50μm)을 형성하고, 그 위에 각 조성 알루미늄 합금막층 (2000Å 두께, 회로 폭 50μm)을 교차하도록 형성한 시험 샘플(켈빈 소자)을 이용하여 평가하였다.-ITO junction resistance: The junction resistance value when directly bonded to ITO is an ITO (In 2 O 3 -10wt% SnO 2 ) electrode layer (500 Å thickness, circuit width 50 μm) on a glass substrate as shown in the schematic perspective view of FIG. Was formed and evaluated using the test sample (Kelvin element) formed so that each composition aluminum alloy film layer (2000 micrometer thickness, circuit width 50 micrometers) may cross.

시험 샘플의 제작은 우선, 유리기판 상에 각 조성의 Al-Ni계 합금 타겟을 이용하고, 상기 스퍼터링 조건(마그네트론·스퍼터링 장치, 투입 전력 3.0Watt/cm2, 아르곤 가스 유량 100ccm, 아르곤 압 0.5Pa)에서, 두께 2800Å의 알루미늄 합금막을 형성하였다. 이 스퍼터링 시의 기판온도는 ℃로 설정하였다. 그리고, 형성한 알루미늄 합금막 표면에 레지스트(점도 15cp, TFR -970; 동경응화공업(주))을 피복하고, 50μm 폭 회로 형성용 패턴 필름을 배치하여 노광 처리를 하고, 농도 2.38%, 액체 온도 23℃의 TMAH 현상액에서 현상 처리를 했다. 현상 처리 후, 인산계 혼합산 식각액(관동화학(주))에 의해 회로를 형성하고, 아민 수계 박리액 (40℃; TST-AQ8; 동경응화공업(주))에 의해 레지스트를 제거하고, 폭 50μm의 알루미늄 합금층 회로를 형성하였다.To prepare a test sample, first, using an Al-Ni-based alloy target of each composition on a glass substrate, the above sputtering conditions (magnetron sputtering device, input power 3.0Watt / cm 2 , argon gas flow rate 100ccm, argon pressure 0.5Pa) ), An aluminum alloy film having a thickness of 2800 mm 3 was formed. The substrate temperature at the time of this sputtering was set to ° C. Then, a resist (viscosity 15cp, TFR -970; Tokyo Chemical Industry Co., Ltd.) was coated on the formed aluminum alloy film surface, a pattern film for forming a 50 μm wide circuit was disposed, and subjected to exposure treatment, concentration of 2.38%, liquid temperature. The developing treatment was performed in a TMAH developer at 23 ° C. After the development treatment, a circuit was formed by a phosphoric acid mixed acid etchant (Kanto Chemical Co., Ltd.), and the resist was removed by an amine aqueous stripping solution (40 ° C; TST-AQ8; Tokyo Chemical Industry Co., Ltd.) A 50 μm aluminum alloy layer circuit was formed.

그리고, 폭 10μm의 알루미늄 합금층 회로를 형성한 기판을 순수(純水) 세정, 건조 처리를 수행하고, 그 표면에 SiNx의 절연층 (두께 4200Å)을 형성했다. 이 절연층의 성막은 CVD 장치(PD-2202L; 삼코(주))을 이용하고, 투입 전력 RF250W, 암모니아 가스 유량 10ccm, SiH4 가스 100ccm, 질소 가스 유량 200ccm, 압력 80Pa, 기판 온도 350℃의 CVD 조건에 의하여 수행하였다.Pure water washing and drying were performed on the substrate on which the aluminum alloy layer circuit having a width of 10 µm was formed, and an insulating layer (thickness of 4200 Pa) of SiNx was formed on the surface thereof. Film formation of this insulating layer was carried out using a CVD apparatus (PD-2202L; Samko Co., Ltd.), CVD power RF250W, ammonia gas flow rate 10ccm, SiH 4 gas 100ccm, nitrogen gas flow rate 200ccm, pressure 80Pa, substrate temperature 350 占 폚. It was carried out by the conditions.

계속해서, 절연층 표면에 포지티브형 레지스트(동경응화공업(주); TFR-970)을 피복하고, 10μm×10μm 모서리의 콘택트홀 개구용 패턴 필름을 배치하여 노광 처리를 하고, TMAH 현상액에 의해 현상 처리를 하였다. 그리고, SF6의 건식 식각 가스를 이용하고, 콘택트홀을 형성하였다. 콘택트홀 형성 조건은 SF6가스 유량 50sccm, 산소 가스 유량 5sccm, 압력 4.0Pa, 출력 100W로 하였다.Subsequently, a positive resist (Tokyo Chemical Industry Co., Ltd .; TFR-970) was coated on the surface of the insulating layer, and a contact film opening pattern film with a 10 μm × 10 μm corner was placed and subjected to exposure treatment, followed by developing with a TMAH developer. Treatment was carried out. And was used for the dry etching gas of SF 6, a contact hole is formed. Contact hole formation conditions were SF 6 gas flow volume 50sccm, oxygen gas flow rate 5sccm, pressure 4.0Pa, and output 100W.

아민 수계 박리액(40℃; TST-AQ8; 동경응화공업(주))에 의해 레지스트를 박리 처리하였다. 그리고, 이소프로필 알코올을 이용하여 잔존 박리액을 제거한 후, 세척, 건조 처리를 수행하였다. 이 레지스트의 박리 처리가 종료한 각 샘플에 대하여, ITO 타겟(조성 In2O3-10wt% SnO2)을 이용하여, 콘택트홀 내 및 그 주위에 ITO의 투명전극층을 형성하였다. 투명전극층의 형성은 스퍼터링(기판 온도 70℃, 투입 전력 1.8Watt/cm2, 아르곤 가스 유량 80sccm, 산소 가스 유량 0.7sccm, 압력 0.37Pa)을 수행하고, 두께 1000Å의 ITO막을 형성하였다.The resist was stripped off by an amine aqueous stripping solution (40 ° C; TST-AQ8; Tokyo Chemical Industry Co., Ltd.). Then, the remaining stripping solution was removed using isopropyl alcohol, and then washed and dried. The ITO target (composition In 2 O 3 -10 wt% SnO 2 ) was used to form the transparent electrode layer of ITO in and around the contact hole with respect to each sample after the resist stripping treatment was completed. The transparent electrode layer was formed by sputtering (substrate temperature 70 ° C., input power 1.8 Watt / cm 2 , argon gas flow rate 80 sccm, oxygen gas flow rate 0.7 sccm, pressure 0.37 Pa) to form an ITO film having a thickness of 1000 Pa.

이 ITO막 표면에 레지스트(TFR-970; 동경응화공업(주))을 피복하고, 패턴 필름을 배치하여 노광 처리를 하고, TMAH 현상액으로 현상 처리를 하고, 옥살산계 혼산 식각액 (ITO07N; 관동화학(주))에 의해 50μm폭 회로를 형성하였다. ITO막 회로 형성 후, 아민 수계 박리액 (40℃; TST-AQ8; 동경응화공업(주))에 의해 레지스트를 제거하였다.A resist (TFR-970; Tokyo Chemical Industry Co., Ltd.) was coated on the surface of the ITO film, a pattern film was disposed, an exposure treatment was performed, a development treatment was performed with a TMAH developer, and an oxalic acid mixed acid etching solution (ITO07N; Note)) formed a 50 μm wide circuit. After the formation of the ITO film circuit, the resist was removed by an amine aqueous stripping solution (40 ° C; TST-AQ8; Tokyo Chemical Industries, Ltd.).

이상과 같은 제작 방법에 의해 수득된 각 시험 샘플을 대기 분위기 하에서, 250℃, 30분간의 열처리를 수행한 후, 도 5에 도시된 시험 샘플의 화살표 부분의 단자부에서 연속 통전(3mA)하여 저항을 측정하였다.Each test sample obtained by the above production method was subjected to heat treatment at 250 ° C. for 30 minutes in an air atmosphere, and then continuously energized (3 mA) at the terminal portion of the arrow portion of the test sample shown in FIG. Measured.

-연속 통전 내구성: 이 연속 통전 내구성 평가는 상기 ITO 접합 저항 평가의 시험 샘플에 1000시간의 연속 통전을 수행하고, 소자가 파괴되어서 통전 불능인지 여부를 확인하는 방법에 의해 수행되었다. 이 연속 통전 내구성 (표1 내지 표 7에서는 내통전성이라고 함), 같은 조성의 8개의 시험 샘플에 대해서 연속 통전을 수행하고, 그 8개 중 몇 개가 통전 불능인지의 여부를 조사하여 수행되었다.-Continuous energization durability: This continuous energization durability evaluation was performed by a method of performing 1000 hours of continuous energization to the test sample of the ITO junction resistance evaluation and confirming whether or not the device was broken and incapable of energization. This continuous energization durability (called energization resistance in Tables 1 to 7) and eight test samples of the same composition were carried out continuously, and it was carried out by checking whether some of the eight were incapable of energization.

-접합 저항면내 불규칙성: 이 접합 저항면내 불규칙성에 관한 샘플로서는 도 6에 도시된 바와 같이 50mm×50mm 기판 상에 상기 ITO 접합 저항으로 설명한 소자 구조(도 3)을 총 16개 형성하고, 그 중에서 8개의 소자(도 4중, 부호 1 내지 부호 3)을 선택하고, 그 접합 저항치를 측정하여 수행하였다. 소자의 형성 방법과 접합 저항치의 측정 방법에 대해서는 상기 ITO 접합 저항에서 설명한 방법과 마찬가지의 방법으로 측정하였다. 또한, 이 평가에 있어서 Al-2.0at%Ni-0.3at%Ce-0.2at%B와 Al-1.5at%Ni-0.005at%Ce-0.005at%B의 2개의 조성에 관해서, 각각 2매의 기판을 제작하고, 접합 저항치를 측정하였다. 그 결과를 표 8에 나타내었다.-In-surface irregularity in junction resistance: As a sample of this in-surface irregularity, a total of 16 element structures (FIG. 3) described by the ITO junction resistance were formed on a 50 mm x 50 mm substrate as shown in FIG. Elements (symbols 1 to 3 in Fig. 4) were selected, and the junction resistance was measured and performed. About the formation method of an element, and the measuring method of a junction resistance value, it measured by the method similar to the method demonstrated by the said ITO junction resistance. In this evaluation, two compositions of Al-2.0at% Ni-0.3at% Ce-0.2at% B and Al-1.5at% Ni-0.005at% Ce-0.005at% B were respectively used. The board | substrate was produced and the junction resistance value was measured. The results are shown in Table 8.

상술한 각 평가 방법에 의해 얻은 결과를 표 1 내지 표 7 및 표 8에 나타내었다. 표 1 내지 표 7에 나타낸 각 시료 번호(No.)에 기재한 조성 단위는 at%이다. 또한, 각 표에 기재한 비저항의 단위는 μΩcm, (현상액) 내식성의 단위는 Å/S, 접합 저항치는 Ω/□10μm, 내통전성은 개수이다. 또한, 콘택홀 형성시의 흑점에 대해서는, 도 4에서 도시한 레벨값을 기재하고 있다. 그리고, 접합 저항면내 불규칙성의 단위는 Ω/□10μm이다.The result obtained by each evaluation method mentioned above is shown to Tables 1-7. The composition unit described in each sample number (No.) shown in Tables 1-7 is at%. In addition, the unit of specific resistance shown in each table is (micro-ohm-cm), the unit of corrosion resistance (development solution) is Å / S, the junction resistance value is (ohm) / (micro) 10micrometer, and electrical resistance is a number. In addition, about the black spot at the time of contact hole formation, the level value shown in FIG. 4 is described. And the unit of irregularity in joining resistance surface is (ohm / square) 10micrometer.

시료No.Sample No. NiNi CeCe BB 비저항Resistivity 내식성Corrosion resistance 흑점black spot 접합 저항Junction resistance 내통전성Current resistance 1-6-11-6-1 0.40.4 1One 00 3.53.5 6.96.9 1One 184.4184.4 88 1-7-41-7-4 0.40.4 1.51.5 0.50.5 4.84.8 7.57.5 1One 223.5223.5 88 1-1-51-1-5 0.40.4 00 1One 3.93.9 9.69.6 33 29.329.3 33

시료No.Sample No. NiNi CeCe BB 비저항Resistivity 내식성Corrosion resistance 흑점black spot 접합 저항Junction resistance 내통전성Current resistance 2-4-12-4-1 0.50.5 0.50.5 00 3.43.4 8.08.0 22 106.7106.7 22 2-3-22-3-2 0.50.5 0.010.01 0.010.01 3.13.1 9.79.7 22 39.439.4 55 2-4-22-4-2 0.50.5 0.50.5 0.010.01 3.53.5 8.18.1 22 99.899.8 00 2-4-42-4-4 0.50.5 0.50.5 0.50.5 4.14.1 9.39.3 1One 95.695.6 00 2-6-42-6-4 0.50.5 1One 0.50.5 4.64.6 8.88.8 1One 143.7143.7 00 2-6-52-6-5 0.50.5 1One 1One 5.15.1 9.39.3 1One 137.4137.4 00

시료No.Sample No. NiNi CeCe BB 비저항Resistivity 내식성Corrosion resistance 흑점black spot 접합 저항Junction resistance 내통전성Current resistance 3-3-23-3-2 0.80.8 0.010.01 0.010.01 3.23.2 13.513.5 22 33.133.1 00 3-4-43-4-4 0.80.8 0.50.5 0.50.5 4.24.2 12.512.5 22 80.280.2 00 3-6-53-6-5 0.80.8 1One 1One 5.25.2 11.811.8 1One 115.2115.2 00

시료No.Sample No. NiNi CeCe BB 비저항Resistivity 내식성Corrosion resistance 흑점black spot 접합 저항Junction resistance 내통전성Current resistance 4-3-24-3-2 1.01.0 0.010.01 0.010.01 3.23.2 15.815.8 22 29.429.4 00 4-4-44-4-4 1.01.0 0.50.5 0.50.5 4.34.3 15.115.1 22 71.371.3 00 4-6-54-6-5 1.01.0 1One 1One 5.35.3 15.115.1 1One 102.4102.4 00

시료No.Sample No. NiNi CeCe BB 비저항Resistivity 내식성Corrosion resistance 흑점black spot 접합 저항Junction resistance 내통전성Current resistance 5-3-25-3-2 2.52.5 0.010.01 0.010.01 3.43.4 22.622.6 22 16.716.7 00 5-4-45-4-4 2.52.5 0.50.5 0.50.5 4.54.5 21.621.6 22 40.540.5 00 5-6-55-6-5 2.52.5 1One 1One 5.45.4 21.621.6 1One 58.258.2 00

시료No.Sample No. NiNi CeCe BB 비저항Resistivity 내식성Corrosion resistance 흑점black spot 접합 저항Junction resistance 내통전성Current resistance 6-3-26-3-2 5.05.0 0.010.01 0.010.01 44 25.525.5 44 13.013.0 00 6-4-36-4-3 5.05.0 0.50.5 0.10.1 4.74.7 21.521.5 22 32.832.8 00 6-4-46-4-4 5.05.0 0.50.5 0.50.5 5.15.1 24.424.4 22 31.631.6 00 6-6-56-6-5 5.05.0 1One 1One 66 24.424.4 22 45.445.4 00

시료No.Sample No. NiNi CeCe BB 비저항Resistivity 내식성Corrosion resistance 흑점black spot 접합 저항Junction resistance 내통전성Current resistance 7-1-47-1-4 6.06.0 00 0.50.5 4.74.7 28.328.3 55 8.68.6 00 7-7-47-7-4 6.06.0 1.51.5 1One 6.36.3 23.223.2 22 54.754.7 00

Al-2.0Ni-0.3Ce-0.2BAl-2.0Ni-0.3Ce-0.2B Al-1.5Ni-0.005Ce-0.005BAl-1.5Ni-0.005Ce-0.005B 1One 23.223.2 22.522.5 38.538.5 55.355.3 22 20.320.3 17.517.5 32.232.2 19.819.8 33 13.013.0 19.619.6 17.817.8 50.450.4 44 9.19.1 16.716.7 13.413.4 16.616.6 55 14.914.9 22.222.2 14.914.9 27.927.9 66 21.621.6 30.630.6 25.025.0 28.328.3 77 16.916.9 24.424.4 79.679.6 71.971.9 88 21.721.7 32.032.0 137.9137.9 52.052.0 평균Average 17.617.6 23.223.2 31.631.6 40.240.2 σσ 5.05.0 5.65.6 23.123.1 19.819.8

(Ω/□10μm)(Ω / □ 10μm)

표1 내지 표 7에 나타내는 결과에 따르면 Ce함유량이 0.01at% 이하이면, 콘택트홀 형성시에 흑점부식이 발생함이 판명되었다. 한편, Ce함유량이 1.0at%을 초과하면, 표에 나타나지는 않았지만 스퍼터링 타겟 중에 Al11Ce3의 공정의 결정 조직이 조대화하고, Ce의 편석(偏析)이 생겨서 균일한 스퍼터링이 어려워졌다. According to the results shown in Tables 1 to 7, it was found that when Ce content was 0.01 at% or less, black spot corrosion occurred at the time of forming the contact hole. On the other hand, if Ce content exceeds 1.0at%, but is listed in the table is the crystal structure of the Al 3 Ce 11 fair and coarsening the sputtering target, a uniform sputtering problem has segregation (偏析) of Ce was difficult.

다음으로, 내통전성의 평가 결과에 따르면 Ni과 Ce의 함유량이 적고 B함유량이 0.01at% 이하이면, 소자를 연속 통전한 경우 ITO와 직접 접합시킨 콘택트부가 시간의 경과와 함께 파괴되는 경향이 판명되었다(표 1의 대부분의 시료, 표2 시료 번호 2-1, 번호 2-2). 한편, B함유량이 1.0at%을 초과하면, 표에 나타내지는 않았지만, 스퍼터링 타겟 중에 CeB6이나 AlB2이 석출하고, 스플래쉬가 발생하기 쉬워지고, 정상인 성막이 어려워지는 것이 판명되었다. Next, according to the evaluation results of the electrical resistance, when the content of Ni and Ce is small and the B content is 0.01 at% or less, it was found that when the device was continuously energized, the contact portion directly bonded to ITO was destroyed with time. (Most samples in Table 1, Table 2 Sample Nos. 2-1, No. 2-2). On the other hand, B content exceeds 1.0at%, Although not shown in Table, the CeB 6 or AlB 2 and precipitated in the sputtering target, is liable to splash occurs, it was found that normal film formation is difficult.

그리고, 표 1~ 표 7에 나와있는 Ni 함유량을 보면 Ni함유량이 0.5at% 이하이면, 소자를 연속통전한 경우에, ITO와 직접 접합시킨 콘택트부가 시간의 경과와 함께 파괴되는 경향이 판명되었다. 한편, 5.0at%을 초과하면 콘택트홀 형성시의 흑점부식이 발생하는 것이 판명되었다.The Ni content shown in Tables 1 to 7 revealed that when the Ni content was 0.5 at% or less, the contact portion directly bonded to ITO was destroyed when the device was continuously energized. On the other hand, when it exceeds 5.0 at%, it has been found that black spot corrosion occurs at the time of contact hole formation.

또한, Ni 함유량이 0.5at% 내지 2.5at%, Ce 함유량 0.01at% 내지 0.5at%, B 함유량이 0.01at% 내지 0.5at%의 범위 내라면, 320℃ 열처리 후의 배선 재료자체의 비저항값이 약4.5μΩcm 이하가 되고, 콘택홀 형성시의 흑점 부식이 상대적으로 적게 발생하였다. 또한, 투명전극층과의 직접 접합에 있어서의 접합 저항치가 100Ω/□10μm 이하가 되었다. 또한, 현상액에 대한 내식성을 확보할 수 있고, 구체적으로는, 현상액에 의한 식각률을 24Å/S 이하이다.If the Ni content is in the range of 0.5at% to 2.5at%, Ce content of 0.01at% to 0.5at%, and B content of 0.01at% to 0.5at%, the specific resistance value of the wiring material itself after 320 ° C heat treatment is about It became 4.5 micrometers cm or less, and the black spot corrosion generate | occur | produced relatively at the time of contact hole formation. In addition, the bonding resistance value in the direct bonding with the transparent electrode layer became 100 Ω / □ 10 μm or less. Moreover, the corrosion resistance with respect to a developing solution can be ensured, Specifically, the etching rate by a developing solution is 24 Pa / S or less.

접합 저항면내 불규칙성에 대해서는, 표 8에 나타낸 바와 같이, 본 발명의 조성 범위에 포함된 Al-2.0at%Ni-0.3at%Ce-0.2at%B의 경우 기판 내의 소자의 위치에 상관없이 접합 저항치의 불규칙성이 작게 나타나고, 접합 저항치의 불규칙성을 의미하는 σ가 5.0∼6.0 정도인 것이 밝혀졌다. 이에 대하여, 본 발명의 조성 범위 외의 Al-1.5at%Ni-0.005at%Ce-0.005at%B의 경우 기판 내의 소자의 위치에 의해 상당히 접합 저항치가 상당히 불규칙하게 측정되어, σ가 19 내지 24 정도가 되는 것이 판명되었다.As for the in-surface irregularity of the bonding resistance, as shown in Table 8, in the case of Al-2.0at% Ni-0.3at% Ce-0.2at% B included in the composition range of the present invention, the bonding resistance value is irrespective of the position of the element in the substrate. Irregularity of appeared small and it turned out that (sigma) which means the irregularity of a junction resistance value is about 5.0-6.0. On the other hand, in the case of Al-1.5at% Ni-0.005at% Ce-0.005at% B outside the composition range of the present invention, the junction resistance value is considerably irregularly measured by the position of the element in the substrate, and sigma is about 19 to 24. It turned out to be

표시 장치를 구성하는 기판(패널)에 있어서, 그 1매의 기판면 내에서 접합 저항치가 어느 정도 불규칙해도 통상의 소자의 구동 주파수가 60Hz이면 특별히 큰 문제는 생기지 않으나, 구동 주파수 120Hz로 2배가 되었을 경우에는 동작 불량을 보이면서 정상으로 표시되지 않을 수 있다. 그 때문에, 본 발명의 조성 범위에 있는 Al-Ni-Ce-B합금배선 재료라면, ITO와의 양호한 접합 상태가 실현되고, 종래의 2배속의 구동 주파수라도, 정상인 표시가 가능한 표시 장치를 제조하는 것이 가능해 진다.In the substrate (panel) constituting the display device, even if the resistance of the junction is somewhat irregular in the surface of one sheet of the substrate, if the driving frequency of a normal element is 60 Hz, no particular problem is caused, but the driving frequency is doubled to 120 Hz. In this case, it may not be displayed as normal while showing an operation failure. Therefore, in the case of the Al-Ni-Ce-B alloy wiring material in the composition range of the present invention, it is possible to realize a good bonding state with ITO, and to manufacture a display device capable of normal display even at a conventional double-speed drive frequency. It becomes possible.

본 발명의 Al-Ni계 합금배선재료는 현상액에 대한 내식성과 콘택트홀 형성시에 대해 내식성이 우수하므로, ITO 등의 투명전극과의 접촉접합을 하는 구조를 가지는 소자를 안정적으로 제조하는 것이 가능하게 된다. 따라서, 대면적 유리 기판에 대해서도 그 기판면 내에 형성된 소자의 접합 저항치가 균일하게 하는 것이 가능하다.Since the Al-Ni alloy wiring material of the present invention is excellent in corrosion resistance to developer and at the time of forming a contact hole, it is possible to stably manufacture a device having a structure in which contact bonding with a transparent electrode such as ITO is performed. do. Therefore, it is possible to make the bonding resistance value of the element formed in the substrate surface uniform for a large area glass substrate.

도 1은 TFT 개략 단면도이다.1 is a schematic sectional view of a TFT.

도 2는 애싱의 유무에 따른 접촉 저항의 측정치를 나타낸 그래프이다.2 is a graph showing a measurement of contact resistance with and without ashing.

도 3은 ITO 전극을 형성하기 이전에 유기 세정제를 이용하여 추가 세정할 경우의 소스 전극부와 ITO 사이의 접촉저항을 나타낸 그래프이다.3 is a graph showing contact resistance between the source electrode portion and ITO when additional cleaning is performed using an organic cleaner before forming the ITO electrode.

도 3는 흑점평가 사진이다.3 is a photograph of sunspot evaluation.

도 4은 ITO 전극층과 Al 합금전극층을 크로스하여 적층한 시험 샘플 개략사시도이다.4 is a schematic perspective view of a test sample in which an ITO electrode layer and an Al alloy electrode layer are stacked and stacked.

도 5는 접합 저항면내 불규칙성 평가 샘플의 평면도이다.5 is a plan view of an in-plane irregularity evaluation sample.

Claims (12)

알루미늄에 니켈을 함유한 Al-Ni계 합금배선 재료에 있어서, 세륨과 보론을 함유하며,Al-Ni alloy wiring material containing nickel in aluminum, containing cerium and boron, 니켈 함유량을 니켈의 원자백분율 Xat%, 세륨 함유량을 세륨의 원자백분율 Yat% 및 보론 함유량을 보론의 원자백분율 Zat%로 한 경우, 니켈과 세륨 및 보론이 각각 식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0을 만족하는 영역의 범위 내에 있는 것을 특징으로 하는 Al-Ni계 합금배선 재료.When the nickel content is set to the atomic percentage Xat% of nickel, the cerium content is set to the atomic percentage Yat% of cerium and the boron content is set to the atomic percentage Zat% of boron, nickel, cerium, and boron are represented by the formulas 0.5≤X≤5.0 and 0.01≤Y, respectively. An Al-Ni alloy wiring material, wherein the Al-Ni-based alloy wiring material is in a range satisfying ≤ 1.0, 0.01 ≤ Z ≤ 1.0. 배선 회로층, 반도체층, 및 투명전극층을 구비하고, 상기 배선회로층은 알루미늄, 니켈, 세륨 및 보론을 함유하고, 니켈 함유량을 니켈의 원자백분율 Xat%, 세륨 함유량을 세륨의 원자백분율 Yat% 및 보론 함유량을 보론의 원자백분 율Zat%로 한 경우, 니켈과 세륨 및 보론이 각각 식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0을 만족하는 영역의 범위 내에 있으며, 상기 배선 회로층이 투명전극층에 직접 접합된 부분을 가지는 것을 특징으로 하는 표시 장치의 소자.And a wiring circuit layer, a semiconductor layer, and a transparent electrode layer, wherein the wiring circuit layer contains aluminum, nickel, cerium, and boron, the nickel content being the atomic percentage Xat% of nickel, and the cerium content being the atomic percentage Yat% and In the case where the boron content is the atomic percentage Zat% of boron, nickel, cerium, and boron are each within a range satisfying the formulas 0.5 ≦ X ≦ 5.0, 0.01 ≦ Y ≦ 1.0, and 0.01 ≦ Z ≦ 1.0, and the wiring A device of a display device, wherein the circuit layer has a portion directly bonded to the transparent electrode layer. 제 2항에 있어서,3. The method of claim 2, 상기 배선 회로층이 반도체층에 직접 접합된 부분을 가지는 것을 특징으로 하는 표시 장치의 소자.And the wiring circuit layer has a portion directly bonded to the semiconductor layer. 기판;Board; 상기 기판 상에 형성되며 게이트 전극부를 포함하는 제1 전극배선 회로층;A first electrode wiring circuit layer formed on the substrate and including a gate electrode part; 상기 게이트 전극부가 형성된 기판 상에 형성된 게이트 절연막;A gate insulating film formed on the substrate on which the gate electrode part is formed; 상기 게이트 절연막 상에 형성된 반도체층;A semiconductor layer formed on the gate insulating film; 상기 반도체층 상에 형성되며 소스 전극부와 드레인 전극부를 포함하는 제2 전극배선 회로층;A second electrode wiring circuit layer formed on the semiconductor layer and including a source electrode part and a drain electrode part; 상기 소스 전극부와 상기 드레인 전극부 상에 형성되며 상기 소스 전극부 측에 형성된 콘택트홀을 가지는 절연막; 및An insulating film formed on the source electrode part and the drain electrode part and having a contact hole formed on the source electrode part side; And 상기 절연막 상에 형성되며 상기 콘택홀을 통해 상기 소스 전극부와 연결된 투명전극을 포함하며,A transparent electrode formed on the insulating layer and connected to the source electrode part through the contact hole; 상기 제1 및 제2 전극배선 회로층은The first and second electrode wiring circuit layers 알루미늄, 니켈, 세륨 및 보론을 함유하고, 니켈 함유량을 니켈의 원자백분율 Xat%, 세륨 함유량을 세륨의 원자백분율 Yat% 및 보론 함유량을 보론의 원자백분율 Zat%로 한 경우, 니켈과 세륨 및 보론이 각각 식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0을 만족하는 영역의 범위 내에 있는 것을 특징으로 하는 표시 장치.When aluminum, nickel, cerium, and boron are contained, and nickel content is Xat% of atomic percentage of nickel, cerium content is Yat% of atomic percentage of cerium and boron content is atomic percentage Zat% of boron, nickel, cerium, and boron are A display device characterized by being in a range satisfying the formulas 0.5 ≦ X ≦ 5.0, 0.01 ≦ Y ≦ 1.0, and 0.01 ≦ Z ≦ 1.0, respectively. 제4항에 있어서,The method of claim 4, wherein 상기 제2전극배선회로층이 상기 투명전극층에 직접 접합된 부분을 가지는 것을 특징으로 하는 표시 장치.And the second electrode wiring circuit layer has a portion directly bonded to the transparent electrode layer. 제4항에 있어서,The method of claim 4, wherein 상기 제2 전극배선 회로층이 상기 반도체층에 직접 접합된 부분을 가지는 것을 특징으로 하는 표시 장치.And the second electrode wiring circuit layer has a portion directly bonded to the semiconductor layer. 제4항에 있어서,The method of claim 4, wherein 상기 제1 및 제2 전극배선 회로층 중 적어도 하나 상에 형성된 콘택트 배리어층을 더 포함하는 것을 특징으로 하는 표시 장치.And a contact barrier layer formed on at least one of the first and second electrode wiring circuit layers. 니켈 함유량을 니켈의 원자백분율 Xat%, 세륨 함유량을 세륨의 원자백분율 Yat% 및 보론 함유량을 보론의 원자백분율 Zat%로 하였을 경우, 니켈과 세륨 및 보론이 각각 식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0을 만족하는 영역의 범위 내에 있는 것을 특징으로 하는 스퍼터링 타겟.When the nickel content is set to the atomic percentage Xat% of nickel, the cerium content is set to the atomic percentage Yat% of the cerium, and the boron content is set to the atomic percentage Zat% of boron, nickel, cerium, and boron are represented by the equations 0.5≤X≤5.0 and 0.01≤Y, respectively. The sputtering target characterized by being in the range of satisfy | filling <= 1.0, 0.01 <= Z <= 1.0. 기판 상에 배선 회로층 및 반도체층을 포함하는 박막트랜지스터를 형성하는 단계;Forming a thin film transistor including a wiring circuit layer and a semiconductor layer on the substrate; 상기 배선 회로층이 형성된 기판 상에 포토레지스트를 코팅하는 단계;Coating a photoresist on the substrate on which the wiring circuit layer is formed; 상기 소정 위치의 포토레지스트가 제거되도록 상기 포토레지스트를 노광하고 현상하는 단계;Exposing and developing the photoresist such that the photoresist at the predetermined position is removed; 상기 포토레지스트를 마스크로 하여 절연막을 식각하여 상기 배선회로층 상 측 일부가 노출되도록 콘택트홀을 형성하는 단계;Forming a contact hole by etching the insulating layer using the photoresist as a mask to expose a portion of the upper surface of the wiring circuit layer; 상기 노출된 배선회로층을 포함하는 기판을 애싱하는 단계;Ashing the substrate including the exposed wiring circuit layer; 상기 포토레지스트를 스트립하는 단계;Stripping the photoresist; 상기 포토레지스트가 스트립된 기판을 유기 세정제로 세정하는 단계; 및Cleaning the substrate having the photoresist stripped with an organic cleaner; And 상기 절연막 상에 형성되며 상기 콘택트홀을 통해 상기 배선회로층과 연결된 투명전극을 형성하는 단계를 포함하는 표시 장치 제조방법.And forming a transparent electrode formed on the insulating layer and connected to the wiring circuit layer through the contact hole. 상기 제9항에 있어서,The method according to claim 9, 상기 전극배선 회로층은 알루미늄, 니켈, 세륨 및 보론을 함유하고, 니켈 함유량을 니켈의 원자백분율 Xat%, 세륨 함유량을 세륨의 원자백분율 Yat% 및 보론 함유량을 보론의 원자백분율 Zat%로 한 경우, 니켈과 세륨 및 보론이 각각 식 0.5≤X≤ 5.0, 0.01≤Y≤ 1.0, 0.01≤Z≤ 1.0을 만족하는 영역의 범위 내에 있는 것을 특징으로 하는 표시 장치 제조방법.The electrode wiring circuit layer contains aluminum, nickel, cerium and boron, and when nickel content is Xat% atomic percentage of nickel, cerium content is Yat% of cerium, and boron content is atomic percentage Zat% of boron, Nickel, cerium, and boron are each within the range of satisfying the formulas 0.5 ≦ X ≦ 5.0, 0.01 ≦ Y ≦ 1.0, and 0.01 ≦ Z ≦ 1.0. 상기 제10항에 있어서,The method of claim 10, 상기 전극배선 회로층은 스퍼터링으로 형성하는 것을 특징으로 하는 표시 장치 제조방법.The electrode wiring circuit layer is formed by sputtering. 상기 제9항에 있어서The method of claim 9 상기 유기 세정제는 테트라메틸암모니움 하이드록시사이드(TMAH)를 포함하는 것을 특징으로 하는 표시 장치 소자 제조방법.And the organic cleaning agent comprises tetramethylammonium hydroxyside (TMAH).
KR1020090108235A 2009-03-31 2009-11-10 Al-ni alloy wiring material and device structure using the same KR20100109349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/751,136 US20100244032A1 (en) 2009-03-31 2010-03-31 Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009085484A JP2010236023A (en) 2009-03-31 2009-03-31 Al-Ni ALLOY WIRING MATERIAL AND DEVICE STRUCTURE USING THE SAME
JPJP-P-2009-085484 2009-03-31

Publications (1)

Publication Number Publication Date
KR20100109349A true KR20100109349A (en) 2010-10-08

Family

ID=43090627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090108235A KR20100109349A (en) 2009-03-31 2009-11-10 Al-ni alloy wiring material and device structure using the same

Country Status (2)

Country Link
JP (1) JP2010236023A (en)
KR (1) KR20100109349A (en)

Also Published As

Publication number Publication date
JP2010236023A (en) 2010-10-21

Similar Documents

Publication Publication Date Title
JP4542008B2 (en) Display device
JP5133469B2 (en) Thin film transistor substrate, liquid crystal display device including the same, and method for manufacturing thin film transistor substrate
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
KR20160100591A (en) Etchant composition for ag thin layer and method for fabricating metal pattern using the same
JP2008098611A (en) Display device
KR100812954B1 (en) Copper wire or copper electrode protected by silver thin layer and liquid crystal display device having the wire or electrode
CN102741449B (en) Al alloy film for display device
JP2001223365A (en) Thin film transistor and its manufacturing method
US20130136949A1 (en) Aluminum alloy film, wiring structure having aluminum alloy film, and sputtering target used in producing aluminum alloy film
JP2010065317A (en) DISPLAY DEVICE, AND Cu ALLOY FILM FOR USE IN THE DISPLAY DEVICE
JP3979605B2 (en) Al-Ni-B alloy wiring material and element structure using the same
US20100244032A1 (en) Aluminum-nickel alloy wiring material, device for a thin film transistor and a thin film transistor substrate using the same, and method of manufacturing the thin film transistor substrate
WO2006080116A1 (en) Thin film transistor and method for manufacture thereof, and thin film transistor substrate and method for manufacture thereof, and liquid crystal display device and organic el display device using said thin film transistor, and transparent electroconductive laminated substrate
JP2007317934A (en) Semiconductor device and active-matrix display
JP5374111B2 (en) Display device and Cu alloy film used therefor
JP4160110B2 (en) Element structure of display device and manufacturing method thereof
JP4800236B2 (en) Thin film transistor manufacturing method and liquid crystal display device using the same
KR20090031441A (en) Multilayer film for wiring and wiring circuit
KR20100109349A (en) Al-ni alloy wiring material and device structure using the same
TWI393785B (en) Al-ni-based alloy wiring electrode material
KR20180090081A (en) Etching solution composition for silver-containing layer and manufacturing method for an array substrate for display device using the same
JP2017033963A (en) Thin film transistor
JP2005317579A (en) Thin-film transistor, thin-film transistor substrate and manufacturing method therefor, and liquid crystal display using the same
JP2011221360A (en) Wiring structure
JP2006215279A (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid