KR20100106374A - Particle beam assisted modification of thin film materials - Google Patents

Particle beam assisted modification of thin film materials Download PDF

Info

Publication number
KR20100106374A
KR20100106374A KR1020107012811A KR20107012811A KR20100106374A KR 20100106374 A KR20100106374 A KR 20100106374A KR 1020107012811 A KR1020107012811 A KR 1020107012811A KR 20107012811 A KR20107012811 A KR 20107012811A KR 20100106374 A KR20100106374 A KR 20100106374A
Authority
KR
South Korea
Prior art keywords
particles
region
substrate
amorphous
extending
Prior art date
Application number
KR1020107012811A
Other languages
Korean (ko)
Inventor
조나단 제럴드 잉글랜드
프랭크 싱클레어
존(본 웅) 쿠
라제쉬 도라이
루도비 고데
Original Assignee
베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. filed Critical 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크.
Publication of KR20100106374A publication Critical patent/KR20100106374A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00Single-crystal growth directly from the solid state
    • C30B1/02Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/182Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

기판 처리 방법의 여러 예들이 개시된다. 특정 실시예에서, 상기 방법은, 제1 영역에 인접한 제2 영역에서 다른 결정을 형성하지 않고, 결정입계(grain boundary)를 갖는 적어도 하나의 결정을 상기 제1 영역에 형성하기 위하여, 복수의 제1 입자들을 기판의 제1 영역에 도입하는 단계; 및 상기 복수의 제1 입자들의 도입을 정지한 후, 상기 제1 영역에 형성된 상기 적어도 하나의 결정의 상기 결정입계를 상기 제2 영역으로 연장하는 단계를 포함할 수 있다.Several examples of substrate processing methods are disclosed. In a particular embodiment, the method comprises forming a plurality of agents to form at least one crystal in the first region having a grain boundary, without forming another crystal in the second region adjacent to the first region. Introducing 1 particles into a first region of the substrate; And after the introduction of the plurality of first particles is stopped, extending the grain boundaries of the at least one crystal formed in the first region to the second region.

Description

박막 물질들의 입자 빔 보조 변형{PARTICLE BEAM ASSISTED MODIFICATION OF THIN FILM MATERIALS}Particle Beam Assisted Deformation of Thin Film Materials

본 출원은 "박막 물질들의 입자 빔 보조 변형(Particle Beam Assisted Modification of Thin Film Materials)"라는 명칭으로 2008년 11월 12일자로 출원된 계류 중인 미국 특허출원 제12/269327호와, "박막 물질들의 입자 빔 보조 변형(Particle Beam Assisted Modification of Thin Film Materials)"라는 명칭으로 2008년 11월 12일자로 출원된 계류 중인 미국 특허출원 제12/269276호와 관련된다. 계류 중인 출원들 각각은 참조를 위해 그 전체가 본 출원에 포함된다.The present application discloses pending US patent application Ser. No. 12/269327, filed Nov. 12, 2008 entitled "Particle Beam Assisted Modification of Thin Film Materials," and "Particle Beam Assisted Modification of Thin Film Materials." Associated with pending US patent application Ser. No. 12/269276, filed Nov. 12, 2008 entitled " Particle Beam Assisted Modification of Thin Film Materials. &Quot; Each pending application is incorporated herein in its entirety by reference.

본 발명은 기판을 처리하기 위한 시스템 및 기술, 더욱 상세하게는 기판 결정상(substrate crystalline phase)을 형성하기 위한 시스템 및 기술에 관한 것이다.The present invention relates to systems and techniques for processing a substrate, and more particularly to systems and techniques for forming a substrate crystalline phase.

평판 패널 디스플레이(FPD : flat panel display)들 및 태양 전지들과 같은 새로운 기술의 폭넓은 채택은 저가 기판들 위에 전기 소자들을 제조하는 능력에 달려있다. FPD를 제조함에 있어서, 전형적인 저가 평판 패널 디스플레이(FPD)의 픽셀들은 박막 트랜지스터(TFT : thin film transistor)들에 의해 스위칭되며, 이 박막 트랜지스터들은 불활성의 유리 기판들 위에 증착된 비정질(amorphous) 실리콘의 박막(-50nm 두께)들 위에서 전형적으로 제조될 수 있다. 그러나, 개선된 FPD들은 더 성능 좋은 픽셀 TFT들을 요구하고, 고성능 제어 전자장치를 패널 위에 직접 제조하는 것이 이로울 수 있다. 하나의 이점은 패널과 외부 제어 회로 사이의 비싸고 잠재적으로 신뢰성이 없는 접속들에 대한 필요를 제거하는 것일 수 있다.The widespread adoption of new technologies, such as flat panel displays (FPDs) and solar cells, depends on the ability to manufacture electrical components on low cost substrates. In manufacturing FPDs, the pixels of a typical low cost flat panel display (FPD) are switched by thin film transistors (TFTs), which are made of amorphous silicon deposited on inert glass substrates. Typically made over thin films (-50 nm thick). However, improved FPDs require better pixel TFTs, and it may be beneficial to fabricate high performance control electronics directly on the panel. One advantage may be to eliminate the need for expensive and potentially unreliable connections between the panel and external control circuitry.

현재의 FPD들은 스퍼터링(sputtering), 증발(evaporation), 플라즈마 강화 화학 기상 증착(PECVD : plasma enhanced chemical vapor deposition), 또는 감압 화학 기상 증착(LPCVD : low pressure chemical vapor deposition) 공정과 같은 저온 증착 공정을 통해 디스플레이의 유리 패널 위에 증착되는 Si의 층을 포함한다. FPD 제조에 사용되는 패널은 비정질인 경향이 있고 대략 600℃의 유리 전이(transition) 온도를 가지기 때문에, 이러한 저온 공정들이 바람직하다. 600℃ 이상에서 제조된다면, 패널은 불균일하거나 평평하지 않은 구조 또는 표면을 가질 수 있다. 석영 또는 사파이어 패널과 같은 고온 내성 유리 패널들이 존재하지만, 이러한 유리들의 높은 비용은 그들의 사용을 어렵게 한다. 더 저가의 저온 내성 유리 또는 플라스틱 패널들이 사용될 수 있다면, 추가적인 비용 감소가 가능할 것이다.Current FPDs are subjected to low temperature deposition processes such as sputtering, evaporation, plasma enhanced chemical vapor deposition (PECVD) or low pressure chemical vapor deposition (LPCVD). Through a layer of Si deposited over the glass panel of the display. Such low temperature processes are preferred because the panels used to make FPDs tend to be amorphous and have a glass transition temperature of approximately 600 ° C. If manufactured at 600 ° C. or higher, the panel may have a non-uniform or uneven structure or surface. There are high temperature resistant glass panels such as quartz or sapphire panels, but the high cost of these glasses makes their use difficult. If lower cost low temperature resistant glass or plastic panels could be used, further cost reduction would be possible.

그러나, 저온 증착 공정은 최적의 Si 막을 생산하지는 않는다. 당업계에 공지된 바와 같이, 고체(solid) Si는 3개의 공통 상(phase)들, 비정질, 다결정(poly-crystalline) 및 단결정(mono-crystalline) 상들을 가진다. Si가 저온에서 증착된다면, 증착된 Si 막은 비정질상(amorphous phase)인 경향이 있다. 비정질 Si 막에 기반한 박막 트랜지스터들의 채널들은 다결정 Si 또는 단결정 Si 막들 중 어느 하나 위의 것들에 비해 낮은 이동성(mobility)을 가질 수 있다.However, low temperature deposition processes do not produce optimal Si films. As is known in the art, solid Si has three common phases, amorphous, poly-crystalline and mono-crystalline phases. If Si is deposited at low temperatures, the deposited Si film tends to be in an amorphous phase. Channels of thin film transistors based on an amorphous Si film may have lower mobility than those on either polycrystalline Si or monocrystalline Si films.

다결정 또는 단결정 Si 층을 수득하기 위하여, 패널은 비정질 Si 막을 다결정 또는 단결정 막 중 어느 하나로 변환하기 위한 추가적인 공정들을 거칠 수 있다. 다결정 Si 막을 갖는 패널을 수득하기 위하여, 패널은 엑시머 레이저 어닐링(ELA : excimer laser annealing) 공정을 거칠 수 있다. ELA 공정의 일 예는 미국 특허 제5,766,989호에서 더 상세히 찾을 수 있다. 더 큰 결정들(crystals)을 갖는 패널을 수득하기 위하여, 패널은 순차적 측면 응고(SLS : sequential lateral solidification) 공정이라고 알려진 공정을 거칠 수 있다. SLS 공정의 일 예는 미국 특허 제6,322,625호에서 찾을 수 있다. ELA 및 SLS 공정들에 의해 단결정 또는 다결정 Si 박막을 갖는 패널이 얻어질 수 있지만, 각 공정은 단점들을 가지지 않는 것이 아니다. 예를 들어, 양 공정에 사용되는 엑시머 레이저들은 운용하는 것이 고가일 수 있어서 고가의 TFT가 될 수 있다. 또한, 듀티 사이클은 비정질 Si의 결정 Si로의 최상의 변환에 최적이 아닐 수 있다. 또한, 엑시머 레이저는 공정들의 균일성에 영향을 줄 수 있는 펄스-투-펄스 편차들(pulse-to-pulse variations)과, 전달된 전력에서의 공간적 불균일성을 가질 수 있다. 예를 들어, 빔의 자기간섭(self-interference)에 의해 발생할 수 있는 펄스 내부(intra-pulse) 불균일성이 있을 수도 있다. 이러한 펄스간(inter-pulse) 및 펄스 내부(intra-pulse) 불균일성에 의해 불균일한 결정을 갖는 Si 막들이 얻어질 수 있다.In order to obtain a polycrystalline or monocrystalline Si layer, the panel can be subjected to additional processes for converting the amorphous Si film into either a polycrystalline or monocrystalline film. In order to obtain a panel having a polycrystalline Si film, the panel may be subjected to an excimer laser annealing (ELA) process. An example of an ELA process can be found in more detail in US Pat. No. 5,766,989. In order to obtain a panel with larger crystals, the panel can go through a process known as a sequential lateral solidification (SLS) process. An example of an SLS process can be found in US Pat. No. 6,322,625. Panels with monocrystalline or polycrystalline Si thin films can be obtained by ELA and SLS processes, but each process is not without drawbacks. For example, excimer lasers used in both processes can be expensive to operate and can be expensive TFTs. In addition, the duty cycle may not be optimal for the best conversion of amorphous Si to crystalline Si. In addition, the excimer laser may have pulse-to-pulse variations that may affect the uniformity of the processes and spatial non-uniformity in the delivered power. For example, there may be intra-pulse non-uniformity that may be caused by self-interference of the beam. By such inter-pulse and intra-pulse nonuniformity, Si films having non-uniform crystals can be obtained.

이와 같이, 저온 기판들 위에 고품질의 결정 물질들을 비용에 있어 효과적이고 생산의 가치가 있도록 제조하기 위한 입자 처리용 신규 방법들 및 장치가 필요하다.As such, there is a need for new methods and apparatus for particle processing for producing high quality crystalline materials on low temperature substrates that are cost effective and productive.

본 발명은 기판 결정상을 형성하기 위한 기판 처리 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a substrate processing method for forming a substrate crystal phase.

기판 처리 방법의 여러 예들이 개시된다. 특정 실시예에서, 상기 방법은, 제1 영역에 인접한 제2 영역에서 다른 결정을 형성하지 않고, 결정입계(grain boundary)를 갖는 적어도 하나의 결정을 상기 제1 영역에 형성하기 위하여, 복수의 제1 입자들을 기판의 제1 영역에 도입하는 단계; 및 상기 복수의 제1 입자들의 도입을 정지한 후, 상기 제1 영역에 형성된 상기 적어도 하나의 결정의 상기 결정입계를 상기 제2 영역으로 연장하는 단계를 포함할 수 있다.Several examples of substrate processing methods are disclosed. In a particular embodiment, the method comprises forming a plurality of agents to form at least one crystal in the first region having a grain boundary, without forming another crystal in the second region adjacent to the first region. Introducing 1 particles into a first region of the substrate; And after the introduction of the plurality of first particles is stopped, extending the grain boundaries of the at least one crystal formed in the first region to the second region.

본 발명은 첨부된 도면에 도시된 바와 같이 예시적 실시예들을 참조하여 더 상세하게 설명될 것이다. 본 발명은 예시적 실시예들을 참조하여 아래에서 설명되지만, 본 발명이 그것에 한정되지 않음을 이해해야 한다. 본 명세서에서의 교시 내용에 접근하는 당업자는, 본 명세서에서 설명되는 바와 같은 본 발명의 범위 내에 존재하며 본 발명이 중요한 유용성이 있을 수 있는 추가적 구현예들, 변형예들 및 실시예들 뿐만 아니라 다른 사용 분야를 인지할 것이다.The invention will be described in more detail with reference to exemplary embodiments as shown in the accompanying drawings. Although the present invention is described below with reference to exemplary embodiments, it should be understood that the present invention is not limited thereto. Those skilled in the art, having access to the teachings herein, are within the scope of the present invention as described herein and other embodiments, modifications and embodiments as well as other embodiments in which the present invention may be of significant utility may be used. You will recognize the field of use.

본 발명에 따르면, 저온 기판들 위에 고품질의 결정 물질들을 비용에 있어 효과적이고 생산의 가치가 있도록 제조하는 것이 가능하다.According to the present invention, it is possible to produce high quality crystalline materials on low temperature substrates which are cost effective and productive.

본 발명을 더 완전하게 이해하도록 돕기 위하여, 이하에서 첨부한 도면들을 참조하며, 이 도면들에서는 유사한 특징들이 유사한 번호들로 참조되어 있다. 이러한 도면들은 본 발명을 한정하기 위한 것이 아니라 단지 예시하기 위한 것이다.
도 1은 비정질 물질이 결정 물질로 변환될 수 있도록 하는 다양한 메커니즘들의 블록도이다.
도 2는 본 발명의 일 실시예에 따라 Si 기판에 도입된 아르곤 이온들의 깊이에 대한 그래프를 도시한다.
도 3은 본 발명의 일 실시예에 따른 기판을 처리하기 위한 시스템의 블록도를 도시한다.
도 4는 도 3에 도시된 시스템에 대한 특정한 예시적인 시스템의 블록도를 도시한다.
도 5는 본 발명의 다른 실시예에 따른 기판을 처리하기 위한 다른 시스템의 블록도를 도시한다.
도 6은 레이저 빔 또는 입자 빔으로 조사된(irradiated) 기판의 온도를 비교하는 그래프를 도시한다.
도 7은 본 발명의 다른 실시예에 따른 포커싱(focused) 입자 빔들로 조사된 기판의 온도에 대한 그래프를 도시한다.
도 8a 내지 도 8b는 본 발명의 다른 실시예에 따른 태양 전지 제조에 포함될 수 있는 방법을 도시한다.
도 9a 내지 도 9c는 본 발명의 다른 실시예에 따른 태양 전지 제조에 포함될 수 있는 다른 방법을 도시한다.
도 10a 내지 도 10d는 본 발명의 다른 실시예에 따른 태양 전지 제조에 포함될 수 있는 다른 방법을 도시한다.
BRIEF DESCRIPTION OF DRAWINGS To help a more complete understanding of the present invention, reference is made to the accompanying drawings, in which like features are referred to by like numerals. These drawings are not intended to limit the invention, but merely to illustrate.
1 is a block diagram of various mechanisms that allow an amorphous material to be converted to a crystalline material.
2 shows a graph of the depth of argon ions introduced to a Si substrate in accordance with an embodiment of the present invention.
3 shows a block diagram of a system for processing a substrate in accordance with an embodiment of the present invention.
4 illustrates a block diagram of a particular example system for the system shown in FIG. 3.
5 shows a block diagram of another system for processing a substrate according to another embodiment of the present invention.
FIG. 6 shows a graph comparing the temperature of a substrate irradiated with a laser beam or particle beam.
7 shows a graph of the temperature of a substrate irradiated with focused particle beams in accordance with another embodiment of the present invention.
8A-8B illustrate a method that may be included in solar cell fabrication in accordance with another embodiment of the present invention.
9A-9C illustrate another method that may be included in solar cell fabrication in accordance with another embodiment of the present invention.
10A-10D illustrate another method that may be included in solar cell fabrication in accordance with another embodiment of the present invention.

기존의 레이저-기반 박막 물질들의 처리에 대한 상술한 결점들 및 그 외의 결점들을 극복하기 위하여, 입자 기반 처리의 여러 실시예들이 개시된다. 입자-기반 처리는 비평형(non-equilibrium) 공정들을 촉진할 수 있기 때문에, 입자-기반 처리가 유익할 수 있다. 또한, 입자 파라미터들이 레이저의 파라미터들보다 훨씬 더 정확하게 제어될 수 있다. 입자 파라미터들의 예들은 (빔 크기 및 전류 밀도들과 같은) 공간적 파라미터들, 입자 플럭스(particle flux)(및/또는 빔 전류), 입자들 종(species), 및 입자 도우즈(particle dose) 등을 포함할 수 있다.In order to overcome the above and other drawbacks to the treatment of existing laser-based thin film materials, several embodiments of particle based processing are disclosed. Particle-based treatment can be beneficial because particle-based treatment can promote non-equilibrium processes. In addition, the particle parameters can be controlled much more accurately than the parameters of the laser. Examples of particle parameters include spatial parameters (such as beam size and current densities), particle flux (and / or beam current), particle species, particle dose, and the like. It may include.

본 발명에서는, 여러 실시예들이 빔라인 이온 주입 시스템과, 예를 들어, 플라즈마 보조 도핑(PLAD : plasma assisted doping) 시스템 또는 플라즈마 잠입 이온 주입(PIII : plasma immersion ion implantation) 시스템과 같은 플라즈마 기반 기판 처리 시스템과 관련하여 개시된다. 그러나, 당업자는 본 발명이 입자 기반 시스템의 다른 유형들을 포함하는 다른 시스템들에도 똑같이 적용할 수 있다는 것을 인지하여야 한다. 본 명세서에서 사용된 용어 '입자들'은 대전된(charged) 또는 중성인 아원자(sub-atomic), 원자 또는 분자 입자들을 가리킬 수 있다. 예를 들어, 입자들은 양성자; 이온들, 원자 또는 분자; 또는 가스 클러스터들(clusters)일 수 있다.In the present invention, various embodiments are directed to a beamline ion implantation system and a plasma based substrate processing system such as, for example, a plasma assisted doping (PLAD) system or a plasma immersion ion implantation (PIII) system. Is disclosed in connection with. However, those skilled in the art should appreciate that the present invention is equally applicable to other systems, including other types of particle based systems. The term 'particles' as used herein may refer to sub-atomic, atomic or molecular particles that are charged or neutral. For example, the particles may be protons; Ions, atoms or molecules; Or gas clusters.

본 발명에서는, 여러 실시예들이 기판과 관련하여 개시된다. 기판은 웨이퍼(예를 들어, Si 웨이퍼)이거나, 복수의 막들을 포함하는 기판일 수 있다. 또한, 기판은 오직 하나의 원소(element)만 포함하는 원소 기판(예를 들어, Si 웨이퍼 또는 금속 호일); 2 이상의 원소를 포함하는 화합물 기판(예를 들어, SiGe, SiC, InTe, GaAs, InP, GaInAs, GaInP; CdTe; CdS; 및 CuInGaSe, CuInSe2와 같이, (Cu, Ag 및/또는 Au)의 (Al, Ga, 및/또는 In) 및 (S, Se 및/또는 Te)와의 조합들, 즉, 다른 III-V족 반도체들 및 다른 II-VI족 화합물들); 및/또는 합금 기판일 수 있다. 기판에 함유된 물질은 금속, 반도체, 및/또는 절연체(예를 들어, 유리, 폴리에틸렌 테레프탈레이트(PET : polyethylene terephthalate), 사파이어 및 석영)일 수 있다. 또한, 기판은 다층(multiple layers)을 함유한 박막 기판(예를 들어, SOI)일 수 있다. 기판이 다층을 포함한다면, 층들 중의 적어도 하나는 반도전성(semiconducting) 막 또는 금속 막일 수 있는 반면, 막들 중의 다른 하나는 절연체일 수 있다. 반도전성 또는 금속막은 단일 절연막 위에 배치될 수 있거나, 다른 방안으로서, 복수의 절연막들 사이에 끼워질 수 있다. 반대로, 절연막은 단일 반도전성 또는 금속막 위에 배치될 수 있거나, 다른 방안으로서, 다중 반도전성 또는 금속 막들이나 이들 모두의 사이에 끼워질 수 있다.
In the present invention, several embodiments are disclosed in connection with a substrate. The substrate may be a wafer (eg, Si wafer) or may be a substrate including a plurality of films. In addition, the substrate may comprise an element substrate (eg, Si wafer or metal foil) comprising only one element; Compound substrates containing two or more elements (e.g., SiGe, SiC, InTe, GaAs, InP, GaInAs, GaInP; CdTe; CdS; and CuInGaSe, CuInSe2, , Ga, and / or In) and combinations with (S, Se and / or Te), ie other Group III-V semiconductors and other Group II-VI compounds); And / or alloy substrates. Materials contained in the substrate may be metals, semiconductors, and / or insulators (eg, glass, polyethylene terephthalate (PET), sapphire and quartz). The substrate may also be a thin film substrate (eg, SOI) containing multiple layers. If the substrate comprises multiple layers, at least one of the layers may be a semiconducting film or a metal film, while the other of the films may be an insulator. The semiconductive or metal film may be disposed over a single insulating film, or alternatively, may be sandwiched between a plurality of insulating films. In contrast, the insulating film may be disposed on a single semiconducting or metal film, or alternatively, may be sandwiched between multiple semiconducting or metal films or both.

상변환Phase transformation

얇은 비정질 층들의 결정화를 위한 가장 신속한 메커니즘은 고체상 에피택셜 재성장(SPER : solid phase epitaxial re-growth)이다. SPER에서, 비정질 Si는 하부의 광범위한 기존 결정층(underlying, pre-existing, extensive crystal layer)을 연장함으로써 결정 Si로 변환할 수 있다. 이 방식은 웨이퍼가 이온 주입에 의해 비정질화된 후에 결정 Si 웨이퍼의 표면층에 대한 어닐링 도중에 흔히 접하게 된다. 본 발명은 광범위한 기존 격자가 존재하지 않고 결정들의 성장 이전에 결정 핵생성(nucleation)을 통해 상변환이 발생하는 비정질 기판을 처리하는 것에 관련된다. 도 1을 참조하면, 광범위한 기존 격자를 갖지 않는 물질이 비정질상으로부터 결정상으로 변환할 수 있도록 하는 다양한 메커니즘들의 블록도가 도시되어 있다. 당업계에 공지된 바와 같이, 결정상은 다결정상 또는 단결정상으로 분류될 수 있다. 다결정상은 종종 결정 크기에 따라 (다중, 마이크로, 나노 결정질 등과 같은) 상이한 카테고리들로 더 세분될 수 있다. 그러나, 이러한 구별은 본 발명과 관련하여 중요하지 않을 수 있고, 도 1을 설명하는데 필요하지 않을 수 있다. 따라서, 이 상들은 본 명세서에서 집합적으로 결정상이라고 칭할 수 있다.The fastest mechanism for the crystallization of thin amorphous layers is solid phase epitaxial re-growth (SPER). In SPER, amorphous Si can be converted to crystalline Si by extending the underlying, underlying, pre-existing, extensive crystal layer. This approach is often encountered during annealing to the surface layer of the crystalline Si wafer after the wafer has been amorphous by ion implantation. The present invention relates to the treatment of amorphous substrates in which there is no widespread existing lattice and phase transformation occurs through crystal nucleation prior to the growth of the crystals. Referring to FIG. 1, a block diagram of various mechanisms is shown that allows a material without a wide range of existing lattice to convert from an amorphous phase to a crystalline phase. As is known in the art, crystalline phases may be classified as either polycrystalline or monocrystalline phases. Polycrystalline phases can often be further subdivided into different categories (such as multi, micro, nano crystalline, etc.) depending on the crystal size. However, this distinction may not be important in connection with the present invention and may not be necessary to explain FIG. 1. Thus, these phases may be referred to collectively as crystalline phases herein.

도 1에 도시된 바와 같이, 비정질상으로부터 결정상으로의 상변환은 다양한 메커니즘들을 통해 발생할 수 있다. 예를 들어, 변환은 용융(melting) 및 응고(solidification) 메커니즘(100a)과, 고체상 결정화(SPC : solid phase crystallization) 변환 메커니즘(100b)을 통해 발생할 수 있다. 용융 및 응고 메커니즘(100a) 및 SPC 메커니즘에서, 변환은 정자들(crystallites)의 핵생성 및 정자들의 성장을 통해 발생할 수 있다. SPER 메커니즘에서, 변환은 광범위한 기존 결정 격자 위에서의 성장에 의해 발생할 수 있다.As shown in FIG. 1, phase transformation from an amorphous phase to a crystalline phase can occur through various mechanisms. For example, the conversion may occur through a melting and solidification mechanism 100a and a solid phase crystallization (SPC) conversion mechanism 100b. In the melting and coagulation mechanism 100a and the SPC mechanism, transformation can occur through nucleation of crystallites and growth of sperm. In the SPER mechanism, the transformation can be caused by growth over a wide range of existing crystal lattice.

용융 및 응고 메커니즘(100a)에서, 복사(radiation), 열 또는 운동에너지(kinetic energy)의 형태인 에너지가 비정질 기판의 일부분에 도입되어 그 부분을 용융시킬 수 있다. 용융된 영역의 상태가 핵생성을 유도하는데 적합하다면(예를 들어, 과냉각(supercooling)), 결정들은 전통적인 핵생성 이론에 의해 설명되는 바와 같이 핵생성을 수행할 수 있다. 결정들은 두 가지 방식을 통해 핵생성을 할 수 있다. 결정들은 기존 시드들(seeds) 위에 이종적으로(heterogeneously) 핵성성을 할 수 있다. 기존 시드들은 에너지의 도입 시에 용융되지 않았던 기존 결정들의 결정입계들(grain boundaries)일 수 있다. 기존 시드들은 용융된 영역 및 인접 고체 영역 사이의 경계일 수도 있다. 기존 시드들이 존재하지 않는 경우, 결정들은 동종적으로(homogeneously) 핵생성을 할 수 있다. 핵생성 시에, 결정들은 성장이 중단될 때까지 성장할 수 있다.In the melting and solidification mechanism 100a, energy in the form of radiation, heat, or kinetic energy may be introduced to a portion of the amorphous substrate to melt that portion. If the state of the molten region is suitable for inducing nucleation (eg, supercooling), the crystals can perform nucleation as explained by traditional nucleation theory. Crystals can be nucleated in two ways. Crystals can be heterogeneously nucleated on existing seeds. Existing seeds may be grain boundaries of existing crystals that did not melt upon introduction of energy. Existing seeds may be the boundary between the molten region and the adjacent solid region. If there are no existing seeds, the crystals can homogeneously nucleate. In nucleation, crystals can grow until growth stops.

고체 상변환 메커니즘(100b)에서, 상변환은 용융의 부존재에도 불구하고 발생할 수 있다. 예를 들어, 결정들은 에너지가 도입된 영역에서 핵생성을 할 수 있고, 핵생성 후에 핵생성된 결정들의 성장이 뒤따를 수 있다. 용융 공정의 경우와 같이, SPC 도중의 핵생성은 기존 시드들이 존재할 경우에는 이종적으로 발생할 수 있고, 이러한 시드들이 부존재할 경우에는 동종적으로 발생할 수 있다.
In solid phase transformation mechanism 100b, phase transformation can occur despite the absence of melting. For example, crystals can nucleate in the region where energy is introduced, followed by growth of nucleated crystals after nucleation. As in the melting process, nucleation during SPC can occur heterogeneously in the presence of existing seeds and homogeneous in the absence of such seeds.

입자 보조 공정들Particle Assist Processes

본 발명에서, 입자들은 상변환을 유도하기 위하여 기판에 도입될 수 있다. 상변환은 비정질상으로부터 다결정 및/또는 단결정상 중 하나로의 상변환일 수 있다. 또한, 상변환은 핵생성 및 결정들의 성장을 통해 발생할 수 있다. 변환을 유도하기 위하여, 입자들은 기판의 윗면, 기판의 아랫면, 또는 윗면과 아랫면 사이의 영역, 또는 이들의 조합 근처에 도입될 수 있다. 기판이 2개 또는 그 이상의 상이한 물질들을 포함한다면, 입자들은 상이한 물질들의 계면(interface) 근처의 영역에 도입될 수 있다.
In the present invention, particles can be introduced to a substrate to induce phase transformation. The phase change may be a phase change from an amorphous phase to one of a polycrystalline and / or single crystal phase. Phase transformation can also occur through nucleation and growth of crystals. To induce conversion, particles may be introduced near the top of the substrate, the bottom of the substrate, or the region between the top and bottom, or a combination thereof. If the substrate comprises two or more different materials, particles may be introduced in the region near the interface of the different materials.

입자 종Particle species

입자들의 다수의 유형들이 상변환을 유도하기 위하여 도입될 수 있다. 예를 들어, 기판에 대하여 화학적 및/또는 전기적으로 불활성인 입자들이 사용될 수 있다. 그러나, 화학적 및/또는 전기적 활성 물질들이 사용될 수도 있다. 상술한 바와 같이, 입자들은 대전된 또는 중성인 아원자 입자들, 원자 입자들, 또는 분자 입자들, 또는 이들의 조합일 수 있다. 몇몇 실시예들에서는, 분자 입자들이 선호된다. 다른 실시예들에서는, 클러스터 입자들이 선호된다. 분자 및 클러스터 입자들은 훨씬 높은 도우즈 및 에너지에서 기판에 도입될 수 있기 때문에 선호될 수 있다. 특히, 기판에 도입되는 분자 및 클러스터 입자들은 충돌(impact)시 분해(disintegrate)될 수 있고, 입자들의 운동 에너지는 입자 원자들의 원자질량(atomic masses)들의 비율로 나뉠 수 있다. 중복되는 연쇄 충돌들(collision cascades)은 훨씬 높은 도우즈 레이트(dose rate)에서 원자 입자들의 도입과 유사한 결과를 달성할 수 있다. 그들의 더 큰 질량으로 인해, 분자 입자들은 훨씬 높은 에너지에서 기판에 도입될 수도 있다. 주입기, PLAD 및 PIII에서 원자 및 분자 종들의 생성은 당업자에게 친숙할 것이다. 클러스터 입자들의 생성에 대한 상세한 설명은 참조를 위해 그 전체가 포함되는 미국 특허 제5,459,326호에서 찾을 수 있다.Multiple types of particles can be introduced to induce phase transformation. For example, particles that are chemically and / or electrically inert to the substrate can be used. However, chemically and / or electrically active materials may be used. As mentioned above, the particles may be charged or neutral subatomic particles, atomic particles, or molecular particles, or a combination thereof. In some embodiments, molecular particles are preferred. In other embodiments, cluster particles are preferred. Molecular and cluster particles may be preferred because they can be introduced to the substrate at much higher doses and energies. In particular, the molecules and cluster particles introduced to the substrate may disintegrate upon impact, and the kinetic energy of the particles may be divided by the ratio of atomic masses of the particle atoms. Overlapping collision cascades can achieve results similar to the introduction of atomic particles at much higher dose rates. Due to their larger mass, molecular particles may be introduced to the substrate at much higher energy. The generation of atomic and molecular species at the injector, PLAD and PIII will be familiar to those skilled in the art. A detailed description of the generation of cluster particles can be found in US Pat. No. 5,459,326, which is incorporated by reference in its entirety.

기판에 도입되는 입자들의 선택은 입자들이 기판에 미치는 영향에 의존할 수 있다. 몇몇 특징들 및 예시적 예들이 표 1에 도시된다.The choice of particles introduced into the substrate may depend on the effects of the particles on the substrate. Some features and illustrative examples are shown in Table 1.

특징Characteristic 예시적 종들Exemplary Species 실리콘에서 전기적으로 비활성Electrically inactive in silicone Ge, Si, C, F, N H, He, Sn, Pb, 탄화수소 분자들, C 및 둘 또는 그 이상의 다른 원소들을 함유하는 분자들, 테트라-실란(tetra-silane)과 같은 실리콘의 혼성체들(hydrides), Si 및 둘 또는 그 이상의 다른 원소들을 함유하는 분자들Ge, Si, C, F, NH, He, Sn, Pb, hydrocarbon molecules, molecules containing C and two or more other elements, hybrids of silicon such as tetra-silane ( hydrides), Si and molecules containing two or more other elements 도펀트들(dopants)Dopants B, P, As, Sb, In, Ga, Sb, Bi,B, P, As, Sb, In, Ga, Sb, Bi, 얕은 접합 공동주입 종들Shallow Junction Co-Injection Species C, FC, F 비정질화Amorphous (He, Xe를 포함하는) 불활성 기체들(noble gases), Ge, SiNoble gases (including He, Xe), Ge, Si 변형(strain) 생성Strain generation Ge, CGe, C 밴드갭(bandgap) 제작Bandgap Fabrication Yb, Ti, Hf, Zr, Pd, Pt, AlYb, Ti, Hf, Zr, Pd, Pt, Al 부동태화(passivating)Passivating H, DH, D 결합 피닝(Pinning)Combined Pinning NN 결정화 촉매들Crystallization catalysts Ni, 금속들Ni, metals

표 1 - 이온 종들의 몇몇 가능한 선택들
Table 1-Some possible choices of ionic species

깊이 및 에너지Depth and energy

입자들이 기판에 도입될 때, 입자들의 운동 에너지는 기판으로 전달될 수 있다. 전달된 운동 에너지의 규모는 입자들의 크기, 질량 및 에너지에 따라 다를 수 있다. 예를 들어, 기판에 도입된 무거운 이온들은 가벼운 이온들보다 더 많은 핵 멈춤(nuclear stopping)을 경험할 수 있다. 입자들이 핵멈춤 메커니즘을 통해 그들의 운동 에너지를 잃을 때, 이 메커니즘은 예를 들어, 댕글링 결합들(dangling bonds), 공백들(vacancies) 및 이중 공백들(di-vacancies)과 같은 결함들을 형성하는 경향이 있고, 이러한 결함들의 존재는 결정화 공정을 향상시킬 수 있다. 동시에, 전자 멈춤을 통해 기판으로 전달된 운동 에너지는 결정화를 야기할 수 있다.When the particles are introduced to the substrate, the kinetic energy of the particles can be transferred to the substrate. The magnitude of the kinetic energy delivered can vary depending on the size, mass and energy of the particles. For example, heavy ions introduced to a substrate may experience more nuclear stopping than light ions. When particles lose their kinetic energy through a nucleation stop mechanism, this mechanism creates defects such as dangling bonds, vacancies and di-vacancies, for example. There is a tendency, and the presence of such defects can improve the crystallization process. At the same time, the kinetic energy transferred to the substrate through the electron stop can cause crystallization.

입자들의 에너지, 입자들 전달 위치 및 기판의 특성들(예를 들어, 기판의 열 도전성, 열 용량 및 용융 온도)에 따라, 결정들의 핵생성은 기판의 윗면; 기판의 아랫면; 윗면 및 아랫면 사이의 영역; 또는 상이한 물질들의 계면 근처에서 개시될 수 있다. 그 후에, 상변환은 변환이 개시된 위치로부터 떨어진 방향으로 계속될 수 있다. Depending on the energy of the particles, the location of the particles delivery, and the properties of the substrate (eg, the thermal conductivity, heat capacity, and melting temperature of the substrate), nucleation of the crystals may be at the top of the substrate; Bottom surface of the substrate; An area between the top and bottom surfaces; Or in the vicinity of the interface of different materials. Thereafter, the phase transformation can continue in the direction away from the position where the transformation is started.

복사 기반 상변환(radiation based phase transformation)과 달리, 입자 도입을 통해 기판에 증착된 에너지는 표면에서 또는, 이와 달리, 표면 아래에서 피크를 형성할 수 있다. 또한, 입자들은 일정한(constant) 에너지 상태로 기판에 도입될 수 있다. 이와 달리, 입자들은 변동되는 에너지 상태로 도입될 수 있다. 예를 들어, 기판에 도입되는 입자들의 에너지는 입자들이 도입되는 동안 변할 수 있다. 에너지의 변화는 연속적으로 또는 순차적으로 발생할 수 있다. 빔라인 입자 시스템이 사용된다면, 입자 에너지는 본 명세서에서 설명된 빔라인 시스템들과 관련된 가속 또는 감속 전압을 이용한 입자 도입 도중에 변경될 수 있다. PLAD, PIII 또는 다른 플라즈마 기반 시스템이 사용된다면, 에너지는 기판에 인가되는 전압을 변경함으로써 도입 도중에 변할 수 있다.Unlike radiation based phase transformation, the energy deposited on the substrate through particle introduction can form peaks at the surface or, alternatively, below the surface. In addition, the particles can be introduced into the substrate in a constant energy state. Alternatively, particles can be introduced into varying energy states. For example, the energy of the particles introduced into the substrate can change while the particles are introduced. Changes in energy can occur continuously or sequentially. If a beamline particle system is used, the particle energy may be altered during particle introduction using acceleration or deceleration voltages associated with the beamline systems described herein. If PLAD, PIII or other plasma based systems are used, the energy can be changed during the introduction by changing the voltage applied to the substrate.

도 2를 참조하면, 본 발명의 일 실시예에 따른 기판에 도입된 입자들의 깊이 및 에너지를 도시하는 그래프가 있다. 이 실시예에서, 아르곤 이온들은 Si 박막에 주입된다. 도 2에 도시된 바와 같이, 선과 결합된 점들은 아르곤 이온의 평균 범위를 나타내고, 수직 에러 막대(vertical error bar)들은 깊이에 있어서의 스트래글(straggle)을 나타낸다. 따라서, 모든 이온들의 총 범위는 평균 범위와 다수(하나 이상)의 스트래글을 더한 합에 의해 추정될 수 있다. 아르곤 이온들이 알려진 깊이의 Si의 표면층 내에 포함되도록 요구된다면, 최대 에너지는 이 곡선으로부터 추정될 수 있다. 삽입 차트는 주 차트의 저 에너지 범위의 확대 표시이다.
2, there is a graph showing the depth and energy of particles introduced into a substrate according to an embodiment of the present invention. In this embodiment, argon ions are implanted into the Si thin film. As shown in FIG. 2, the points associated with the lines represent the average range of argon ions, and the vertical error bars represent the straggle in depth. Thus, the total range of all ions can be estimated by the sum of the average range plus a plurality (one or more) of strangles. If argon ions are required to be included in the surface layer of Si of known depth, the maximum energy can be estimated from this curve. The inset chart is an expanded representation of the low energy range of the main chart.

공간 및 시간적 프로파일Spatial and Temporal Profiles

에너지에 더하여, 입자들의 공간 및 시간적 프로파일이 제어될 수 있다. 예를 들어, 입자들은 입자 빔으로서 도입될 수 있고, 빔은 일정한 또는 변경되는 빔 전류 밀도(즉, 미리 설정된 시간에 대하여 미리 설정된 영역에서의 입자들의 수)를 가질 수 있다. 전류 밀도는 입자 전류 및/또는 빔 크기; 빔 및/또는 기판 스캔 속도들 및/또는 펄스 길이의 제어에 의한 빔 체류(dwell) 시간; 및 빔 듀티 사이클(예를 들어, 빔 펄스들 사이의 시간 또는 빔 및/또는 기판이 스캔될 경우의 복귀 시간(return time))을 변경함으로써 조정될 수 있다.In addition to energy, the spatial and temporal profiles of the particles can be controlled. For example, the particles can be introduced as a particle beam, and the beam can have a constant or varying beam current density (ie, the number of particles in a preset region over a preset time). Current density may be particle current and / or beam size; Beam dwell time by control of beam and / or substrate scan rates and / or pulse length; And beam duty cycle (eg, the time between beam pulses or the return time when the beam and / or substrate is scanned).

본 발명에서, 입자들은 연속적으로 또는 순서에 있어서 주기적으로 기판에 도입될 수 있다. 입자들이 입자 빔으로서 도입된다면, 빔은 다양한 형태를 가질 수 있다. 예를 들어, 입자들은 리본 빔 또는 스폿 빔으로서 도입될 수 있다. 리본 빔은 리본형태 또는 한 방향에 따른 빔 치수가 다른 방향을 따른 것보다 큰 형태를 가질 수 있다. 이러한 리본 빔은 기판보다 폭이 더 넓거나, 이와 달리, 기판보다 더 좁을 수 있다. 한편, 스폿 빔은 기판보다 더 작은 치수를 가질 수 있다. 스폿 빔이 사용된다면, 스폿 빔은 리본 빔과 유사하도록 대략 100-1000 Hz의 레이트(rate)에서 자기적으로(magnetically) 또는 정전기적으로(electrostatically) 스캔될 수 있다.In the present invention, the particles can be introduced into the substrate either continuously or periodically in sequence. If the particles are introduced as a particle beam, the beam can have various forms. For example, the particles can be introduced as a ribbon beam or spot beam. The ribbon beam may have a ribbon shape or a shape in which the beam dimension along one direction is larger than along the other direction. Such ribbon beams may be wider than the substrate or, alternatively, narrower than the substrate. On the other hand, the spot beam may have a smaller dimension than the substrate. If a spot beam is used, the spot beam can be scanned magnetically or electrostatically at a rate of approximately 100-1000 Hz to resemble a ribbon beam.

리본 빔이든 스폿 빔이든, 빔의 단면이 더 작고 기판의 전체 표면적을 덮지 않는다면, 빔은 기판에 대하여 추가적으로 스캔될 수 있다. 예를 들어, 입자들이 기판의 전체 표면에 도입될 수 있도록, 2개의 방향들, 즉, 폭 방향 및 길이 방향을 따라 빔이 스캔될 수 있다. 본 발명에서, 이러한 스캔은 고정 빔에 대해 길이 및 폭 방향을 따라 기판을 병진하거나 또는 고정 기판에 대하여 길이 및 폭 방향을 따라 빔을 병진함으로써 달성될 수 있다. 빔 및/또는 기판의 상대적 스캔의 레이트를 제어함으로써, 기판의 상변환이 제어될 수 있다.If the cross section of the beam is smaller and does not cover the entire surface area of the substrate, whether it is a ribbon beam or a spot beam, the beam can be scanned further against the substrate. For example, the beam can be scanned along two directions, ie, in the width direction and in the length direction, so that particles can be introduced to the entire surface of the substrate. In the present invention, such a scan can be accomplished by translating the substrate along the length and width directions with respect to the fixed beam, or by translating the beam along the length and width directions with respect to the fixed substrate. By controlling the rate of relative scan of the beam and / or substrate, the phase change of the substrate can be controlled.

또한, 기판에 도입되는 입자 빔은 포커싱 빔 또는 비-포커싱(non-focused) 빔일 수 있다. 또한, 입자들의 빔은 그 단면을 따라 균일하거나 불균일할 수 있다. 예를 들어, 리본 빔은 더 낮은 전류 밀도를 갖는 트레일링 엣지(trailing edge)에 선행하는 그 선단 엣지에서 더 높은 전류 밀도를 가질 수 있으며, 그 반대도 성립한다. 불균일 빔은 다른 강도 프로파일(intensity profile)들을 가질 수 있다. 불균일 빔은 핵생성 공정 및 성장 공정을 향상시킬 수 있다고 믿어진다. 예를 들어, 불균일 빔은 핵생성을 개시하기 위하여, 강한 선단 엣지와, 이를 따르는 덜 강한 트레일링 엣지를 가질 수 있다. 예를 들어, 빔의 높은 밀도 부분은 기판을 용융시킴으로써 상변환을 개시할 수 있고, 빔의 낮은 밀도 부분은 용융된 영역의 응고를 제어함으로써 변환의 규모를 향상시킬 수 있다.In addition, the particle beam introduced into the substrate may be a focusing beam or a non-focused beam. In addition, the beam of particles may be uniform or nonuniform along its cross section. For example, the ribbon beam may have a higher current density at its leading edge that precedes the trailing edge with a lower current density, and vice versa. The non-uniform beam may have different intensity profiles. It is believed that heterogeneous beams can improve nucleation and growth processes. For example, a non-uniform beam may have a strong leading edge and a less strong trailing edge along it to initiate nucleation. For example, the high density portion of the beam can initiate phase transformation by melting the substrate, and the low density portion of the beam can improve the scale of the transformation by controlling the solidification of the molten region.

또한, 2 이상의 빔이 작동될 수 있고 동시에 또는 순차적으로 기판에 도입될 수 있다. 2 이상의 빔이 사용된다면, 빔은 한번에 기판의 전체 폭 및/또는 길이에 도입될 수 있다.
In addition, two or more beams may be activated and introduced into the substrate simultaneously or sequentially. If two or more beams are used, the beams may be introduced into the entire width and / or length of the substrate at one time.

방향direction

입자 보조 상변환은 결정 성장 및/또는 결정 형태를 배향(orient)함에 있어서 몇몇 이점들을 가질 수 있다. 본 발명에서, 입자들은 다양한 각도들에서 기판에 도입될 수 있다. 다양한 각도들에서 입자들을 도입하는 것은 빔에 대하여 기판을 기울임으로써 달성될 수 있고, 및/또는, 빔은 기판에 대하여 기울여질 수 있다.Particle assisted phase transformation may have several advantages in crystal growth and / or orientation of the crystal form. In the present invention, the particles can be introduced to the substrate at various angles. Introducing particles at various angles may be accomplished by tilting the substrate with respect to the beam, and / or the beam may be tilted with respect to the substrate.

일 실시예에서, 입자들은 0°(즉, 기판의 표면에 직각)에서 기판에 도입될 수 있다. 0°에서 도입되는 입자들은 FPD들에서 전기 도전성을 제한할 수 있는 {200} 결정입계들을 우선적으로 파괴할 수 있다. 다른 방안으로서, 입자들은 다른 각도, 예를 들어 7°에서 도입될 수 있다.
In one embodiment, particles may be introduced to the substrate at 0 ° (ie, perpendicular to the surface of the substrate). Particles introduced at 0 ° may preferentially destroy {200} grain boundaries, which may limit electrical conductivity in FPDs. Alternatively, the particles can be introduced at different angles, for example 7 °.

기판 상태Board Status

입자들의 파라미터들에 더하여, 기판의 상태들은 입자들의 도입 이전, 도입 도중 또는 도입 이후에 조정될 수 있다. 예를 들어, 기판의 온도가 조정될 수 있다. 일 실시예에서, 기판은 입자들의 도입 이전 또는 도입 도중에 예를 들어, 대략 500℃로 가열될 수 있다. 기판을 가열하는 것은 입자 빔에 의해 야기되는 열 충격(thermal shock)을 완화할 수 있다. 또한, 기판을 가열하는 것은 더 큰 결정들의 형성을 유도할 수 있다. 예를 들어, 기판을 가열하는 것은 입자들이 도입된 영역을 더 느린 레이트로 냉각하도록 할 수 있다(이 영역은 전도를 통해 그 에너지를 대부분 기판에 의해 손실하기 때문이다).In addition to the parameters of the particles, the states of the substrate can be adjusted before, during or after the introduction of the particles. For example, the temperature of the substrate can be adjusted. In one embodiment, the substrate may be heated to, for example, approximately 500 ° C. before or during the introduction of the particles. Heating the substrate can mitigate thermal shock caused by the particle beam. In addition, heating the substrate may lead to the formation of larger crystals. For example, heating the substrate can cause the region into which the particles are introduced to cool at a slower rate (since this region loses most of its energy through the conduction).

기판이 실온 아래로 냉각된다면, 결정화가 향상될 수 있다. 예를 들어, 기판은 약 0℃ 내지 약 -100℃ 범위의 온도로 냉각될 수 있다. 또한, 기판을 냉각하는 것은 절연막 구조가 불안정해지는 것을 방지할 수 있다.If the substrate is cooled below room temperature, crystallization can be improved. For example, the substrate can be cooled to a temperature in the range of about 0 ° C to about -100 ° C. In addition, cooling the substrate can prevent the insulating film structure from becoming unstable.

입자들이 기판에 도입될 때, 기판은 진공 중에 있거나 대기압일 수 있다. 진공압(vacuum pressure)은 펌프 비용을 절감하기 위하여 이온 주입과 통상적으로 관련된 것보다 높을 수 있다(즉, 10-4 mbar 보다 높은 압력).
When the particles are introduced to the substrate, the substrate may be in vacuum or at atmospheric pressure. Vacuum pressure may be higher than that normally associated with ion implantation (ie, pressures higher than 10-4 mbar) to reduce pump costs.

예시적 시스템들Example Systems

도 3을 참조하면, 본 발명의 일 실시예에 따른 기판을 처리하기 위한 예시적 시스템(300)의 블록도가 도시된다. 시스템(300)은 빔라인 입자 시스템(300)일 수 있다. 시스템(300)은 이온 소스(302); 추출 시스템(304); 가속 시스템(306); 선택적 빔 조작 부품들(optional beam manipulation components)(308); 및 중성화(neutralization) 시스템(310)을 포함할 수 있다. 또한, 시스템(300)은 중성화 시스템(310)과 통신하는 종단 스테이션(end station)(312)을 포함할 수 있다. 종단 스테이션(312)은 윈도우(314) 및 하나 이상의 로드락(loadlocks)(316,318)을 포함할 수 있다. 종단 스테이션(312) 내부에, 기판(322)을 지지하는 플래튼이 위치될 수 있다. 또한, 하나 이상의 기판 병진, 냉각 및/또는 가열 서브-시스템(324)이 종단 스테이션(312)에 배치될 수 있다.Referring to FIG. 3, a block diagram of an example system 300 for processing a substrate in accordance with an embodiment of the present invention is shown. System 300 may be beamline particle system 300. System 300 includes an ion source 302; Extraction system 304; Acceleration system 306; Optional beam manipulation components 308; And a neutralization system 310. The system 300 may also include an end station 312 in communication with the neutralization system 310. Termination station 312 may include a window 314 and one or more loadlocks 316 and 318. Inside the termination station 312, a platen supporting the substrate 322 may be located. In addition, one or more substrate translation, cooling and / or heating sub-systems 324 may be disposed in the end station 312.

본 발명에서, 이온 소스(302)는 간접 가열 음극을 갖는 버나스형(Bernas type)일 수 있다. 당업자는 이온 소스(302)가 다른 유형들의 이온 소스일 수도 있음을 인지할 것이다. 한편, 추출 시스템(304)은 단일 슬릿(slit)이거나, 이와 달리, 다중 슬릿 추출 시스템(304)일 수 있다. 추출 시스템(304)은 하나 이상의 직교 방향들로 병진 가능할 수 있다. 또한, 추출 시스템(304)은 시간적으로 일정한 빔 전류를 추출하도록 설계될 수 있다. 또한, 추출 시스템(304)은 입자를 연속으로 또는 간헐적으로 추출할 수 있다. 추출 시스템(304)은 바람직한 공간 및/또는 시간적 빔 프로파일들이 가능하도록 입자 빔 또는 빔렛들(beamlets)을 포커싱할 수도 있다. 추출 시스템(304)을 통해 추출된 입자들의 빔은 대략 80 keV의 에너지를 가질 수 있다.In the present invention, the ion source 302 may be a Bernas type having an indirect heating cathode. Those skilled in the art will appreciate that the ion source 302 may be other types of ion sources. On the other hand, extraction system 304 may be a single slit or, alternatively, multiple slit extraction system 304. Extraction system 304 may be translatable in one or more orthogonal directions. In addition, extraction system 304 may be designed to extract a constant beam current in time. In addition, extraction system 304 can extract particles continuously or intermittently. Extraction system 304 may focus the particle beam or beamlets to enable desirable spatial and / or temporal beam profiles. The beam of particles extracted through the extraction system 304 may have an energy of approximately 80 keV.

더 높은 에너지가 필요하다면, 시스템(300)은 입자 빔을 가속할 수 있는 가속 시스템(306)을 포함할 수 있다. 시스템(300)은 입자들을 입자 빔으로 여과, 스캔 및 성형하기 위한 하나 이상의 추가적이고 선택적인 빔 조작 부품들(308)을 포함할 수도 있다. 도 4에 도시된 바와 같이, 시스템(300)의 특정 예, 즉, 선택적 빔 조작 부품들(308)은 제1 자석 분석기(magnet analyzer)(406), 제1 감속(D1) 스테이지(408), 제2 자석 분석기(410), 및 제2 감속 및 제2 감속(D2) 스테이지(412)를 포함할 수 있다. 본 발명에서, 실질적으로 쌍극자 자석(dipole magnet)인 제1 자석 분석기(406)는, 원치 않는 질량 및/또는 에너지의 입자들이 자석 분석기(406)를 통과하지 않도록, 입자들의 질량 및 에너지에 기초하여 입자들을 여과할 수 있다. 한편, 실질적으로 또 다른 쌍극자 자석인 제2 자석 분석기(410)는 입자들을 희망하는 형태(예를 들어, 리본) 및/또는 치수를 갖는 입자 빔으로 콜리메이팅(collimating)하도록 설계될 수 있다. D1 및 D2 감속 스테이지들(410, 412)은 입자들이 바람직한 에너지 상태로 기판에 도입될 수 있도록, 통과하는 입자들의 에너지를 조작할 수 있다. 일 실시예에서, D1 및/또는 D2는 공간 전하 효과를 최소화하고 빔의 공간적 무결성(integrity)을 유지할 수 있는 분할 렌즈(segmented lens)들일 수 있다.If higher energy is needed, the system 300 can include an acceleration system 306 that can accelerate the particle beam. System 300 may include one or more additional and optional beam manipulation components 308 for filtering, scanning, and shaping particles into the particle beam. As shown in FIG. 4, a particular example of system 300, that is, optional beam manipulation components 308 may include a first magnet analyzer 406, a first deceleration (D1) stage 408, A second magnet analyzer 410, and a second deceleration and a second deceleration (D2) stage 412. In the present invention, the first magnet analyzer 406, which is substantially a dipole magnet, is based on the mass and energy of the particles so that particles of unwanted mass and / or energy do not pass through the magnet analyzer 406. The particles can be filtered. On the other hand, the second magnet analyzer 410, which is substantially another dipole magnet, may be designed to collimate the particles into a particle beam having a desired shape (eg, ribbon) and / or dimensions. The D1 and D2 deceleration stages 410, 412 can manipulate the energy of the passing particles so that the particles can be introduced into the substrate in the desired energy state. In one embodiment, D1 and / or D2 may be segmented lenses capable of minimizing the space charge effect and maintaining the spatial integrity of the beam.

도시되지 않았지만, 빔 조작 부품들은 하나 이상의 실질적으로 사극자(quadrupole) 렌즈들 또는 빔을 포커싱하기 위한 아인젤(einzel) 렌즈들을 포함할 수도 있다. 또한, 빔 조작 부품들은 빔 프로파일의 균일성을 제어하기 위하여 미국 특허 제6,933,507호 및 제5,350,926호에 설명된 바와 같은 자석 다극자들(magnetic multipoles) 또는 로드들(rods)을 포함할 수도 있다.Although not shown, the beam manipulation components may include one or more substantially quadrupole lenses or einzel lenses for focusing the beam. In addition, the beam manipulation components may include magnetic multipoles or rods as described in US Pat. Nos. 6,933,507 and 5,350,926 to control the uniformity of the beam profile.

도 3으로 돌아가서, 이 실시예에 따르면, 기판(322)에서의 전하 축적(build-up)을 감소시키기 위하여 전하 중성화 시스템(310)이 포함될 수도 있다. 전하 중성화 시스템(310)은 미국 특허출원 제11/376850호에 설명된 바와 같은 뜨거운 필라멘트, 또는 마이크로파, 또는 rf 구동형 중의 하나 이상의 시스템들일 수 있다. 다른 방안으로서, 전하 중성화 시스템(310)은 전자 소스(electron source)일 수 있다. Returning to FIG. 3, in accordance with this embodiment, a charge neutralization system 310 may be included to reduce build-up at the substrate 322. The charge neutralization system 310 may be one or more systems of hot filament, microwave, or rf driven as described in US patent application Ser. No. 11/376850. Alternatively, the charge neutralization system 310 may be an electron source.

종단 스테이션에서는, 예를 들어, 기판 위의 다른 물질들의 증착을 방지하거나, 결정화 공정을 향상시키기 위한 부동태화를 촉진하기 위하여, 기판을 둘러싼 환경이 제어될 수 있다. 환경을 제어하기 위하여, 종단 스테이션(312)은 입자들이 진입할 수 있는 얇은 호일 윈도우 또는 차동 펌프된(differentially pumped) 개구(314)와, 기판이 입장할 수 있는 하나 이상의 로드락들(316, 318)을 포함할 수 있다. 로드락들(316, 318)은 기판이 입장할 수 있는 하나 이상의 차동 펌프된 스테이지들로 대체될 수 있다.At the end station, the environment surrounding the substrate can be controlled, for example, to prevent deposition of other materials on the substrate or to facilitate passivation to enhance the crystallization process. In order to control the environment, the termination station 312 includes a thin foil window or differentially pumped opening 314 through which particles may enter and one or more load locks 316 and 318 into which the substrate may enter. ) May be included. The load locks 316, 318 may be replaced with one or more differential pumped stages on which the substrate may enter.

종단 스테이션(312)은 기판 이동, 냉각 및 가열 서브시스템(324)을 포함할 수도 있다. 서브시스템(324)의 예들은 칠러(chiller), 열원(heat source), 여러 축들을 따라 기판을 병진/회전시킬 수 있는 로플랫(roplat)을 포함할 수 있다. 칠러의 특정 예들은 미국 특허출원 제11/504,367호, 제11/525,878호 및 제11/733,445호에서 찾을 수 있으며, 각각의 미국 특허출원은 참조를 위해 그 전체가 본 명세서에 포함된다. 열원의 특정 예들은 레이저, 플래시 램프, 유체 가열을 제공하는 플래튼, 저항성(resistive) 열원, 또는 미국 특허출원 제11/770,220호 및 제11/778,335호에 설명된 것들일 수 있으며, 각각의 미국 특허출원은 참조를 위해 그 전체가 본 명세서에 포함된다.Termination station 312 may include substrate movement, cooling, and heating subsystem 324. Examples of subsystem 324 may include a chiller, a heat source, and a roplat that can translate / rotate the substrate along several axes. Specific examples of chillers can be found in US patent applications 11 / 504,367, 11 / 525,878 and 11 / 733,445, each of which is incorporated herein by reference in its entirety. Specific examples of heat sources may be lasers, flash lamps, platens providing fluid heating, resistive heat sources, or those described in US patent applications Ser. Nos. 11 / 770,220 and 11 / 778,335, respectively. Patent applications are incorporated herein in their entirety by reference.

공정 및 기판 파라미터들/상태들을 모니터하기 위하여, 하나 이상의 파라미터들/상태들 측정 부품들은 기판(322) 근처에 포함될 수도 있다. 이러한 부품들은 하나 이상의 제어기들에 결합될 수 있고, 제어기들은 측정 부품들로부터의 신호들에 기초하여 기판의 파라미터들/상태들 및/또는 입자들을 제어할 수 있다.In order to monitor process and substrate parameters / states, one or more parameters / states measuring components may be included near the substrate 322. Such components can be coupled to one or more controllers, which can control the parameters / states and / or particles of the substrate based on signals from the measurement components.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 기판을 처리하기 위한 다른 예시적 시스템이 도시된다. 특히, 시스템(500)은 PLAD, PIII 시스템, 또는 다른 플라즈마 기반 기판 처리 시스템일 수 있다. PLAD 시스템(500)은 상부 섹션(top section)(502) 및 하부 섹션(504)을 포함하는 챔버(501)를 포함할 수 있다. 상부 섹션(502)은 일반적으로 수평 방향으로 연장되는 제1 유전체 섹션(506) 및 일반적으로 수직 방향으로 연장되는 제2 유전체 섹션(508)을 포함할 수 있다. 일 실시예에서, 각 유전체 섹션(506, 508)은 화학적으로 내성이 있고 양호한 열 특성들을 갖는 세라믹일 수 있다. 상부 섹션(502)은 적어도 하나 이상의 안테나(510, 512)를 포함할 수도 있다. 하나 이상의 안테나(510, 512)는 예를 들어, 수평 안테나(510) 및/또는 수직 안테나(512)일 수 있다. 일 실시예에서, 수평 안테나(510)는 다중 권선을 갖는 평면 코일일 수 있는 반면, 수직 안테나(512)는 다중 권선의 나선 코일일 수 있다. 안테나들(510, 512) 중 적어도 하나는 임피던스 정합 네트워크(impedance matching network)(516)를 통해 전원 공급 장치(514)에 전기적으로 결합될 수 있다.5, another exemplary system for processing a substrate according to another embodiment of the present invention is shown. In particular, system 500 may be a PLAD, PIII system, or other plasma based substrate processing system. The PLAD system 500 may include a chamber 501 that includes a top section 502 and a bottom section 504. The upper section 502 may include a first dielectric section 506 generally extending in the horizontal direction and a second dielectric section 508 extending generally in the vertical direction. In one embodiment, each dielectric section 506, 508 may be a ceramic that is chemically resistant and has good thermal properties. The upper section 502 may include at least one antenna 510, 512. One or more antennas 510, 512 may be, for example, horizontal antenna 510 and / or vertical antenna 512. In one embodiment, the horizontal antenna 510 may be a planar coil with multiple windings, while the vertical antenna 512 may be a spiral coil of multiple windings. At least one of the antennas 510, 512 may be electrically coupled to the power supply 514 via an impedance matching network 516.

시스템(500)의 하부 섹션(504) 위에서, 플래튼(520)과, 플래튼(520)에 의해 지지되는 기판(522)은 상부 섹션(502) 아래의 미리 설정된 높이에 위치될 수 있다. 그러나, 플래튼(502) 및 기판(522)은 상부 섹션(502)에 위치될 수 있는 것도 고려할 수 있다. 바이어스 전압 전원 공급 장치(524)는 플래튼(520)에 DC 또는 RF 바이어스를 가하기 위하여 플래튼(520)에 전기적으로 결합될 수 있다.Above the lower section 504 of the system 500, the platen 520 and the substrate 522 supported by the platen 520 may be located at a predetermined height below the upper section 502. However, it is also contemplated that platen 502 and substrate 522 may be located in upper section 502. The bias voltage power supply 524 may be electrically coupled to the platen 520 to apply a DC or RF bias to the platen 520.

동작 시에, 안테나들(510, 512) 중 적어도 하나는 전원(514)에 의해 RF 또는 DC 전력을 공급받을 수 있다. 안테나들(510, 512) 중 단 하나만 RF 또는 DC 전력을 공급받는다면, 안테나들(510, 512) 중 다른 하나는 기생 안테나일 수 있다. 안테나들(510, 512) 중 다른 하나는 전원(514)에 전기적으로 결합되지 않으므로, 안테나들(510, 512) 중 다른 하나는 기생 안테나일 수 있다. 그 대신에, 안테나들(510, 512) 중 다른 하나는 전원(514)에 의해 전력을 공급받는 안테나에 자기적으로 결합된다. 다른 방안으로서, 안테나들(510, 512) 모두는 RF 전류를 갖는 전원(514)에 의해 전력을 공급받을 수 있다. 그 다음, 안테나들(510, 512) 중 적어도 하나는 제1 및 제2 유전체 섹션들(506, 508)을 통해 RF 전류들을 시스템(500)으로 유도한다. RF 전류들에 의해 유도되는 전자기장들(electromagnetic fields)은 시스템(500)에 함유된 가스를 플라즈마로 변환할 수 있다. 한편, 바이어스 전압 전원 공급 장치(524)는 플라즈마 상태인 대전 입자들을 기판(522)으로 끌어당기기 위하여 플래튼(520)에 바이어스를 가한다. 시스템(500)의 추가적인 세부 내용은 미국 특허출원 제11/766984호; 미국 특허출원 공개 제2005/0205211호; 미국 특허출원 공개 제2005/0205212호 및 미국 특허출원 공개 제2007/0170867호에서 찾을 수 있으며, 각각의 특허문헌은 참조를 위하여 그 전체가 본 명세서에 포함된다.
In operation, at least one of the antennas 510, 512 may be supplied with RF or DC power by the power source 514. If only one of the antennas 510, 512 is supplied with RF or DC power, the other of the antennas 510, 512 may be a parasitic antenna. Since the other of the antennas 510, 512 is not electrically coupled to the power source 514, the other of the antennas 510, 512 may be a parasitic antenna. Instead, the other of the antennas 510, 512 is magnetically coupled to the antenna powered by the power source 514. Alternatively, both antennas 510, 512 can be powered by power source 514 with RF current. Next, at least one of the antennas 510, 512 directs RF currents to the system 500 through the first and second dielectric sections 506, 508. Electromagnetic fields induced by RF currents may convert the gas contained in the system 500 into a plasma. On the other hand, the bias voltage power supply 524 biases the platen 520 to attract the charged particles in the plasma state to the substrate 522. Further details of system 500 may be found in US patent application Ser. No. 11/766984; US Patent Application Publication No. 2005/0205211; US Patent Application Publication No. 2005/0205212 and US Patent Application Publication No. 2007/0170867, each of which is incorporated herein by reference in its entirety.

선택적 부품들Optional parts

위에서 설명한 부품들에 더하여, 예시적 시스템들(300-500)은 입자 소스(예를 들어, 이온 소스 또는 플라즈마)와 기판 사이에 하나 이상의 마스크들을 선택적으로 포함할 수 있다. 이러한 마스크가 포함된다면, 마스크는 우선적으로 탄소(C) 기반 물질, Si 기반 물질 (예를 들어, SiC), 또는 W 또는 Ta와 같은 내화 금속(refractory metal) 함유 물질일 수 있다. 그러나, 다른 물질들이 사용될 수도 있다. 이러한 마스크는 기판 위에 입사하는 빔의 형태를 제어하기 위하여 V형(chevron) 형태를 포함한 다양한 형태들을 갖는 하나 이상의 개구를 가질 수 있다.
In addition to the components described above, example systems 300-500 may optionally include one or more masks between a particle source (eg, an ion source or plasma) and a substrate. If such a mask is included, the mask may preferentially be a carbon (C) based material, a Si based material (eg SiC), or a refractory metal containing material such as W or Ta. However, other materials may be used. Such a mask may have one or more openings of various shapes, including a chevron shape, to control the shape of the beam incident on the substrate.

FPDFPD

이하, 입자 유도 상변환의 여러 애플리케이션들에 대한 설명이 제공된다. 상술한 바와 같이, 비정질상으로부터 결정상으로 상변환을 유도하기 위하여, 입자들이 박막 기판의 Si 층에 도입될 수 있다. 명확하게 하기 위하여, 입자 유도 상변환은 ELA 공정과 비교된다.A description of the various applications of particle induced phase inversion is provided below. As described above, particles can be introduced into the Si layer of the thin film substrate to induce phase transformation from the amorphous phase to the crystalline phase. For clarity, particle induced phase inversion is compared with the ELA process.

이 실시예에서, 입자들은 절연막 위에 배치된 약 500Å 두께의 비정질 Si 막을 갖는 FPD로 보내질 수 있다. 절연막은 예를 들어, 약 0.7mm 두께를 갖는 비정질 유리 또는 코닝(Corning) 1737 유리, 석영, 플라스틱, 또는 사파이어일 수 있다. 그러나, 당업자는 절연막의 다른 유형들이 사용될 수도 있다는 것을 인지할 것이다.In this embodiment, the particles can be sent to FPD with an amorphous Si film of about 500 microns thick disposed over the insulating film. The insulating film can be, for example, amorphous glass or Corning 1737 glass, quartz, plastic, or sapphire with a thickness of about 0.7 mm. However, one skilled in the art will recognize that other types of insulating films may be used.

ELA 공정에서, 단일 레이저 펄스는 12 나노세컨드 길이 펄스인 360mJ/㎠ 의 에너지 펄스를 전달할 수 있다. 이는 3 x 1010 W/m2 의 전력 밀도에 해당한다. 아르곤 이온 빔이 Si 막으로 보내지면, 빔은 20keV의 에너지를 가질 수 있다. 이러한 에너지에 의하여, 보내진 아르곤 이온들은 모두 Si 층 너머의 기판으로 침투하지 않을 수 있다(도 2 참조). 리본형 아르곤 입자 빔이 사용된다면, 빔은 300mm 폭 및 0.1mm 길이의 치수를 가진다고 추정할 수 있다. 25mA 의 빔 전류에 의하여, 이는 1.7 x 107 W / m2 의 전력 밀도를 암시한다.In the ELA process, a single laser pulse can deliver an energy pulse of 360 mJ / cm 2, which is a 12 nanosecond long pulse. This corresponds to a power density of 3 x 10 10 W / m 2 . If an argon ion beam is directed to the Si film, the beam can have an energy of 20 keV. By this energy, all of the argon ions sent may not penetrate into the substrate beyond the Si layer (see FIG. 2). If a ribbon argon particle beam is used, it can be assumed that the beam has dimensions of 300 mm wide and 0.1 mm long. With a beam current of 25 mA, this suggests a power density of 1.7 x 10 7 W / m 2 .

ELA 공정에서, 기판 위에 입사하는 레이저 빔은 비정질 Si의 용융 온도 근처인 1000℃까지 Si 층을 가열할 수 있다. 입사 시에, 레이저 빔은 Si 층의 적어도 부분적인 용융을 개시할 수 있다. Si에 대한 열 확산성(thermal diffusivity)은 실온의 ~1 ㎠/sec와 1400K의 0.1 ㎠/sec 사이에서 상대적으로 크게 변동한다. 이런 이유로, 레이저 에너지가 Si 표면의 상부 몇 nm에 흡수되더라도, 임의의 잠열(latent heat) 효과들이 없으면, Si층 내에서는 매우 작은 온도 구배(gradient)가 있을 수 있다. 열은 Si로부터 유리로 확산할 수 있다. 유리에 대한 확산성은 작으므로(큰 온도 범위에 대하여 ~0.005 cm2/s), 큰 열 구배가 두꺼운 유리층을 가로질러 존재할 수 있다. 도 6에 도시된 모델의 결과들은 Si의 0.1㎛ 내의 유리조차 500℃ 이상에 도달하지 않는다는 점을 산출하고 있다.In an ELA process, a laser beam incident on the substrate may heat the Si layer to 1000 ° C., which is near the melting temperature of amorphous Si. Upon incidence, the laser beam may initiate at least partial melting of the Si layer. Thermal diffusivity for Si varies relatively largely between ˜1 cm 2 / sec at room temperature and 0.1 cm 2 / sec at 1400K. For this reason, even if the laser energy is absorbed in the upper few nm of the Si surface, there can be a very small temperature gradient in the Si layer without any latent heat effects. Heat can diffuse from Si into the glass. Since the diffusivity to glass is small (˜0.005 cm 2 / s for large temperature ranges), a large thermal gradient may exist across the thick glass layer. The results of the model shown in FIG. 6 yield that even glass within 0.1 μm of Si does not reach above 500 ° C.

입자 빔은 더 낮은 전력 밀도를 갖기 때문에, Si 막을 가열하기 위한 충분한 에너지를 축적하는데 필요한 노출 시간은 레이저(12 ns)에 비해 높을 수 있다(80ms). 또한, 입자들을 통하여 기판에 축적된 열이 열 전도를 통해 절연으로 손실될 수 있기 때문에, Si 막을 충분히 가열하기 위하여 더 많은 에너지가 필요할 수 있다. 이러한 추정들 하에서, Si의 50㎛ 이내의 절연막은 600℃ 이상으로 가열될 수 있다. 그럼에도 불구하고, 이러한 상태들이 수용 가능할 수 있도록 하는 유리 전이(또는 용융) 온도 이상으로 충분한 양의 절연막이 가열되지 않을 수 있다.Since the particle beam has a lower power density, the exposure time required to accumulate enough energy to heat the Si film can be high (80 ms) compared to the laser 12 ns. In addition, more energy may be needed to sufficiently heat the Si film because heat accumulated in the substrate through the particles may be lost to insulation through thermal conduction. Under these assumptions, an insulating film within 50 μm of Si may be heated to 600 ° C. or higher. Nevertheless, a sufficient amount of insulating film may not be heated above the glass transition (or melting) temperature such that these conditions are acceptable.

리본 빔의 높이가 1mm까지 증가된다면, Si 막을 충분히 가열하는데 대략 2.4초가 걸릴 수 있으며, 이 시간 내에 유리 바닥의 피크 온도는 600℃에 도달할 수 있다. 도 7의 0.1mm인 경우에 비해, 이 예는 빔의 전력 밀도를 가능한 높게 유지해야 할 필요가 있음을 보여준다. 이는 빔 면적을 가능한 작게 유지하고, 빔 전류를 증가시키고, 및/또는 빔 에너지를 증가시킴으로써 달성될 수 있다. 이온 종의 질량도 증가될 수 있다. 분자 입자 빔은 더 높은 빔 에너지들의 사용을 가능하게 하므로 분자 입자 빔을 사용하는 것이 바람직할 수 있다. 동시에, 더 높은 빔 에너지는 공간 전하 폭발(blow up)과 같은 추가적인 해로운 효과들을 감소시킬 수 있으며, 빔 에너지가 더 높지 않을 경우, 공간 전하 폭발은 빔 전류들 및 빔 포커싱(focusing)을 제한할 수 있다.If the height of the ribbon beam is increased to 1 mm, it may take approximately 2.4 seconds to sufficiently heat the Si film, and within this time the peak temperature of the glass bottom can reach 600 ° C. Compared to the 0.1 mm case of FIG. 7, this example shows that the power density of the beam needs to be kept as high as possible. This can be accomplished by keeping the beam area as small as possible, increasing the beam current, and / or increasing the beam energy. The mass of ionic species can also be increased. It may be desirable to use molecular particle beams because molecular particle beams allow the use of higher beam energies. At the same time, higher beam energy can reduce additional deleterious effects such as space charge blow up, and if the beam energy is not higher, space charge explosion can limit beam currents and beam focusing. have.

입자 빔 조사(irradiation)는 고체 Si를 비정질상으로 유지하여 1300K에서 용융이 발생하도록 할 수 있다. 결정 Si는 1683K까지 용융되지 않는다. 따라서, 비정질 Si가 용융 시작 전에 결정화를 거친다면, 물질을 완전히 용융하기 위하여 더 많은 전력이 필요할 수 있다. 또한, 액체 Si는 레이저 복사의 일부분을 반사할 수 있으므로, 일단 Si 표면이 용융되면, 전력을 Si의 벌크(bulk)에 결합하는 것이 어려울 수 있다. 냉각 중인 입자 빔 및 결정화상의 존재는 높은 품질의 물질을 생산하는데 영향을 줄 수 있다.
Particle beam irradiation can keep solid Si in an amorphous phase, causing melting to occur at 1300K. Crystalline Si does not melt to 1683K. Thus, if amorphous Si is crystallized before the start of melting, more power may be needed to fully melt the material. Liquid Si can also reflect a portion of the laser radiation, so once the Si surface is melted, it can be difficult to couple power to the bulk of Si. The presence of the particle beam and the crystallization phase being cooled can affect the production of high quality materials.

박막 태양 전지Thin film solar cells

본 발명에서 설명된 입자 유도 상변환은 박막 태양 전지들의 제조에 적용될 수도 있다. 당업계에 알려진 바와 같이, 비정질 Si는 직접 밴드 갭 물질이고 간접 밴드 갭 물질인 결정 Si보다 더 효율적으로 빛을 흡수할 수 있다. 또한, 비정질 Si는 결정 Si보다 가시 스펙트럼(visible spectrum)에서 더 많은 빛을 흡수한다. 그러나, 비정질 Si는 더 낮은 전기 도전성을 갖는다. 이와 같이, 비정질 Si는 입사 복사를 전류로 바람직하게 변환할 수 있는 반면, 결정 Si는 생성된 전류를 바람직하게 전달할 수 있다. 따라서, 이 실시예에 따른 태양 전지는 결정 Si의 또 다른 층 위에 비정질 Si의 층을 가지는 것이 바람직할 수 있다. 가시 파장들의 입사 복사는 비정질 Si에서 광전류(photocurrent)로 효율적으로 변환될 수 있다. (적외선 복사를 포함하는) 비정질 층에서 변환되지 않은 광(light)은 결정 Si에서 광전류로 변환될 수 있다.The particle induced phase transformation described in the present invention may be applied to the manufacture of thin film solar cells. As is known in the art, amorphous Si is able to absorb light more efficiently than crystalline Si, which is a direct band gap material and an indirect band gap material. In addition, amorphous Si absorbs more light in the visible spectrum than crystalline Si. However, amorphous Si has lower electrical conductivity. As such, amorphous Si can preferably convert incident radiation to current, while crystalline Si can preferably deliver the generated current. Thus, it may be desirable for the solar cell according to this embodiment to have a layer of amorphous Si over another layer of crystalline Si. Incident radiation of visible wavelengths can be efficiently converted from amorphous Si to photocurrent. Unconverted light in the amorphous layer (including infrared radiation) can be converted into photocurrent in crystalline Si.

도 8을 참조하면, 본 발명의 다른 실시예에 따른 기판 처리에 포함될 수 있는 공정이 도시된다. 이 실시예에서, 기판은 결정 및 비정질 층들을 갖는 박막 태양 전지일 수 있다. 다른 실시예에서, 기판은 절연층(도시하지 않음) 위에 배치된 FPD의 반도전성 층일 수 있다. 도 8a에 도시된 바와 같이, 비정질 Si 층(802)은 유리 층(도시하지 않음) 위에 증착될 수 있다. Si 층(802)은 1.5㎛의 두께를 가질 수 있는 반면, 유리층은 3mm의 두께를 가질 수 있다. 다음으로, 미리 설정된 도우즈 및 에너지를 갖는 입자들(804)은 비정질 Si 층(802)에 도입될 수 있다. 도 8b에 도시된 바와 같이, 입자들(804)은 비정질 Si 층(802)의 상부 부분의 결정화를 유도하지 않고, Si 층(802)의 하부 부분을 결정화하기 위하여 Si 층의 표면 아래에 도입될 수 있다. 궁극적으로 얻어진 기판은 결정 Si 층(806) 위에 배치된 비정질 Si 층(802)을 갖는 태양 전지에서 사용될 수 있다.Referring to FIG. 8, a process that may be included in substrate processing in accordance with another embodiment of the present invention is shown. In this embodiment, the substrate can be a thin film solar cell with crystalline and amorphous layers. In another embodiment, the substrate may be a semiconductive layer of FPD disposed over an insulating layer (not shown). As shown in FIG. 8A, an amorphous Si layer 802 may be deposited over a glass layer (not shown). The Si layer 802 may have a thickness of 1.5 μm, while the glass layer may have a thickness of 3 mm. Next, particles 804 with predetermined dose and energy may be introduced into the amorphous Si layer 802. As shown in FIG. 8B, particles 804 may be introduced below the surface of the Si layer to crystallize the lower portion of the Si layer 802 without inducing crystallization of the upper portion of the amorphous Si layer 802. Can be. The ultimately obtained substrate can be used in a solar cell having an amorphous Si layer 802 disposed over a crystalline Si layer 806.

도 9를 참조하면, 본 발명의 다른 실시예에 따른 기판 처리에 포함될 수 있는 공정이 도시된다. 이 실시예에서, 기판은 결정 및 비정질 층들을 갖는 박막 태양 전지일 수 있다. 다른 실시예에서, 기판은 절연층(도시하지 않음) 위에 배치된 FPD의 반도전성 층일 수 있다. 도 9a에 도시된 바와 같이, 비정질 Si 층(902)은 유리층(도시하지 않음) 위에 증착될 수 있다. 그 후에, 미리 설정된 도우즈 및 에너지를 갖는 입자들(904)이 전체 Si 층(906)(도 9b)을 결정화하기 위하여 비정질 Si 층(902)에 도입될 수 있다. 도 9c에 도시된 바와 같이, 제2 종(908), 에너지 및 도우즈의 복수의 입자들은 결정 Si 층의 표면 근처의 층을 비정질화하기 위하여 기판에 도입될 수 있다. 궁극적으로 얻어진 태양 전지는 비정질 상부 Si 층(904) 및 결정 하부 Si 층(902)을 가질 수 있다.9, a process that may be included in substrate processing according to another embodiment of the present invention is shown. In this embodiment, the substrate can be a thin film solar cell with crystalline and amorphous layers. In another embodiment, the substrate may be a semiconductive layer of FPD disposed over an insulating layer (not shown). As shown in FIG. 9A, an amorphous Si layer 902 may be deposited over a glass layer (not shown). Thereafter, particles 904 with preset dose and energy may be introduced into the amorphous Si layer 902 to crystallize the entire Si layer 906 (FIG. 9B). As shown in FIG. 9C, a plurality of particles of the second species 908, energy and dose may be introduced into the substrate to amorphous the layer near the surface of the crystalline Si layer. The solar cell ultimately obtained may have an amorphous top Si layer 904 and a bottom crystal Si layer 902.

도 10을 참조하면, 본 발명의 다른 실시예에 따른 기판 처리에 포함될 수 있는 공정이 도시된다. 이 실시예에서, 기판은 결정 및 비정질 층들을 갖는 박막 태양 전지일 수 있다. 다른 실시예에서, 기판은 절연층(도시하지 않음) 위에 배치된 FPD의 반도전성 층일 수 있다. 도 10a에 도시된 바와 같이, 비정질 Si 층(1002)은 유리층(도시하지 않음) 위에 증착될 수 있다. 그 후에, 미리 설정된 도우즈 및 에너지를 갖는 입자들(1004)은 Si 층(1002) 내의 서브 층(sub-layer)(1006)(도 10b 참조)을 결정화하기 위하여 비정질 Si 층(1002)에 도입될 수 있다. 도 10b가 Si 층(1002)의 윗면 근처에 배치된 서브 층을 도시하지만, 당업자는 서브 층(1006)이 윗면 근처, 아랫면 근처, 또는 Si 층(1002)의 윗면과 아랫면 사이의 어디에나 위치될 수 있다는 것을 인지하여야 한다.Referring to FIG. 10, a process that may be included in substrate processing according to another embodiment of the present invention is shown. In this embodiment, the substrate can be a thin film solar cell with crystalline and amorphous layers. In another embodiment, the substrate may be a semiconductive layer of FPD disposed over an insulating layer (not shown). As shown in FIG. 10A, an amorphous Si layer 1002 may be deposited over a glass layer (not shown). Thereafter, particles 1004 having a predetermined dose and energy are introduced into the amorphous Si layer 1002 to crystallize the sub-layer 1006 (see FIG. 10B) in the Si layer 1002. Can be. Although FIG. 10B illustrates a sublayer disposed near the top surface of the Si layer 1002, those skilled in the art may place the sublayer 1006 anywhere near the top surface, near the bottom surface, or anywhere between the top and bottom surfaces of the Si layer 1002. It should be recognized.

결정 서브 층(1006)을 형성한 후, 서브 층(1006)의 하나 이상의 결정들은 전체 Si 층(1002)이 결정화될 수 있을 때까지 서브 층(1006)으로부터 성장될 수 있다. 결정들은 노 어닐링(furnace annealing), 급속 열 어닐링(RTA : rapid thermal annealing), 플래시램프(flashlamp) 어닐링 및 레이저 어닐링 중 하나를 통해 성장될 수 있다. 다른 방안으로서, 결정들은 입자 보조 어닐링(particle assisted annealing)에 의해 성장될 수 있다. 예를 들어, 다른 미리 설정된 도우즈 및/또는 다른 미리 설정된 에너지를 갖는 동일하거나 다른 유형들의 입자들은 기판의 아랫면을 향해 하나 이상의 결정들의 결정입계를 연장하기 위하여 결정화된 서브 층 아래의 영역으로 도입될 수 있다. 공정에서, 전체 Si 층(1002)은 수직 방향으로 연장되는 결정입계들을 갖는 하나 이상의 결정들을 포함할 수 있다. 이 실시예는 새롭게 결정화된 Si 층(1006)의 일부분을 비정질화하기 위한 선택적 비정질화 단계를 포함할 수도 있다. 예를 들어, 입자들(1010)은 이후 새롭게 결정화된 Si 층(1002)에 도입되어, 비정질 서브 층(1012)을 형성하기 위하여, 새롭게 결정화된 Si 층(1002)(도 10d)의 적어도 일부분을 비정질화한다. 본 발명에서, Si 층(1002)을 새롭게 결정화하기 위하여 도입된 입자들은 이전의 비정질 Si 층(1002)을 결정화하는데 사용된 것과 동일한 입자들일 수 있다. 다른 방안으로서, Si 층(1002)을 새롭게 결정화하기 위해 도입된 입자들은 이전의 비정질 Si 층(1002)을 결정화하는데 사용된 것과 상이할 수 있다. 상기 공정은 두꺼운 비정질 Si 층을 결정화하는데 사용될 수 있다.After forming crystalline sublayer 1006, one or more crystals of sublayer 1006 may be grown from sublayer 1006 until the entire Si layer 1002 can be crystallized. Crystals can be grown through one of furnace annealing, rapid thermal annealing (RTA), flashlamp annealing and laser annealing. Alternatively, the crystals can be grown by particle assisted annealing. For example, the same or different types of particles with different preset doses and / or other preset energies may be introduced into the region below the crystallized sublayer to extend the grain boundaries of the one or more crystals towards the bottom surface of the substrate. Can be. In the process, the entire Si layer 1002 may include one or more crystals with grain boundaries extending in the vertical direction. This embodiment may include an optional amorphous step to amorphous the portion of the newly crystallized Si layer 1006. For example, particles 1010 may then be introduced into the newly crystallized Si layer 1002 to form at least a portion of the newly crystallized Si layer 1002 (FIG. 10D) to form an amorphous sublayer 1012. Amorphize. In the present invention, the particles introduced to newly crystallize the Si layer 1002 may be the same particles used to crystallize the previous amorphous Si layer 1002. Alternatively, the particles introduced to newly crystallize the Si layer 1002 may be different than those used to crystallize the previous amorphous Si layer 1002. The process can be used to crystallize a thick amorphous Si layer.

입자 유도 상변환은 효율적인 다결정 Si 태양 전지를 제조하기 위해 사용될 수도 있다. 결정들의 결정입계들은 금속 오염물과 같은 불순물들을 게터링(gettering)하기에 효율적인 장소들일 수 있다. 또한, 결정입계는 캐리어들이 경계(boundary)를 통과하여 이동하는 것을 방지하는 전하 캐리어들의 이동성(mobility)에 대한 장벽(barrier)으로서 기능할 수 있다. 따라서, 결정입계들이 전하 캐리어들의 경로를 가로질러 배치된다면, 다수의 결정들, 결과적으로 다수의 결정입계들을 갖는 다결정 태양 전지들은 상대적으로 낮은 전기 도전성을 가질 수 있다. 다결정 태양 전지들에서, 윗면에서 생성된 전류는 태양 전지의 아랫면에 일반적으로 위치되는 접촉 영역으로 이송되어야 한다. 다결정 태양 전지들의 결정입계들이 전하 캐리어들의 경로를 가로질러 위치된다면, 태양 전지들의 효율은 낮아질 수 있다. 이와 같이, 전하 캐리어들의 경로에 대하여 평행한 방식으로 배향되는 결정입계들을 갖는 다결정 태양 전지들을 제조하는 것이 바람직할 수 있다.Particle induced phase conversion may be used to make efficient polycrystalline Si solar cells. The grain boundaries of the crystals can be places efficient for gettering impurities such as metal contaminants. In addition, the grain boundaries can serve as a barrier to the mobility of charge carriers that prevent carriers from moving through the boundary. Thus, if grain boundaries are disposed across the path of charge carriers, polycrystalline solar cells having a large number of crystals, and consequently a plurality of grain boundaries, may have a relatively low electrical conductivity. In polycrystalline solar cells, the current generated on the top side has to be transferred to a contact region that is generally located on the bottom side of the solar cell. If the grain boundaries of polycrystalline solar cells are located across the path of charge carriers, the efficiency of the solar cells can be lowered. As such, it may be desirable to fabricate polycrystalline solar cells having grain boundaries that are oriented in a parallel manner with respect to the path of charge carriers.

효율적인 다결정 태양 전지를 제조하기 위하여, 비정질 Si 기판이 준비될 수 있다. 그 후, Si 층의 윗면이 결정화될 수 있고, 결정들은 고체상 에피택셜 재성장(SPER)에 대하여 아래로 성장할 수 있다. 이온 에너지는 기판에 전달된 전력 밀도가 최대화되도록 선택될 수 있다. 이것은 40 내지 100kev 사이의 에너지에 상응할 수 있으며, 이 경우, 전형적 이온 빔 시스템들은 이온 소스로부터 최대 빔 전류들을 추출할 수 있고, 공간 전하 효과들이 빔 이송 및 포커싱을 위하여 감소된다. 이러한 이온 빔은 실리콘 표면 근처에서 결정화를 유발할 수 있고, 이는 전체 층이 결정화될 때까지 SPER을 아래로 시드(seed)할 수 있다. SPER은 빔 유도 결정화 단계의 일부로서 발생하거나, 노(furnace), RTA, 플래시램프, 레이저 또는 다른 어닐링 방법들 중 하나 또는 하나 이상을 사용할 수 있는 추가 어닐링 단계에서 발생할 수 있다. 궁극적으로 얻어진 기판은 수직으로 연장되는 결정입계들을 갖는 결정들을 가질 가능성이 높을 것이다. 그 후, 제2 종, 에너지 및 도우즈의 입자들은 다결정 기판의 표면 근처의 층을 비정질화하기 위하여 기판에 도입될 수 있다. 따라서, 태양 전지는 수직으로 연장되는 다결정 Si 층 위의 비정질 Si 층의 구조를 가질 수 있다. 상술한 바와 같이, 이러한 태양 전지는 복사 에너지를 전기 에너지로 더 효율적으로 변환할 수 있고, 동시에, 변환된 전기 에너지를 더 효율적으로 이송할 수 있다.In order to produce an efficient polycrystalline solar cell, an amorphous Si substrate can be prepared. The top surface of the Si layer can then be crystallized and the crystals can grow down for solid phase epitaxial regrowth (SPER). Ion energy can be selected to maximize the power density delivered to the substrate. This may correspond to an energy between 40 and 100 kev, in which case typical ion beam systems can extract maximum beam currents from an ion source, and space charge effects are reduced for beam transport and focusing. This ion beam can cause crystallization near the silicon surface, which can seed the SPER down until the entire layer is crystallized. SPER may occur as part of the beam induced crystallization step, or may occur in a further annealing step that may use one or more of a furnace, RTA, flashlamp, laser or other annealing methods. The ultimately obtained substrate will likely have crystals with grain boundaries extending vertically. Thereafter, particles of the second species, energy and dose can be introduced to the substrate to amorphous the layer near the surface of the polycrystalline substrate. Thus, the solar cell may have a structure of an amorphous Si layer over a polycrystalline Si layer extending vertically. As mentioned above, such solar cells can convert radiant energy into electrical energy more efficiently, and at the same time, transfer the converted electrical energy more efficiently.

본 발명에서, 경계들의 크기 및 배향은 상부 층의 결정화를 보조하는데 사용된 입자 빔 상태들의 선택에 의해 영향을 받을 수 있다. 인(phosphorous)은 좋은 게터 종(getter species)이기 때문에 선호하는 종일 수 있고, 태양 전지을 위한 선택의 도펀트(dopant)일 수 있다. 주입의 방향은 입자 배향에 영향을 주도록 선택될 수 있다. 보이드(void)가 거의 없는 상부 결정 표면을 생성하기 위하여, 전체 활성층이 주입되거나 표면층이 주입될 수 있고, 기판의 나머지는 SPER에 의해 재성장될 수 있다.In the present invention, the size and orientation of the boundaries can be influenced by the choice of particle beam states used to assist in crystallization of the top layer. Phosphorous may be the preferred species because it is a good getter species and may be the dopant of choice for solar cells. The direction of implantation can be chosen to affect particle orientation. To create an upper crystalline surface with little voids, the entire active layer can be implanted or the surface layer can be implanted and the rest of the substrate can be regrown by SPER.

본 명세서에서 채택된 용어들 및 표현들은 한정이 아니라 설명하는 의미로 사용되고 있고, 이러한 용어들 및 표현들의 사용시에, 도시되고 설명된 특징들 (또는 그 일부분)의 임의의 등가물들을 제외할 의도는 없으며, 청구항들의 범위 내에서 다양한 변형들이 가능하다는 것을 인식해야 한다. 다른 변형들, 수정들 및 대안들도 가능하다. 따라서, 상술한 설명은 오직 예시를 위한 것이며, 한정하기 위한 것이다. 특허청구범위는 본 명세서에서 상세하게 설명된 임의의 특징이다.The terms and expressions employed herein are used in the meaning of description rather than limitation, and in the use of these terms and expressions are not intended to exclude any equivalents of the features (or portions thereof) shown and described. It should be recognized that various modifications are possible within the scope of the claims. Other variations, modifications and alternatives are possible. Accordingly, the foregoing description is for the purpose of illustration only and of limitation. The claims are any feature that is described in detail herein.

302 : 이온 소스 304 : 추출 시스템
306 : 가속 시스템 308 : 빔 조작 부품들
310 : 전하 중성화 시스템 322 : 기판
324 : 기판 병진 가열 및 냉각 서브 시스템
302 Ion Source 304 Extraction System
306: acceleration system 308: beam manipulation components
310: charge neutralization system 322: substrate
324: Substrate Translation Heating and Cooling Subsystem

Claims (34)

제1 영역에 인접한 제2 영역에서 다른 결정을 형성하지 않고, 결정입계(grain boundary)를 갖는 적어도 하나의 결정을 상기 제1 영역에 형성하기 위하여, 복수의 제1 입자들을 기판의 상기 제1 영역에 도입하는 단계; 및
상기 복수의 제1 입자들의 도입을 정지한 후, 상기 제1 영역에 형성된 상기 적어도 하나의 결정의 상기 결정입계를 상기 제2 영역으로 연장하는 단계를 포함하는 비정질상인 기판의 처리 방법.
In order to form at least one crystal having a grain boundary in the first region without forming another crystal in the second region adjacent to the first region, a plurality of first particles are formed in the first region of the substrate. Introducing to; And
After stopping the introduction of the plurality of first particles, extending the grain boundaries of the at least one crystal formed in the first region to the second region.
청구항 1에 있어서,
상기 제1 영역은 상기 기판의 일부분인 비정질상인 기판의 처리 방법.
The method according to claim 1,
And the first region is an amorphous phase that is part of the substrate.
청구항 1에 있어서,
상기 제1 영역은 상기 기판의 상부 측에 근접하고, 상기 결정입계를 상기 제2 영역으로 연장하는 단계는 상기 결정입계를 상기 기판의 하부 측을 향해 연장하는 단계를 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Wherein the first region is close to an upper side of the substrate, and extending the grain boundaries to the second region includes extending the grain boundaries toward the lower side of the substrate. .
청구항 1에 있어서,
상기 제1 영역은 상기 기판의 하부 측에 근접하고, 상기 결정입계를 상기 제2 영역으로 연장하는 단계는 상기 결정입계를 상기 기판의 상부 측을 향해 연장하는 단계를 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Wherein the first region is close to a lower side of the substrate, and extending the grain boundaries to the second region includes extending the grain boundaries toward the upper side of the substrate. .
청구항 1에 있어서,
상기 영역은 윗면 및 아랫면으로부터 이격되고, 상기 결정입계를 상기 제2 영역으로 연장하는 단계는 상기 결정입계를 상기 기판의 상부 측 및 하부 측을 향해 연장하는 단계를 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Wherein said region is spaced apart from an upper side and a lower side, and extending said grain boundary to said second region comprises extending said grain boundary toward an upper side and a lower side of said substrate.
청구항 1에 있어서,
상기 제1 영역의 상기 적어도 하나의 결정은 고체상 핵생성(solid phase nucleation)을 통해 형성되는 비정질상인 기판의 처리 방법.
The method according to claim 1,
And said at least one crystal in said first region is an amorphous phase formed through solid phase nucleation.
청구항 1에 있어서,
상기 결정입계를 상기 제2 영역으로 연장하는 단계는 고체상 에픽택셜 재성장을 통해 달성될 수 있는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Extending the grain boundary to the second region is an amorphous phase that can be achieved through solid phase epitaxial regrowth.
청구항 1에 있어서,
상기 제1 영역의 적어도 일부분을 비정질화하기 위하여, 복수의 제2 입자들을 상기 제1 영역의 적어도 일부분에 도입하는 단계를 더 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Introducing at least a portion of the first region into at least a portion of the first region to amorphousize at least a portion of the first region.
청구항 7에 있어서,
상기 비정질화된 부분은 상기 기판의 윗면에 인접하고, 상기 기판은 복수의 결정들을 포함하고, 상기 복수의 결정들은 수직 방향을 따라 연장되는 결정입계들을 갖는 비정질상인 기판의 처리 방법.
The method according to claim 7,
And wherein the amorphous portion is adjacent to an upper surface of the substrate, the substrate comprises a plurality of crystals, the plurality of crystals being amorphous with grain boundaries extending along a vertical direction.
청구항 1에 있어서,
상기 결정입계를 연장하는 단계는 노 어닐링, 급속 열 어닐링(RTA), 플래시램프 어닐링 및 레이저 어닐링 중 하나에 의해 수행되는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Extending the grain boundary is an amorphous phase performed by one of furnace annealing, rapid thermal annealing (RTA), flashlamp annealing, and laser annealing.
청구항 1에 있어서,
상기 결정입계를 상기 제2 영역으로 연장하는 단계는 입자 보조 성장에 의해 수행되는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Extending the grain boundary to the second region is an amorphous phase performed by grain assisted growth.
청구항 11에 있어서,
상기 입자 보조 어닐링은 복수의 제3 입자들을 상기 제2 영역에 도입하는 단계를 포함하는 비정질상인 기판의 처리 방법.
The method of claim 11,
And wherein said particle assisted annealing comprises introducing a plurality of third particles into said second region.
청구항 12에 있어서,
상기 입자 보조 어닐링은 상기 제3 입자들의 에너지를 조절하는 단계를 더 포함하는 비정질상인 기판의 처리 방법.
The method of claim 12,
Wherein said particle assisted annealing further comprises controlling energy of said third particles.
청구항 13에 있어서,
상기 제3 입자들의 에너지를 조절하는 단계는 상기 제3 입자들의 에너지를 증가시키는 단계를 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 13,
And adjusting the energy of the third particles comprises increasing the energy of the third particles.
청구항 1에 있어서,
상기 기판은 절연층 위에 배치된 Si 층을 포함하는 FPD 제품의 Si 층인 비정질상인 기판의 처리 방법.
The method according to claim 1,
Wherein said substrate is an amorphous phase, said Si layer of an FPD product comprising a Si layer disposed over an insulating layer.
청구항 1에 있어서,
상기 기판은 태양 전지 패널인 비정질상인 기판의 처리 방법.
The method according to claim 1,
And said substrate is an amorphous phase which is a solar cell panel.
청구항 1에 있어서,
상기 제1 입자들은 5x1014 입자/cm2sec 또는 더 큰 레이트(rate)로 상기 제1 영역으로 도입되는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Wherein said first particles are amorphous being introduced into said first region at 5 × 10 14 particles / cm 2 sec or greater.
청구항 1에 있어서,
상기 제1 입자들은 포커싱 입자 빔으로서 상기 제1 영역에 도입되는 비정질상인 기판의 처리 방법.
The method according to claim 1,
And said first particles are amorphous being introduced into said first region as a focusing particle beam.
청구항 18에 있어서,
상기 포커싱 입자 빔은 제1 단면 말단으로부터 제2 단면 말단으로 감소하는 단면 밀도 프로파일을 갖는 비정질상인 기판의 처리 방법.
The method according to claim 18,
And wherein said focusing particle beam is amorphous having a cross-sectional density profile that decreases from a first cross-sectional end to a second cross-sectional end.
청구항 1에 있어서,
상기 제1 입자들은 분자 이온들을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
And the first particles are amorphous containing molecular ions.
청구항 1에 있어서,
상기 제1 입자들은 클러스터 입자들을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
And the first particles are amorphous, including cluster particles.
청구항 1에 있어서,
상기 제1 입자들은 양성자들 또는 중양성자(deuteron)들을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
And the first particles are amorphous, including protons or deuterons.
청구항 1에 있어서,
상기 제1 입자들은 He, Ne, Ar, Kr, Xe 및 Rn으로 이루어진 그룹으로부터 선택된 하나 이상의 종을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Wherein said first particles are amorphous, comprising at least one species selected from the group consisting of He, Ne, Ar, Kr, Xe and Rn.
청구항 1에 있어서,
상기 제1 입자들은 Ga인 비정질상인 기판의 처리 방법.
The method according to claim 1,
And the first particles are Ga in an amorphous phase.
청구항 1에 있어서,
상기 제1 영역은 Si를 포함하고, 상기 제1 입자들은 상기 제1 영역을 응력 작용 영역으로 변환하기 위하여, C 및 Ge로 이루어진 그룹으로부터 선택된 하나 이상의 종을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Wherein said first region comprises Si and said first particles are amorphous, comprising at least one species selected from the group consisting of C and Ge, in order to convert said first region into a stressing region.
청구항 1에 있어서,
상기 제1 영역은 IV족 원소들로부터 선택된 물질을 포함하고, 상기 제1 입자들은 상기 제1 영역의 전기적 특성을 변경하기 위하여, B, Ga, In, P, As, Sb 및 Bi로 이루어진 그룹으로부터 선택된 하나 이상의 종을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
The first region comprises a material selected from Group IV elements, wherein the first particles are selected from the group consisting of B, Ga, In, P, As, Sb and Bi, in order to alter the electrical properties of the first region. A method of treating a substrate that is amorphous, comprising at least one species selected.
청구항 1에 있어서,
상기 제1 영역은 IV족 원소들로부터 선택된 물질을 포함하고, 상기 제1 입자들은 상기 제1 영역의 밴드갭 특성을 변경하기 위하여, Yb, Ti, Zr, Hf, Pd, Pt 및 Al로 이루어진 그룹으로부터 선택된 하나 이상의 종을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
The first region comprises a material selected from Group IV elements, the first particles being a group consisting of Yb, Ti, Zr, Hf, Pd, Pt and Al, in order to change the bandgap characteristics of the first region. A method of treating a substrate that is amorphous in one or more species selected from.
청구항 1에 있어서,
상기 제1 영역은 IV족 원소들로부터 선택된 물질을 포함하고, 상기 제1 입자들은 상기 제1 영역의 전기적 특성이 변하는 것을 방지하기 위하여, 입자들을 포함하는 C, 입자들을 포함하는 Si, 입자들을 포함하는 Ge, 입자들을 포함하는 F, 입자들을 포함하는 N, 입자들을 포함하는 H, 입자들을 포함하는 He, 입자들을 포함하는 Sn 및 입자들을 포함하는 Pb로 이루어진 그룹으로부터 선택된 하나 이상의 종을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
The first region includes a material selected from Group IV elements, and the first particles include C, including particles, Si, including particles, to prevent electrical properties of the first region from changing. An amorphous phase comprising at least one species selected from the group consisting of Ge, F containing particles, N containing particles, H comprising particles, He containing particles, Sn containing particles and Pb containing particles. The processing method of a phosphorus substrate.
청구항 1에 있어서,
상기 제1 영역은 IV족 원소들로부터 선택된 물질을 포함하고, 상기 제1 입자들은 상기 제1 영역에 상기 적어도 하나의 결정을 형성하는 비율을 증가시키기 위하여, 금속 입자들을 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
Wherein the first region comprises a material selected from Group IV elements, and wherein the first particles are amorphous and include metal particles to increase the rate at which the at least one crystal is formed in the first region. Way.
청구항 29에 있어서,
상기 금속 입자들은 Ni 입자들을 포함하는 비정질상인 기판의 처리 방법.
The method of claim 29,
And the metal particles are amorphous containing Ni particles.
청구항 1에 있어서,
상기 제1 입자들을 상기 제1 영역에 도입하기 이전에 상기 기판의 온도를 변경하는 단계를 더 포함하는 비정질상인 기판의 처리 방법.
The method according to claim 1,
And changing the temperature of the substrate prior to introducing the first particles into the first region.
청구항 31에 있어서,
상기 온도를 변경하는 단계는 상기 온도를 감소시키는 단계를 포함하는 비정질상인 기판의 처리 방법.
32. The method of claim 31,
Changing the temperature comprises reducing the temperature.
청구항 1에 있어서,
상기 제1 입자들은 상기 기판의 윗면에 직각인 각도로 상기 제1 영역에 도입되는 비정질상인 기판의 처리 방법.
The method according to claim 1,
And said first particles are amorphous being introduced into said first region at an angle perpendicular to an upper surface of said substrate.
청구항 1에 있어서,
상기 제1 입자들은 상기 기판의 윗면에 직각인 각도 이외의 각도로 상기 제1 영역에 도입되는 비정질상인 기판의 처리 방법.
The method according to claim 1,
And the first particles are amorphous and introduced into the first region at an angle other than an angle perpendicular to the top surface of the substrate.
KR1020107012811A 2007-11-13 2008-11-13 Particle beam assisted modification of thin film materials KR20100106374A (en)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US98762907P 2007-11-13 2007-11-13
US98765007P 2007-11-13 2007-11-13
US98766707P 2007-11-13 2007-11-13
US60/987,667 2007-11-13
US60/987,650 2007-11-13
US60/987,629 2007-11-13
US12/269,344 2008-11-12
US12/269,344 US8003498B2 (en) 2007-11-13 2008-11-12 Particle beam assisted modification of thin film materials

Publications (1)

Publication Number Publication Date
KR20100106374A true KR20100106374A (en) 2010-10-01

Family

ID=40624096

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020107012810A KR20100105595A (en) 2007-11-13 2008-11-13 Particle beam assisted modification of thin film materials
KR1020107012827A KR20100086042A (en) 2007-11-13 2008-11-13 Particle beam assisted modification of thin film materials
KR1020107012811A KR20100106374A (en) 2007-11-13 2008-11-13 Particle beam assisted modification of thin film materials

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020107012810A KR20100105595A (en) 2007-11-13 2008-11-13 Particle beam assisted modification of thin film materials
KR1020107012827A KR20100086042A (en) 2007-11-13 2008-11-13 Particle beam assisted modification of thin film materials

Country Status (6)

Country Link
US (3) US20090124065A1 (en)
JP (3) JP2011503882A (en)
KR (3) KR20100105595A (en)
CN (3) CN101911250A (en)
TW (3) TW200941549A (en)
WO (3) WO2009064872A2 (en)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2319088A1 (en) 2008-06-11 2011-05-11 Solar Implant Technologies Inc. Formation of solar cell-selective emitter using implant and anneal method
US20100053817A1 (en) * 2008-09-04 2010-03-04 Robert Glenn Biskeborn Coated magnetic head and methods for fabrication thereof
WO2010121309A1 (en) * 2009-04-21 2010-10-28 Petar Branko Atanackovic Optoelectronic device with lateral pin or pin junction
FR2946335B1 (en) * 2009-06-05 2011-09-02 Saint Gobain THIN LAYER DEPOSITION METHOD AND PRODUCT OBTAINED
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
US20110039034A1 (en) * 2009-08-11 2011-02-17 Helen Maynard Pulsed deposition and recrystallization and tandem solar cell design utilizing crystallized/amorphous material
TWI459444B (en) * 2009-11-30 2014-11-01 Applied Materials Inc Crystallization processing for semiconductor applications
JP5673811B2 (en) * 2011-05-13 2015-02-18 株式会社Sumco Manufacturing method of semiconductor epitaxial wafer, semiconductor epitaxial wafer, and manufacturing method of solid-state imaging device
KR20120131753A (en) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 Thin film transistor, method of manufacturing thin film transistor, and organic light emitting diode display
US8652974B2 (en) * 2011-06-22 2014-02-18 Ipg Photonics Corporation Method and system for pre-heating of semiconductor material for laser annealing and gas immersion laser doping
SG10201508582WA (en) 2011-11-08 2015-11-27 Intevac Inc Substrate processing system and method
US9318332B2 (en) 2012-12-19 2016-04-19 Intevac, Inc. Grid for plasma ion implant
CN106898540B (en) * 2015-12-17 2020-01-31 宸鸿光电科技股份有限公司 Semiconductor manufacturing method
DE102017119571B4 (en) 2017-08-25 2024-03-14 Infineon Technologies Ag ION IMPLANTATION METHOD AND ION IMPLANTATION DEVICE
JP6812962B2 (en) * 2017-12-26 2021-01-13 株式会社Sumco Manufacturing method of epitaxial silicon wafer
CN111668353B (en) * 2020-06-19 2021-12-17 錼创显示科技股份有限公司 Light emitting semiconductor structure and semiconductor substrate
TWI728846B (en) 2020-06-19 2021-05-21 錼創顯示科技股份有限公司 Light-emitting semiconductor structure and light-emitting semiconductor substrate
US20230375934A1 (en) * 2020-10-30 2023-11-23 Cymer, Llc Optical component for deep ultraviolet light source
CN117374146A (en) * 2023-12-06 2024-01-09 山东大学 Semiconductor detector and energy self-calibration and state monitoring method thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758315A (en) 1980-09-25 1982-04-08 Toshiba Corp Manufacture of semiconductor single crystal film
JPS57148341A (en) * 1981-03-09 1982-09-13 Nippon Telegr & Teleph Corp <Ntt> Crystal growth of amorphous layer or polycrystalline layer on single crystal layer
US4622093A (en) * 1983-07-27 1986-11-11 At&T Bell Laboratories Method of selective area epitaxial growth using ion beams
JPS6037719A (en) * 1983-08-10 1985-02-27 Seiko Epson Corp Manufacture of semiconductor device
JP2595525B2 (en) * 1987-04-10 1997-04-02 ソニー株式会社 Method of forming semiconductor thin film
JPH0319321A (en) * 1989-06-16 1991-01-28 Fujitsu Ltd Formation of semiconductor crystal
JP2726118B2 (en) * 1989-09-26 1998-03-11 キヤノン株式会社 Deposition film formation method
JP2662058B2 (en) * 1989-11-14 1997-10-08 日本板硝子株式会社 Method for manufacturing semiconductor film
JPH04294523A (en) * 1991-03-22 1992-10-19 Toshiba Corp Manufacture of semiconductor device
JP2662321B2 (en) * 1991-05-31 1997-10-08 科学技術振興事業団 Surface treatment method using ultra-slow cluster ion beam
JPH0529215A (en) * 1991-07-22 1993-02-05 Nippon Telegr & Teleph Corp <Ntt> Beam annealing method
JP3194608B2 (en) * 1991-11-15 2001-07-30 株式会社ニューラルシステムズ Recrystallization method by beam irradiation of neutral particles
US5350926A (en) * 1993-03-11 1994-09-27 Diamond Semiconductor Group, Inc. Compact high current broad beam ion implanter
JP3450376B2 (en) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
EP0652308B1 (en) * 1993-10-14 2002-03-27 Neuralsystems Corporation Method of and apparatus for forming single-crystalline thin film
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
JPH09153458A (en) * 1995-09-26 1997-06-10 Fujitsu Ltd Thin-film semiconductor device and manufacture thereof
JP3841910B2 (en) 1996-02-15 2006-11-08 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JPH10256153A (en) 1997-03-17 1998-09-25 Nippon Telegr & Teleph Corp <Ntt> Method for converting amorphous si layer to single crystal at low temperature
US6200631B1 (en) * 1997-10-27 2001-03-13 Praxair Technology, Inc. Method for producing corrosion resistant refractories
KR19990050318A (en) 1997-12-17 1999-07-05 윤덕용 Crystallization Method of Amorphous Silicon Thin Film by Low Temperature Process
US6130436A (en) * 1998-06-02 2000-10-10 Varian Semiconductor Equipment Associates, Inc. Acceleration and analysis architecture for ion implanter
US6635880B1 (en) * 1999-10-05 2003-10-21 Varian Semiconductor Equipment Associates, Inc. High transmission, low energy beamline architecture for ion implanter
JP4869504B2 (en) * 2000-06-27 2012-02-08 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
EP1288996B1 (en) * 2001-09-04 2006-03-22 Advantest Corporation Particle beam apparatus
US6933507B2 (en) * 2002-07-17 2005-08-23 Kenneth H. Purser Controlling the characteristics of implanter ion-beams
TW569350B (en) * 2002-10-31 2004-01-01 Au Optronics Corp Method for fabricating a polysilicon layer
US20070184190A1 (en) * 2003-08-27 2007-08-09 Mineo Hiramatsu Method for producing carbon nanowalls, carbon nanowall, and apparatus for producing carbon nanowalls
US20060113489A1 (en) * 2004-11-30 2006-06-01 Axcelis Technologies, Inc. Optimization of beam utilization
JP2006245326A (en) 2005-03-03 2006-09-14 A.S.K.株式会社 Single crystal silicon thin-film transistor
JP5209489B2 (en) * 2005-12-07 2013-06-12 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド Technology to prevent parasitic beamlets from affecting ion implantation

Also Published As

Publication number Publication date
KR20100105595A (en) 2010-09-29
US8003498B2 (en) 2011-08-23
CN101897006A (en) 2010-11-24
WO2009064875A1 (en) 2009-05-22
WO2009064867A3 (en) 2009-07-02
TW200943432A (en) 2009-10-16
US20090124066A1 (en) 2009-05-14
JP2011505685A (en) 2011-02-24
US20090124064A1 (en) 2009-05-14
TW200941549A (en) 2009-10-01
WO2009064867A2 (en) 2009-05-22
CN101911250A (en) 2010-12-08
US20090124065A1 (en) 2009-05-14
JP2011503883A (en) 2011-01-27
WO2009064872A3 (en) 2009-07-02
WO2009064872A2 (en) 2009-05-22
CN101911255A (en) 2010-12-08
KR20100086042A (en) 2010-07-29
JP2011503882A (en) 2011-01-27
TW200941550A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
US8003498B2 (en) Particle beam assisted modification of thin film materials
KR100379859B1 (en) Manufacturing method of semiconductor chip for display
US6602765B2 (en) Fabrication method of thin-film semiconductor device
US6638800B1 (en) Laser processing apparatus and laser processing process
TW515101B (en) Method for fabrication of field-effect transistor
KR20110082007A (en) Defect-free junction formation using octadecaborane self-amorphizing implants
CN107039251B (en) DC ion implantation for solid phase epitaxial regrowth in solar cell fabrication
AU2021236824B2 (en) All-semiconductor Josephson junction device for qubit applications
JP2013502076A (en) Tandem solar cell structure utilizing pulse deposition and recrystallization and crystallization / amorphous materials
WO2004109784A1 (en) Ion doping system, ion doping method and semiconductor device
KR101084495B1 (en) Methods for silicon thin film deposition with energetic beam irradiation
US20140363986A1 (en) Laser scanning for thermal processing
JPH0963984A (en) Laser annealing method and laser annealing device
US11195732B2 (en) Low thermal budget annealing
KR101391939B1 (en) Method and device for crystallizing an amorphous semiconductor thin film by plasma ion implantation
JP2000208415A (en) Crystallizing method for semiconductor thin film and laser irradiation apparatus

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid