KR20100098916A

KR20100098916A - 이미지 센서 및 그 제조 방법

Info

Publication number: KR20100098916A
Application number: KR1020090017626A
Authority: KR
Inventors: 유길상; 문창록; 이윤기; 박병준
Original assignee: 삼성전자주식회사
Priority date: 2009-03-02
Filing date: 2009-03-02
Publication date: 2010-09-10

Abstract

실리콘 질화막 단층으로 이루어진 반사 방지막을 포함하는 이미지 센서 및 그 제조 방법이 제공된다. 상기 이미지 센서는 기판, 기판 내에 형성된 광전 변환 소자, 기판의 전면 위에 형성되고, 순차적으로 적층된 다수의 배선을 포함하는 배선 구조체, 및 기판의 후면 바로 위에 형성되고, 실리콘 질화막 단층으로 이루어진 반사 방지막을 포함한다.

이미지 센서, 반사 방지막, 실리콘 질화막, 단층

Description

이미지 센서 및 그 제조 방법{Image sensor and fabricating method thereof}

본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다.

이미지 센서는 광학 영상을 전기 신호로 변환시킨다. 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.

특히, MOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능하며, MOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 따라서, MOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.

MOS 이미지 센서는 입사광을 흡수하여 광량에 대응하는 전하를 축적하는 광전 변환 소자와, 광을 제공받아 각 광전 변환 소자에 저장된 광신호를 출력하기 위 한 다층의 금속 배선층을 포함한다. 그런데, 입사광은 금속 배선층에 의해 반사되기도 하고 층간 절연막에 의해 흡수가 일어나서, 감도(sensitivity)가 떨어지게 된다. 뿐만 아니라, 반사된 광은 인접한 픽셀에 흡수되어, 크로스토크(crosstalk)가 발생하기도 한다.

따라서, 최근에는 기판의 후면(backside)을 연마하고 기판의 후면으로부터 광을 입사시키는 구조가 제안되었다. 이를 BI(backside illuminated) 이미지 센서라고 부른다. 이러한 BI 이미지 센서는 광이 입사되는 후면에 금속 배선층이 형성되어 있지 않기 때문에, 금속 배선층에 의해서 입사광이 반사되거나 층간 절연막에 의해서 광흡수가 일어나지 않는다.

본 발명이 해결하고자 하는 과제는, 제조 공정이 단순화된 이미지 센서를 제공하는 것이다.

본 발명이 해결하고자 하는 과제는, 제조 공정이 단순화된 이미지 센서의 제조 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 이미지 센서의 일 태양은 기판, 기판 내에 형성된 광전 변환 소자, 기판의 전면 위에 형성되고, 순차적으로 적층된 다수의 배선을 포함하는 배선 구조체, 및 기판의 후면 바로 위에 형성되고, 실리콘 질화막 단층으로 이루어진 반사 방지막을 포함한다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 이미지 센서의 제조 방법의 일 태양은 기판 내에 광전 변환 소자를 형성하고, 기판의 전면 위에, 순차적으로 적층된 다수의 배선을 포함하는 배선 구조체를 형성하고, 기판의 후면 바로 위에, 실리콘 질화막 단층으로 이루어진 반사 방지막을 형성한다.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭 한다.

본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 이하 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

도 1은 본 발명의 실시예들에 따른 이미지 센서의 블록도이다.

도 1을 참조하면, 본 발명의 실시예들에 따른 이미지 센서(1)는 액티브 픽셀 센서(APS) 어레이(10), 타이밍 발생기(20), I2C 인터페이스(22), I2C 인터페이스(22), 제어 레지스터 블록(24), 행 드라이버(30), 상관 이중 샘플러(Correlated Double Sampler, CDS; 50a, 50b), 아날로그 디지털 컨버터(Analog to Digital Converter, ADC; 60a, 60b), 래치부(70a, 70b), 내부 전압 발생기(80), 패드(90)를 포함한다.

APS 어레이(10)는 행렬 형태로 배열된 다수의 픽셀을 포함한다. 다수의 픽셀은 광학 영상을 전기 신호로 변환하는 역할을 한다. APS 어레이(10)는 행 드라이버(30)로부터 픽셀 선택 신호(SEL), 리셋 신호(RX), 전하 전송 신호(TX) 등 다수의 구동 신호를 수신하여 구동된다. 자세한 APS 어레이(10)의 구성 및 동작은 도 2를 참조하여 후술한다.

타이밍 발생기(20)는 외부로부터 다수의 신호(MCLK, RSTN, STBY, VSYNC, HSYNC, STRB) 등을 패드(90)를 통해서 제공받아, 적절한 타이밍에 맞추어 제어 신호를 행 디코더(30) 등에 제공하게 된다. 여기서, MCLK는 메인 클럭을 의미하고, RSTN은 마스터 리셋(master reset) 신호를 의미하고, STBY는 스탠바이 모드 신호이고, VSYNC는 수직 싱크 신호이고, HSYNC는 수평 싱크 신호이고, STRB는 싱글 프레임 캡쳐(single frame capture)를 위한 스트로브 신호(strobe signal)이다. 도 1에서 제시되는 신호들은 예시적인 것뿐이고, 본 발명이 이에 한정되는 것은 아니다.

도 1에 도시된 이미지 센서는 스탠다드 시리얼 인터페이스(standard serial interface)로 잘 알려진 I2C 인터페이스(22)를 이용할 수 있다. I2C 인터페이 스(22)는 양방향 데이터(bi-directional data)(SDA)와 클럭(SCL)을 각각 제공받는다. I2C 인터페이스(22)에 대해서는 잘 알려져 있으므로, 여기서는 자세한 설명을 생략한다.

한편, APS 어레이(10)의 다수의 픽셀에서 변환된 전기적 신호는 수직 신호 라인을 통해서 상관 이중 샘플러(50a, 50b)에 제공된다. 도 1에서는 상관 이중 샘플러(50a, 50b)가 APS 어레이(10)의 일측과 타측에 분리되어 배열되는 것으로 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 홀수번째 컬럼에 위치하는 다수의 픽셀에 의해 변환된 전기 신호는 일측에 배치된 상관 이중 샘플러(50a)에 전달되고, 짝수번째 컬럼에 위치하는 다수의 픽셀에 의해 변환된 전기 신호는 타측에 배치된 상관 이중 샘플러(50b)에 전달된다. 상관 이중 샘플러(50a, 50b)는 APS 어레이(10)에서 제공된 전기 신호를 유지(hold) 및 샘플링한다. 상관 이중 샘플러(50a, 50b)는 잡음 레벨(noise level)과 형성된 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력한다.

아날로그 디지털 컨버터(60a, 60b)는 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력한다.

래치부(80a, 80b)는 디지털 신호를 래치(latch)하고, 래치된 신호는 패드(90)를 통해서 출력된다.

도 2는 도 1의 APS 어레이의 등가 회로도이다.

도 2를 참조하면, 픽셀(P)이 행렬 형태로 배열되어 APS 어레이(10)를 구성한 다. 각 픽셀(P)은 광전 변환 소자(11), 플로팅 확산 영역(13), 전하 전송 소자(15), 드라이브 소자(17), 리셋 소자(18), 선택 소자(19)를 포함한다. 이들의 기능에 대해서는 i행 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3), … )을 예로 들어 설명한다.

광전 변환 소자(11)는 입사광을 흡수하여 광량에 대응하는 전하를 축적한다. 광전 변환 소자(11)로 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀드 포토 다이오드 또는 이들의 조합이 적용될 수 있으며, 도면에는 포토 다이오드가 예시되어 있다.

각 광전 변환 소자(11)는 축적된 전하를 플로팅 확산 영역(13)으로 전송하는 각 전하 전송 소자(15)와 커플링된다. 플로팅 확산 영역(Floating Diffusion region)(FD)(13)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에, 전하가 누적적으로 저장된다.

소오스 팔로워 증폭기로 예시되어 있는 드라이브 소자(17)는 각 광전 변환 소자(11)에 축적된 전하를 전달받은 플로팅 확산 영역(13)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력한다.

리셋 소자(18)는 플로팅 확산 영역(13)을 주기적으로 리셋시킨다. 리셋 소자(18)는 소정의 바이어스를 인가하는 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 리셋 소자(18)가 턴 온되면 리셋 소자(18)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영 역(13)으로 전달된다.

선택 소자(19)는 행 단위로 읽어낼 픽셀(P)을 선택하는 역할을 한다. 선택 소자(19)는 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 구동되는 1개의 MOS 트랜지스터로 이루어질 수 있다. 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 선택 소자(19)가 턴 온되면 선택 소자(19)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 드라이브 소자(17)의 드레인 영역으로 전달된다.

전하 전송 소자(15)에 바이어스를 인가하는 전송 라인(TX(i)), 리셋 소자(18)에 바이어스를 인가하는 리셋 라인(RX(i)), 선택 소자(19)에 바이어스를 인가하는 행 선택 라인(SEL(i))은 행 방향으로 실질적으로 서로 평행하게 연장되어 배열될 수 있다.

도 3은 본 발명의 일 실시예에 따른 이미지 센서를 설명하기 위한 예시적 단면도이다.

도 3를 참조하면, 기판(110)은 APS 어레이(도 1의 10 참조)가 형성되는 센싱 영역(I)과 패드(90)가 형성되는 패드 영역(II)을 포함한다. 센싱 영역(I)의 기판(110) 내에는 광전 변환 소자, 예를 들어 포토 다이오드(PD)가 형성되어 있고, 기판(110) 상에는 다수의 게이트(123)가 배치될 수 있다. 이러한 게이트(123)는 예를 들어, 전하 전송 소자의 게이트, 리셋 소자의 게이트, 드라이브 소자의 게이트 등일 수 있다. 또한, 여러가지 종류의 기판(110)이 사용 가능하나, 예를 들어, P형 또는 N형 벌크 기판을 사용하거나, P형 벌크 기판에 P형 또는 N형 에피층을 성장시 켜 사용하거나, N형 벌크 기판에 P형 또는 N형 에피층을 성장시켜 사용할 수도 있다. 또한, 반도체 기판 이외에도 유기(organic) 플라스틱 기판과 같은 기판도 사용할 수 있다. 도 3에서 도시된 기판(110)은 연마 공정(도 7을 통해서 후술함)을 통해서 벌크 기판이 모두 제거되고 에피층만 남은 경우를 도시한 것이나, 본 발명은 이에 한정되는 것이 아니다. 즉, 필요에 따라서는 벌크 기판의 일부를 남길 수도 있다. 남겨진 기판(110)의 두께는 예를 들어, 약 3-5㎛일 수 있다.

기판(110)의 전면(FRONT SIDE) 위에는 배선 구조체(122, 124a~124c, 126)가 배치된다. 배선 구조체(122, 124a~124c, 126)는 층간 절연막(122)과, 센싱 영역(I) 상에 형성되고 순차적으로 적층된 다수의 배선(124a~124c)과, 패드 영역(II) 상에 형성된 제1 패드(126)를 포함한다. 여기서, 제1 패드(126)는 다수의 배선(124a~124c) 중 가장 낮은 레벨의 배선(124a)과 동일한 레벨일 수 있다. 필요에 따라서 제1 패드(126)는 다수의 배선(124a~124c) 중 두번째 또는 세번째로 높은 레벨의 배선(124b 또는 124c)과 동일한 레벨일 수도 있다. 제1 패드(126)는 동일한 레벨을 갖는 배선(도 3에서는 124a에 해당함)와 동일한 물질로 이루어질 수 있다. 여기서, 배선(124a~124c)와 제1 패드(126)는 알루미늄으로 이루어 질 수 있다.

배선 구조체(122, 124a~124c, 126) 상에는 지지 기판(132)이 접착, 고정되어 있다. 지지 기판(132)은 연마 공정을 통해서 얇아진 기판(110)의 강도를 확보하기 위한 것이다. 지지 기판(132)은 반도체 기판뿐만 아니라, 기계적 강도가 유지할 수 있는 물질로 이루어진 것이라면 어떤 것이라도 사용할 수 있다. 예를 들어, 유리 기판을 사용할 수 있다.

지지 기판(132)과 배선 구조체(122, 124a~124c, 126)를 접착하기 위해서, 지지 기판(132)과 배선 구조체(122, 124a~124c, 126) 사이에는 접착막(134a, 134b)이 개재될 수 있다. 지지 기판(132)이 실리콘 기판일 경우에 접착막(134a, 134b)은 예를 들어, 실리콘 산화막일 수 있다.

특히, 기판(110)의 후면(BACKSIDE) 바로 위에는 반사 방지막(142)가 배치될 수 있다. 반사 방지막(142)은 실리콘 질화막을 단층(single layer)으로 사용한다. 즉, 반사 방지막(142)으로는 실리콘 산화막을 사용하지 않는다. 실리콘 산화막을 형성하기 위해서는 약 600℃ 이상에서 산화(oxidation) 공정이 진행되어야 하는데, 이러한 고온의 산화 공정은 이미지 센서의 특성에 영향을 줄 수 있다. 또한, 배선(124a~124c)이 알루미늄으로 이루어진 경우에는, 고온의 산화 공정은 배선(124a~124c)의 페이즈 쉬프트(phase shift)를 발생할 수 있다. 따라서, 본원 발명에서는 반사 방지막(142)으로 단층의 실리콘 질화막을 사용한다.

또한, 반사 방지막(142)으로 사용되는 실리콘 질화막의 두께는 600-700Å 일 수 있으나, 이에 한정되는 것은 아니다.

반사 방지막(142) 상에는 버퍼막(144)가 배치된다. 버퍼막(144)은 제2 패드(190)를 형성하기 위한 패터닝 공정에서 기판(110)이 손상되는 것을 방지하기 위한 것이다. 버퍼막(144)으로는 예를 들어, 약 3000-8000Å 두께의 실리콘 산화막을 사용할 수 있다.

버퍼막(144) 상에는 제2 패드(190)이 배치된다. 도시하지 않았으나, 제2 패드(190)는 컨택(미도시)을 통해서 제1 패드(126)과 전기적으로 연결될 수 있다.

이하에서. 도 4 내지 도 8, 도 3를 참조하여, 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명한다. 도 4 내지 도 8은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면이다.

도 4를 참조하면, 기판(110)에 STI(Shallow Trench Isolation), DTI(Deep Trench Isolation) 등과 같은 소자 분리 영역(미도시)을 형성하여, 기판(110)에 센싱 영역(I)과 패드 영역(II)을 정의한다.

이어서, 센싱 영역(I) 내에 다수의 픽셀을 형성한다. 구체적으로, 센싱 영역(I) 내에 광전 변환 소자, 예를 들어, 포토 다이오드(PD)를 형성하고, 센싱 영역(I) 상에 다수의 게이트(123)를 형성한다. 이러한 게이트(123)는 예를 들어, 전하 전송 소자의 게이트, 리셋 소자의 게이트, 드라이브 소자의 게이트 등일 수 있다.

이어서, 기판(110)의 전면(FRONT SIDE)에 배선 구조체(122, 124a~124c, 126)를 형성한다. 구체적으로, 배선 구조체(122, 124a~124c, 126)는 층간 절연막(122)과, 센싱 영역(I) 상에 형성되고 순차적으로 적층된 다수의 배선(124a~124c)과, 패드 영역(II) 상에 형성된 제1 패드(126)를 포함한다. 여기서, 제1 패드(126)는 다수의 배선(124a~124c) 중 가장 낮은 레벨의 배선(124a)과 동일한 레벨일 수 있다.

도 5를 참조하면, 배선 구조체(122, 124a~124c, 126) 상에 지지 기판(132)을 접착한다.

구체적으로, 배선 구조체(122, 124a~124c, 126) 상에 접착막(134a)을 형성하여 표면을 평탄화한다. 지지 기판(132) 상에 접착막(134b)을 형성한다. 그 후, 접 착막(134a, 134b)끼리 서로 대향하도록 하여, 기판(110)과 지지 기판(132)을 접착시킨다.

도 6를 참조하면, 기판(110)의 상하를 반전시킨다.

도 7를 참조하면, 기판(110)의 후면(BACKSIDE)을 연마한다. 구체적으로, CMP(Chemical Mechanical Polishing), BGR(Back Grinding), 반응성 이온 에칭 혹은 이들의 조합을 이용하여 기판(110)의 후면을 연마한다. 연마되고 남은 기판(110)의 두께는 예를 들어, 약 3-5㎛일 수 있다.

도 8를 참조하면, 기판(110)의 후면 바로 위에, 실리콘 질화막 단층(single layer)으로 반사 방지막(142)을 형성한다. 예를 들어, CVD(Chemical Vapor Deposition) 방법을 이용해서, 약 600-700Å 두께의 실리콘 질화막을 형성할 수 있다.

다시 도 3을 참조하면, 반사 방지막(142) 상에 버퍼막(144)을 형성한다. 예를 들어, CVD 방법을 이용해서, 약 3000-8000Å 두께의 실리콘 산화막을 적층하여 형성할 수 있다.

이어서, 제1 패드(126)와 전기적으로 연결된 제2 패드(190)를 형성한다.

도 9는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 프로세서 기반 시스템을 나타내는 개략적 블록도이다.

도 9를 참조하면, 프로세서 기반 시스템(200)은 CMOS 이미지 센서(210)의 출력 이미지를 처리하는 시스템이다. 시스템(200)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 기계화된 시계 시스템, 네비게이션 시스템, 비디오폰, 감독 시스템, 자동 포커스 시스템, 추적 시스템, 동작 감시 시스템, 이미지 안정화 시스템 등을 예시할 수 있으나, 이에 제한되는 것은 아니다.

컴퓨터 시스템 등과 같은 프로세서 기반 시스템(200)은 버스(205)를 통해 입출력(I/O) 소자(230)와 커뮤니케이션할 수 있는 마이크로프로세서 등과 같은 중앙 정보 처리 장치(CPU)(220)를 포함한다. CMOS 이미지 센서(210)는 버스(205) 또는 다른 통신 링크를 통해서 시스템과 커뮤니케이션할 수 있다. 또, 프로세서 기반 시스템(200)은 버스(205)를 통해 CPU(220)와 커뮤니케이션할 수 있는 RAM(240), CD ROM 드라이브(250) 및/또는 포트(260)을 더 포함할 수 있다. 포트(260)는 비디오 카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 시스템과 데이터를 통신할 수 있는 포트일 수 있다. CMOS 이미지 센서(210)는 CPU, 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서 등과 함께 집적될 수 있다. 또, 메모리가 함께 집적될 수도 있다. 물론 경우에 따라서는 프로세서와 별개의 칩에 집적될 수도 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

도 2는 도 1의 APS 어레이의 등가 회로도이다.

도 4 내지 도 8은 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면이다.

(도면의 주요부분에 대한 부호의 설명)

1: 이미지 센서 142: 반사 방지막

144: 버퍼막

Claims

기판;

상기 기판 내에 형성된 광전 변환 소자;

상기 기판의 전면 위에 형성되고, 순차적으로 적층된 다수의 배선을 포함하는 배선 구조체; 및

상기 기판의 후면 바로 위에 형성되고, 실리콘 질화막 단층으로 이루어진 반사 방지막을 포함하는 이미지 센서.
제 1항에 있어서,

상기 반사 방지막 상에 형성된 버퍼막과,

상기 버퍼막 상에 형성된 패드를 더 포함하는 이미지 센서.
제 2항에 있어서,

상기 반사 방지막의 두께는 600-700Å인 이미지 센서.
기판 내에 광전 변환 소자를 형성하고,

상기 기판의 전면 위에, 순차적으로 적층된 다수의 배선을 포함하는 배선 구조체를 형성하고,

상기 기판의 후면 바로 위에, 실리콘 질화막 단층으로 이루어진 반사 방지막 을 형성하는 것을 포함하는 이미지 센서의 제조 방법.
제 4항에 있어서,

상기 배선 구조체를 형성한 후, 상기 배선 구조체 위에 지지 기판을 접착하고,

상기 기판의 후면 일부를 연마하고,

상기 반사 방지막을 형성하는 것은, 상기 연마된 상기 기판의 후면 바로 위에 반사 방지막을 형성하는 것을 포함하는 이미지 센서의 제조 방법.