KR20100093349A - 기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법 - Google Patents

기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법 Download PDF

Info

Publication number
KR20100093349A
KR20100093349A KR1020090012496A KR20090012496A KR20100093349A KR 20100093349 A KR20100093349 A KR 20100093349A KR 1020090012496 A KR1020090012496 A KR 1020090012496A KR 20090012496 A KR20090012496 A KR 20090012496A KR 20100093349 A KR20100093349 A KR 20100093349A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
forming
chamber
gas
Prior art date
Application number
KR1020090012496A
Other languages
English (en)
Inventor
안재영
황기현
박영근
양준규
주병선
신동운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090012496A priority Critical patent/KR20100093349A/ko
Priority to US12/704,299 priority patent/US20100210116A1/en
Publication of KR20100093349A publication Critical patent/KR20100093349A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

기상 박막 형성 방법이 제공된다. 기상 박막 형성 방법은 챔버 내에 기판을 로딩하고, 상기 챔버 내에 소스 가스를 공급하여 상기 기판 상에 흡착시키고, 상기 챔버 내에 반응 가스를 공급하여 상기 기판 상에 박막을 형성하되, 상기 기판 상에 박막을 형성하는 것은 상기 기판에 바이어스를 인가하여 상기 기판에 일 방향으로 형성된 전기장 하에서 진행하는 것을 포함한다.
ALD, STI

Description

기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법{Method of forming a thin film and fabricating method of semiconductor integrated circuit device}
본 발명은 기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법에 관한 것으로 보다 상세하게는 보다 소형화된 반도체 칩 패키지 및 그 제조 방법에 관한 것이다.
일반적으로, 반도체 소자 제조 공정시 반도체 기판 상에 박막을 형성하기 위해 물리적 기상 증착(PVD: Physical vapor deposition), 화학 기상 증착(CVD: Chemical Vapor Deposition) 및 원자층 증착(ALD: Atomic Layer Deposition) 등과 같은 박막 형성 방법이 이용되고 있다.
이 중, 원자층 증착 방법(ALD)은 박막을 형성하기 위한 가스들을 동시에 공급하지 않고 시분할하여 독립적인 펄스 형태로 공급하여 박막을 형성하는 방법이다. 즉, 소스 가스(source gas)와 퍼지 가스(purge gas), 반응 가스(reactant gas)와 퍼지 가스를 교대로 공급하여 원자층 두께로 박막을 형성한다. 이러한 원자층 증착 방법은 스텝 커버리지(step coverage)가 우수하고, 대면적을 기판에 균일한 두께의 박막을 형성할 수 있다. 그리고 반복 실시 회수를 조절하여 박막의 두께를 미세하게 조절할 수 있다.
한편, 반도체 소자가 미세화, 소형화됨에 따라, 종횡비(aspect ratio)가 큰 영역을 박막으로 매립하는 경우가 증가하고 있다. 그러나, 종횡비가 커질수록 보이드(void) 없이 매립하기 어려우며, 이에 따라 종횡비가 큰 영역을 보다 효율적으로 매립하는 방안이 요구된다.
본 발명이 해결하고자 하는 일 과제는 기상 박막 형성 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 기상 박막 형성 방법을 포함하는 반도체 집적 회로 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 기상 박막 형성 방법의 일 태양은 챔버 내에 기판을 로딩하고, 상기 챔버 내에 소스 가스를 공급하여 상기 기판 상에 흡착시키고, 상기 챔버 내에 반응 가스를 공급하여 상기 기판 상에 박막을 형성하되, 상기 기판 상에 박막을 형성하는 것은 상기 기판에 바이어스를 인가하여 상기 기판에 일 방향으로 형성된 전기장 하에서 진행하는 것을 포함한다.
또한, 상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 집적 회로 장치의 제조 방법의 일 태양은 상기 기상 박막 형성 방법을 이용한 박막 형성 방법으로 박막을 형성하고, 상기 박막 상에 HDP(High Density Plasma)막, FOX(Flowable OXide), TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass), TEOS(tetraethyl ortho silicate), LTO(Low Temperature Oxide)막 을 포함하는 그룹에서 선택된 적어도 하나의 막 또는 그 조합을 형성하는 것을 포함한다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참고하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 다시 말하면, 몇몇 실시예들에서 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다.
어떤 소자(element) 또는 구성요소가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
또한, 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되는데, 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 그러므로, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않는 것으로 해석되 어야 할 것이다. 달리 언급하지 않으면, 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션과 상이할 수도 있고 동일한 것일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 사전적 의미이거나 당업계에서 통용되는 의미로 가장 광범위한 의미로 해석되어야 한다. 다시 말해 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
또한, 본 명세서에서는 명세서 작성시 일반적으로 통용되는 규칙에 따라 용어들을 사용하였다. 가령, 본 명세서에서, 단수형은 특별히 언급하지 않는 한 복수형도 포함하며, 상세한 설명 및 특허청구범위에서 사용된 동사 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는 open형 의미로 사용되었다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 본 발명의 일 실시예에 따른 기상 박막 형성 방법을 설명한다.
도 1은 본 발명의 일 실시예에 따른 기상 박막 형성 방법을 설명하기 위한 흐름도이다. 도 2는 본 발명의 일 실시예에 따른 기상 박막 형성 방법을 나타낸 타이밍도(timing diagram)이다.
도 1 및 도 2를 참조하면, 우선 원자층 증착 장치의 챔버 내에 기판을 로딩한다(S110).
기판 상에는 반도체 집적 회로를 구성하는 다양한 구성 요소들이 형성되어 있을 수 있다. 또한, 원자층 증착 장치 내에서 박막을 형성하기 전 단계까지의 공정이 완료되어 있을 수 있다. 기판 상에 형성하려는 박막은, 예를 들어 소자 분리 영역(Shallow Trench Isolation; STI), 층간 절연막(Inter Layer Dielectric layer; ILD), 배선간 절연막(Inter Metal Dielectric layer; IMD) 등일 수 있다. 또한, 기판 상에 박막이 형성되는 영역은 종횡비가 큰 영역일 수 있다.
이어서, 챔버 내에 소스 가스를 공급한다(S120).
챔버 내로, 소스 가스를 소정의 시간 동안 공급하면, 기판 표면에 소스 가스가 반응 또는 흡착되고, 나머지는 반응 또는 화학 흡착된 소스 가스 표면에 물리적 으로 흡착되거나, 챔버 내부에 머물게 된다.
이 때, 소스 가스와 함께 비활성 가스가 공급될 수도 있다. 비활성 가스는 예를 들어, Ar, He, Kr, Xe 또는 이들의 조합일 수 있다.
소스 가스는 형성하려는 박막의 종류에 따라 달라진다. 예를 들어, 산화막을 형성하려는 경우, 산화 반응 가스 이외의 소스 가스를 공급할 수 있다. 예를 들어, SiO2를 형성하려는 경우, 실리콘 소스 가스를 공급할 수 있다. 실리콘 소스 가스는 예를 들어, SiH4, Si2H6, Si3H8, SiH2Cl2, SiCl4, Si2Cl6 및 BTBAS를 포함하는 그룹에서 선택된 하나 또는 그 조합일 수 있다.
이어서, 기판과 흡착 또는 반응하지 않은 소스 가스를 퍼지한다(S130).
소스 가스를 퍼지하는 것은 퍼지 가스를 공급하여 수행할 수 있다. 퍼지 가스로는 당해 반응에 참가하지 않는 비활성 가스가 사용될 수 있으며, 비활성 가스는 예를 들어, Ar, He, Kr, Xe 및 N2, 또는 이들의 조합일 수 있다. 또는, 펌핑(pumping)에 의해 소스 가스를 확산식이 아닌 강제 배기식으로 퍼지 아웃할 수 있다. 퍼지 가스 공급 및 펌핑을 같이 진행하여 소스 가스를 퍼지할 수도 있다.
이어서, 기판에 바이어스를 인가하여 기판과 수직으로 전기장을 형성한다(S140).
기판에 바이어스를 인가하는 것은 다양한 방식으로 구현할 수 있고 직류 바이어스를 인가할 수 있다. 예를 들어, 챔버의 상부 및 하부에 각각 장착된 전극을 제공하고 그 사이에 바이어스를 인가하여 기판에 수직으로 전기장을 형성할 수 있 다. 또는, 기판이 안착된 척 상부 및 하부에 바이어스를 인가하여 기판에 수직으로 전기장을 형성할 수 있다. 전기장의 방향은 형성하려는 박막의 종류에 따라, 공급되는 반응 가스에 따라 달라질 수 있다. 일 태양으로, 산소 반응 가스를 공급하고 플라즈마화는 경우 O+가 형성될 수 있으므로, 기판 하부 음극, 상부 양극이 되도록 전기장을 형성한다.
이어서, 챔버 내에 반응 가스를 공급하고 플라즈마화 한다(S150).
플라즈마를 형성하는 것은, 반응 가스를 공급한 챔버 내에 RF 파워 또는 DC 파워를 인가하여 반응 가스를 플라즈마화 할 수 있다.
기판에 수직으로 전기장을 형성한 상태에서 제2 소스 가스, 또는 반응 가스를 공급하고 플라즈마화 한다 (이하, 본 명세서에서는 본 단계에서 제2 소스 가스 또는 반응 가스를 반응 가스로 통칭한다). 우선, 챔버 내에 반응 가스를 공급한다. 산화막을 형성하는 경우, 산화 반응 가스는 산소를 포함하는 가스, 또는 산화력을 갖는 가스의 조합, 예를 들어 O2, O3 및 H2O, NO 또는 N2O를 포함하는 그룹에서 선택된 하나 또는 그 조합일 수 있다. 당해 가스의 주입후, 반응기에 플라즈마 파워를 공급하여 반응 가스의 플라즈마를 형성할 수 있다. 본원 발명에서는 산화막을 형성할 수 있는 모든 가스를 통칭하여 산화 반응 가스로 통칭한다.
산화 반응 가스를 공급하고 플라즈마화 하면, 불안정한 여기 상태의 산소 양이온(O+) 및 산소 라디칼(O*)을 포함한 플라즈마가 형성된다. 여기서, 산소 양이온 및 산소 라디칼은 모두 플라즈마에 의해 생성된 것으로 반응성이 크다.
산소 양이온은 기판에 수직으로 형성된 전기장을 받는다. 기판의 하부가 음극이 되도록 전기장을 형성한 경우, 산소 양이온은 기판 방향으로의 힘을 받게 되고, 전기장이 형성된 방향에 수직한 영역, 즉 기판과 실질적으로 평행한 영역이 기판의 수직한 영역보다 플라즈마에 의해 생성된 극성 입자의 영향을 더 많이 받게 된다. 반면에, 산소 라디칼은 중성이므로, 기판의 전기장에 무관하게 기판의 모든 영역에 균일하게 영향을 준다.
결과적으로, 전기장이 형성된 방향에 수직한 영역, 즉 기판의 평행한 영역에는 산소 라디칼 및 산소 양이온이 모두 증착율에 큰 영향을 미치나, 기판과의 기울기가 큰 영역에는 실질적으로 산소 라디칼이 증착율에 영향을 미친다. 여기서 실질적이란, 기판과의 기울기가 큰 영역에는 산소 양이온이 전혀 증착되지 않는 것을 의미하는 것이 아니다. 다만, 산소 양이온이 기판의 영역에 증착되는 비율에 관해서, 기판과 평행한 영역에 증착되는 비율이 기판과의 기울기가 큰 영역에 비해 현저히 크기 때문에, 상대적으로 대부분의 산소 양이온이 기판의 평행한 영역에 증착된다고 고려할 수 있을 뿐이다.
한편, 상기에서는 전기장을 형성한 후에, 반응 가스를 공급하는 것으로 기술하였으나, 이에 한정되지 않는다. 반응 가스 공급 후에 전기장을 형성할 수도 있다. 또는, 반응 가스를 공급하면서 전기장을 형성할 수도 있음은 물론이다.
이어서, 반응하지 않은 산화 반응 가스를 퍼지한다(S160).
상기 S110 내지 S160을 적절히 반복 수행하여, 원하는 두께의 박막을 증착할 수 있다.
한편, 원자층 증착법을 이용하여 형성한 박막 상에, HDP(High Density Plasma)막, FOX(Flowable OXide), TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass), TEOS(tetraethyl ortho silicate), LTO(Low Temperature Oxide)막을 포함하는 그룹에서 선택된 적어도 하나 또는 그 조합을 더 형성할 수 있다. 즉, 형성하려는 막질 전체를 원자층 증착법으로 형성하지 않고, 일부를 원자층 증착법으로 형성한 후, 다른 방법으로 막질의 나머지 일부를 형성할 수 있다.
상기에서의 설명은 본 발명의 일태양으로서, 전기장이 기판에 수직인 방향으로 형성되었을 때를 예시적으로 설명한 것이다. 보다 효율적인 증착을 위하여 전기장의 방향을 조절할 수 있음은 물론이다.
이하, 도 3 내지 도 5를 참조하여, 본 발명의 일 실시예에 따른 기상 박막 형성 방법의 효과를 자세하게 설명한다.
도 3은 종횡비가 큰 영역에서의 박막 증착을 설명하기 위한 도면이다. 도 4는 도 3의 영역에 따른 증착율의 차이를 도시한 그래프이다. 도 5는 본 발명의 일 실시예에 따른 기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법에 따라 박막을 형성한 최종 구조를 박막을 도시한 도면이다.
도 3을 참조하면, 기판(100) 상에 종횡비가 큰 트렌치(110)가 형성되어 있으며, 트렌치(110) 내면 및 기판(100) 상에 박막을 증착한다. 이 때, 영역 A는 기판(100)의 평행한 영역을 나타내며, 실선의 화살표는 영역 A에서의 증착 속도를 나타낸다. 영역 B는 기판(100)의 기울기가 큰 영역을 나타내며, 점선의 화살표는 영 역 B에서의 증착 속도를 나타낸다. 도 3을 참조하면, 기판(100)의 보다 평행한 영역의 증착 속도가 기판(100)의 기울기가 큰 영역의 증착 속도보다 커지는 것을 알 수 있다. 이것은 영역 A에는 산소 라디칼 및 산소 양이온이 모두 증착 속도에 큰 영향을 주나, 영역 B에는 산소 라디칼만이 증착 속도에 큰 영향을 주기 때문이다.
도 4는 영역 A와 영역 B의 박막 증착율을 도식화한 그래프이다. 영역 A에는 산소 양이온 및 산소 라디칼이 동시에 증착되는데 반하여, 영역 B에는 산소 라디칼만이 증착되기 때문에 영역 A와 영역 B의 증착율은 크게 차이가 나는 것을 알 수 있다. 즉, 일정 시간 동안의 영역 A의 증착율은 q인데 반하여, 영역 B의 증착율은 p로, 영역 A의 증착율인 q보다 현저히 작은 것을 알 수 있다.
도 5를 참조하면, 트렌치(110)가 형성된 기판(100)에 기상 박막 형성 방법으로 형성한 제1 박막(210)이 형성되어 있으며, 제1 박막(210) 상부에는 제2 박막(220)은 원자층 증착법으로 형성한 박막일 수 있으며, 또는 다른 방법으로 형성한 박막, 예를 들어, HDP막, FOX, TOSZ, USG 등의 박막일 수도 있다.
도 5에서, 기상 박막 형성 방법인 제1 박막(210)은 영역 A에 형성된 박막의 두께(a1, a2)가 영역 B에 형성된 박막의 두께(b1, b2)보다 현저히 두꺼운 것을 알 수 있다.
본 발명의 일 실시예에 따른 기상 박막 형성 방법에 따르면, 기판(100)의 수평인 영역 A의 증착율이 기판(100)의 기울기가 큰 영역 B의 증착율보다 현저히 크다. 따라서, 종횡비가 큰 트렌치 분리 영역 또는, 미세 패턴 사이 등을 매립하는 박막을 형성할 때에, 박막 내부에 보이드가 발생하는 것을 방지할 수 있어, 보다 효율적으로 매립할 수 있다. 또한, 고집적 소자의 층간 절연막 또는 메탈간 절연막 등을 형성할 때에, 미세 패턴 사이를 보다 효율적으로 매립할 수 있기 때문에, 반도체 집적 회로 장치의 신뢰성이 향상될 수 있다.
한편, 본 발명의 일 실시예에 따른 기상 박막 형성 방법 또는 반도체 집적 회로 장치의 제조 방법에 따르면, 원자층 증착 방법 및 기타 다른 박막 증착 방법을 적절히 병행하여, 박막을 증착할 수 있기 때문에, 특성이 좋은 박막을 형성하면서도, 생산성이 향상될 수 있다.
이상 첨부된 도면을 참고하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명의 일 실시예에 따른 기상 박막 형성 방법을 설명하기 위한 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 기상 박막 형성 방법을 나타낸 타이밍도이다.
도 3은 종횡비가 큰 영역에서의 박막 증착을 설명하기 위한 도면이다.
도 4는 도 3의 영역에 따른 증착율의 차이를 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 기상 박막 형성 방법을 이용한 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법에 따라 박막을 형성한 최종 구조를 박막을 도시한 도면이다.
(도면의 주요부분에 대한 부호의 설명)
100: 반도체 기판 110: 트렌치

Claims (10)

  1. 챔버 내에 기판을 로딩하고,
    상기 챔버 내에 소스 가스를 공급하여 상기 기판 상에 흡착시키고,
    상기 챔버 내에 반응 가스를 공급하여 상기 기판 상에 박막을 형성하되, 상기 기판 상에 박막을 형성하는 것은 상기 기판에 바이어스를 인가하여 상기 기판에 일 방향으로 형성된 전기장 하에서 진행하는 것을 포함하는 기상 박막 형성 방법.
  2. 제 1항에 있어서,
    상기 챔버 내에 소스 가스를 공급하여 상기 기판 상에 흡착 시킨 후에, 또는 상기 챔버 내에 산화 반응 가스를 공급하여 상기 기판 상에 산화막을 형성한 후에,
    상기 챔버 내의 소스 가스 또는 산화 반응 가스를 퍼지하는 것을 더 포함하는 기상 박막 형성 방법.
  3. 제 1항에 있어서,
    상기 기상 박막 형성 방법은 원자층 증착법(ALD)인 기상 박막 형성 방법.
  4. 제 1항에 있어서,
    상기 소스 가스는 실리콘을 포함하는 소스 가스인 기상 박막 형성 방법
  5. 제 4항에 있어서,
    상기 실리콘을 포함하는 소스 가스는 SiH4, Si2H6, Si3H8, SiH2Cl2, SiCl4, Si2Cl6 및 BTBAS를 포함하는 그룹에서 선택된 하나 또는 그 조합인 기상 박막 형성 방법
  6. 제 1항에 있어서,
    상기 반응 가스는 산화 반응 가스인 기상 박막 형성 방법.
  7. 제 6항에 있어서,
    상기 산화 반응 가스는 O2, O3, H2O, NO, 및 N2O를 포함하는 그룹에서 선택된 하나 또는 그 조합인 기상 박막 형성 방법
  8. 제 6항에 있어서,
    상기 산화 반응 가스를 플라즈마화하여 산소 라디컬 및 산소 양이온을 발생시키고, 상기 전기장과 수평인 영역에서보다 상기 전기장과 수직인 기판 영역에서 상기 산소 라디컬 및 산소 양이온과의 반응 및 증착이 더 큰 기상 박막 형성 방법.
  9. 제 1항에 있어서,
    상기 박막을 형성하는 것은 상기 기판에서 상기 일방향에 수직한 영역의 증 착율이 상기 일 방향에 평행한 영역의 증착율보다 크도록 하는 기상 박막 형성 방법.
  10. 제1항 내지 제9항 중의 어느 한 항의 기상 박막 형성 방법을 이용한 박막 형성 방법으로 박막을 형성하고,
    상기 박막 상에 HDP(High Density Plasma)막, FOX(Flowable OXide), TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass), TEOS(tetraethyl ortho silicate), LTO(Low Temperature Oxide)막을 포함하는 그룹에서 선택된 적어도 하나의 막 또는 그 조합을 형성하는 것을 포함하는 반도체 집적 회로 장치의 제조 방법.
KR1020090012496A 2009-02-16 2009-02-16 기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법 KR20100093349A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090012496A KR20100093349A (ko) 2009-02-16 2009-02-16 기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법
US12/704,299 US20100210116A1 (en) 2009-02-16 2010-02-11 Methods of forming vapor thin films and semiconductor integrated circuit devices including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090012496A KR20100093349A (ko) 2009-02-16 2009-02-16 기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100093349A true KR20100093349A (ko) 2010-08-25

Family

ID=42560321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090012496A KR20100093349A (ko) 2009-02-16 2009-02-16 기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법

Country Status (2)

Country Link
US (1) US20100210116A1 (ko)
KR (1) KR20100093349A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097424A (ko) * 2015-02-06 2016-08-18 한양대학교 산학협력단 바이어스를 이용한 원자층 증착법
KR20160139504A (ko) * 2015-05-27 2016-12-07 주성엔지니어링(주) 반도체 소자의 제조 방법
KR20200118119A (ko) * 2018-03-02 2020-10-14 에이에스엠엘 네델란즈 비.브이. 재료의 패터닝된 층을 형성하기 위한 방법 및 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180069038A (ko) * 2015-11-13 2018-06-22 어플라이드 머티어리얼스, 인코포레이티드 선택적 표면 개질을 이용하여 구조를 충전하기 위한 기술들

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5129359A (en) * 1988-11-15 1992-07-14 Canon Kabushiki Kaisha Microwave plasma CVD apparatus for the formation of functional deposited film with discharge space provided with gas feed device capable of applying bias voltage between the gas feed device and substrate
US5763020A (en) * 1994-10-17 1998-06-09 United Microelectronics Corporation Process for evenly depositing ions using a tilting and rotating platform
US6406975B1 (en) * 2000-11-27 2002-06-18 Chartered Semiconductor Manufacturing Inc. Method for fabricating an air gap shallow trench isolation (STI) structure
US7097886B2 (en) * 2002-12-13 2006-08-29 Applied Materials, Inc. Deposition process for high aspect ratio trenches
US7897029B2 (en) * 2008-03-04 2011-03-01 Air Products And Chemicals, Inc. Removal of surface oxides by electron attachment
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097424A (ko) * 2015-02-06 2016-08-18 한양대학교 산학협력단 바이어스를 이용한 원자층 증착법
KR20160139504A (ko) * 2015-05-27 2016-12-07 주성엔지니어링(주) 반도체 소자의 제조 방법
KR20200118119A (ko) * 2018-03-02 2020-10-14 에이에스엠엘 네델란즈 비.브이. 재료의 패터닝된 층을 형성하기 위한 방법 및 장치

Also Published As

Publication number Publication date
US20100210116A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
US20210257213A1 (en) Method of forming dielectric material layers using pulsed plasma power, structures and devices including the layers, and systems for forming the layers
US11289326B2 (en) Method for reforming amorphous carbon polymer film
KR102627584B1 (ko) 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치
US10622375B2 (en) Method of processing a substrate and a device manufactured by using the method
KR102592471B1 (ko) 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US7399388B2 (en) Sequential gas flow oxide deposition technique
US8394466B2 (en) Method of forming conformal film having si-N bonds on high-aspect ratio pattern
US6417092B1 (en) Low dielectric constant etch stop films
US7755160B2 (en) Plasma excited chemical vapor deposition method silicon/oxygen/nitrogen-containing-material and layered assembly
US7033945B2 (en) Gap filling with a composite layer
US7541298B2 (en) STI of a semiconductor device and fabrication method thereof
US8975152B2 (en) Methods of reducing substrate dislocation during gapfill processing
KR20120084758A (ko) 평탄화-후 치밀화
US20140248754A1 (en) Controlled air gap formation
US20040016987A1 (en) Semiconductor device with insulator and manufacturing method therefor
KR20090011765A (ko) 갭-필 능력을 향상시킨 실리콘 산화막 증착 방법
KR20100093349A (ko) 기상 박막 형성 방법 및 반도체 집적 회로 장치의 제조 방법
US9312167B1 (en) Air-gap structure formation with ultra low-k dielectric layer on PECVD low-k chamber
KR20170044777A (ko) 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
KR101078728B1 (ko) 반도체 소자의 절연막 형성방법
CN112349649B (zh) 半导体结构及其制作方法
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100712729B1 (ko) 절연막 형성 방법
KR20090132784A (ko) 반도체 소자의 ｐｍｄ 형성방법
KR20080013269A (ko) 반도체 소자 제조를 위한 박막형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid