KR20100082406A - Ｆｐｇａ간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치 - Google Patents

Ｆｐｇａ간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치 Download PDF

Info

Publication number
KR20100082406A
KR20100082406A KR1020090001701A KR20090001701A KR20100082406A KR 20100082406 A KR20100082406 A KR 20100082406A KR 1020090001701 A KR1020090001701 A KR 1020090001701A KR 20090001701 A KR20090001701 A KR 20090001701A KR 20100082406 A KR20100082406 A KR 20100082406A
Authority
KR
South Korea
Prior art keywords
sampling point
signal
section
shifted
boundary
Prior art date
Application number
KR1020090001701A
Other languages
English (en)
Inventor
조남식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090001701A priority Critical patent/KR20100082406A/ko
Priority to US12/684,744 priority patent/US20100176843A1/en
Priority to PCT/KR2010/000129 priority patent/WO2010079992A2/en
Publication of KR20100082406A publication Critical patent/KR20100082406A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations

Abstract

본 발명은 FPGA간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치에 관한 것으로 수신된 신호의 유지 구간과 천이 구간 중 초기 샘플링 포인트가 위치하는 구간을 판단하는 판단 단계, 상기 초기 샘플링 포인트가 상기 유지 구간에 위치하는 경우, 상기 신호를 좌편 시프트 하여 좌측 경계를 검출하는 제1 검출 단계, 상기 좌편 시프트 된 신호를 우편 시프트 하여 우측 경계를 검출하는 제2 검출 단계, 및 상기 우편 시프트 된 신호의 샘플링 포인트가 상기 좌측 경계와 상기 우측 경계의 가운데 지점에 위치하도록 상기 우편 시프트 된 신호를 좌편 시프트 하여 샘플링 기준 신호를 결정하는 샘플링 포인트 결정 단계를 포함하는 것을 특징으로 한다.
본 발명의 FPGA간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치에 의하면 FPGA에서 기존의 입출력 수단을 사용하여 고속의 데이터를 수신할 경우 샘플링 포인트 결정 시 신호의 왜곡이 발생하는 것을 방지하여 데이터 수신의 신뢰성을 확보하는 효과가 있다.
Figure P1020090001701
FPGA, 저전압 차등 신호 송수신, 샘플링 포인트,

Description

ＦＰＧＡ간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치{Method and Apparatus for setting a sampling point of low voltage differential signal transmitted between Field Programmable Gate Arrays}
본 발명은 FPGA간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치에 관한 것으로, 특히 기지국 채널카드에서 FPGA(Field Programmable Gate Array)간의 기존의 입출력 수단을 이용하여 고속의 직렬 데이터를 송수신할 경우 샘플링 포인트를 설정하는 방법 및 이를 위한 장치에 관한 것이다.
이동 통신 시스템의 비약적인 발달에 따라 기지국 채널카드에서 FPGA간에는 초당 기가 단위의 직렬 데이터가 송수신되고 있으며, 이와 같은 고속의 직렬 데이터 송수신의 신뢰성을 보장하는 방안이 이슈화 되고 있다. 일단 FPGA 간에 직렬 데이터 송수신의 신뢰성을 보장하기 위한 방안으로서 고속 전용 트랜시버(Transceiver)가 내장된 FPGA를 사용하는 것을 고려할 수 있다. 그러나 이 경우 고속 전용 트랜시버로 인해 FPGA 제조 단가가 올라갈 뿐만 아니라, 고속 전용 트랜시버를 구동하기 위하여 부가 전원을 공급하는 전원모듈이 추가로 요구되는 문제가 있다. 따라서 FPGA 간의 고속, 대용량의 데이터 송수신을 위하여 기존 입출력 수단 을 이용하여 구현하는 것이 필요하다.
FPGA의 기존 입출력 수단을 이용하여 더블 데이터 전송률(Double Data Rate, DDR) 저전압 차등 신호(Low Voltage Differential Signaling, LVDS)의 직렬 통신을 할 경우, 수신기에서는 수신 신호의 비트 경계를 검출하여 샘플링 포인트를 결정하여야 한다. 그러나 더블 데이터 전송률이 높은 경우나 시스템 집적 과정에서 PCB(Printed Circuit Board) 상의 채널 특성이 하락하여 신호의 왜곡이 심한 경우, FPGA의 하드웨어적인 한계 등으로 인해 비트 경계 검출에 오류가 발생하거나 검출 자체가 불가능한 현상이 발생하는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명인 FPGA간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치의 목적은 FPGA에서 기존의 입출력 수단을 이용하여 수신된 데이터의 왜곡을 최소화하면서 샘플링 포인트를 결정하여, FPGA간에 데이터를 고속으로 수신하는 경우 데이터 수신의 신뢰성을 확보하는 것이다.
상기와 같은 문제점을 해결하기 위한 FPGA간 저전압 차등 신호의 샘플링 포인트 설정 방법은 수신된 신호의 유지 구간과 천이 구간 중 초기 샘플링 포인트가 위치하는 구간을 판단하는 판단 단계, 상기 초기 샘플링 포인트가 상기 유지 구간에 위치하는 경우, 상기 신호를 좌편 시프트 하여 좌측 경계를 검출하는 제1 검출 단계, 상기 좌편 시프트 된 신호를 우편 시프트 하여 우측 경계를 검출하는 제2 검출 단계, 및 상기 우편 시프트 된 신호의 샘플링 포인트가 상기 좌측 경계와 상기 우측 경계의 가운데 지점에 위치하도록 상기 우편 시프트 된 신호를 좌편 시프트 하여 샘플링 기준 신호를 결정하는 샘플링 포인트 결정 단계를 포함하는 것을 특징으로 한다. 또한 상기 제1 검출 단계는 상기 샘플링 포인트가 상기 천이 구간에 위치하는 경우, 상기 천이 구간에서 상기 좌측 경계를 검출하는 단계인 것을 특징으로 한다.
또한 상기와 같은 문제점을 해결하기 위한 본 발명의 FPGA간 저전압 차등 신호의 샘플링 포인트 설정 장치는 수신된 신호의 유지 구간과 천이 구간 중 초기 샘 플링 포인트가 위치하는 구간을 판단하는 구간 판단부, 상기 수신된 신호의 좌편 시프트 또는 우편 시프트를 수행하는 지연 탭 제어부, 및 상기 지연 탭 제어부를 제어하고, 상기 샘플링 포인트가 상기 유지 구간에 위치하는 경우 상기 수신된 신호를 좌편 시프트 하여 좌측 경계를 검출하고, 상기 좌편 시프트 된 신호를 우편 시프트 하여 우측 경계를 검출하며, 상기 우편 시프트 된 신호의 샘플링 포인트가 상기 좌측 경계와 상기 우측 경계의 가운데 지점에 위치하도록 상기 우편 시프트 된 신호를 좌편 시프트 하여 샘플링 기준 신호를 결정하는 샘플링 포인트 결정하는 샘플링 포인트 결정부를 포함하는 것을 특징으로 한다. 또한 상기 샘플링 포인트 결정부는 상기 샘플링 포인트가 상기 천이 구간에 위치하는 경우, 상기 천이 구간에서 상기 수신된 신호의 좌측 경계를 검출하는 것을 특징으로 한다.
본 발명의 FPGA간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치에 의하면 FPGA에서 기존의 입출력 수단을 사용하여 고속의 데이터를 수신할 경우 샘플링 포인트 결정 시 신호의 왜곡이 발생하는 것을 방지하여 데이터 수신의 신뢰성을 확보하는 효과가 있다. 특히 시스템의 고집적화로 인하여 PCB상의 신호 왜곡이 발생하는 경우와 FPGA내에 포함된 지연 탭이 동적으로 동작할 때 발생될 수 있는 데이터 변형 등에 의해 샘플링 포인트 결정 시 신호의 왜곡이 발생하는 것을 효율적으로 개선할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명 한다. 이때 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의하여야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
또한 이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 1은 이동 통신 시스템의 기지국 채널 카드에서 FPGA간 저전압 차등 신호 송수신을 위한 연결을 도시한 도면이다.
도 1을 참조하여 설명하면, 이동 통신 시스템의 기지국 채널 카드에는 다수의 FPGA(101 내지 108)가 존재하고, FPGA(101 내지 108)간에는 약 24Gbps의 데이터 전송률을 요구한다. 또한 다수의 FPGA(101 내지 108)가 도 1과 같이 그물망(Mesh) 형태로 연결되어 채널을 형성하며, FPGA(101 내지 108)간에는 이중 데이터 전송률(Double Data Rate)로 저전압 차등 신호 송수신을 위한 34개의 채널이 필요하다.
따라서 기지국 채널 카드에 도 1과 같이 8개의 FPGA(101 내지 108)가 존재한다면 총 16개의 FPGA간의 링크가 필요하고, 저전압 차등 신호 송수신을 위한 채널은 양극 경로(+ Path)와 음극 경로(- Path)로 이루어지므로, 34 개의 채널을 구성하기 위하여 총 1088개의 저전압 차등 신호 송수신을 위한 입출력 포트가 필요하다. 한편 1088개의 전압 차등 신호 송수신을 위한 입출력 포트의 경로에서 1개 경 로라도 샘플링 포인트 결정에 오류가 발생한다면, 수신된 데이터의 복원에 있어 안정성이 현저히 떨이진다는 문제점이 발생한다.
도 2는 이동 통신 시스템의 기지국 채널 카드에서 일반적인 지연 탭 제어부의 블록 구성도이다.
도 2를 참조하면, FPGA 내부의 지연 탭 제어부는 입력된 데이터(201)를 지연시키기 위한 64개의 지연 탭(204 내지 208)으로 구성되어 있다. 입력된 데이터(201)는 지연 탭 제어 신호(202)에 의하여 입력된 데이터(201)가 통과하는 탭을 증가시키거나 감소시켜, 원래 입력된 데이터(201)보다 좌편 또는 우편 시프트(Shift)된 출력 데이터(203)를 생성한다.
일반적으로 샘플링 포인트를 조절하기 위하여 지연 탭 제어부를 이용하여 신호를 지연시키는 방법을 사용한다. 즉 입력된 신호의 데이터 1 비트에 관하여 좌측 경계와 우측 경계를 검출하여 좌측 경계와 우측 경계의 가운데 영역에 샘플링 포인트가 위치하도록 샘플링 기준 신호를 생성하여 동기를 획득한다.
도 3a 및 도 3b는 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하기 위한 이상적인 비트 경계 검출 방법을 도시한 도면이다.
도 3a는 데이터의 천이가 일어가는 천이 구간에 초기 샘플링 포인트(300)가 위치하는 경우를 가정하고 있다. 이러한 경우 초기 샘플링 포인트(300)가 위치하는 천이 구간에서 좌측 경계를 검출하고, 신호를 지연 탭 제어부에서 다음 천이가 발생하는 구간까지 우편 시프트를 실행하여 우측 경계(301)를 검출한다. 또한 좌측 경계와 우측 경계의 가운데 영역에 샘플링 포인트가 위치하도록 샘플링 기준 신호 를 생성하여 동기를 획득한다.
한편 도 3b는 데이터의 천이가 일어나지 않는 구간 즉 유지 구간에 초기 샘플링 포인트가 위치하는 경우를 가정하고 있다. 이러한 경우 일반적으로 지연 탭 제어부에서 천이가 발생하는 구간까지 우편 시프트를 실행하여 좌측 경계를 검출하고, 계속적인 우편 시프트를 실행하여 우측 경계를 검출한 후 좌측 경계와 우측 경계의 가운데 영역에 샘플링 포인트가 위치하도록 샘플링 기준 신호를 생성하여 동기를 획득한다.
그러나 PCB 설계 시 저전압 차등 신호 송수신을 위한 채널 간에 간섭을 최소화하므로, 다수의 채널을 이용하여 데이터를 전송하는 경우 샘플링 포인트가 틀어지는 경우가 발생할 확률이 높고, 우편 시프트를 위하여 사용되는 지연 탭의 개수가 많아 고속의 데이터 신호에 잡음을 유발시키므로 데이터 전송률이 나빠지는 결과를 초래한다.
도 4는 본 발명의 실시예에 따른 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하기 위한 비트 경계 검출 방법을 도시한 도면이다.
도 4는 도 3b에서 상술한 샘플링 포인트가 틀어지는 문제와 고속의 데이터 신호에 잡음을 유발한다는 문제를 해결하기 위한 방법을 도시하고 있다. 즉, 데이터의 천이가 일어나지 않는 구간 즉 유지 구간에 초기 샘플링 포인트가 위치하는 경우 지연 탭을 제어하여 좌측 경계를 검출할 때까지 신호를 좌편 시프트를 실행한다. 이후 우편 시프트를 실행하여 우측 경계를 검출하고, 좌측 경계와 우측 경계의 가운데 영역에 샘플링 포인트가 위치하도록 신호를 좌편 시프트를 실행하여 샘플링 기준 신호를 생성하여 동기를 획득한다.
도 5는 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하는 경우 발생하는 오류를 예시한 도면이다.
도 5를 참조하여 설명하면, 시스템 집적화 과정에서 신호의 특성이 열화 되어 데이터 문제로 인해 전송된 데이터 신호의 데이터 아이(Data Eye)가 닫히거나 데이터 아이가 왜곡되는 경우 데이터 아이의 중앙부가 아닌 앞부분에 치우쳐 샘플링 포인트가 결정되는 경우가 발생하여 에러가 유발된다. 예를 들어, 1Gbps의 더블 데이터 전송률로 데이터 신호를 전송할 경우, 하나의 저전압 차등 신호 송수신을 위한 입출력 포트에서 전송되는 신호의 전송률은 1000Mbit/s이므로, 1비트에 전송은 1.0ns에 이루어진다. 따라서 하나의 탭을 통과할 때 지연되는 시간은 약 79ps가 된다. 정상적으로 샘플링 포인트를 결정할 경우 좌측 경계로부터 약 6개 내지 7개의 탭을 거쳐 우편 시프트 된 구간에서 샘플링 포인트가 결정되지만, 데이터 신호의 데이터 아이(Data Eye)가 닫히거나 데이터 아이가 왜곡되는 경우라면 좌측 경계로부터 약 1개 내지 2개의 탭을 거쳐 우편 시프트 된 신호를 기준으로 샘플링 포인트가 결정되는 문제가 발생한다.
따라서 본 발명의 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하기 위한 비트 경계 검출 방법은 샘플링 포인트를 결정한 후, 샘플링 포인트가 좌측 경계로부터 위치한 거리 즉 Half Eye 값을 검출한다. 이때의 Half Eye 값을 Check하여 정상 범위 즉 약 6개 내지 7개의 탭을 거쳐 우편 시프트 된 구간 이하에 샘플링 포인트가 위치할 경우 수신기를 초기화하여 초기 샘플링 포인트의 위치를 변경한다.
도 6은 본 발명의 실시예에 따른 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하는 방법에 관한 순서도이다.
도 6을 참조하여 설명하면, 단계 601에서 수신된 신호의 유지 구간과 천이(Transition) 구간 중 초기 샘플링 포인트가 위치하는 구간을 판단한다. 단계 601에서 초기 샘플링 포인트가 유지 구간에 위치한다고 판단한 경우, 단계 602에서 수신된 신호를 좌편 시프트(Shift)하고 단계 603에서 신호의 좌측 경계를 검출한다. 또한 단계 601에서 초기 샘플링 포인트가 천이 구간에 위치한다고 판단한 경우, 단계 604에서 천이 구간에서 수신된 신호의 좌측 경계를 검출한다.
한편 지연 탭 제어부에서 좌편 시프트 되어 출력된 지연 출력 신호는 원래의 입력 신호를 지연 탭을 통과하여 출력함에 따라 데이터가 손상되어 다른 값으로 변형되는 경우가 발생한다. 따라서 좌편 시프트 된 신호의 왜곡이 발생하였다고 판단한다면 상기 좌편 시프트 된 신호를 시프트 이전 상태로 복원하고 단계 603부터 재실행한다. 다만 이 경우 입력된 신호가 통과하는 지연 탭의 개수는 왜곡이 발생한 이전 개수로 재설정하여야 한다. 만약 지연 탭의 개수를 유지한다면 이 또한 신호의 오류를 유발하는 원인이 될 수 있다.
계속하여 단계 605에서 좌측 경계를 검출한 신호를 우편 시프트 하여, 단계 606에서 신호의 우측 경계를 검출한다. 단계 605에서도 역시 우편 시프트 된 신호의 왜곡이 발생하였다고 판단한다면 상기 우편 시프트 된 신호를 시프트 이전 상태로 복원하고 단계 605부터 재실행한다. 또한 입력된 신호가 통과하는 지연 탭의 개 수는 왜곡이 발생한 이전 개수로 재설정하여야 한다.
계속하여 단계 607에서는 수신된 신호의 샘플링 포인트가 좌측 경계와 우측 경계의 가운데 지점에 위치하도록 신호를 좌편 시프트 하여 샘플링 기준 신호를 결정한다. 또한 단계 608에서는 수신된 데이터 신호의 데이터 아이(Data Eye)가 닫히거나 데이터 아이가 왜곡되어 좌측 경계와 우측 경계의 가운데 지점이 좌측 경계로부터 설정된 범위 이하에 위치하는지 여부를 판단한다. 단계 608에서 설정된 범위 이하에 위치한다고 판단한다면, 데이터 아이의 중앙부가 아닌 앞부분에 치우쳐 샘플링 포인트가 결정되는 경우가 발생하여 에러가 유발할 우려가 있으므로 단계 609에서는 수신 장치를 초기화하여초기 샘플링 포인트의 위치를 변경한다.
도 7은 본 발명의 실시예에 따른 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하는 장치의 블록 구성도이다.
도 7을 참조하여 설명하면, 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하는 장치는 구간 판단부(701), 지연 탭 제어부(702), 샘플링 포인트 결정부(703), 신호 왜곡 판단부(704), 초기화부(705)를 포함한다.
구간 판단부(701)는 수신된 신호의 유지 구간과 천이(Transition) 구간 중 초기 샘플링 포인트가 위치하는 구간을 판단한다. 또한 지연 탭 제어부(702)는 도 2에 도시된 구성으로써, 수신된 신호의 좌편 시프트 또는 우편 시프트를 수행한다.
한편 샘플링 포인트 결정부(703)는 지연 탭 제어부(702)를 제어하고, 상기 초기 샘플링 포인트가 유지 구간에 위치하는 경우 수신된 신호를 좌편 시프트(Shift)하여 신호의 좌측 경계를 검출하고, 초기 샘플링 포인트가 천이 구간에 위치하는 경우 천이 구간에서 수신된 신호의 좌측 경계를 검출한다. 또한 샘플링 포인트 결정부(703)는 좌측 경계를 검출한 신호를 우편 시프트 하여 우측 경계를 검출하며, 샘플링 포인트가 좌측 경계와 우측 경계의 가운데 지점에 위치하도록 우편 시프트 된 신호를 좌편 시프트 하여 샘플링 기준 신호를 결정하는 샘플링 포인트 결정한다.
신호 왜곡 판단부(704)는 상기 좌편 시프트 된 신호 또는 상기 우편 시프트 된 신호에 왜곡이 존재하는지 판단하고, 왜곡이 존재하는 경우 상기 좌편 시프트 된 신호 및 상기 우편 시프트 된 신호를 시프트 이전 상태로 복원한다. 초기화부(705)는 결정된 샘플링 포인트가 좌측 경계로부터 설정된 범위 이하에 위치하는 경우 샘플링 포인트를 결정하는 장치를 초기화한다.
한편 본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 기술 내용을 쉽게 설명하고 본 발명의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
도 1은 이동 통신 시스템의 기지국 채널 카드에서 FPGA간 저전압 차등 신호 송수신을 위한 연결을 도시한 도면.
도 2는 이동 통신 시스템의 기지국 채널 카드에서 지연 탭 제어부의 블록 구성도.
도 3a 및 도 3b는 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하기 위한 이상적인 비트 경계 검출 방법을 도시한 도면.
도 4는 본 발명의 실시예에 따른 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하기 위한 비트 경계 검출 방법을 도시한 도면.
도 5는 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하는 경우 발생하는 오류를 예시한 도면.
도 6은 본 발명의 실시예에 따른 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하는 방법에 관한 순서도.
도 7은 본 발명의 실시예에 따른 이동 통신 시스템의 기지국 채널 카드에서 샘플링 포인트를 결정하는 장치의 블록 구성도.

Claims (9)

  1. 수신된 신호의 유지 구간과 천이(Transition) 구간 중 초기 샘플링 포인트가 위치하는 구간을 판단하는 판단 단계;
    상기 초기 샘플링 포인트가 상기 유지 구간에 위치하는 경우, 상기 신호를 좌편 시프트(Shift)하여 좌측 경계를 검출하는 제1 검출 단계;
    상기 좌편 시프트 된 신호를 우편 시프트 하여 우측 경계를 검출하는 제2 검출 단계; 및
    상기 우편 시프트 된 신호의 샘플링 포인트가 상기 좌측 경계와 상기 우측 경계의 가운데 지점에 위치하도록 상기 우편 시프트 된 신호를 좌편 시프트 하여 샘플링 기준 신호를 결정하는 샘플링 포인트 결정 단계;를 포함하는 것을 특징으로 하는 FPGA(Field Programmable Gate Array)간 신호의 샘플링 포인트 설정 방법.
  2. 제 1 항에 있어서, 상기 제1 검출 단계는
    상기 초기 샘플링 포인트가 상기 천이 구간에 위치하는 경우, 상기 천이 구간에서 상기 좌측 경계를 검출하는 단계인 것을 특징으로 하는 FPGA간 신호의 샘플링 포인트 설정 방법.
  3. 제 1 항에 있어서, 상기 제1 검출 단계는
    상기 좌편 시프트 된 신호에 왜곡이 존재하는 경우, 상기 좌편 시프트 된 신 호를 시프트 이전 상태로 복원하고 상기 제1 검출 단계를 재실행하는 제1 오류 보정 단계를 더 포함하는 것을 특징으로 하는 FPGA간 신호의 샘플링 포인트 설정 방법.
  4. 제 1 항에 있어서, 상기 제2 검출 단계는
    상기 우편 시프트 된 신호에 왜곡이 존재하는 경우, 상기 우편 시프트 된 신호를 시프트 이전 상태로 복원하고 상기 제2 검출 단계를 재실행하는 제2 오류 보정 단계를 더 포함하는 것을 특징으로 하는 FPGA간 신호의 샘플링 포인트 설정 방법.
  5. 제 1 항에 있어서, 상기 샘플링 포인트 결정 단계는
    상기 결정된 샘플링 포인트가 상기 좌측 경계로부터 설정된 범위 이하에 위치하는 경우 상기 초기 샘플링 포인트를 재설정하고 상기 판단 단계를 실행하는 초기화 단계를 더 포함하는 것을 특징으로 하는 FPGA간 신호의 샘플링 포인트 설정 방법.
  6. 수신된 신호의 유지 구간과 천이(Transition) 구간 중 초기 샘플링 포인트가 위치하는 구간을 판단하는 구간 판단부;
    상기 수신된 신호의 좌편 시프트 또는 우편 시프트를 수행하는 지연 탭 제어부; 및
    상기 지연 탭 제어부를 제어하고, 상기 샘플링 포인트가 상기 유지 구간에 위치하는 경우 상기 수신된 신호를 좌편 시프트(Shift)하여 좌측 경계를 검출하고, 상기 좌편 시프트 된 신호를 우편 시프트 하여 우측 경계를 검출하며, 상기 우편 시프트 된 신호의 샘플링 포인트가 상기 좌측 경계와 상기 우측 경계의 가운데 지점에 위치하도록 상기 우편 시프트 된 신호를 좌편 시프트 하여 샘플링 기준 신호를 결정하는 샘플링 포인트 결정하는 샘플링 포인트 결정부;를 포함하는 것을 특징으로 하는 FPGA(Field Programmable Gate Array)간 신호의 샘플링 포인트 설정 장치.
  7. 제 6 항에 있어서, 상기 샘플링 포인트 결정부는
    상기 초기 샘플링 포인트가 상기 천이 구간에 위치하는 경우, 상기 천이 구간에서 상기 수신된 신호의 좌측 경계를 검출하는 것을 특징으로 하는 FPGA간 신호의 샘플링 포인트 설정 장치.
  8. 제 6 항에 있어서,
    상기 좌편 시프트 된 신호 또는 상기 우편 시프트 된 신호에 왜곡이 존재하는지 판단하고, 왜곡이 존재하는 경우 상기 좌편 시프트 된 신호 및 상기 우편 시프트 된 신호를 시프트 이전 상태로 복원하는 신호 왜곡 판단부;를 더 포함하는 것을 특징으로 하는 FPGA간 신호의 샘플링 포인트 설정 장치.
  9. 제 6 항에 있어서,
    상기 가운데 지점이 상기 좌측 경계로부터 설정된 범위 이하에 위치하는 경우 상기 샘플링 포인트 설정 장치를 초기화하는 초기화부;를 더 포함하는 것을 특징으로 하는 FPGA간 신호의 샘플링 포인트 설정 장치.
KR1020090001701A 2009-01-09 2009-01-09 Ｆｐｇａ간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치 KR20100082406A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090001701A KR20100082406A (ko) 2009-01-09 2009-01-09 Ｆｐｇａ간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치
US12/684,744 US20100176843A1 (en) 2009-01-09 2010-01-08 Method and apparatus for setting sampling point of low voltage differential signal transmitted between field programmable gate arrays
PCT/KR2010/000129 WO2010079992A2 (en) 2009-01-09 2010-01-08 Method and apparatus for setting sampling point of low voltage differential signal transmitted between field programmable gate arrays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001701A KR20100082406A (ko) 2009-01-09 2009-01-09 Ｆｐｇａ간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치

Publications (1)

Publication Number Publication Date
KR20100082406A true KR20100082406A (ko) 2010-07-19

Family

ID=42317007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001701A KR20100082406A (ko) 2009-01-09 2009-01-09 Ｆｐｇａ간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치

Country Status (3)

Country Link
US (1) US20100176843A1 (ko)
KR (1) KR20100082406A (ko)
WO (1) WO2010079992A2 (ko)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2630316A (en) * 1950-09-01 1953-03-03 Edwin E Foster Constant compression spring
US5671256A (en) * 1992-05-04 1997-09-23 Motorola, Inc. Method for decoding a digital signal
JPH10208036A (ja) * 1997-01-08 1998-08-07 Texas Instr Inc <Ti> 信号プロセッサおよび信号処理方法
US5991346A (en) * 1997-04-02 1999-11-23 Uniden San Diego Research And Development Center, Inc. Method for determining the best time to sample an information signal
US6463109B1 (en) * 1998-08-25 2002-10-08 Vitesse Semiconductor Corporation Multiple channel adaptive data recovery system
AU5924099A (en) * 1998-12-31 2000-07-24 Jeffrey E. Yeung Tissue fastening devices and delivery means
US6391333B1 (en) * 1999-04-14 2002-05-21 Collagen Matrix, Inc. Oriented biopolymeric membrane
US6188737B1 (en) * 1999-11-24 2001-02-13 Nortel Networks Limited Method and apparatus for regenerating data
US6795515B1 (en) * 2000-04-11 2004-09-21 International Business Machines Corporation Method and apparatus for locating sampling points in a synchronous data stream
DE10110106B4 (de) * 2001-03-02 2007-08-02 Richard Wolf Gmbh Chirurgische Zange
CA2470196A1 (en) * 2001-12-13 2003-06-26 Sdgi Holdings, Inc. Instrumentation and method for delivering an implant into a vertebral space
EP1385014B1 (en) * 2002-07-25 2006-02-08 Agilent Technologies Inc. a Delaware Corporation Signal sampling with sampling and reference paths
US7620515B2 (en) * 2003-07-15 2009-11-17 Agilent Technologies, Inc. Integrated circuit with bit error test capability
CN1279765C (zh) * 2003-11-10 2006-10-11 华亚微电子（上海）有限公司 一种视频图像的色彩瞬态增强系统与方法
US7807192B2 (en) * 2004-10-22 2010-10-05 Collagen Matrix, Inc. Biopolymeric membranes
US7668274B2 (en) * 2005-04-06 2010-02-23 Freescale Semiconductor, Inc. Eye center retraining system and method
US7740641B2 (en) * 2005-04-14 2010-06-22 Ethicon Endo-Surgery, Inc. Clip applier with migrational resistance features
JP2008071285A (ja) * 2006-09-15 2008-03-27 Hitachi Kokusai Electric Inc プロセッサ間におけるデータ送受信システム
TWI357061B (en) * 2007-02-13 2012-01-21 Novatek Microelectronics Corp Serial data transmission method and related appara
US20090180783A1 (en) * 2008-01-11 2009-07-16 Tellabs Petaluma, Inc. Method, network, apparatus and computer program for using leaky counters in clock and data recovery circuits
US20090202026A1 (en) * 2008-02-08 2009-08-13 Tellabs Petaluma, Inc. Method, network, apparatus and computer program for using qualifying circuits in clock and data recovery circuits
US7825697B2 (en) * 2008-02-29 2010-11-02 Faraday Technology Corp. Signal detection circuit with deglitch and method thereof

Also Published As

Publication number Publication date
US20100176843A1 (en) 2010-07-15
WO2010079992A2 (en) 2010-07-15
WO2010079992A3 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
US9355054B2 (en) Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
EP1723534B1 (en) Data sampling clock edge placement training for high speed gpu-memory interface
US8451674B2 (en) Clock synchronization in a memory system
US9552322B2 (en) Hybrid repeater for supporting backward compatibility
US7307461B2 (en) System and method for adaptive duty cycle optimization
US10025345B2 (en) System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same
EP2976866B1 (en) Timestamp correction in a multi-lane communication link with skew
US11307926B2 (en) Memory system, operation method of the same, and memory controller
US20120030438A1 (en) Method and Apparatus for Performing Skew Removal in the Receiver of a Multi-Lane Communication Link
US20100295591A1 (en) Inter-pair skew adjustment
EP1752882A2 (en) Circuitry and methods for programmably adjusting the duty cycles of serial data signals
US20080175327A1 (en) System for reducing cross-talk induced source synchronous bus clock jitter
WO2022194083A1 (en) System and method for continuous sampler calibration
US9100128B2 (en) Optical burst receiver with a configurable AC and DC coupling interface
US20120317380A1 (en) Device and method for a half-rate clock elasticity fifo
KR20100082406A (ko) Ｆｐｇａ간 저전압 차등 신호의 샘플링 포인트 설정 방법 및 이를 위한 장치
KR100513275B1 (ko) 데이터의 위치 정보 탐색을 통한 데이터 복원 방법 및상기 알고리즘을 적용한 직렬 데이터 수신기
US20050030064A1 (en) Self-correcting i/o interface driver scheme for memory interface
KR20180062336A (ko) 비동기 클록 도메인들의 판독-기록 데이터 변환 기법
US11467623B2 (en) Reception device
JP2010011011A (ja) ビットレート判定装置、ビットレート判定方法、信号弁別器及び光信号受信弁別器
US20110243205A1 (en) Method of compensating for error and transceiver system using the method
Ren et al. System design considerations for a 5Gb/s source-synchronous link with common-mode clocking
KR20210015548A (ko) 복원된 데이터의 오류를 데이터 천이를 통하여 정정하는 수신기의 오류 정정기
JP2007241911A (ja) Ｕｓｂトランシーバ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid