KR20100079488A - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20100079488A
KR20100079488A KR1020080137996A KR20080137996A KR20100079488A KR 20100079488 A KR20100079488 A KR 20100079488A KR 1020080137996 A KR1020080137996 A KR 1020080137996A KR 20080137996 A KR20080137996 A KR 20080137996A KR 20100079488 A KR20100079488 A KR 20100079488A
Authority
KR
South Korea
Prior art keywords
wafer
gate
crystal direction
semiconductor device
wafer disc
Prior art date
Application number
KR1020080137996A
Other languages
English (en)
Inventor
이용근
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080137996A priority Critical patent/KR20100079488A/ko
Publication of KR20100079488A publication Critical patent/KR20100079488A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

실시예는, 결정방향을 갖는 웨이퍼 원판; 상기 웨이퍼 원판 상에 형성되며 상기 웨이퍼 원판의 [100]결정방향에 형성된 게이트; 및 상기 게이트와 수직 교차하는 방향에 형성된 소오스 및 드레인 영역을 포함하는 반도체 소자를 제공한다.
반도체 소자, 웨이퍼, 결정방향

Description

반도체 소자 및 그 제조방법{Semiconductor device and method of manufacturing the same}
실시예는 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 제조 시 여러 가지 특성 평가를 하고 있는데, 평가 항목 중 소자의 턴 온/오프 여부를 판단하는 문턱전압(Vth), 소자의 동작 시 파워를 결정하는 전류(Idsat), 소자의 소비전력을 결정하는 누설전류(Ioff) 등이 대표적이다. 이들 항목 중 특히 소자의 턴 온/오프 특성을 결정하는 Ion/Ioff 특성이 중요하다. 이러한 반도체 제품은 누설전류가 작고 온 전류가 클수록 좋은 소자에 해당된다.
한편, 반도체 제품에서 소자의 폭이 1um 이하인 것이 가장 많이 사용되고 있어 이의 특성을 향상시키는 것이 무엇보다 중요하다.
도 1은 종래 기술에 의한 반도체 소자를 설명하기 위한 도면이다.
도 1을 참조하면, 웨이퍼 원판(100)은 결정방향[110]으로 프라이머리 플랫(primary flat)과 세컨드리 플랫(secondary flat)이 형성된다. 웨이퍼 원판(100)은 결정방향[110]과 대응되는 웨이퍼 원판의 외곽에 노치(105)가 형성된다.
종래 반도체 소자 제조 시 채널(20)과 게이트(30)는 웨이퍼 원판(100)의 결 정방향[110]으로 형성된다.
종래 제조방법에 의해 제작된 반도체 소자는 채널(20)의 방향이 웨이퍼 원판(100)의 결정방향[110] 방향으로 배치되어 있어, 작은 크기의 소자 제작 시 모빌리티(mobility)가 떨어져 소자의 성능이 저하되는 문제가 있다.
실시예는 모빌리티를 좋게 하여 소자의 성능을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공한다.
실시예에 따른 반도체 소자는, 결정방향을 갖는 웨이퍼 원판; 상기 웨이퍼 원판 상에 형성되며 상기 웨이퍼 원판의 [100]결정방향에 형성된 게이트; 및 상기 게이트와 수직 교차하는 방향에 형성된 소오스 및 드레인 영역을 포함한다.
실시예에 따른 반도체 소자의 제조방법은, 결정방향이 형성된 웨이퍼 원판을 형성하는 단계; 상기 웨이퍼 원판의 [100]결정방향으로 게이트를 형성하는 단계; 및 상기 게이트와 수직 교차하는 방향에 소오스, 채널 및 드레인 영역을 형성하는 단계를 포함한다.
실시예의 반도체 소자 및 그 제조방법은 모빌리티를 좋게 하여 소자의 성능을 향상시킬 수 있다.
이하에서는 첨부한 도면을 참조하여 실시예에 따른 이미지센서의 컬러필터 어레이에 대해서 상세하게 설명한다. 다만, 실시예를 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 실시 예를 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 2는 실시예에 따른 반도체 소자를 설명하기 위한 도면이고, 도 3은 도 2의 I-I'영역의 단면도이다.
먼저, 제1방향인 [110]결정방향과 제1방향과 직교하는 위치에 제2방향인 [100]결정방향이 형성된 웨이퍼 원판(100)을 형성한다. 제1방향[110]과 제1방향[110]과 직교하는 제2방향[110]으로 프라이머리 플랫(primary flat)과 세컨드리 플랫(secondary flat)이 형성된 결정방향[110]을 갖는 웨이퍼 원판(100)이 형성된다.
웨이퍼 원판(100)은 일반적인 노말(normal) 웨이퍼이거나 웨이퍼를 다이싱(dicing)하여 제조되는 반도체 소자의 두께를 최소화하기 위해 노말 웨이퍼의 배면을 연마한 백랩(bask lap) 웨이퍼 중 하나일 수 있다.
웨이퍼 원판(100) 상에 형성된 결정구조는 단순입방(simple cubic ;SC), 면심입방(face centered cubic ;FCC), 체심입방(body centered cubic ;BCC) 중 하나 일 수 있으나 이에 한정되지 않는다.
웨이퍼 원판(100)은 외곽에 노치(105)가 형성된다. 노치(105)는 프루버 장치 등에 로딩 시 웨이퍼 원판(100)의 방향을 프루버 장치에 인식하게 하여 웨이퍼 원 판(100)을 정렬하는데 도움을 줄 수 있다. 이러한 노치(105)는 'V'자 홈 타입뿐만 아니라 웨이퍼 원판(100)의 어느 한쪽 면이 잘린 형태 등 다양한 형상을 가질 수 있다.
이러한 웨이퍼 원판(100)은 [110]결정방향으로부터 45ㅀ회전된 위치에 [100]결정방향을 갖는다.
실시예는, 웨이퍼 원판(100)의 [100]결정방향을 따라 게이트(200)를 형성한다. 즉, 웨이퍼 원판(100)의 [110]결정방향으로부터 45ㅀ회전된 위치에 게이트(200)가 형성된다. 게이트(200)의 측벽에는 절연막으로 이루어진 스페이서(250)가 위치할 수 있다.
다음, 게이트(200)와 교차하는 방향에 소오스 영역(300S), 채널 영역 및 드레인 영역(300D)을 형성한다. 웨이퍼 원판(110) 상에는 게이트(200)와 교차하는 방향에 주입된 이온에 의해 소오스 영역(300S) 및 드레인 영역(300D)이 형성되고 소오스 영역(300S)과 드레인 영역(300D) 사이에 채널 영역이 형성된다. 이에, 채널 영역의 방향은 게이트(200)와 수직으로 교차하는 [100]결정방향으로 형성된다.
[100]결정방향은 [110]결정방향과는 원자 배치가 상이하여, [100]결정방향으로 형성된 채널은 [110]결정방향으로 형성된 채널에 비해 전자의 모빌리티(mobility)가 개선된다. 이에, 채널 방향이 [100]결정방향으로 형성된 본 실시예의 반도체 소자는 소자의 성능이 향상된다.
이와 같이, [100]결정방향으로 채널을 형성하기 위해서는, 종래의 웨이퍼 원판에 게이트(200)를 45˚회전하여 형성하거나, 혹은, 노치(105)를 종래의 위치에서 45˚회전된 위치에 형성함으로써, 채널이 [100]결정방향으로 형성되도록 할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래 기술에 의한 반도체 소자를 설명하기 위한 도면.
도 2는 실시예에 따른 반도체 소자를 설명하기 위한 도면.
도 3은 도 2의 I-I'영역의 단면도.

Claims (6)

  1. 결정방향을 갖는 웨이퍼 원판;
    상기 웨이퍼 원판 상에 형성되며 상기 웨이퍼 원판의 [100]결정방향에 형성된 게이트; 및
    상기 게이트와 수직 교차하는 방향에 형성된 소오스 및 드레인 영역을 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 게이트는,
    상기 소오스 및 드레인에 의해 형성되는 채널은 상기 [100]결정방향으로 형성되는 반도체 소자.
  3. 제1항에 있어서,
    상기 웨이퍼 원판은,
    상기 웨이퍼 원판의 상기 [100]결정방향에 대응되는 외곽에 형성된 노치를 포함하는 반도체 소자.
  4. 결정방향이 형성된 웨이퍼 원판을 형성하는 단계;
    상기 웨이퍼 원판의 [100]결정방향으로 게이트를 형성하는 단계; 및
    상기 게이트와 수직 교차하는 방향에 소오스, 채널 및 드레인 영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  5. 제4항에 있어서,
    상기 웨이퍼 원판의 [100]결정방향으로 게이트를 형성하는 단계는,
    상기 웨이퍼 원판의 [110]결정방향으로부터 45˚회전한 영역에 상기 게이트를 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  6. 제4항에 있어서,
    상기 웨이퍼 원판의 [100]결정방향으로 게이트를 형성하는 단계는,
    상기 웨이퍼 원판의 [110]결정방향으로부터 45˚회전한 영역 노치를 형성하는 단계와;
    상기 노치를 기준으로 상기 게이트를 상기 웨이퍼 원판의 [100]결정방향에 형성하는 단계를 포함하는 반도체 소자의 제조방법.
KR1020080137996A 2008-12-31 2008-12-31 반도체 소자 및 그 제조방법 KR20100079488A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080137996A KR20100079488A (ko) 2008-12-31 2008-12-31 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137996A KR20100079488A (ko) 2008-12-31 2008-12-31 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20100079488A true KR20100079488A (ko) 2010-07-08

Family

ID=42640577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137996A KR20100079488A (ko) 2008-12-31 2008-12-31 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20100079488A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431680B2 (en) 2016-02-23 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431680B2 (en) 2016-02-23 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US11282860B2 (en) Semiconductor device, manufacturing method thereof, and electronic device
KR102283814B1 (ko) 반도체 장치
US10211229B2 (en) Polysilicon thin film transistor and manufacturing method thereof, array substrate
US9780201B2 (en) Semiconductor device and manufacturing method of the same
US9356054B2 (en) Semiconductor device
KR20190143431A (ko) 반도체막, 트랜지스터, 반도체 장치, 표시 장치 및 전자 기기
US20150108470A1 (en) Semiconductor device
CN103187261B (zh) 实现单鳍鳍式场效应晶体管器件的芯更改
US20150187814A1 (en) Semiconductor device
KR20150071664A (ko) 반도체 장치
US20160035884A1 (en) Semiconductor device and method of manufacturing the same
US8823064B2 (en) Asymmetric FET formed through use of variable pitch gate for use as logic device and test structure
US11251309B2 (en) Thin film transistor comprising light shielding layer and light blocking portion and method for manufacturing the same, display panel and display device
US7824975B2 (en) Method of fabricating semiconductor device having gate spacer layer with uniform thickness
US20140299933A1 (en) Semiconductor Component Having a Semiconductor Body with a Cutout
US20090065863A1 (en) Lateral double diffused metal oxide semiconductor device
KR20100079488A (ko) 반도체 소자 및 그 제조방법
CN108231757B (zh) 一种半导体器件及其制造方法
US9911812B2 (en) Semiconductor device having a fin shell covering a fin core
US20140117379A1 (en) Semiconductor device and method of manufacturing the same
US9287375B2 (en) Transistor device and related manufacturing method
JP2000003946A (ja) 炭化珪素半導体基板の検査方法
US20070012997A1 (en) Transistor for semiconductor device and method of forming the same
US9515183B2 (en) Semiconductor device including buried-gate MOS transistor with appropriate stress applied thereto
US20060141721A1 (en) Semiconductor transistor device and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination