KR20100079149A - Method of silicon nitride liner in sti structure - Google Patents

Method of silicon nitride liner in sti structure Download PDF

Info

Publication number
KR20100079149A
KR20100079149A KR1020080137564A KR20080137564A KR20100079149A KR 20100079149 A KR20100079149 A KR 20100079149A KR 1020080137564 A KR1020080137564 A KR 1020080137564A KR 20080137564 A KR20080137564 A KR 20080137564A KR 20100079149 A KR20100079149 A KR 20100079149A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
film liner
liner
gas
Prior art date
Application number
KR1020080137564A
Other languages
Korean (ko)
Inventor
황종택
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080137564A priority Critical patent/KR20100079149A/en
Publication of KR20100079149A publication Critical patent/KR20100079149A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Abstract

PURPOSE: A silicon nitride liner formation method at STI structure is proceed the plasma processing [plasma treatment] and nitrogen ion doping process. The disappearance phenomenon of the silicon nitride liner is prevented. CONSTITUTION: A silicon nitride liner(102) is spread to the trench inside of the silicon substrate(100) formed for the forming field oxide film. The silicon nitride film liner surface is plasma processed. The nitrogen ion is to the silicon nitride film liner surface the doping. By using the gas in which the argon gas and helium gas are mixed, the plasma processing operates.

Description

ＳＴＩ구조에서의 실리콘 질화막 라이너 형성방법{Method of silicon nitride liner in STI structure} Method of forming silicon nitride film liner in STI structure

본 발명은 반도체 집적 소자의 활성영역을 정의하는 STI(shallow trench isolation) 구조의 필드 산화막(field oxide) 형성 방법으로서 특히 트렌치 내부에 실리콘 산화막으로 매립하기 전에 도포되는 실리콘 질화막 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a field oxide film having a shallow trench isolation (STI) structure defining an active region of a semiconductor integrated device, and more particularly, to a method of forming a silicon nitride film applied before filling a silicon oxide film in a trench.

반도체 집적 소자에 있어 활성영역 간의 절연을 위해 STI 구조의 필드 산화막이 널리 이용되고 있다. STI 구조의 필드 산화막은 활성영역의 구분하는 경계 부분에 형성되며 일반적인 공정(이하 STI 고정)은 다음과 같다. 사진식각공정을 이용하여 필드 산화막이 형성될 부분에 실리콘 기판에 수직한 트렌치를 형성한다. 다음 식각과정에서 실리콘 표면에 생긴 결함을 제거하기 위하여 트렌치 내부의 실리콘 표면을 산화시켜 산화막을 형성한 후 고밀도 플라즈마 화학기상증착법(high density plasma chemical vapor deposition, HDP CVD)를 이용하여 트렌치 내부를 실리콘 산화막으로 매립한다. 다음 화학기계적 연마 방식으로 평탄화 하여 트렌치 외부에 도포된 실리콘 산화막을 제거함으로써 필드 산화막을 형성하게 된다. In semiconductor integrated devices, field oxide films having an STI structure are widely used for isolation between active regions. The field oxide film of the STI structure is formed at the boundary of the active region, and the general process (hereinafter referred to as STI fixing) is as follows. A trench perpendicular to the silicon substrate is formed in the portion where the field oxide film is to be formed using a photolithography process. In order to remove defects on the silicon surface during the etching process, the silicon surface inside the trench is oxidized to form an oxide film, and then the silicon oxide film is formed inside the trench using high density plasma chemical vapor deposition (HDP CVD). Landfill Next, planarization is performed by chemical mechanical polishing to remove the silicon oxide film applied to the outside of the trench to form a field oxide film.

이때 활성영역에 형성되는 트랜지스터의 드레인 포화전류값(drain saturation current, Idsat)을 상향 조정하기 위하여 STI 공정 중 HDP CVD로 트렌치를 산화막으로 매립하기 전에 실리콘 질화막을 트렌치 내부에 라이너층(liner)으로 도포하는 경우가 있다. 이는 상기 실리콘 질화막은 강한 막질을 가진 재료로서 트렌치 내부에 도포됨으로써 활성영역에 상당한 수준의 스트레스를 인가하게 되며, 이러한 실리콘 질화막 라이너의 스트레스에 의해 활성영역에 형성된 트랜지스터의 Idsat이 상향조정 될 수 있기 때문이다. In this case, in order to increase the drain saturation current (Idsat) of the transistor formed in the active region, the silicon nitride film is applied as a liner inside the trench before the trench is filled with the oxide film by HDP CVD during the STI process. There is a case. This is because the silicon nitride film is a material having a strong film quality and is applied to the inside of the trench to apply a significant level of stress to the active region, and the Idsat of the transistor formed in the active region may be upwardly adjusted by the stress of the silicon nitride film liner. to be.

그러나, 트렌치 내부에 도포된 실리콘 질화막 라이너는 후속하는 HDP CVD 공정에 의한 트렌치 매립 단계에서 스퍼터링 효과에 의해 일부가 소실될 수 있다. 즉, HDP CVD 방법은 높은 고밀도 플라즈마를 이용하므로 반응 중에는 고 에너지를 가진 이온이 다수 존재하게 된다. 예를 들어 HDP CVD 방법의 공정 가스로 투입되는 아르곤 등이 이온화 된 후 실리콘 기판에 인가된 음의 바이어스로 인해 기판쪽으로 강하게 입사되는 경우에는 상당한 량의 운동에너지를 보유하게 되며, 이러한 아르곤 이온 등은 실제로 트렌치 내부에 도포된 실리콘 질화막과 충돌하여 상기 실리콘 질화막 라이너의 일부를 스터퍼링해 낼 수 있게 된다. However, the silicon nitride film liner applied inside the trench may be partially lost due to the sputtering effect in the trench filling step by a subsequent HDP CVD process. That is, since the HDP CVD method uses a high density plasma, a large number of ions having high energy exist during the reaction. For example, if argon, etc., introduced into the process gas of the HDP CVD method is ionized and then strongly enters the substrate due to a negative bias applied to the silicon substrate, it has a considerable amount of kinetic energy. In fact, it collides with the silicon nitride film applied inside the trench to be able to stuff a portion of the silicon nitride film liner.

따라서 이러한 고 에너지 이온에 의해 데미지(damage)를 받은 실리콘 질화막 라이너는 스퍼터링에 의해 그 일부분이 소실되어 버릴 수 있으며 따라서 원래 목적하였던 트랜지스터의 Idsat의 상향 조정 효과는 달성하지 못하는 문제점이 있다. Therefore, a portion of the silicon nitride film liner damaged by such high energy ions may be lost by sputtering, and thus, an upward adjustment effect of the Idsat of the originally intended transistor may not be achieved.

본 발명의 목적은 상술한 것과 같은 트랜지스터의 Idsat 상향조정을 위해 형성한 실리콘 질화막 라이너가 후속되는 HDP CVD 공정에 의해 소실되는 문제점을 해결하기 위한 실리콘 질화막 라이너 형성방법을 제공하는 것이다. An object of the present invention is to provide a method for forming a silicon nitride film liner for solving the problem that the silicon nitride film liner formed for the Idsat upregulation of the transistor as described above is lost by a subsequent HDP CVD process.

상술한 본 발명의 목적을 달성하기 위하여 본 발명은 STI 구조의 필드 산화막 형성을 위한 실리콘 질화막 라이너 형성방법에 있어서, 필드 산화막 형성을 위해 형성된 트렌치 내부로 실리콘 질화막 라이너를 도포하는 단계와 상기 실리콘 질화막 라이너 표면을 플라즈마 처리하는 단계와 상기 실리콘 질화막 라이너 표면으로 질소 이온을 도핑하는 단계를 포함한다. In order to achieve the above object of the present invention, the present invention provides a method for forming a silicon nitride film liner for forming a field oxide film having an STI structure, the method comprising: applying a silicon nitride film liner into a trench formed for forming a field oxide film and the silicon nitride film liner Plasma treating the surface and doping nitrogen ions to the silicon nitride film liner surface.

이때 상기 플라즈마 처리 단계 및 상기 질소 이온 도핑 단계는 동일한 반응기 내에서 연속적으로 진행될 수 있다. In this case, the plasma treatment step and the nitrogen ion doping step may be continuously performed in the same reactor.

또한 상기 플라즈마 처리는 아르곤 가스 및 헬륨 가스가 혼합된 가스를 이용하여 수행할 수 있으며, 상기 질소 이온을 도핑하는 방법은 질소 가스 및 암모니아 가스 중 어느 하나 이상을 이용하여 형성할 수 있다. In addition, the plasma treatment may be performed using a gas in which argon gas and helium gas are mixed, and the method of doping the nitrogen ions may be formed using any one or more of nitrogen gas and ammonia gas.

본 발명에 의할 시 실리콘 질화막 라이너는 질소 이온의 도핑효과에 의해 강도가 증가하였으므로 HDP CVD 공정 중에 발생되는 이온 스퍼터링에 대한 저항성이 현저하게 증가하게 된다. 따라서 종래에 발생했던 실리콘 질화막 라이너의 소실 현상이 방지 될 수 있으며 실리콘 질화막 라이너의 소실 방지로 인해 트랜지스터의 Idsat 상향조정 효과도 얻을 수 있다. According to the present invention, since the silicon nitride film liner has increased strength due to the doping effect of nitrogen ions, the resistance to ion sputtering generated during the HDP CVD process is significantly increased. Therefore, the disappearance of the silicon nitride liner, which has occurred conventionally, can be prevented, and the Idsat up-up effect of the transistor can be obtained due to the loss of the silicon nitride film liner.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention. In addition, in describing the present invention, when it is determined that the detailed description of the related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

도 1a 내지 도 1f에는 본 발명에 따른 실리콘 질화막 라이너의 형성방법이 도시되어 있다. 1A to 1F illustrate a method of forming a silicon nitride film liner according to the present invention.

도 1a에 도시된 바와 같이, 실리콘 기판(100)에 트렌치를 형성한 후 실리콘 질화막 라이너(102)를 도포한다. 이때 실리콘 질화막 라이너(102)는 열 화학기상증착(thermal chemical vapor deposition) 또는 플라즈마 화학기상증착(plasma chemical vapor deposition)에 의해 형성될 수 있다. As shown in FIG. 1A, after forming a trench in the silicon substrate 100, a silicon nitride film liner 102 is applied. In this case, the silicon nitride film liner 102 may be formed by thermal chemical vapor deposition or plasma chemical vapor deposition.

한편 트렌치 형성 후에는 통상적으로 트렌치 내부의 실리콘 표면을 산화시키는 산화공정이 수행되며 따라서 이러한 실리콘 질화막 라이너는 이러한 산화공정이 수행된 후 트렌치 내부에 도포된다. 이렇게 도포된 실리콘 질화막 라이너(102)는 일반적으로 강한 스트레스를 가지며 트렌치 측면의 활성영역에 스트레스를 인가하며 이러한 스트레스에 의해 활성영역에 형성된 트랜지스터의 Idsat이 상향조정 될 수 있음을 상술한 바와 같다. On the other hand, after the trench is formed, an oxidation process for oxidizing the silicon surface inside the trench is usually performed, and thus, the silicon nitride film liner is applied to the inside of the trench after the oxidation process is performed. As described above, the silicon nitride film liner 102 applied as described above generally has a strong stress and applies stress to the active region on the side of the trench, and the Idsat of the transistor formed in the active region may be upwardly adjusted by the stress.

다음, 도 1b와 같이, 아르곤(Ar)과 헬륨(He)이 혼합된 가스를 플라즈마화 시킨 후 이를 이용하여 상기 실리콘 질화막 라이너(102)의 표면처리를 수행한다. 이때 플라즈마에 의한 표면처리는 챔버 형태의 반응기 내에서 수행될 수 있다. 이때 챔버 내부로는 유량 제어기(mass flow controller)에 의해 제어된 아르곤 가스 및 헬륨 가스를 도입할 수 있다. 플라즈마 발생을 위해 전력이 공급되면 아르곤 가스와 헬륨 가스가 이온화 되면서 아르곤 이온 및 헬륨 이온이 형성된다.Next, as shown in FIG. 1B, after the plasma of argon (Ar) and helium (He) is mixed into a plasma, surface treatment of the silicon nitride film liner 102 is performed using the same. In this case, the surface treatment by plasma may be performed in a reactor in the form of a chamber. In this case, argon gas and helium gas controlled by a mass flow controller may be introduced into the chamber. When power is supplied for plasma generation, argon gas and helium gas are ionized to form argon ions and helium ions.

이때 플라즈마 내에 형성된 아르곤 및 헬륨 이온이 상기 실리콘 질화막 라이너로 입사되면서 실리콘 질화막 라이너가 충돌함에 따라 실리콘 질화막 라이너 표면의 거칠기(roughness)가 증가된다. 따라서 이러한 플라즈마 처리를 받은 실리콘 질화막 라이너(104)의 표면은 표면 거칠기의 증가로 인해 표면적이 증가되는 효과가 나타난다(도 1c).At this time, as the argon and helium ions formed in the plasma enter the silicon nitride film liner and the silicon nitride film liner collides, the roughness of the surface of the silicon nitride film liner is increased. Therefore, the surface of the silicon nitride film liner 104 subjected to the plasma treatment has an effect of increasing the surface area due to the increase in surface roughness (FIG. 1C).

이러한 플라즈마 처리를 위해 실리콘 질화막 라이너가 형성된 반도체 기판에는 음의 전압이 인가될 수 있다. 이러한 음의 전압의 인가로 실리콘 질화막 라이너로 도입되는 이온의 운동 에너지기 증가되어 실리콘 질화막 라이너의 표면 처리 효과가 더욱 향상될 수 있다.A negative voltage may be applied to the semiconductor substrate on which the silicon nitride film liner is formed for the plasma treatment. The application of the negative voltage increases the kinetic energy of ions introduced into the silicon nitride film liner, thereby further improving the surface treatment effect of the silicon nitride film liner.

다음, 도 1d에 도시된 것과 같이, 표면적이 증가된 실리콘 질화막 라이너 내로 질소 이온의 도핑을 수행한다. 이때 질소 이온의 도핑은 도핑을 위한 반응기 내에 질소 가스(N2)나 암모니아 가스(NH3) 또는 질소 가스 및 암모니아 가스의 혼합 가스 중 어느 하나 이상을 포함하는 공정 가스 도입하여 플라즈마 화한 후 기판에 음의 바이어스를 인가하여 상기 공정 가스 내의 질소 이온을 실리콘 질화막 라이너 쪽으로 강하게 입사시킴으로써 가능하다.  Next, as shown in FIG. 1D, doping of the nitrogen ions into the silicon nitride film liner having an increased surface area is performed. In this case, the doping of the nitrogen ions may be carried out by introducing plasma into a substrate by introducing a process gas including at least one of nitrogen gas (N2), ammonia gas (NH3), or a mixture of nitrogen gas and ammonia gas into the reactor for doping, and then negatively biasing the substrate. Is applied to strongly inject nitrogen ions in the process gas toward the silicon nitride film liner.

이러한 질소 이온 도핑으로 인해 실리콘 질화막 라이너는 질소 함량이 증가된 과질소 실리콘 질화막(nitrogen-rich silicon nitride)(106)가 형성된다(도1e). 이러한 과량의 질소 함량으로 인해 실리콘 질화막 라이너의 강도 및 스트레스가 증가하게 된다. 특히 본 발명에서는 질소 이온 도핑 전 플라즈마 처리로 실리콘 질화막 라이너의 표면적을 향상시켰으므로 이러한 질소 이온 도핑 효과가 더욱 더 배가되는 탁월한 효과를 얻게 된다.This nitrogen ion doping causes the silicon nitride film liner to form a nitrogen-rich silicon nitride film 106 having an increased nitrogen content (FIG. 1E). This excess nitrogen content increases the strength and stress of the silicon nitride film liner. Particularly, in the present invention, since the surface area of the silicon nitride film liner is improved by plasma treatment before nitrogen ion doping, the nitrogen ion doping effect is further increased to obtain an excellent effect.

한편, 상기 실리콘 질화막 라이너의 플라즈마 처리와 질소 이온 도핑은 동일한 챔버에서 연속적(in-situ)으로 처리가 가능하다. 즉, 동일한 챔버형 반응기 내에서 우선 플라즈마 처리를 수행하고 반도체 기판을 다른 챔버로 이동하지 않고 그대로 유지한 상태에서 동일 챔버에 공정에 사용되는 공정가스만을 변화시킨 후 질소 이온 도핑을 수행하는 것이다. Meanwhile, plasma treatment of the silicon nitride film liner and nitrogen ion doping may be performed in-situ in the same chamber. That is, in the same chamber type reactor, the plasma treatment is first performed, and only the process gas used for the process is changed in the same chamber while the semiconductor substrate is maintained as it is without moving to another chamber, followed by nitrogen ion doping.

이러한 연속 진행의 경우 챔버를 변경하는 과정에 반도체 기판이 대기중에 노출되지 않아 외부 결함의 도입 가능성이 감소하며, 공정에 소요되는 시간도 현저하게 감소시킬 수 있다. In the case of such a continuous process, the semiconductor substrate is not exposed to the atmosphere during the chamber change, thereby reducing the possibility of introducing an external defect and significantly reducing the time required for the process.

다음, 도 1f에 도시된 바와 같이 HDD CVD 방법을 이용하여 트렌치 내부로 실리콘 산화막(108)을 매립한 후 화학기계적 연마로 평탄화 하여 STI 구조의 필드 산 화막을 완성한다. 이때 본 발명에 의하여 형성된 실리콘 질화막 라이너는 질소 이온의 도핑효과에 의해 강도가 증가하였으므로 HDP CVD 공정 중에 발생되는 이온 스퍼터링에 대한 저항성이 현저하게 증가하게 된다. 따라서 종래에 발생했던 실리콘 질화막 라이너의 소실 현상이 방지 될 수 있다. Next, as shown in FIG. 1F, the silicon oxide film 108 is embedded in the trench by using the HDD CVD method and then planarized by chemical mechanical polishing to complete the field oxide film of the STI structure. In this case, since the strength of the silicon nitride film liner formed by the present invention is increased by the doping effect of nitrogen ions, the resistance to ion sputtering generated during the HDP CVD process is significantly increased. Therefore, the disappearance of the silicon nitride film liner that has occurred conventionally can be prevented.

언급한 실시예는 본 발명을 한정하는 것이 아니라 예증하는 것이며, 이 분야의 당업자라면 첨부한 청구항에 의해 정의된 본 발명의 범위로부터 벗어나는 일 없이, 많은 다른 실시예를 설계할 수 있다. 또한 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하며, 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다. The mentioned embodiments are illustrative rather than limiting of the invention, and those skilled in the art can design many other embodiments without departing from the scope of the invention as defined by the appended claims. In addition, it will be apparent that the technology of the present invention can be easily modified by those skilled in the art, such modified embodiments will be included in the technical spirit described in the claims of the present invention.

도 1은 본 발명에 따른 실리콘 질화막 라이너 형성방법을 도시한 것이다. 1 illustrates a method of forming a silicon nitride film liner according to the present invention.

<도면의 주요 부호에 대한 간략한 설명> <Brief description of the major symbols in the drawings>

100 : 실리콘 기판 102 : 실리콘 질화막 라이너100 silicon substrate 102 silicon nitride film liner

104 : 표면처리된 실리콘 질화막 라이너104: surface treated silicon nitride film liner

106 : 과질소 실리콘 질화막 라이너 108 : 실리콘 산화막 106: pernitrogen silicon nitride film liner 108: silicon oxide film

Claims (4)

STI 구조의 필드 산화막 형성을 위한 실리콘 질화막 라이너 형성방법에 있어서, In the silicon nitride film liner forming method for forming a field oxide film of the STI structure, 필드 산화막 형성을 위해 형성된 트렌치 내부로 실리콘 질화막 라이너를 도포하는 단계와 Applying a silicon nitride film liner into the trench formed for field oxide formation; 상기 실리콘 질화막 라이너 표면을 플라즈마 처리하는 단계와 Plasma treating the silicon nitride film liner surface; 상기 실리콘 질화막 라이너 표면으로 질소 이온을 도핑하는 단계Doping nitrogen ions to the silicon nitride film liner surface 를 포함하는 실리콘 질화막 라이너 형성방법.Silicon nitride film liner forming method comprising a. 제 1 항에 있어서, The method of claim 1, 상기 플라즈마 처리 단계 및 상기 질소 이온 도핑 단계는 동일한 반응기 내에서 연속적으로 진행되는 실리콘 질화막 라이너 형성방법.And the plasma treatment step and the nitrogen ion doping step are performed continuously in the same reactor. 제 1 항에 있어서, The method of claim 1, 상기 플라즈마 처리는 아르곤 가스 및 헬륨 가스가 혼합된 가스를 이용하여 수행하는 실리콘 질화막 라이너 형성방법.And the plasma treatment is performed using a gas in which argon gas and helium gas are mixed. 제 3 항에 있어서, The method of claim 3, wherein 상기 질소 이온 도핑은 질소 가스 및 암모니아 가스 중 어느 하나 이상을 이용하여 수행하는 실리콘 질화막 라이너 형성방법.Said nitrogen ion doping is performed using any one or more of nitrogen gas and ammonia gas.
KR1020080137564A 2008-12-30 2008-12-30 Method of silicon nitride liner in sti structure KR20100079149A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080137564A KR20100079149A (en) 2008-12-30 2008-12-30 Method of silicon nitride liner in sti structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137564A KR20100079149A (en) 2008-12-30 2008-12-30 Method of silicon nitride liner in sti structure

Publications (1)

Publication Number Publication Date
KR20100079149A true KR20100079149A (en) 2010-07-08

Family

ID=42640287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137564A KR20100079149A (en) 2008-12-30 2008-12-30 Method of silicon nitride liner in sti structure

Country Status (1)

Country Link
KR (1) KR20100079149A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024896A (en) * 2012-11-07 2016-03-07 주식회사 유피케미칼 Forming method of silicon-containing thin film
US9287374B2 (en) 2014-03-26 2016-03-15 SK Hynix Inc. Semiconductor device and method for forming the same
CN107403752A (en) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 A kind of fleet plough groove isolation structure and preparation method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024896A (en) * 2012-11-07 2016-03-07 주식회사 유피케미칼 Forming method of silicon-containing thin film
US10290493B2 (en) 2012-11-07 2019-05-14 Up Chemical Co., Ltd. Method for manufacturing silicon-containing thin film
US9287374B2 (en) 2014-03-26 2016-03-15 SK Hynix Inc. Semiconductor device and method for forming the same
CN107403752A (en) * 2016-05-18 2017-11-28 中芯国际集成电路制造(上海)有限公司 A kind of fleet plough groove isolation structure and preparation method thereof

Similar Documents

Publication Publication Date Title
US7816273B2 (en) Technique for removing resist material after high dose implantation in a semiconductor device
US9805948B2 (en) Selective etching process of a mask disposed on a silicon substrate
KR100735533B1 (en) Method of providing a dual stress memory technique and related structure
KR100645306B1 (en) Method of treating substrate
CN103069552B (en) Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls
US10043890B2 (en) Method of forming spacers for a gate of a transistor
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
US9780000B2 (en) Method for forming spacers for a transitor gate
JP2016517179A (en) Novel mask removal method for vertical NAND devices
US20070232006A1 (en) Method for forming embedded strained drain/source regions based on a combined spacer and cavity etch process
JP2007194431A (en) Manufacturing method and manufacturing equipment of semiconductor device
JP2007201429A (en) Manufacturing method of composite substrate
KR100839359B1 (en) Method for manufacturing pmos transistor and method for manufacturing cmos transistor
US7833874B2 (en) Technique for forming an isolation trench as a stress source for strain engineering
JP2007214278A (en) Semiconductor device and manufacturing method therefor
KR20090087643A (en) Method of manufacturing semiconductor device
US8993459B2 (en) Method of forming a material layer in a semiconductor structure
US7358150B2 (en) Trench isolation structure for a semiconductor device with reduced sidewall stress and a method of manufacturing the same
US9607840B2 (en) Method for forming spacers for a transistor gate
KR20100079149A (en) Method of silicon nitride liner in sti structure
US20080187747A1 (en) Dielectric Film and Method of Forming the Same
JP2004253777A (en) Semiconductor device and manufacturing method of same
US8691643B2 (en) Methods of forming semiconductor devices
US9406544B1 (en) Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications
JP2008078253A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination