KR20100076635A - 유기 전계 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 전계 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100076635A
KR20100076635A KR1020080134749A KR20080134749A KR20100076635A KR 20100076635 A KR20100076635 A KR 20100076635A KR 1020080134749 A KR1020080134749 A KR 1020080134749A KR 20080134749 A KR20080134749 A KR 20080134749A KR 20100076635 A KR20100076635 A KR 20100076635A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode layer
electrode
spacer
Prior art date
Application number
KR1020080134749A
Other languages
English (en)
Inventor
이동기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080134749A priority Critical patent/KR20100076635A/ko
Publication of KR20100076635A publication Critical patent/KR20100076635A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

유기 전계 발광 표시 장치 및 그 제조 방법이 제공된다.
유기 전계 발광 표시 장치는, 대향하는 제1 기판 및 제2 기판, 제1 기판 상에 순차적으로 형성된 제1 전극층, 제1 유기발광층, 제2 전극층을 포함하는 제1 발광부, 제2 기판 상에 순차적으로 형성된 제3 전극층, 제2 유기발광층, 제4 전극층를 포함하는 제2 발광부 및 제1 기판 상에 형성되고, 게이트 전극, 소오스 전극, 드레인 전극을 포함하는 박막 트랜지스터를 포함하되, 제2 전극층은 드레인 전극 및 제4 전극층과 접촉한다.
유기발광층, 스페이서, 박막 트랜지스터,

Description

유기 전계 발광 표시 장치 및 그 제조 방법{Display device of organic light emitting diodes and method of fabricating the same}
본 발명은 유기 전계 발광 표시 장치에 관한 것으로, 양극을 공통 전극으로 사용하는 유기 전계 발광 표시 장치에 관한 것이다.
유기 전계 발광 표시 장치는 전자(electron)와 정공(hole)이 반도체 안에서 전자-정공 쌍을 만들거나 캐리어(carrier)들이 좀더 높은 에너지 상태로 여기된 후 다시 안정화 상태인 바닥상태로 떨어지는 과정을 통해 빛이 발생하는 현상을 이용한다.
이와 같이, 유기 전계 발광 표시 장치는 자체 발광형이기 때문에 액정 표시 장치와 같이 백라이트가 필요하지 않으므로, 경량 박형으로 형성하는 것이 가능하다. 또한, 저전압 구동, 높은 발광 효율, 넓은 시야각 및 빠른 응답 속도등의 장점을 가지고 있어 고화질의 동영상을 구현하는데 유리하다. 또한, 유기 전계 발광 표시 장치는 기판에 대해 발광되는 방향에 따라 상면 발광(top emission)방식과 하면 발광(bottom emission)방식이 있다.
종래 유기 전계 발광 표시 장치의 발광 방식은 상면 발광(top emission)방식과 하면 발광(bottom emission)방식 이외에 양면 발광 방식이 있었다, 이러한 양면 발광 방식을 구현하기 위해서는 각각 박막 트랜지스터를 갖는 2개의 패널을 부착하여 구현하였으나, 패널 두께 및 구동 전압의 상승, 구동 IC의 증가로 인하여 경량 박형을 구현하기 어려웠다. 또한, 제조원가의 증가로 인하여 경제성 측면에서도 불리하였다. 또한, 음극이 공통 전극으로 사용되는 경우 음극을 구성하는 물질에 의한 저항에 의해 용이하게 유기 전계 발광 표시 장치를 구현하기 어려웠다.
본 발명이 해결하고자 하는 과제는, 양극을 공통 전극으로 사용하고, 경량 박형의 경제성을 구비한 유기 전계 발광 표시 장치를 제공하고자 하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 이러한 유기 전계 발광 표시 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치는 대향하는 제1 기판 및 제2 기판, 상기 제1 기판 상에 순차적으로 형성된 제1 전극층, 제1 유기발광층, 제2 전극층을 포함하는 제1 발광부, 상기 제2 기판 상에 순차적으로 형성된 제3 전극층, 제2 유기발광층, 제4 전극층를 포함하는 제2 발광부 및 상기 제1 기판 상에 형성되고, 게이트 전극, 소오스 전극, 드레인 전극을 포함하는 박막 트랜지스터를 포함하되, 상기 제2 전극층은 상기 드레인 전극 및 상기 제4 전극층과 접촉할 수 있다.
또한, 상기 과제를 달성하기 위한 본 발명의 다른 일 실시예에 따른 유기 전계 발광 표시 장치는 대향하는 제1 기판 및 제2 기판, 상기 제1 기판 상에 형성되고, 게이트 전극, 소오스 전극, 드레인 전극을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터 상에 형성되고, 상기 드레인 전극을 노출하는 제1 평탄화층, 상기 제1 평탄화층 상에 형성되고, 상기 화소 분리층과 대응하는 위치에 형성된 스페이서, 상기 드레인 전극과 접촉하고, 상기 제1 평탄화층 및 상기 스페이서를 따라 형성된 제1 전극층, 상기 제2 기판 상에 형성된 제2 평탄화층 및 상기 제2 평탄화층 상에 순차적으로 형성된 제2 전극층, 제1 유기발광층, 제3 전극층을 포함하는 제1 발광부 및 상기 제2 평탄화층 상에 형성된 화소 분리층을 포함하며, 상기 제3 전극층과 상기 제1 전극층은 서로 접촉할 수 있다.
한편, 상기 해결하고자 하는 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법은, 제1 기판 상에 게이트 전극, 소오스 전극, 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 상에 제1 평탄화층을 형성하는 단계, 상기 제1 평탄화층에 상기 드레인 전극을 노출시키도록 콘택홀을 형성하는 단계, 상기 제1 평탄화층 상에 제1 스페이서를 형성하는 단계, 상기 제1 평탄화층 상에 순차적으로 제1 전극층, 제1 유기발광층, 제2 전극층을 형성하여 제1 발광부를 형성하는 단계, 제2 기판 상에 제2 평탄화층을 형성하는 단계, 상기 제2 평탄화층 상에 순차적으로 제3 전극층, 제2 유기발광층, 제4 전극층를 형성하여 제2 발광부를 형성하는 단계 및 상기 제1 기판과 상기 제2 기판이 대향하도록 상기 제1 스페이서 상면과 상기 제4 전극층을 서로 접촉시키는 단계를 포함하되, 상기 제2 전극층은 상기 드레인 전극과 접촉하고, 상기 제1 평탄화층 및 상기 제1 스페이서의 일측벽, 상면, 타측벽을 따라서 형성된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 의한 유기 전계 발광 표시 장치에 대하여 상세히 설명한다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터가 포함된 유기 전계 발광 표시 장치의 등가 회로도이고, 도 2a는 본 발명의 제1 실시예에 따른 유기 전계 발광 표시 장치의 단면도이며, 도 2b는 도 2a에 도시된 유기 전계 발광 표시 장치의 제2 전극층과 제3 전극층이 접촉하는 영역을 도시한 것이다.
도 1a를 참조하면, 유기 발광 표시 장치는 복수의 신호선(1a, 1b, 2)과 이들에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수의 화소(pixel)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 복수의 게이트선(gate line)(2), 데이터 신호를 전달하는 복수의 데이터선(data line)(1a) 및 구동 전압을 전달하는 복수의 구동 전압선(driving voltage line)(1b)을 포함한다. 게이트선(2)은 대략 행 방향으로 뻗어 있으며 서로가 실질적으로 평행하고 데이터선(1a)과 구동 전압선(1b)은 대략 열 방향으로 뻗어 있으며 서로가 실질적으로 평행하다.
각 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transistor)(Qd), 스토리지 커패시터(storage capacitor)(Cst) 및 유기 발광 다이오드(organic light emitting diode, OLED)(LD)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal, 게이트 전극), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 게이트선(2)에 연결되어 있고, 입력 단자는 데이터선(1a)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 게이트선(2)에 의해 게이트 전극으로 인가되는 주사 신호에 응답하여 데이터선(1a)에 인가되는 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자(게이트 전극), 입력 단자 및 출력 단자를 가지는데, 제어 단자(게이트 전극)는 스위칭 트랜지스터(Qs)의 출력 단자에 연결되어 있고, 입력 단자(소오스 전극)는 기준 전압(Vss)에 연결되어 있으며, 출력 단자(드레인 전극)는 유기 발광 다이오드(LD)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자(게이트 전극)와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
커패시터(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 유기 발광 다이오드(LD)의 양극(anode)에 연결되어 있다. 이 커패시터(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자(드레인 전극)에 음극(cathode)이 연결되고, 양극(anode)은 구동 전압선(1b)에 연결되어 공통전극으로 사용된다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다. 본 발명에 따른 유기 발광 다이오드에 대해서는 추후에 자세히 설명한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 커패시터(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
도 2a, 도 2b를 참조하면, 본 발명의 제1 실시예에 따른 유기 전계 발광 표시 장치는 제1 기판(100), 제2 기판(200), 박막 트랜지스터(Tr), 제1 평탄화층(171, 172, 173), 제2 평탄화층(210), 발광부(L2), 스페이서(181,182), 및 컬러 필터(291, 292)를 포함한다. 이를 자세히 살펴보면 다음과 같다. 먼저, 제1 기판(100) 및 제2 기판(200)은 서로 대향된다. 제1 기판(100) 및 제2 기판(200)은 내부의 금속 배선과 단락이 되는 것을 방지 하기 위하여 절연물질로 형성된다. 이에 따라, 제1 기판(100) 및 제2 기판(200)은 유리가 사용될 수 있고, 플렉서블(flexible)한 고분자 재질의 물질이 사용될 수 있다.
제1 기판(100) 상에는 게이트 전극(111, 112), 소오스 전극(151. 153), 드레인 전극(152, 154)을 포함하는 박막 트랜지스터(Tr)이 형성되어 있다. 여기서 박막 트랜지스터(Tr)는 발광부(L2)의 직접 구동에 관여하는 구동 트랜지스터(Qd)이다. 한편, 도 2a에 도시된 박막 트랜지스터(Tr)는 바텀(bottom) 게이트(gate)형 박막 트랜지스터이나, 탑(top) 게이트(gate)형 박막 트랜지스터가 사용될 수도 있다.
게이트 전극(111, 112)은 제1 기판(100) 상에 형성된다. 게이트(111, 112) 전극은 박막 트랜지스터(Tr)에서 제어 단자로 기능하기 위하여 도전성 물질로 형성된다. 게이트 전극(111, 112)를 형성하는 도전성 물질로는 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금등이 있다. 한편, 박막 트랜지스터(Tr) 내부로 불순물이 유입되는 것을 방지 하기 위하여 게이트 전극(111, 112)과 제1 기판(100) 사이에 버퍼층(미도시)을 추가로 형성할 수 있다.
게이트 전극(111, 112) 상에는 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 게이트 전극(111, 112)과 반도체층(131, 132)을 전기적으로 절연시키는 기능을 한다. 일반적으로, 게이트 절연막(120)은 질화 규소(SiNX) 또는 산화 규소(SiO2) 등으로 형성될 수 있다.
게이트 절연막(120) 상에는 반도체층(131, 132)이 형성된다. 반도체층(131, 132) 중 게이트 전극과 중첩되는 영역은 채널영역으로 기능한다. 반도체층(131, 132)은 수소화 비정질 실리콘으로 형성될 수 있다. 이러한 비정질 실리콘은 SiH4, SiH2Cl2 또는 SiH2F2 등의 실리콘을 함유하는 가스와 수소의 혼합 가스를 사용하여 형성될 수 있다. 또한, 유기 전계 발광 표시 장치의 요구되는 성능에 따라, 비정질 실리콘을 열처리하여 다결정 실리콘으로 형성할 수 있다. 한편, 반도체층(131, 132)의 양측에 n형 또는 p형 불순물을 주입하여 소오스/드레인 영역(미도시)이 형성된다.
소오스/드레인 영역 상에는 불순물이 고농도로 도핑된 수소화 비정질 실리콘으로 이루어진 저항성 접촉층(141, 142)이 형성된다. 저항성 접촉층(141, 142)는 금속 물질로 형성되는 소오스/드레인 전극(151, 152, 153, 154)과 소오스/드레인 영역 간의 계면 접촉특성을 향상시켜, 계면에서의 접촉 저항값을 낮출 수 있다.
저항성 접촉층(141, 142) 상에는 소오스/드레인 전극(151, 152, 153, 154)이 형성된다. 소오스/드레인 전극은 각각 입력 단자와 출력 단자로 기능하기 위하여 도전성 물질로 형성된다. 소오스/드레인 전극(151, 152, 153, 154)을 형성하는 도 전성 물질로는 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금등이 있다.
박막 트랜지스터(Tr) 상에는 제1 평탄화층(171, 172, 173)이 형성되어 있다. 이러한 제1 평탄화층(171, 172, 173)은 일반적인 포지티브형 감광성 유기물질로 형성될 수 있다. 한편, 제1 평탄화층(171, 172, 173)을 형성하는 유기물질은 단차 피복성 등이 우수하나, 보호특성이 무기물질보다 떨어질 수 있다. 이러한 점을 고려하여, 박막 트랜지스터(Tr)와 제1 평탄화층(171, 172, 173) 사이에 보호층(161, 162, 163)이 더 형성될 수 있다.
한편, 제1 평탄화층(171, 172, 173)에는 드레인 전극(152, 154)을 노출 시키는 콘택홀이 형성되어 있다. 또한, 제1 평탄화층(171, 172, 173) 상에는 스페이서(181, 182)가 형성되어 있다. 이러한, 제1 스페이서(181, 182)는 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다. 스페이서(181, 182)는 제2 기판(200) 상에 형성될 수도 있다.
한편, 제1 전극층(32, 33)이 드레인 전극(152, 154)과 접촉하고, 제1 평탄화층(171, 172, 173) 및 스페이서(181, 182)를 따라 형성된다. 제 1 전극층(32, 33)은 스페이서(181, 182)의 양측부와 상부에 모두 형성되는 것이 바람직하다.
또한, 제1 평탄화층(171, 172, 173) 상에 제1 격벽(191, 192)이 더 형성될 수 있다. 이때, 제1 격벽(191, 192)은 제1 스페이서(181, 182)의 일측에 배치도록 형성된다. 제1 격벽(191, 192)은 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다.
한편, 제2 기판(200) 상에 제2 평탄화층(210)이 형성된다. 제2 평탄화층(210)을 형성하기 전에 제2 기판(200) 상에 컬러 필터(291, 292)를 형성할 수 있다. 특히, 제1 실시예에 의한 유기 전계 발광 표시 장치의 유기 발광층(231, 232, 233)이 화이트 광을 발광시키는 경우라면, 컬러 필터에 의해 색 구현이 가능할 것이다. 한편, 유기 발광층(231, 232, 233)에서 화이트 광이 발광되기 위해서는, 유기 발광층(231, 232, 233)이 적색(R) 발광 물질, 녹색(G) 발광 물질 및 청색(B) 발광 물질을 적층한 구조로 형성될 수 있다.
제2 평탄화층(210) 상에 순차적으로 제2 전극층(220), 유기 발광층(231, 232, 233), 제3 전극층(241, 242, 243)을 형성한다. 이에 의해, 발광부(L2)가 형성된다. 여기서 제2 전극층(220)은 공통 전극으로 양극(anode)의 성질을 갖는다. 또한, 제3 전극층(241, 242, 243)은 화소마다 제2 격벽(261, 262)에 의해 분리되며, 음극(cathode)의 성질을 갖는다.
제2 전극층(220) 상에 화소 분리층(251, 252)이 형성된다. 화소 분리층(251, 252)은 제2 기판(200) 상에 형성된 발광부(L2)를 개별 화소로 분리하는 기능을 한다. 이러한 화소 분리층(251, 252)은 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다.
한편, 화소 분리층(251, 252)에는 외부광을 흡수하여 화상의 콘트라스트(contrast)를 향상시키기 위하여 블랙 매트릭스(black matrix)(271, 272)를 더 포함할 수 있다. 이러한 블랙 매트릭스(271, 272)는 금속 배선 또는 CrOx로 형성될 수 있다.
화소 분리층(251, 252)의 일측 상에 격벽(261, 262)이 형성된다. 격벽(261, 262)은 화소 분리층(251, 252)의 기능을 더욱 향상시키기 위하여 형성한다. 즉, 격벽(261, 262)에 의해 발광부(L2)는 개별 화소로 더욱 분리가 잘되어, 본 발명에 따른 표시 장치의 표시 품질은 더욱 향상될 수 있다. 격벽(261, 262)은 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다.
한편, 제1 기판상(100)상의 스페이서(181, 182) 등에 형성된 제 1 전극층(32, 33)은 스페이서(181, 182)의 상부에서 제2 기판(200) 상의 제3 전극층(241, 242, 243)과 접촉된다. 이에 의해, 박막 트랜지스터(Tr)의 드레인 전극(152, 154)의 전기 신호가 제3 전극층(241, 242, 243)에 전달되어 유기 발광층이 발광되도록 하고, 발광 정도를 조절할 수 있다.
한편, 제1 전극층(32, 33)과 제3 전극층(241, 242, 243)은 제3 전극층(241, 242, 243)의 외곽 단부(도 2b의 A, B 참조)에서 접촉하는 것이 바람직하다. 외곽 단부는 블랙 매트릭스(271, 272) 및 화소 분리층(251, 252)을 더 포함할 수 있다. 따라서 스페이서(181, 182)에서 발생하는 아웃 가스가 유기 발광층(231, 232, 233)에 미치는 영향을 최소로 할 수 있다.
다음, 도 1b, 도 2c 및 도3a 내지 도 3c를 참조하여, 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치에 대하여 상세히 설명한다. 도 1b은 본 발명의 제2 실시예에 따른 박막 트랜지스터가 포함된 유기 전계 발광 표시 장치의 등가 회로도이다. 도 2c는 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 단면 도이다. 도 3a 내지 3c는 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 제1 및 2 기판의 외곽 연결부들 중 일측을 나타낸 단면도이다.
도 1b을 참조하면, 본 발명의 제2 실시예에 따른 유기 발광 다이오드는 도1a와 달리, 제1 및 제2 발광부(LD1, LD2)를 갖고 병렬로 연결되어 있다. 이에 의해, 본 발명에 따른 박막 구동 트랜지스터의 출력 단자는 병렬로 연결된 제1 및 제2 발광부(LD1, LD2)를 갖는 유기 발광 다이오드에 연결된다.
유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 단자(드레인 전극)에 음극(cathode)이 연결되고, 양극(anode)이 구동 전압선(1b)에 연결되어 공통전극으로 사용된다. 유기 발광 다이오드(LD)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다. 본 발명에 따른 유기 발광 다이오드에 대해서는 추후에 자세히 설명한다.
스위칭 트랜지스터(Qs) 및 구동 트랜지스터(Qd)는 n-채널 전계 효과 트랜지스터(field effect transistor, FET)이다. 그러나 스위칭 트랜지스터(Qs)와 구동 트랜지스터(Qd) 중 적어도 하나는 p-채널 전계 효과 트랜지스터일 수 있다. 또한, 트랜지스터(Qs, Qd), 커패시터(Cst) 및 유기 발광 다이오드(LD)의 연결 관계가 바뀔 수 있다.
도 2c를 참조하여, 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치를 상세히 설명한다.
본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치는 제1 기판(100), 제2 기판(200), 박막 트랜지스터(Tr), 제1 평탄화층(171, 172, 173), 제1 발광 부(L1), 제2 평탄화층(210), 제2 발광부(L2) 및 제1 스페이서(181,182)를 포함한다.
유기 전계 발광 표시 장치의 픽셀이 형성된 제1 기판(100)은 제1 발광부(L1)에서 발광한 빛이 투과될 수 있도록 투명한 물질로 형성된다. 또한, 내부의 금속 배선과 단락이 되는 것을 방지 하기 위하여 절연물질로 형성된다. 박막 트랜지스터(Tr)가 제1 기판상에 형성된다. 박막 트랜지스터(Tr)는 게이트 전극(111, 112), 소오스 전극(151, 153), 드레인 전극(152, 154)를 포함할 수 있다. 도 2c에 도시된 박막 트랜지스터(Tr)는 제1 발광부(L1), 제2 발광부(L2)의 직접 구동에 관여하는 구동 트랜지스터(Qd)이다. 한편, 도 2c에 도시된 박막 트랜지스터(Tr)는 바텀(bottom) 게이트(gate)형 박막 트랜지스터이나, 탑(top) 게이트(gate)형 박막 트랜지스터가 사용될 수도 있다.
게이트 전극(111, 112)은 제1 기판(100) 상에 형성된다. 게이트(111, 112) 전극은 박막 트랜지스터(Tr)에서 제어 단자로 기능하기 위하여 도전성 물질로 형성된다. 게이트 전극(111, 112)를 형성하는 도전성 물질로는 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금등이 있다. 한편, 박막 트랜지스터(Tr) 내부로 불순물이 유입되는 것을 방지 하기 위하여 게이트 전극(111, 112)과 제1 기판(100) 사이에 버퍼층(미도시)을 추가로 형성할 수 있다.
게이트 전극(111, 112) 상에는 게이트 절연막(120)이 형성된다. 일반적으로, 게이트 절연막(120)은 질화 규소(SiNX) 또는 산화 규소(SiO2) 등으로 형성될 수 있다.
게이트 절연막(120) 상에는 반도체층(131, 132)이 형성된다. 반도체층(131, 132) 중 게이트 전극과 중첩되는 영역은 채널영역으로 기능한다. 반도체층(131, 132)은 수소화 비정질 실리콘으로 형성될 수 있다. 또한, 비정질 실리콘을 열처리하여 다결정 실리콘으로 형성할 수 있다. 한편, 반도체층(131, 132)의 양측에 n형 또는 p형 불순물을 주입하여 소오스/드레인 영역(미도시)이 형성된다.
소오스/드레인 영역 상에는 불순물이 고농도로 도핑된 수소화 비정질 실리콘으로 이루어진 저항성 접촉층(141, 142)이 형성된다. 저항성 접촉층(141, 142)는 금속 물질로 형성되는 소오스/드레인 전극(151, 152, 153, 154)과 소오스/드레인 영역 간의 계면 접촉특성을 향상시켜, 계면에서의 접촉 저항값을 낮출 수 있다.
저항성 접촉층(141, 142) 상에는 소오스/드레인 전극(151, 152, 153, 154)이 형성된다. 소오스/드레인 전극은 각각 입력 단자와 출력 단자로 기능하기 위하여 도전성 물질로 형성된다. 소오스/드레인 전극(151, 152, 153, 154)을 형성하는 도전성 물질로는 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금등이 있다.
제1 평탄화층(171, 172, 173)은 박막 트랜지스터(Tr) 상에 형성된다. 박막 트랜지스터(Tr)에 의해 생기는 단차에 의해 이후에 형성될 제1 발광부(L1)가 평탄하고 고르게 형성되지 않을 수 있다. 이에 의해, 제1 발광부(L1)에서 생성되는 빛 간에 서로 경로차가 발생할 수 있다. 이에 의해, 표시 장치의 전체적인 휘도가 저하될 수 있다. 따라서, 제1 발광부(L1)를 평탄하고 고르게 형성하기 위하여 박막 트랜지스터(Tr) 상에 제1 평탄화층(171, 172, 173)을 형성한다. 이러한 제1 평탄화층(171, 172, 173)은 일반적인 포지티브형 감광성 유기물질로 형성될 수 있다. 한편, 제1 평탄화층(171, 172, 173)을 형성하는 유기물질은 단차 피복성 등이 우수하나, 보호특성이 무기물질보다 떨어질 수 있다. 이러한 점을 고려하여, 박막 트랜지스터(Tr)와 제1 평탄화층(171, 172, 173) 사이에 보호층(161, 162, 163)이 더 형성될 수 있다. 한편, 제1 평탄화층(171, 172, 173)에는 이후의 공정에 의해, 형성될 제2 전극층(31, 32, 33)과 드레인 전극(152, 154)이 접촉될 수 있도록 콘택홀이 형성된다.
제1 평탄화층(171, 172, 173) 상에 제1 전극층(11, 12, 13)이 형성된다. 제1 발광부(L1)를 구성하는 제1 전극층(11, 12, 13)은 양극(anode)의 기능을 한다. 이에 따라, 일함수가 높은 물질을 사용한다. 또한, 발광된 빛이 외부로 취출될 수 있도록 투명도가 높은 물질로 형성된다. 즉, 제1 전극층(11, 12, 13)은 투명 전도성 물질로 형성될 수 있다. 이러한 투명 전도성 물질로는 인듐-틴-옥사이드(ITO), 산화 인듐 아연(IZO) 또는 산화아연(ZnO)등이 있다.
제1 전극층(11, 12, 13)상에 제1 유기 발광층(21, 22, 23)이 형성된다. 제1 유기 발광층(21, 22, 23)은 유기 발광물질로 이루어지며, 유기 발광물질이 전극으로부터 전류를 공급 받으면, 유기 발광물질이 여기되었다가 바닥 상태로 복귀할 때, 빛을 발광한다. 제1 유기 발광층(21, 22, 23)은 발광 효율을 극대화 하기 위하 여 다중층 구조로 형성될 수 있다. 즉, 제1 유기 발광층(21, 22, 23)은 제1 전극층(11, 12, 13)으로부터 제2 전극층(31, 32, 33)의 방향으로 정공 수송층(hole transporting layer). 정공 주입층(hole injection layer), 발광층(emitting material layer), 전자 주입층(electron injection layer), 전자수송층(electron transporting layer)이 순차로 적층되어 형성될 수 있다.
제1 유기 발광층(21, 22, 23) 상에 제2 전극층(31, 32, 33)이 형성된다. 제1 발광부(L1)를 구성하는 제2 전극층(31, 32, 33)은 음극(cathode)의 기능을 한다. 이에 의해, 일함수가 낮은 물질을 사용한다. 또한, 제1 유기 발광층(21, 22, 23)에서 발광된 빛이 표시 장치의 내부로 스며들지 않고 외부로 용이하게 취출 될 수 있도록 발광된 빛을 반사시킬 수 있는 물질로 형성된다. 이러한 물질로는 Al, AlNd, Ag등이 있다.
제1 평탄화층(171, 172, 173) 상에 제1 스페이서(181, 182)가 형성된다. 이때, 제1 스페이서(181, 182)를 중심으로 일측에는 박막 트랜지스터(Tr)가 배치되고, 타측에는 제1 발광부(L1)가 배치된다. 이러한, 제1 스페이서(181, 182)는 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다.
한편, 제2 전극층(31, 32, 33)은 제1 스페이서(181, 182)의 일측벽, 상면, 타측벽에 연장되어 형성된다. 또한, 제1 스페이서(181, 182)의 일측벽을 따라 콘택홀의 일측인 제1 평탄화층(171, 172, 173)에 형성되어, 드레인 전극(152, 154)과 접촉된다.
제1 평탄화층(171, 172, 173) 상에 제1 격벽(191, 192)이 더 형성된다. 이 때, 제1 격벽(191, 192)은 제1 스페이서(181, 182)의 일측에 배치도록 형성된다. 이에 의해, 제1 스페이서(181, 182)와 함께 화소별로 제1 발광부(L1)의 영역을 한정할 수 있다. 제1 격벽(191, 192)은 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다.
제2 기판(200) 상에 제2 평탄화층(210)이 형성된다. 또한, 제2 평탄화층(210) 상에 순차적으로 제3 전극층(220), 제2 유기 발광층(231, 232, 233), 제4 전극층(241, 242, 243)이 형성된다. 순차적으로 형성된 제3 전극층(220), 제2 유기 발광층(231, 232, 233), 제4 전극층(241, 242, 243)은 제2 발광부(L2)를 구성한다.
제2 기판(200), 제2 평탄화층(210), 제3 전극층(220), 제2 유기 발광층(231, 232, 233) 및 제4 전극층(241, 242, 243)은 각각 제1 기판(100), 제1 평탄화층(171, 172, 173), 제1 전극층(11, 12, 13), 제1 유기 발광층(21, 22, 23), 제2 전극층(31, 32, 33)과 동일한 기능을 하고, 동일한 재질로 형성될 수 있으므로, 반복되는 설명은 생략하기로 한다. 이하에서는 제2 기판(200) 상에 형성된 것 중에서 제1 기판(100) 상에 형성된 것과 차별성이 있는 것에 한하여 설명하도록 한다.
제3 전극층(220) 상에 화소 분리층(251, 252)이 형성된다. 화소 분리층(251, 252)은 제2 기판(200) 상에 형성된 제2 발광부(L2)를 개별 화소로 분리하는 기능을 한다. 이러한 화소 분리층(251, 252)은 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다.
한편, 화소 분리층(251, 252)에는 외부광을 흡수하여 화상의 콘트라스트(contrast)를 향상시키기 위하여 블랙 매트릭스(black matrix)(271, 272)를 더 포함할 수 있다. 이러한 블랙 매트릭스(271, 272)는 CrOx로 형성된다.
화소 분리층(251, 252)의 일측 상에 제2 격벽(261, 262)이 형성된다. 제2 격벽(261, 262)은 화소 분리층(251, 252)의 기능을 더욱 향상시키기 위하여 형성한다. 즉, 제2 격벽(261, 262)에 의해 제2 발광부(L2)는 개별 화소로 더욱 분리가 잘되어, 본 발명에 따른 표시 장치의 표시 품질은 더욱 향상될 수 있다. 제2 격벽(261, 262)은 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다.
상술한 제1 기판(100) 및 제2 기판(200)을 접촉시켜, 제1 기판(100) 및 제2 기판(200)이 대향되도록 한다. 이때, 제1 스페이서(181, 182)를 통해 제1 기판(100)과 제2기판(200)을 접촉시킨다. 이에 의해, 제1 기판(100)과 제2 기판(200)의 대향이 유지된다. 특히, 제1 스페이서(181, 182)의 상면에 형성된 제2 전극층(31, 32, 33)과 제2 기판(200)에 형성된 제4 전극층을 접촉시킨다. 이에 의해, 제1 및 제2 발광부(L1, L2)는 전기적으로 병렬로 연결되고, 박막 트랜지스터(Tr)의 드레인 전극(152, 154)에 의하여 동시에 전류를 공급받을 수 있다.
한편, 도 2b에 도시하지 않았지만, 고품위의 컬러를 구현하기 위해, 제1 기판(100) 또는 제2 기판(200) 중 적어도 하나에 제1 실시예와 같은 컬러 필터(미도시)를 형성할 수 있을 것이다. 특히, 제1 발광부(L1) 또는 제2 발광부(L2)가 화이트 광을 발광하는 경우라면, 제1 기판(100) 또는 제2 기판(200) 상에 컬러 필터(미도시)를 형성함으로써, 컬러를 구현할 수 있을 것이다.
도 3a를 참조하면, 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 제1 및 2 기판(100, 200)의 외곽 연결부는 제2 스페이서(170_1)를 포함한다.
제2 스페이서(170_1)는 제1 평탄화층(170)의 양측 외곽부 상에 돌출된 패턴으로 형성된다. 또한, 제2 스페이서(170_1)의 일측벽, 상면, 타측벽에는 제1 전극층(11)이 형성된다. 한편, 제3 전극층(220)과 제2 스페이서(170_1)의 상면은 접촉된다. 이에 의해, 제1 전극층(11)과 제3 전극층(220)은 서로 연결된다. 또한, 제1 전극층(11)과 제3 전극층(220)은 동시에 외부 전원 공급라인과 연결된다. 제2 스페이서(170_1)는 제1 스페이서(181, 182)와 더불어 제1 기판(100)과 제2 기판(200)의 대향을 더욱 견고하게 유지하도록 한다. 이때, 제1 스페이서(181, 182)에 의해 유지되는 제1 기판(100)과 제2 기판(200)의 간격(도 2c의 h1)과 제2 스페이서(170_1)에 의해 유지되는 간격(h2)은 실질적으로 동일할 수 있다. 제2 스페이서(170_1)는 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다.
도 3b는 도 3a에 도시된 본 발명에 따른 유기 전계 발광 표시 장치의 제1 및 2 기판(100, 200)의 외곽 연결부의 변형예이다.
도 3b를 참조하면, 제1 및 2 기판(100, 200)의 외곽 연결부는 제2 스페이서(170_2)와 제3 스페이서(220_1)을 포함한다.
도 3b의 제2 스페이서(170_2)는 도3a의 제2 스페이서(170_1)에 비하여 높이가 낮다는 것을 제외하고 제2 스페이서(170_1)와 실질적으로 동일한 기능을 갖고 동일한 물질로 형성되므로 반복되는 설명은 생략하기로 한다.
제3 스페이서(220_1)는 제2 평탄화층(210)의 양측 외곽부 상에 돌출된 패턴 으로 형성된다. 또한, 제3 스페이서(220_1)의 일측벽, 상면, 타측벽에는 제3 전극층(220)이 형성된다. 제3 스페이서(220_1)의 상면과 상기 제2 스페이서(170_2)의 상면은 서로 접촉한다. 이에 의해, 제1 전극층(11)과 제3 전극층(220)은 서로 연결된다. 또한, 제1 전극층(11)과 제3 전극층(220)은 동시에 외부 전원 공급라인과 연결된다. 제2 스페이서(170_2) 및 제3 스페이서(220_1)는 제1 스페이서(181, 182)와 더불어 제1 기판(100)과 제2 기판(200)의 대향을 더욱 견고하게 유지하도록 한다. 이때, 제1 스페이서(181, 182)에 의해 유지되는 제1 기판(100)과 제2 기판(200)의 간격(도 2의 h1)과 제2 스페이서(170_2) 및 제3 스페이서(220_1)에 의해 유지되는 간격(h3)은 실질적으로 동일할 수 있다. 제3 스페이서(220_1)는 제1 평탄화층(171, 172, 173)을 형성하는 물질과 동일한 물질로 형성될 수 있다
도 3c는 도 3a에 도시된 본 발명에 따른 유기 전계 발광 표시 장치의 제1 및 2 기판(100, 200)의 외곽 연결부의 다른 변형예이다.
도 3c를 참조하면, 제1 및 2 기판(100, 200)의 외곽 연결부는 제3 스페이서(220_2)을 포함한다. 제3 스페이서(220_2)는 제2 평탄화층(210)의 양측 외곽부 상에 돌출된 패턴으로 형성되는 점을 제외하고, 도 3a의 제2 스페이서(170_1)와 실질적으로 동일한 기능을 갖고, 동일한 물질로 형성되므로 반복되는 설명은 생략하기로 한다.
다음으로, 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 제조 방법을 설명한다.
도 4a 내지 4d는 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 제1 기판(100)상에 형성되는 장치들의 제조 방법을 도시한 것이고, 도 5a내지 5e는 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 제2 기판(200) 상에 형성되는 장치들 제조 방법을 나타낸 것이다.
도 4a를 참조하면, 제1 기판(100) 상에 화소 영역마다 박막 트랜지스터(Tr)를 형성한다.
게이트 전극(111, 112)은 먼저, 도전성 물질인 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금등을 화학 기상 증착(CVD)법이나 스퍼터링(sputtering)법에 의하여 제1 기판(100) 상에 도전성 금속층(미도시)을 형성한다. 이후, 사진 식각 공정등에 의하여 도전성 금속층(미도시)을 패터닝 하여 화소 영역마다 게이트 전극(111, 112)을 형성한다.
계속하여, 질화 규소(SiNX) 또는 산화 규소(SiO2) 등을 화학 기상 증착(CVD)법 등에 의하여 게이트 전극(111, 112) 상에 게이트 절연막(120)을 형성한다.
계속하여, SiH4, SiH2Cl2 또는 SiH2F2 등을 플라즈마 기상 증착법(plasma enhanced chemical vapor deposition; PECVD) 또는 LPCVD(low pressure chemical vapor deposition)법에 의해 증착하여 게이트 절연막(120) 상에 진성 비정질 실리콘층을 형성한다. 이후, 사진 식각 공정에 의하여 진성 비정질 실리콘층을 패터닝 하여 게이트 전극(111, 112)과 중첩되는 영역 상에 반도체층(131. 132)을 형성한다. 이후, 반도체층(131. 132)의 양측에 n형(5족 원소) 또는 p형(3족 원소) 불순물을 주입한다. 이에 의해, 소오스/드레인 영역이 형성된다. 또한, 소오스/드레인 영 역 상에 농도가 높은 불순물을 주입시켜, 저항성 접촉층(141, 142)을 형성한다.
계속하여, 제1 기판(100)의 전면상에 도전성 물질인 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등을 화학 기상 증착(CVD)법이나 스퍼터링(sputtering)법에 의하여 도전층을 형성한다. 이후, 사진 식각 공정에 의하여 도전층을 패터닝 하여 소오스/드레인 영역과 중첩되는 영역 상에 소오스/드레인 전극(151, 152, 153, 154)을 형성한다. 이후, 박막 트렌지스터(Tr) 상에 보호층(160)을 형성한다.
도 4b 및 4c를 참조하면, 도 4a의 결과물 상에 포지티브형 감광성 유기물질을 화학 기상 증착(CVD)법에 의하여 제1 평탄화층(170)을 형성한다. 이후, 드레인 전극(152, 154)을 노출시키기 위하여 사진 식각 공정에 의하여 제1 평탄화층(170)에 콘택홀(174, 175)을 형성한다.
도 4d를 참조하면, 도 4c의 결과물 상에 제1 스페이서(181, 182)를 형성한다. 제1 스페이서(181, 182)는 제1 평탄화층(170)을 이용하여 형성할 수 있다. 먼저 제1 평탄화층(170) 상에 마스크(미도시)를 위치시킨다.
마스크는 제1 평탄화층(170)의 영역별로 조사되는 빛의 세기를 조절할 수 있는 하프톤(half tone) 마스크, 슬릿(slit) 마스크 또는 하프톤/슬릿 조합 마스크일 수 있다. 한편, 슬릿(slit) 마스크 사용시, 빛이 통과하는 슬릿의 개구부와 빛이 통과하지 못하는 차단부의 크기의 비는 1:1인 것이 바람직하다. 마스크상 개구부와 차단부의 크기는 공정조건에 따라 적절히 조절될 수 있으나, 2.0㎛이상인 것이 바람직하다. 마스크상 개구부와 차단부의 크기가 2.0㎛미만인 경우 조사되는 빛의 회 절현상에 의해 제1 평탄화층(170)에 요철이 형성될 수 있다. 제1 평탄화층(170)이 포지티브형 감광성 유기물질로 형성되면, 상술한 마스크에 의해 빛이 조사된 영역은 구조가 약해져서 현상 공정시 제거될 것이다. 이에 따라, 다음과 같이 제1 스페이서(181, 182)가 제1 평탄화층(170)에 일체형으로 형성될 수 있다.
먼저, 제1 평탄화층(170)을 도 2c에 개시된 제1 평탄화층(171, 172, 173)보다 두껍게 형성한 후, 제1 스페이서(181, 182)가 형성될 부분은 빛이 조사되지 않도록 마스크를 형성한다. 또한, 제1 스페이서(181, 182)가 형성되지 않는 이외의 영역에는 도 2에 개시된 제1 평탄화층(171, 172, 173)의 두께가 될 정도로 제1 평탄화층(170)이 제거되도록, 제1 평탄화층(170)에 조사되는 빛의 세기를 조절할 수 있는 마스크를 형성한다. 이후 빛을 조사하고 현상하여, 제1 스페이서(181, 182) 및 도 2c의 제1 평탄화층(171, 172, 173)을 동시에 형성할 수 있다. 다만, 제1 스페이서(181, 182)가 도 2의 제1 평탄화층(171, 172, 173)과 반드시 동시에 형성되지 않고 각각 개별적으로도 형성될 수 있다.
제1 스페이서(181, 182)의 높이는 봉지 공정시 제1 기판(100) 및 제2 기판(200)의 합착에 필요한 실런트(sealant)의 높이를 고려하여 적절한 값으로 형성된다.
제1 스페이서(181, 182)는 일측에 박막 트랜지스터(Tr)가 배치되고, 타측에 이후의 공정에서 형성될 제1 발광부(L1)가 배치되는 위치에 형성된다. 필요에 따라, 제1 스페이서(181, 182)의 일측과 상기 제1 평탄화측(171, 172, 173) 상에 제1 격벽(191, 192)를 본 단계에서 동시에 또는 별도의 단계에서 형성할 수 있다.
한편, 도 3a 내지 도 3c에 형성된 제2 스페이서(170_1, 170_2) 및 제3 스페이서(220_1, 220_2)도 상술한 제1 스페이서(181, 182)를 형성하는 방법과 실질적으로 동일하게 형성할 수 있다. 여기서 제2 스페이서(170_1, 170_2)는 제1 평탄화층(170)의 양측 외곽부 상에 위치하도록 형성되고, 제3 스페이서(220_1, 220_2)는 제2 평탄화층(210)의 양측 외곽부 상에 위치하도록 형성된다.
계속하여, 제1 평탄화층 상에 인듐-틴-옥사이드(ITO), 산화 인듐 아연(IZO) 또는 산화아연(ZnO)등을 스퍼터링(sputtering)법에 의하여 제1 전극층(11, 12, 13)을 형성한다. 계속하여, 제1 전극층(11, 12, 13)상에 유기 발광 물질을 잉크젯 법 등에 의해 적층하여 제1 유기발광층(21, 22, 23)을 형성한다.
계속하여, 도전성 물질인 Al, AlNd, Ag등을 화학 기상 증착(CVD)법이나 스퍼터링(sputtering)법에 의하여 제1 유기발광층(21, 22, 23) 상에 적층하여 도전층을 형성하고, 패터닝 하여 제2 전극층(31, 32, 33)을 형성한다. 이때, 제2 전극층(31, 32, 33)은 드레인 전극(152, 154)과 접촉되고, 제1 평탄화층(171, 172, 173) 및 상기 제1 스페이서의 일측벽, 상면, 타측벽을 따라서 형성되도록 패터닝 된다.
도 5a 및 도5e를 참조하면, 제2 평탄화층(210), 제3 전극층(220), 제2 유기 발광층(231, 232, 233) 및 제4 전극층(241, 242, 243)을 형성하는 방법은 각각 제1 평탄화층(170), 제1 전극층(11, 12, 13), 제1 유기 발광층(21, 22, 23), 제2 전극층(31, 32, 33)을 형성하는 방법과 동일하므로 반복되는 설명은 생략하기로 한다. 이하에서는 제2 기판(200) 상에 형성하는 것 중에서 제1 기판(100) 상에 형성하는 것과 차별성이 있는 것에 한하여 설명하도록 한다.
도 5a를 참조하면, 제2 기판(200) 상에 제2 평탄화층(210) 및 제3 전극층 (220)을 형성한다. 여기서, 제2 평탄화층(210)을 형성하기 이전에 컬러 필터를 더 형성할 수 있다.
도 5b를 참조하면, 제3 전극층(220) 상에 CrOx를 적층하고 패터닝 하여 블랙 매트릭스(271, 272)를 형성한다.
도 5c를 참조하면, 블랙 매트릭스(271, 272)를 덮도록 포지티브형 감광성 유기물질을 화학 기상 증착법(CVD)에 의해 상기 제3 전극층(220)상에 적층하여 유기 절연층을 형성한다. 계속하여, 유기절연층을 사진 식각공정에 의해 패터닝 하여 화소 분리층(251, 252)을 형성한다.
도 5d를 참조하면, 화소 분리층(251, 252) 상의 일측 상에 포지티브형 감광성 유기물질을 사용하여 제2 격벽(261, 262)을 형성한다.
제1 기판(100) 상에 형성되는 장치와, 제2 기판(200)에 형성되는 장치가 모두 형성되면, 제1 기판(100)과 상기 제2 기판(200)이 대향하도록 제1 스페이서(181, 182) 상면이 상기 제4 전극층(241, 242, 243)을 서로 접촉시켜 본 발명의 일 실시예에 따른 유기 전계 발광 표시 장치를 완성한다.
본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치는 제1 기판(100)에 형성된 제1 발광부(L1)는 하면 발광을, 제2 기판(200)에 형성된 제2 발광부(L2)는 상면 발광을 하게 된다(도 2c의 화살표 참조). 또한, 본 발명의 제2 실시예 따른 유기 전계 발광 표시 장치는 제2 전극층(31, 32, 33) 및 제4 전극층(241, 242, 243)이 박막 트랜지스터(Tr)의 드레인 전극(152, 154)과 접촉되고 서로 연결되어 있어, 동일한 데이터 신호가 인가되므로, 제1 기판(100)과 제2 기판(200)은 동일한 영상 신호를 구현할 수 있다.
도 6a는 본 발명의 제3 실시예에 따른 박막 트랜지스터가 포함된 유기 전계 발광 표시 장치의 등가 회로도이고, 도 6b는 본 발명의 제3 실시예에 따른 유기 전계 발광 표시 장치의 단면도이다.
도 6a를 참조하면, 제3 실시예에 의한 등가회로도는 Cgs가 캐소드(Voled)에 연결된다. 이외의 특징은 상술한 제1 실시예의 등가 회로도와 동일하므로 반복되는 설명은 생략하기로 한다.
도 6b을 참조하면, 본 발명의 제3 실시예에 따른 유기 전계 발광 표시 장치는 기판(300), 박막 트랜지스터, 평탄화층(335), 발광부(L), 제1 내지 제3 격벽(341, 342, 343), 화소 분리막(381, 382)을 포함한다.
기판(300) 상에는 게이트 전극(310), 소오스 전극(325), 드레인 전극(326)을 포함하는 박막 트랜지스터가 형성된다. 여기서, 박막 트랜지스터는 p-채널 전계 효과 트랜지스터인 것이 바람직하다. 박막 트랜지스터 상에는 평탄화층(335)가 형성되고, 평탄화층(335)에는 드레인 전극(326)을 노출 시키도록 콘택홀이 형성된다. 평탄화층(335) 상에는 순차적으로 제1 전극층(351, 352), 유기 발광층(360), 제2 전극층(372)이 형성되어, 발광부(L)를 이룬다. 이러한 발광부(L)는 제1 내지 제3 격벽(341, 342, 343) 사이에 형성될 수 있고, 이에 의해, 화소 간에 발광부가 분리될 수 있다. 여기서, 발광부(L)는 상면 발광을 하게 된다.
또한, 화소 간의 발광부의 분리를 더욱 효과적으로 하기 위하여 제1 내지 제3 격벽(341, 342, 343) 상에 화소 분리막(381, 382)이 더 형성될 수 있다. 화소 분리막(381, 382)은 제1 내지 제3 격벽(341, 342, 343)을 이루는 물질과 실질적으로 동일할 수 있다. 한편, 화소 분리막(381, 382)을 역 테이퍼 지도록 형성한 후 제2 전극층(372)을 형성하면, 별도의 패터닝 공정 없이 제2 전극층(372)을 화소별로 분리할 수 있다. 즉, 화소 분리막(381, 382)이 형성된 기판(300)의 전면 상에 제2 전극층(372)을 형성하기 위하여 금속 물질을 증착하는 경우 화소 분리막(381, 382)이 역 테이퍼로 형성되어 있기 때문에, 화소 분리막(381, 382) 상에 증착되는 금속 물질(371, 373)은 형성되지만, 역 테이퍼에 의해 가려지는 제1 격벽(341) 상에는 금속 물질이 증착되지 않는다. 이에 의해, 화소 분리막(381, 382) 상에 증착되는 금속 물질(371, 373)과 제2 전극층(372)으로 형성되는 금속 물질은 자연스럽게 분리된다. 따라서, 별도의 패터닝 공정 없이 제2 전극층(372)을 화소별로 분리할 수 있다.
한편, 제3 실시예에 개시된 구성 요소들을 이루는 물질과 형성하는 방법등은 제2 실시예에 설명된 사항과 실질적으로 동일하므로 반복되는 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이 며 한정적이 아닌 것으로 이해해야만 한다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터가 포함된 유기 전계 발광 표시 장치의 등가 회로도이다.
도 1b는 본 발명의 제2 실시예에 따른 박막 트랜지스터가 포함된 유기 전계 발광 표시 장치의 등가 회로도이다.
도 2a는 본 발명의 제1 실시예에 따른 유기 전계 발광 표시 장치의 단면도이다.
도 2b는 도 2a에 도시된 유기 전계 발광 표시 장치의 제2 전극층과 제3 전극층이 접촉하는 영역을 도시한 것이다.
도 2c는 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 단면도이다.
도 3a 내지 3c는 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 제1 및 2 기판의 외곽 연결부들 중 일측을 나타낸 단면도이다.
도 4a 내지 4d는 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 제1 기판(100)상에 형성되는 장치들의 제조 방법을 나타낸 단면도이다.
도 5a내지 5e는 본 발명의 제2 실시예에 따른 유기 전계 발광 표시 장치의 제2 기판(200) 상에 형성되는 장치들 제조 방법을 나타낸 단면도이다.
도 6a는 본 발명의 제3 실시예에 따른 박막 트랜지스터가 포함된 유기 전계 발광 표시 장치의 등가 회로도이다.
도 6b는 본 발명의 제3 실시예에 따른 유기 전계 발광 표시 장치의 단면도이 다.(도면의 주요부분에 대한 부호의 설명)
11, 12, 13: 제1 전극층 21, 22, 23: 제1 유기발광층
31, 32, 33: 제2 전극층 111, 112: 게이트 전극
120: 게이트 절연막 131, 132: 반도체층
141, 142, 143, 144: 저항성 접촉층
151, 152, 153, 154: 소오스/드레인 전극
161, 162, 163: 보호층 171, 172, 173: 제1 평탄화층
181, 182: 제1 스페이서 191, 192: 제1 격벽
100, 200: 제1 기판, 제2 기판 210: 제2 평탄화층
220: 제3 전극층 231, 232, 233: 제2 유기발광층
241, 242, 243: 제4 전극층 251, 251: 화소 분리층
261, 262: 제2 격벽 271, 272: 블랙 매트릭스

Claims (26)

  1. 대향하는 제1 기판 및 제2 기판;
    상기 제1 기판 상에 순차적으로 형성된 제1 전극층, 제1 유기발광층, 제2 전극층을 포함하는 제1 발광부;
    상기 제2 기판 상에 순차적으로 형성된 제3 전극층, 제2 유기발광층, 제4 전극층를 포함하는 제2 발광부; 및
    상기 제1 기판 상에 형성되고, 게이트 전극, 소오스 전극, 드레인 전극을 포함하는 박막 트랜지스터를 포함하되,
    상기 제2 전극층은 상기 드레인 전극 및 상기 제4 전극층과 접촉하는 유기 전계 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 발광부는 병렬로 연결된 유기 전계 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 제1 및 제2 발광부는 상기 드레인 전극에 의하여 전류를 공급받는 유기 전계 발광 표시 장치.
  4. 제 1 항에 있어서,
    상기 박막 트랜지스터 상에 형성되고, 상기 드레인 전극을 노출하는 제1 평탄화층;
    상기 제2 기판 상에 형성된 제2 평탄화층;
    상기 제1 평탄화층 상에 형성된 제1 스페이서를 더 포함하는 유기 전계 발광 표시 장치.
  5. 제 4 항에 있어서,
    상기 제2 전극층은 상기 제1 평탄화층 및 상기 제1 스페이서 상부에 형성되는 유기 전계 발광 표시 장치.
  6. 제 5 항에 있어서,
    상기 제1 스페이서를 중심으로 일측에는 상기 박막 트랜지스터가 배치되고, 타측에는 상기 제1 발광부가 배치되고, 상기 제2 전극층은 상기 제1 스페이서의 일측벽, 상면, 타측벽에 형성되는 유기 전계 발광 표시 장치.
  7. 제 6 항에 있어서,
    상기 제1 스페이서의 일측에 배치되고 상기 제1 평탄화층 상에 형성된 제1 격벽을 더 포함하는 유기 전계 발광 표시 장치.
  8. 제 1 항에 있어서,
    상기 제3 전극층 상에 형성된 화소 분리층을 더 포함하는 유기 전계 발광 표시 장치.
  9. 제 1 항에 있어서,
    상기 제 2 기판 상에 형성된 블랙 매트릭스를 더 포함하는 유기 전계 발광 표시 장치.
  10. 제 8 항에 있어서,
    상기 화소 분리층의 일측 상에 형성된 제2 격벽을 더 포함하는 유기 전계 발광 표시 장치.
  11. 제 4 항에 있어서,
    상기 제1 평탄화층의 양측 외곽부에 형성된 제2 스페이서를 포함하되, 상기 제2 스페이서의 상면에 제1 전극층이 형성되어, 상기 제1 전극층과 상기 제3 전극층이 접촉하는 유기 전계 발광 표시 장치.
  12. 제 11 항에 있어서,
    상기 제2 평탄화층의 양측 외곽부에 형성된 제3 스페이서를 포함하되, 상기 제3 스페이서의 상면에 제3 전극층이 형성되어, 상기 제3 전극층과 상기 제1 전극층이 접촉하는 유기 전계 발광 표시 장치.
  13. 제 4 항에 있어서,
    상기 제2 평탄화층의 양측 외곽부에 형성된 제3 스페이서를 포함하되, 상기 제3 스페이서의 상면에 제3 전극층이 형성되어, 상기 제3 전극층과 상기 제1 전극층이 접촉하는 유기 전계 발광 표시 장치.
  14. 제 8 항에 있어서,
    상기 제1 스페이서는 상기 화소 분리층과 대응되는 위치에 형성되는 유기 전계 발광 표시 장치.
  15. 제1 기판 상에 게이트 전극, 소오스 전극, 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 제1 평탄화층을 형성하는 단계;
    상기 제1 평탄화층에 상기 드레인 전극을 노출시키도록 콘택홀을 형성하는 단계;
    상기 제1 평탄화층 상에 제1 스페이서를 형성하는 단계;
    상기 제1 평탄화층 상에 순차적으로 제1 전극층, 제1 유기발광층, 제2 전극층을 형성하여 제1 발광부를 형성하는 단계;
    제2 기판 상에 제2 평탄화층을 형성하는 단계;
    상기 제2 평탄화층 상에 순차적으로 제3 전극층, 제2 유기발광층, 제4 전극 층를 형성하여 제2 발광부를 형성하는 단계; 및
    상기 제1 기판과 상기 제2 기판이 대향하도록 상기 제1 스페이서 상면과 상기 제4 전극층을 서로 접촉시키는 단계를 포함하되,
    상기 제2 전극층은 상기 드레인 전극과 접촉하고, 상기 제1 평탄화층 및 상기 제1 스페이서의 일측벽, 상면, 타측벽을 따라서 형성되는 유기 전계 발광 표시 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 제1 스페이서를 형성하는 단계는 일측에 상기 박막 트랜지스터가 배치되고, 타측에 제1 발광부가 배치되도록 상기 박막 트랜지스터와 제1 발광부 사이에 형성하는 유기 전계 발광 표시 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 제1 스페이서의 일측 및 상기 제1 평탄화측 상에 제1 격벽을 형성하는 단계를 더 포함하는 유기 전계 발광 표시 장치의 제조 방법.
  18. 제 15 항에 있어서,
    상기 제3 전극층 상에 블랙 매트릭스를 형성하고 상기 블랙 매트릭스를 덮도록 상기 제3 전극층상에 화소 분리층을 형성하는 단계를 더 포함하는 유기 전계 발광 표시 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 제1 스페이서는 상기 화소 분리층과 대응되는 위치에 형성되는 유기 전계 발광 표시 장치의 제조 방법.
  20. 제 15 항에 있어서,
    상기 제1 평탄화층의 양측 외곽부에 제2 스페이서를 형성하는 단계를 더 포함하되, 상기 제2 스페이서의 상면에 제1 전극층이 형성되어, 상기 제2 스페이서의 상면과 상기 제3 전극층이 접촉하는 유기 전계 발광 표시 장치의 제조 방법.
  21. 제 20항에 있어서,
    상기 제2 평탄화층의 양측 외곽부에 제3 스페이서를 형성하는 단계를 더 포함하되, 상기 제3 스페이서의 상면에 제3 전극층이 형성되어, 상기 제3 스페이서의 상면과 상기 제2 스페이서의 상면이 접촉하는 유기 전계 발광 표시 장치의 제조 방법.
  22. 제 15 항에 있어서,
    상기 제2 평탄화층의 양측 외곽부에 제3 스페이서를 형성하는 단계를 더 포함하되, 상기 제3 스페이서의 상면에 제3 전극층이 형성되어, 상기 제3 스페이서의 상면과 상기 제1 전극층이 접촉하는 유기 전계 발광 표시 장치의 제조 방법.
  23. 대향하는 제1 기판 및 제2 기판;
    상기 제1 기판 상에 형성되고, 게이트 전극, 소오스 전극, 드레인 전극을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 형성되고, 상기 드레인 전극을 노출하는 제1 평탄화층;
    상기 제1 평탄화층 상에 형성되고, 상기 화소 분리층과 대응하는 위치에 형성된 스페이서;
    상기 드레인 전극과 접촉하고, 상기 제1 평탄화층 및 상기 스페이서를 따라 형성된 제1 전극층;
    상기 제2 기판 상에 형성된 제2 평탄화층;
    상기 제2 평탄화층 상에 순차적으로 형성된 제2 전극층, 제1 유기발광층, 제3 전극층을 포함하는 제1 발광부; 및
    상기 제2 평탄화층 상에 형성된 화소 분리층을 포함하며,
    상기 제3 전극층과 상기 제1 전극층은 서로 접촉하는 유기 전계 발광 표시 장치.
  24. 제 23 항에 있어서,
    상기 제3 전극층과 상기 제1 전극층은 상기 제3 전극층의 외곽 단부에서 접촉하는 유기 전계 발광 표시 장치.
  25. 제 23 항에 있어서,
    상기 제2 기판 상에 형성된 컬러 필터를 더 포함하는 유기 전계 발광 표시 장치.
  26. 제 23 항에 있어서,
    상기 제1 기판 상에 위치하는 제2 발광부를 더 포함하며, 상기 제2 발광부는 상기 제1 평탄화층 상에 순차적으로 형성된 제4 전극층, 제2 유기 발광층 및 상기 제1 전극층을 포함하는 표시 장치.
KR1020080134749A 2008-12-26 2008-12-26 유기 전계 발광 표시 장치 및 그 제조 방법 KR20100076635A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134749A KR20100076635A (ko) 2008-12-26 2008-12-26 유기 전계 발광 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134749A KR20100076635A (ko) 2008-12-26 2008-12-26 유기 전계 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20100076635A true KR20100076635A (ko) 2010-07-06

Family

ID=42638327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134749A KR20100076635A (ko) 2008-12-26 2008-12-26 유기 전계 발광 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20100076635A (ko)

Similar Documents

Publication Publication Date Title
KR102578544B1 (ko) 전계발광 표시장치
US11908924B2 (en) Semiconductor device including two thin-film transistors and method of fabricating the same
CN108231830B (zh) 有机发光显示装置
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US8125142B2 (en) Organic light emitting diode display
US7816677B2 (en) Organic light emitting device
US7456431B2 (en) Organic light emitting display
US7948167B2 (en) Organic light emitting device and manufacturing method thereof
KR20030086166A (ko) 유기전계 발광소자와 그 제조방법
KR20110121419A (ko) 유기 발광 표시 장치 및 이의 제조 방법
TWI760011B (zh) 顯示裝置及其製造方法
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
US20200273937A1 (en) Electroluminescent display device
KR100489591B1 (ko) 유기전계 발광소자와 그 제조방법
KR20050101373A (ko) 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR101480005B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101177580B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR20040004783A (ko) 유기전계 발광소자와 그 제조방법
CN100524794C (zh) 有源矩阵有机电致发光装置及其制造方法
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20070062647A (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
CN113345946A (zh) 一种显示基板及其制作方法、控制方法、显示装置
KR20100076635A (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR20210020359A (ko) 투명 전계발광 표시장치
KR20210086059A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application