KR20100069006A - Semiconductor package and fabricaring method thereof - Google Patents

Semiconductor package and fabricaring method thereof Download PDF

Info

Publication number
KR20100069006A
KR20100069006A KR1020080127535A KR20080127535A KR20100069006A KR 20100069006 A KR20100069006 A KR 20100069006A KR 1020080127535 A KR1020080127535 A KR 1020080127535A KR 20080127535 A KR20080127535 A KR 20080127535A KR 20100069006 A KR20100069006 A KR 20100069006A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor die
heat dissipation
conductive
semiconductor
Prior art date
Application number
KR1020080127535A
Other languages
Korean (ko)
Inventor
김대진
장정환
박현진
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020080127535A priority Critical patent/KR20100069006A/en
Priority to BRPI0904748-4A priority patent/BRPI0904748A2/en
Publication of KR20100069006A publication Critical patent/KR20100069006A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: A semiconductor package and a manufacturing method thereof are provided to easily emit heat generated from a semiconductor die in an operating process by exposing a single-side of the semiconductor die through a heat emission hole passing through a substrate. CONSTITUTION: A substrate(110) includes a conductive pattern(111) formed on the upper side of the substrate and a land(112) connected to the conductive pattern. A semiconductor die(120) is formed on the upper side of the substrate. The conductive connecting member(130) electrically connects the conductive pattern of the substrate and the semiconductor die. An encapsulation(140) is formed to cover the semiconductor die. A heat emission hole(115) passes through the substrate.

Description

반도체 패키지 및 그 제조 방법{Semiconductor Package And Fabricaring Method Thereof}Semiconductor Package and Fabrication Method Thereof

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 제조 공정 중 또는 동작 중에 반도체 다이의 열을 효율적으로 방출할 수 있는 반도체 패키지 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to a semiconductor package and a method for manufacturing the same, capable of efficiently dissipating heat from a semiconductor die during a manufacturing process or operation.

전자 산업이 발달함에 따라, 많은 제품에 반도체 패키지가 이용되고 있다. 그리고 제품은 크기가 작아지고 기능이 많아질 것이 요구되며, 그 결과 반도체 패키지에도 역시 경박단소화가 요구된다.As the electronics industry develops, semiconductor packages are used in many products. In addition, products are required to be smaller and more functional. As a result, semiconductor packages are also required to be light and thin.

이러한 반도체 패키지 중에서 특히 LGA(Land Grid Array) 구조 또는 BGA(Ball Grid Array) 구조는 크기를 줄일 수 있으면서도, 패키지의 하면으로 다수의 랜드를 확보할 수 있다는 장점을 갖기 때문에 많이 사용되고 있다.Among these semiconductor packages, in particular, a LGA (Land Grid Array) structure or a BGA (Ball Grid Array) structure is used because it can reduce the size and secure a number of lands on the lower surface of the package.

LGA 또는 BGA 구조의 반도체 패키지에서는 서브스트레이트의 상부에 반도체 다이를 부착하는데 접착제를 사용하고 있는데, 상기 접착제를 경화하기 위한 큐어링(curing) 공정에서는 높은 온도의 열이 가해지게 된다. 그런데 이러한 열에 의해 접착제와 반도체 다이의 열팽창 계수가 다르기 때문에 반도체 다이에 스트레스가 가해지게 되며, 그 결과 반도체 다이에 불량이 발생하게 되는 문제가 발생한다.In an LGA or BGA structure semiconductor package, an adhesive is used to attach a semiconductor die on top of the substrate, and a high temperature heat is applied in a curing process for curing the adhesive. However, due to the heat, the thermal expansion coefficients of the adhesive and the semiconductor die are different, and thus the stress is applied to the semiconductor die. As a result, a problem occurs that a defect occurs in the semiconductor die.

게다가, 반도체 다이를 감싸기 위해 인캡슐런트를 형성하게 되는데, 인캡슐런트의 경화를 위한 큐어링 공정에서는 서브스트레이트와 인캡슐런트의 열팽창계수 차이로 인해 반도체 패키지가 휘어지거나 뒤틀리게 되는 문제점이 있으며, 역시 반도체 다이에도 스트레스를 가하게 되는 문제점이 발생한다.In addition, the encapsulant is formed to enclose the semiconductor die. In the curing process for curing the encapsulant, there is a problem that the semiconductor package is bent or distorted due to the difference in the coefficient of thermal expansion between the substrate and the encapsulant. There is a problem that stresses the semiconductor die.

또한, 반도체 패키지가 동작하면, 반도체 다이에서 열이 발생하게 되는데 이를 효과적으로 방출하지 못하는 경우, 상기 반도체 다이에 스트레스가 인가되어 결과적으로 동작의 신뢰성을 떨어뜨리게 되는 문제점이 발생한다.In addition, when the semiconductor package is operated, heat is generated in the semiconductor die, but when the semiconductor package is not effectively discharged, stress is applied to the semiconductor die, resulting in a problem of deteriorating reliability of the operation.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 제조 공정 중 또는 동작 중에 반도체 다이의 열을 효율적으로 방출할 수 있는 반도체 패키지 및 그 제조 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned conventional problems, and an object of the present invention is to provide a semiconductor package and a method for manufacturing the same, which can efficiently discharge heat of a semiconductor die during a manufacturing process or during operation.

상기한 목적을 달성하기 위해 본 발명에 따른 반도체 패키지는 상면에 형성된 도전성 패턴, 하면에 형성되어 상기 도전성 패턴과 연결된 랜드를 포함하는 서브스트레이트; 상기 서브스트레이트의 상부에 형성된 반도체 다이; 상기 서브스트레이트의 도전성 패턴과 상기 반도체 다이를 전기적으로 연결하는 도전성 연결 부재 및 상기 반도체 다이를 감싸도록 형성되는 인캡슐런트를 포함하고, 상기 서브스트레이트에는 상기 반도체 다이가 형성되는 영역에 상기 반도체 다이의 면적보다 작은 크기의 열방출홀이 형성될 수 있다.In order to achieve the above object, a semiconductor package according to the present invention includes a substrate including a conductive pattern formed on an upper surface and a land formed on a lower surface of the semiconductor package; A semiconductor die formed on top of the substrate; A conductive connecting member electrically connecting the conductive pattern of the substrate and the semiconductor die, and an encapsulant formed to surround the semiconductor die, wherein the substrate includes an encapsulant in a region where the semiconductor die is formed. A heat dissipation hole having a size smaller than the area may be formed.

여기서, 상기 서브스트레이트의 열방출홀은 상기 서브스트레이트의 중앙 영역에 상기 서브스트레이트를 관통하면서 형성될 수 있다.Here, the heat dissipation hole of the substrate may be formed while passing through the substrate in the central region of the substrate.

또한, 상기 서브스트레이트의 하부에는 상기 열방출홀보다 큰 면적을 갖는 열방출판이 더 부착될 수 있다.In addition, a heat dissipation plate having a larger area than the heat dissipation hole may be further attached to the lower portion of the substrate.

또한, 상기 서브스트레이트의 열방출홀의 내부에는 연결관 또는 충전 부재가 형성되어 상기 반도체 다이와 상기 열방출판을 연결시킬 수 있다.In addition, a connection pipe or a filling member may be formed in the heat dissipation hole of the substrate to connect the semiconductor die to the heat dissipation plate.

또한, 상기 도전성 연결 부재는 도전성 와이어 또는 도전성 범프일 수 있다.In addition, the conductive connecting member may be a conductive wire or a conductive bump.

또한, 상기 서브스트레이트의 랜드에는 솔더볼이 더 부착될 수 있다.In addition, solder balls may be further attached to lands of the substrate.

더불어, 상기한 목적을 달성하기 위해 본 발명에 따른 반도체 패키지의 제조 방법은 상면에 형성된 도전성 패턴, 하면에 형성되어 상기 도전성 패턴과 연결되는 랜드를 포함하고, 상하부를 관통하는 열방출홀이 형성된 서브스트레이트를 구비하는 서브스트레이트 구비 단계; 상기 열방출홀과 대응하여 상기 서브스트레이트의 상부에 반도체 다이를 부착하여 상기 반도체 다이의 일면이 상기 열방출홀을 통해 노출되도록 하는 반도체 다이 부착 단계; 도전성 연결 부재로 상기 서브스트레이트의 도전성 패턴과 상기 반도체 다이를 전기적으로 연결하는 전기적 연결 단계 및 상기 반도체 다이를 감싸도록 인캡슐런트를 형성하는 인캡슐레이션 단계를 포함할 수 있다.In addition, the method for manufacturing a semiconductor package according to the present invention in order to achieve the above object includes a conductive pattern formed on the upper surface, a land formed on the lower surface connected to the conductive pattern, the sub-heat discharge hole is formed through the upper and lower portions Providing a substrate with a straight; Attaching a semiconductor die on the substrate to correspond to the heat dissipation hole so that one surface of the semiconductor die is exposed through the heat dissipation hole; The method may include an electrical connection step of electrically connecting the conductive pattern of the substrate and the semiconductor die with a conductive connection member, and an encapsulation step of forming an encapsulant to surround the semiconductor die.

여기서, 상기 서브스트레이트 구비 단계는 상기 서브스트레이트의 열방출홀의 면적이 상기 반도체 다이의 면적보다 작도록 형성할 수 있다.Here, the substrate providing step may be formed such that the area of the heat dissipation hole of the substrate is smaller than the area of the semiconductor die.

그리고 상기 서브스트레이트 구비 단계는 상기 서브스트레이트의 하부에 상기 열방출홀보다 큰 면적을 갖는 열방출판을 더 부착할 수 있다.The substrate providing step may further attach a heat dissipation plate having a larger area than the heat dissipation hole in the lower portion of the substrate.

또한, 상기 서브스트레이트 구비 단계는 상기 서브스트레이트의 열방출홀의 내부에는 연결관 또는 충전 부재를 형성하여 상기 반도체 다이와 상기 열방출판을 연결시킬 수 있다.In addition, in the step of providing the substrate, a connection tube or a filling member may be formed in the heat dissipation hole of the substrate to connect the semiconductor die to the heat dissipation plate.

상기와 같이 하여 본 발명에 의한 반도체 패키지는 상기 서브스트레이트의 내부에 상하부를 관통하는 열방출홀을 구비하여, 상기 반도체 다이의 일면을 노출시킴으로써, 제조시 접착제의 큐어링 공정이나, 인캡슐런트의 큐어링 공정에서 상기 반도체 다이에 가해지는 스트레스를 줄일 수 있고, 동작 과정에서 반도체 다이에 발생되는 열을 용이하게 방출하여, 동작의 신뢰성을 확보할 수 있다.As described above, the semiconductor package according to the present invention includes a heat dissipation hole penetrating the upper and lower portions in the substrate, and exposes one surface of the semiconductor die, thereby curing the adhesive during manufacturing or encapsulant. The stress applied to the semiconductor die in the curing process may be reduced, and heat generated in the semiconductor die in the operation process may be easily released, thereby ensuring reliability of the operation.

또한, 상기와 같이 하여 본 발명에 의한 반도체 패키지는 서브스트레이트의 열방출홀에 열방출판을 부착하고, 반도체 다이의 일면과 열방출판을 연결관 또는 충전 부재를 통해 연결함으로써, 반도체 다이의 열을 용이하게 방출시킬 수 있다.In the semiconductor package according to the present invention as described above, the heat dissipation plate is attached to the heat dissipation hole of the substrate, and one surface of the semiconductor die is connected to the heat dissipation plate through a connection pipe or a filling member, thereby facilitating heat of the semiconductor die. Can be released.

본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily practice the present invention.

이하에서는 본 발명의 일 실시예에 따른 반도체 패키지(100)의 구성을 설명하도록 한다.Hereinafter, the configuration of the semiconductor package 100 according to an embodiment of the present invention will be described.

도 1a는 본 발명의 일 실시예에 따른 반도체 패키지(100)를 도시한 단면도이다. 도 1b는 본 발명의 일 실시예에 따른 반도체 패키지(100)에 사용되는 서브스트 레이트(110)를 도시한 평면도이다. 도 1b에서 반도체 다이(120)가 형성될 영역은 점선으로 표시되어 있다.1A is a cross-sectional view illustrating a semiconductor package 100 in accordance with an embodiment of the present invention. FIG. 1B is a plan view illustrating the substrate 110 used in the semiconductor package 100 according to an exemplary embodiment of the present inventive concept. In FIG. 1B, the region where the semiconductor die 120 is to be formed is indicated by a dotted line.

도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 서브스트레이트(110), 상기 서브스트레이트(110)의 상부에 형성된 반도체 다이(120), 상기 서브스트레이트(110)와 반도체 다이(120)를 연결하는 도전성 연결 부재(130), 상기 반도체 다이(120)를 감싸는 인캡슐런트(140)을 포함한다. 또한, 상기 서브스트레이트(110)의 하부에는 솔더볼(150)이 더 형성될 수 있다.1A and 1B, a semiconductor package 100 according to an embodiment of the present invention may include a substrate 110, a semiconductor die 120 formed on the substrate 110, and the substrate 110. ) And a conductive connection member 130 connecting the semiconductor die 120 and an encapsulant 140 surrounding the semiconductor die 120. In addition, a solder ball 150 may be further formed below the substrate 110.

상기 서브스트레이트(110)는 본 발명의 일 실시예에 따른 반도체 패키지(100)가 형성되기 위한 기본을 제공한다. 상기 서브스트레이트(110)는 외부 회로(도시되지 않음)와 반도체 다이(120)의 전기적인 연결 경로를 제공한다.The substrate 110 provides a basis for forming the semiconductor package 100 according to an embodiment of the present invention. The substrate 110 provides an electrical connection path between an external circuit (not shown) and the semiconductor die 120.

상기 서브스트레이트(110)는 상부에 형성된 도전성 패턴(111), 하부에 형성된 랜드(112), 상기 도전성 패턴(111)과 랜드(112)를 연결하는 도전성 비아(113), 상기 도전성 패턴(111)과 랜드(112)를 절연시키는 솔더 마스크(114), 상기 서브스트레이트(110)의 상하부를 관통하여 형성되는 열방출홀(115)을 포함할 수 있다.The substrate 110 includes a conductive pattern 111 formed at an upper portion, a land 112 formed at a lower portion thereof, a conductive via 113 connecting the conductive pattern 111 and the land 112, and the conductive pattern 111. And a solder mask 114 that insulates the land 112 and the heat dissipation hole 115 formed through upper and lower portions of the substrate 110.

상기 도전성 패턴(111)은 상기 서브스트레이트(110)의 상면에 형성되어 반도체 다이(120)와 전기적으로 연결된다. 상기 랜드(112)는 상기 서브스트레이트(110)의 하면에 형성되어 솔더볼(150)를 통해 또는 직접적으로 외부 회로(도시되지 않음)와 연결되어, 상기 반도체 다이(120)와 외부 회로 간의 전기적 경로를 형성한다. 상기 도전성 비아(113)는 상기 랜드(111)와 도전성 패턴(112)에 연결되어 상호 간을 연결시킨다. 상기 솔더 마스크(114)는 상기 서브스트레이트(110)의 노출시킬 상기 도전성 패턴(111) 및 랜드(112)를 제외한 나머지 영역을 절연시킨다.The conductive pattern 111 is formed on an upper surface of the substrate 110 and is electrically connected to the semiconductor die 120. The land 112 is formed on the lower surface of the substrate 110 and is connected to an external circuit (not shown) through the solder ball 150 or directly to connect an electrical path between the semiconductor die 120 and the external circuit. Form. The conductive vias 113 are connected to the lands 111 and the conductive patterns 112 to connect each other. The solder mask 114 insulates the remaining regions of the substrate 110 except for the conductive patterns 111 and the lands 112 to be exposed.

그리고 상기 열방출홀(115)은 상기 서브스트레이트(110)의 중앙 영역에 형성된다. 상기 열방출홀(115)은 상기 서브스트레이트(110)의 상하부를 관통하면서 형성된다. 상기 열방출홀(115)은 상기 반도체 다이(120)의 평면적보다 작은 면적을 갖도록 형성된다. 따라서, 하기할 바와 같이 상기 열방출홀(115)의 상부에 상기 반도체 다이(120)가 형성될 수 있으며, 상기 반도체 다이(120)의 일면이 상기 열방출홀(115)을 통해 상기 서브스트레이트(110)의 외부로 노출되어 용이하게 열을 방출할 수 있다. 상기 열방출홀(115)은 정사각형의 형상으로 도시되어 있으나, 필요에 따라 원형, 삼각형 등의 다양한 형상으로 구성될 수 있으며, 상기 형상으로서 본 발명의 내용을 한정하는 것은 아니다.The heat dissipation hole 115 is formed in the central region of the substrate 110. The heat dissipation hole 115 is formed while penetrating the upper and lower portions of the substrate 110. The heat dissipation hole 115 is formed to have an area smaller than the planar area of the semiconductor die 120. Accordingly, as described below, the semiconductor die 120 may be formed on the heat dissipation hole 115, and one surface of the semiconductor die 120 may pass through the substrate through the heat dissipation hole 115. It may be exposed to the outside of the 110 to easily release heat. The heat dissipation hole 115 is shown in the shape of a square, but may be configured in a variety of shapes, such as a circle, a triangle, if necessary, it is not limited to the content of the present invention as the shape.

상기 반도체 다이(120)는 상기 서브스트레이트(110)의 상부에 형성된다. 상기 반도체 다이(120)는 접착제(120a)를 통해 상기 서브스트레이트(110)의 상부에 부착된다. 상기 반도체 다이(120)는 상면에 다수의 본드 패드(121)를 구비하여 상기 서브스트레이트(110)의 도전성 패턴(111)과 연결되어, 전기적인 신호를 처리한다.The semiconductor die 120 is formed on the substrate 110. The semiconductor die 120 is attached to the top of the substrate 110 through an adhesive 120a. The semiconductor die 120 includes a plurality of bond pads 121 formed on an upper surface thereof and is connected to the conductive pattern 111 of the substrate 110 to process electrical signals.

상기 반도체 다이(120)는 상기 서브스트레이트(110)의 열방출홀(115)에 대응되도록 형성된다. 상기 반도체 다이(120)는 상기 열방출홀(115)에 비해 넓은 평면적을 갖기 때문에, 상기 서브스트레이트(110)의 상부에 위치할 수 있다. 또한, 상 기 반도체 다이(120)는 상기 서브스트레이트(110)의 열방출홀(115)에 의해 그 하면이 노출된다.The semiconductor die 120 is formed to correspond to the heat dissipation hole 115 of the substrate 110. Since the semiconductor die 120 has a larger planar area than the heat dissipation hole 115, the semiconductor die 120 may be positioned above the substrate 110. In addition, the bottom surface of the semiconductor die 120 is exposed by the heat dissipation hole 115 of the substrate 110.

따라서, 상기 반도체 다이(120)의 하면은 외부에 노출되어 있기 때문에, 제조 공정 또는 동작 중에 열방출을 용이하게 함으로써, 상기 반도체 다이(120)에 가해지는 스트레스를 감소시킬 수 있다.Therefore, since the lower surface of the semiconductor die 120 is exposed to the outside, it is possible to reduce the stress applied to the semiconductor die 120 by facilitating heat dissipation during the manufacturing process or operation.

상기 도전성 연결 부재(130)는 상기 서브스트레이트(110)와 상기 반도체 다이(120)를 상호간에 전기적으로 연결시킨다. 상기 도전성 연결 부재(130)는 도전성 와이어로 형성될 수 있다. 또한, 도전성 와이어의 경우, 일단으로 본드 패드(121)에 볼 본딩 영역을 형성하고 타단으로 도전성 패턴(111)에 스티치 본딩 영역을 형성하는 포워드 폴디드 루프 모드(forward folded loop mode)를 이용하여 형성될 수도 있으며, 본드 패드(121) 및 도전성 패턴(111)에 모두 볼 본딩 영역을 형성한뒤 상호간을 연결하는 리버스 폴디드 루프 모드(reverse folded loop mode)로 형성될 수도 있다.The conductive connection member 130 electrically connects the substrate 110 and the semiconductor die 120 to each other. The conductive connection member 130 may be formed of a conductive wire. In addition, in the case of the conductive wire, it is formed using a forward folded loop mode in which a ball bonding region is formed in the bond pad 121 at one end and a stitch bonding region is formed in the conductive pattern 111 at the other end. The ball bonding region may be formed on both the bond pad 121 and the conductive pattern 111, and then may be formed in a reverse folded loop mode in which the ball pads are connected to each other.

상기 인캡슐런트(140)는 상기 반도체 다이(120) 및 도전성 연결 부재(130)를 감싸도록 형성된다. 상기 인캡슐런트(140)는 상기 서브스트레이트(110)의 상부에 형성되며, 상기 반도체 다이(120) 및 도전성 연결 부재(130)를 외부의 충격으로 부터 보호한다. 상기 인캡슐런트(140)는 통상의 에폭시 수지 또는 실리콘 수지로 형성될 수 있으나, 이로써 본 발명의 내용을 한정하는 것은 아니다.The encapsulant 140 is formed to surround the semiconductor die 120 and the conductive connection member 130. The encapsulant 140 is formed on the substrate 110 to protect the semiconductor die 120 and the conductive connection member 130 from external impact. The encapsulant 140 may be formed of a conventional epoxy resin or silicone resin, but this does not limit the content of the present invention.

상기 솔더볼(150)은 상기 서브스트레이트(110)의 하부에 형성된다. 상기 솔더볼(150)은 상기 서브스트레이트(110)의 랜드(113)에 전기적으로 연결된다. 따라서, 상기 솔더볼(150)은 상기 랜드(113)를 통해 외부 회로(도시되지 않음)와 상기 반도체 다이(120) 사이의 전기적인 경로를 형성한다.The solder ball 150 is formed below the substrate 110. The solder ball 150 is electrically connected to the land 113 of the substrate 110. Accordingly, the solder ball 150 forms an electrical path between the external circuit (not shown) and the semiconductor die 120 through the land 113.

상기와 같이 하여, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 상기 서브스트레이트(110)의 내부에 상하부를 관통하는 열방출홀(115)을 구비하여, 상기 반도체 다이(120)의 일면을 노출시켜서 반도체 다이(120)의 열을 용이하게 방출시킬 수 있다. 따라서, 제조시 접착제(120a) 및 인캡슐런트(140)의 큐어링 공정에서 상기 반도체 다이(120)에 가해지는 스트레스를 줄일 수 있다. 또한, 본 발명의 일 실시예에 따른 반도체 패키지(100)가 동작하는 과정에서 반도체 다이(120)에 발생되는 열을 용이하게 방출하여, 동작의 신뢰성을 확보할 수 있다.As described above, the semiconductor package 100 according to the exemplary embodiment of the present invention includes a heat dissipation hole 115 penetrating the upper and lower portions in the substrate 110, and thus, one surface of the semiconductor die 120. Can be easily released to heat the semiconductor die 120. Therefore, the stress applied to the semiconductor die 120 during the curing process of the adhesive 120a and the encapsulant 140 may be reduced. In addition, the heat generated in the semiconductor die 120 during the operation of the semiconductor package 100 according to an embodiment of the present invention can be easily released, thereby ensuring the reliability of the operation.

이하에서는 본 발명의 다른 실시예에 따른 반도체 패키지(200)의 구성을 설명하도록 한다.Hereinafter, the configuration of the semiconductor package 200 according to another embodiment of the present invention will be described.

도 2는 본 발명의 다른 실시예에 따른 반도체 패키지(200)를 도시한 단면도이다. 앞서 설명한 실시예와 동일한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였으며, 이하에서는 앞의 실시예와의 차이점을 중심으로 설명하기로 한다.2 is a cross-sectional view illustrating a semiconductor package 200 according to another exemplary embodiment of the present invention. Parts having the same configuration and operation as those of the above-described embodiment are denoted by the same reference numerals, and will be described below with reference to differences from the previous embodiment.

도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 서브스트레이트(110), 반도체 다이(120), 도전성 와이어(130), 인캡슐런트(140), 상기 서브스트레이트(110)의 하부에 부착된 열방출판(260)을 포함한다. 또한, 상기 서브스트레이트(110)의 하부에는 솔더볼(150)이 더 형성될 수도 있다.As shown in FIG. 2, the semiconductor package 200 according to another embodiment of the present invention may include a substrate 110, a semiconductor die 120, a conductive wire 130, an encapsulant 140, and the substrate. And a heat radiating plate 260 attached to the bottom of the 110. In addition, a solder ball 150 may be further formed below the substrate 110.

상기 열방출판(260)은 상기 서브스트레이트(110)의 열방출홀(115)에 대응되어 형성된다. 또한, 상기 열방출판(260)은 상기 서브스트레이트(110)의 열방출홀(115) 내부에 형성된 연결관(261)을 통해 상기 반도체 다이(120)의 일면과 접하게 된다. 외부로 노출된 상기 열방출판(260)은 상기 연결관(261)을 통해 상기 반도체 다이(120)의 열을 흡수하여, 외부로 방출시킨다. 이를 위해 상기 열방출판(260) 및 연결관(261)은 열전도성이 좋은 금속으로 형성된다.The heat dissipation plate 260 is formed to correspond to the heat dissipation hole 115 of the substrate 110. In addition, the heat dissipation plate 260 comes into contact with one surface of the semiconductor die 120 through a connection pipe 261 formed in the heat dissipation hole 115 of the substrate 110. The heat radiating plate 260 exposed to the outside absorbs heat from the semiconductor die 120 through the connection pipe 261 and releases the heat to the outside. To this end, the heat dissipation plate 260 and the connection pipe 261 are formed of a metal having good thermal conductivity.

또한, 상기 열방출판(260)은 상기 서브스트레이트(110)의 열방출홀(115)에 비해 넓은 면적으로 형성될 수 있다. 따라서, 상기 열방출판(260)은 상기 서브스트레이트(110)의 열방출홀(115)을 덮으면서 형성되며, 열 방출 면적을 증가시켜서 상기 반도체 다이(120)의 열을 보다 용이하게 방출시킬 수 있다.In addition, the heat dissipation plate 260 may be formed in a larger area than the heat dissipation hole 115 of the substrate 110. Therefore, the heat dissipation plate 260 is formed while covering the heat dissipation hole 115 of the substrate 110, and the heat dissipation area 260 can be increased to more easily dissipate heat of the semiconductor die 120. .

상기와 같이 하여, 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 서브스트레이트(110)의 열방출홀(115)에 열방출판(260)을 부착하고, 반도체 다이(120)의 일면과 열방출판(260)을 연결관(261)을 통해 연결함으로써, 제조 공정이 나 동작 과정 중 반도체 다이(120)의 열을 용이하게 방출시킬 수 있다.As described above, the semiconductor package 200 according to another exemplary embodiment of the present invention attaches the heat radiating plate 260 to the heat dissipation hole 115 of the substrate 110 and heats one surface of the semiconductor die 120. By connecting the publication 260 through the connector 261, heat of the semiconductor die 120 may be easily released during the manufacturing process or the operation process.

이하에서는 본 발명의 또다른 실시예에 따른 반도체 패키지(300)의 구성에 대해 설명하도록 한다.Hereinafter, the configuration of the semiconductor package 300 according to another embodiment of the present invention will be described.

도 3은 본 발명의 또다른 실시예에 따른 반도체 패키지(300)의 단면도이다.동일한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였으며, 이하에서는 차이점을 중심으로 설명하기로 한다.3 is a cross-sectional view of a semiconductor package 300 according to still another embodiment of the present invention. Parts having the same configuration and operation are denoted by the same reference numerals, and will be described below based on differences.

도 3을 참조하면, 본 발명의 또다른 실시예에 따른 반도체 패키지(300)는 서브스트레이트(110), 반도체 다이(120), 도전성 연결 부재(130), 인캡슐런트(140), 열방출판(360)을 포함한다. 또한, 상기 서브스트레이트(110)의 하부에는 솔더볼(150)이 더 형성될 수도 있다.Referring to FIG. 3, a semiconductor package 300 according to another embodiment of the present invention may include a substrate 110, a semiconductor die 120, a conductive connection member 130, an encapsulant 140, and a heat dissipation plate ( 360). In addition, a solder ball 150 may be further formed below the substrate 110.

상기 열방출판(360)은 상기 서브스트레이트(110)의 열방출홀(115)을 덮으면서 형성된다. 상기 서브스트레이트(110)의 열방출홀(115)은 충전 부재(361)를 통해 채워지고, 상기 열방출판(360)은 상기 충전 부재(361)의 하면을 감싸면서 형성된다.The heat dissipation plate 360 is formed while covering the heat dissipation hole 115 of the substrate 110. The heat dissipation hole 115 of the substrate 110 is filled through the filling member 361, and the heat dissipation plate 360 is formed to surround the bottom surface of the filling member 361.

상기 충전 부재(361)는 상기 반도체 다이(120)의 일면에 접하여, 상기 반도체 다이(120)의 열을 흡수하고, 상기 열을 상기 열방출판(360)에 전달하며, 상기 열방출판(360)은 외부로 노출되어, 상기 열을 방출한다. 상기 충전 부재(361)는 열전도율이 높은 재질로 형성되며, 이를 위해 도전성 접착제(conductive adhesive)가 사용될 수 있다.The charging member 361 is in contact with one surface of the semiconductor die 120, absorbs heat from the semiconductor die 120, transfers the heat to the heat dissipation plate 360, and the heat dissipation plate 360 is Exposed to the outside, the heat is released. The filling member 361 is formed of a material having high thermal conductivity, and a conductive adhesive may be used for this purpose.

상기와 같이 하여, 본 발명의 또다른 실시예에 따른 반도체 패키지(300)는 서브스트레이트(110)의 열방출홀(115)을 충전 부재(361)로 채우고, 상기 충전 부재(361)을 덮도록 열방출판(360)을 구비함으로써, 제조 공정 또는 동작 과정 동안 반도체 다이(120)의 열을 용이하게 방출시킬 수 있다.As described above, the semiconductor package 300 according to another exemplary embodiment of the present invention fills the heat dissipation hole 115 of the substrate 110 with the charging member 361 and covers the charging member 361. By providing the heat radiating plate 360, heat of the semiconductor die 120 may be easily released during the manufacturing process or the operation process.

이하에서는 본 발명의 또다른 실시예에 따른 반도체 패키지(400)의 구성을 설명하도록 한다.Hereinafter, the configuration of the semiconductor package 400 according to another embodiment of the present invention will be described.

도 4는 본 발명의 또다른 실시예에 따른 반도체 패키지(400)를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor package 400 according to another exemplary embodiment of the present invention.

도 4를 참조하면, 본 발명의 또다른 실시예에 따른 반도체 패키지(400)는 서브스트레이트(110), 상기 서브스트레이트(110)의 상부에 형성된 반도체 다이(420), 상기 서브스트레이트(110)와 반도체 다이(120)를 전기적으로 연결하는 도전성 연결 부재(430), 상기 반도체 다이(120)를 감싸는 인캡슐런트(440)를 포함한다. 또한, 상기 서브스트레이트(110)의 하부에는 솔더볼(150)이 더 형성될 수도 있다.Referring to FIG. 4, a semiconductor package 400 according to another embodiment of the present invention may include a substrate 110, a semiconductor die 420 formed on the substrate 110, and the substrate 110. A conductive connecting member 430 electrically connecting the semiconductor die 120 and an encapsulant 440 surrounding the semiconductor die 120 are included. In addition, a solder ball 150 may be further formed below the substrate 110.

상기 반도체 다이(420)는 플립(flip)되어, 본드 패드(421)가 서브스트레이트(110)를 향하도록 형성된다. 상기 반도체 다이(420)는 상기 본드 패드(421)가 형성된 일면이 상기 서브스트레이트(110)의 열방출홀(115)를 통해 노출되어 용이하게 열을 방출할 수 있다.The semiconductor die 420 is flipped to form a bond pad 421 facing the substrate 110. One surface of the semiconductor die 420 on which the bond pad 421 is formed may be exposed through the heat dissipation hole 115 of the substrate 110, thereby easily dissipating heat.

또한, 상기 반도체 다이(420)의 측부를 따라서 상기 반도체 다이(420)와 서브스트레이트(110)의 물성 차이에 의한 스트레스를 줄이기 위해 언더필(under fill)이 더 형성될 수도 있다.In addition, an underfill may be further formed along side portions of the semiconductor die 420 to reduce stress due to differences in physical properties of the semiconductor die 420 and the substrate 110.

상기 도전성 연결 부재(430)는 상기 반도체 다이(420)와 서브스트레이트(110)를 전기적으로 연결시킨다. 상기 도전성 연결 부재(430)는 도전성 범프로 형성되어 상기 반도체 다이(420)의 본드 패드(421)와 상기 서브스트레이트(110)의 도전성 패턴(111)을 전기적으로 연결시킨다.The conductive connection member 430 electrically connects the semiconductor die 420 and the substrate 110. The conductive connection member 430 is formed of a conductive bump to electrically connect the bond pad 421 of the semiconductor die 420 and the conductive pattern 111 of the substrate 110.

상기 인캡슐런트(440)는 상기 반도체 다이(420)를 감싸면서 형성된다. 상기 인캡슐런트(440)는 상기 반도체 다이(420)를 감싸도록 형성된다. 또한, 상기 인캡슐런트(440)는 상기 반도체 다이(420)의 본드 패드(421)가 형성된 일면의 반대면을 노출시켜서 열 방출 효율을 향상시킬 수도 있다.The encapsulant 440 is formed to surround the semiconductor die 420. The encapsulant 440 is formed to surround the semiconductor die 420. In addition, the encapsulant 440 may improve heat dissipation efficiency by exposing an opposite surface of one surface on which the bond pad 421 of the semiconductor die 420 is formed.

또한, 상기 도전성 연결 부재(430)가 도전성 범프이므로 도전성 와이어인 경우에 비해, 루프 하이트(loop height)가 감소되므로 상기 인캡슐런트(440)의 두께가 얇게 형성될 수 있다. 따라서, 본 발명의 또다른 실시예에 따른 반도체 패키지(400)의 전체 두께가 얇게 형성될 수 있다.In addition, since the conductive connection member 430 is a conductive bump, a loop height is reduced compared to a conductive wire, so that the thickness of the encapsulant 440 may be thin. Therefore, the overall thickness of the semiconductor package 400 according to another embodiment of the present invention may be formed thin.

상기와 같이 하여, 본 발명의 또다른 실시예에 따른 반도체 패키지(400)는 서브스트레이트(110)에 열방출홀(115)을 구비함으로써 반도체 다이(420)의 열을 용이하게 방출시킬 수 있다. 또한, 본 발명의 또다른 실시예에 따른 반도체 패키지(400)는 반도체 다이(420)를 플립하여 전체 두께를 줄일 수 있으며, 인캡슐런트(440)의 상부를 통해서도 반도체 다이(420)를 노출시킴으로써 반도체 다이(420)의 열 방출 효율을 높일 수도 있다.As described above, the semiconductor package 400 according to another exemplary embodiment of the present invention may easily dissipate heat of the semiconductor die 420 by providing the heat dissipation holes 115 in the substrate 110. In addition, the semiconductor package 400 according to another embodiment of the present invention can reduce the overall thickness by flipping the semiconductor die 420, and by exposing the semiconductor die 420 through the top of the encapsulant 440. The heat dissipation efficiency of the semiconductor die 420 may be increased.

이하에서는 본 발명의 또다른 실시예에 따른 반도체 패키지(500)의 구성에 대해 설명하도록 한다.Hereinafter, the configuration of the semiconductor package 500 according to another embodiment of the present invention will be described.

도 5는 본 발명의 또다른 실시예에 따른 반도체 패키지(500)의 단면도이다.5 is a cross-sectional view of a semiconductor package 500 according to another embodiment of the present invention.

도 5를 참조하면, 본 발명의 또다른 실시예에 따른 반도체 패키지(500)는 서브스트레이트(110), 반도체 다이(420), 상기 반도체 다이(420)에 연결관(261)을 통해 연결된 열방출판(260), 도전성 범프(430), 상기 반도체 다이(420)의 상부에 형성된 스택 반도체 다이(520), 상기 서브스트레이트(110)와 스택 반도체 다이(520)를 연결하는 도전성 와이어(530), 인캡슐런트(140)를 포함한다. 또한, 상기 서브스트레이트(110)의 하면에는 솔더볼(150)이 더 형성될 수도 있다.Referring to FIG. 5, a semiconductor package 500 according to another exemplary embodiment of the present invention may include a substrate 110, a semiconductor die 420, and a heat dissipation plate connected to the semiconductor die 420 through a connection pipe 261. 260, a conductive bump 430, a stack semiconductor die 520 formed on the semiconductor die 420, a conductive wire 530 connecting the substrate 110 and the stack semiconductor die 520, and Encapsulant 140 is included. In addition, a solder ball 150 may be further formed on the lower surface of the substrate 110.

상기 스택 반도체 다이(520)는 상기 반도체 다이(420)의 상부에 형성된다. 상기 스택 반도체 다이(520)는 상기 반도체 다이(420)의 상부에 접착제(520a)를 통해 부착된다. 또한, 상기 스택 반도체 다이(520)의 본드 패드(521)는 상기 서브스트레이트(110)의 도전성 패턴(111)에 연결되어 전기적 신호를 입출력받아 처리한 다. 상기 스택 반도체 다이(520)는 상기 반도체 다이(420)의 상부에 스택되므로, 스택되지 않는 실시예에 비해 동일한 면적에서 많은 신호를 처리할 수 있다.The stack semiconductor die 520 is formed on the semiconductor die 420. The stacked semiconductor die 520 is attached to the top of the semiconductor die 420 through an adhesive 520a. In addition, the bond pad 521 of the stack semiconductor die 520 is connected to the conductive pattern 111 of the substrate 110 to receive and process electrical signals. Since the stack semiconductor die 520 is stacked on the semiconductor die 420, the stack semiconductor die 520 may process more signals in the same area than in the non-stacked embodiment.

상기 도전성 와이어(540)는 상기 스택 반도체 다이(520)를 상기 서브스트레이트(110)의 도전성 패턴(111)과 연결시킨다. 상기 도전성 와이어(540)는 앞서 설명한 일 실시예에 따른 반도체 패키지(100)의 도전성 와이어(140)와 동일하다.The conductive wire 540 connects the stack semiconductor die 520 with the conductive pattern 111 of the substrate 110. The conductive wire 540 is the same as the conductive wire 140 of the semiconductor package 100 according to the above-described embodiment.

상기와 같이 하여, 본 발명의 또다른 실시예에 따른 반도체 패키지(500)는 서브스트레이트(110)의 열방출홀(115)에 형성된 연결관(261)을 통해 반도체 다이(420)와 열방출판(260)을 구비하여, 반도체 다이(420)의 열을 용이하게 방출시킬 수 있다. 또한, 반도체 다이(420)의 상부에 스택 반도체 다이(520)를 부착하여, 동일 면적에 대한 집적도를 향상시킬 수 있다.As described above, the semiconductor package 500 according to another exemplary embodiment of the present invention may include the semiconductor die 420 and the heat dissipation plate through a connector 261 formed in the heat dissipation hole 115 of the substrate 110. 260 may be provided to facilitate heat dissipation of the semiconductor die 420. In addition, the stack semiconductor die 520 may be attached to the upper portion of the semiconductor die 420 to improve the degree of integration for the same area.

이하에서는 본 발명의 일 실시예에 따른 반도체 패키지(100)의 제조 방법에 대해 설명하도록 한다.Hereinafter, a method of manufacturing the semiconductor package 100 according to an embodiment of the present invention will be described.

도 6은 본 발명의 일 실시예에 따른 반도체 패키지(100)의 제조 방법을 설명하기 위한 플로우챠트이다. 도 7a 내지 7e는 본 발명의 일 실시예에 따른 반도체 패키지(100)의 제조 방법을 설명하기 위한 단면도이다.6 is a flowchart illustrating a method of manufacturing the semiconductor package 100 according to an embodiment of the present invention. 7A to 7E are cross-sectional views illustrating a method of manufacturing the semiconductor package 100 in accordance with an embodiment of the present invention.

도 6을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지(100)는 서브스트레이트 구비 단계(S1), 반도체 다이 부착 단계(S2), 전기적 연결 단계(S3), 인캡 슐레이션 단계(S4)를 포함한다. 또한, 상기 인캡슐레이션 단계(S4)의 이후에는 솔더볼 형성 단계(S5)가 더 이루어질 수도 있다. 이하에서는 상기 도 6의 각 단계들을 도 7a 내지 도 7e를 함께 참조하여 설명하도록 한다.Referring to FIG. 6, a semiconductor package 100 according to an embodiment of the present invention may include a substrate providing step S1, a semiconductor die attaching step S2, an electrical connection step S3, and an encapsulation step S4. It includes. In addition, after the encapsulation step S4, the solder ball forming step S5 may be further performed. Hereinafter, each step of FIG. 6 will be described with reference to FIGS. 7A to 7E.

도 6 및 도 7a를 참조하면, 먼저 상면에 형성된 도전성 패턴(111), 하면에 형성된 랜드(112), 상기 도전성 패턴(111)과 랜드(112)를 연결하는 도전성 비아(113), 상기 도전성 패턴(111)과 랜드(112)를 제외한 영역을 절연시키는 솔더 마스크(114), 중앙에 형성된 열방출홀(115)을 포함하는 서브스트레이트(110)를 구비하는 서브스트레이트 구비 단계(S1)가 이루어진다. 상기 서브스트레이트(110)의 열방출홀(115)은 상기 서브스트레이트(110)의 상하부를 관통하여 형성된다.6 and 7A, first, a conductive pattern 111 formed on an upper surface, a land 112 formed on a lower surface, a conductive via 113 connecting the conductive pattern 111 and a land 112, and the conductive pattern A substrate providing step S1 including a solder mask 114 that insulates regions excluding the 111 and the land 112 and a substrate 110 including a heat dissipation hole 115 formed at the center thereof is performed. The heat dissipation hole 115 of the substrate 110 penetrates the upper and lower portions of the substrate 110.

도 6 및 도 7b를 참조하면, 이후 상기 서브스트레이트(110)의 상부에 반도체 다이(120)를 부착하는 반도체 다이 부착 단계(S2)가 이루어진다. 상기 반도체 다이(120)는 접착제(120a)를 통해 상기 서브스트레이트(110)의 상부에 부착되며, 상기 열방출홀(115)에 대응하여 형성된다. 상기 반도체 다이(120)는 일면이 상기 열방출홀(115)에 의해 상기 서브스트레이트(110)의 하부로 노출된다.6 and 7B, a semiconductor die attach step S2 is performed to attach the semiconductor die 120 to the substrate 110. The semiconductor die 120 is attached to the upper portion of the substrate 110 through an adhesive 120a and formed to correspond to the heat dissipation hole 115. One surface of the semiconductor die 120 is exposed to the lower portion of the substrate 110 by the heat dissipation hole 115.

도 6 및 도 7c를 참조하면, 이후 도전성 연결 부재(130)로 상기 서브스트레이트(110)와 반도체 다이(120)를 전기적으로 연결하는 전기적 연결 단계(S3)가 이루어진다. 상기 도전성 연결 부재(130)는 도전성 와이어일 수 있으며, 상기 반도체 다이(120)의 본드 패드(121)와 상기 서브스트레이트(110)의 도전성 패턴(111)을 전기적으로 연결한다. 상기 도전성 연결 부재(130)가 포워드 폴디드 루프 모드 또는 리버스 폴디드 루프 모드로 형성될 수 있음은 상술하였다.6 and 7C, an electrical connection step S3 for electrically connecting the substrate 110 and the semiconductor die 120 to the conductive connection member 130 is performed. The conductive connection member 130 may be a conductive wire, and electrically connects the bond pad 121 of the semiconductor die 120 and the conductive pattern 111 of the substrate 110. As described above, the conductive connection member 130 may be formed in a forward folded loop mode or a reverse folded loop mode.

도 6 및 도 7d를 참조하면, 이후 상기 반도체 다이(120)를 감싸도록 인캡슐런트(140)를 형성하는 인캡슐레이션 단계(S4)가 이루어진다. 상기 인캡슐런트(140)는 에폭시 수지 또는 실리콘 수지로 형성될 수 있다.6 and 7D, an encapsulation step S4 is formed to form an encapsulant 140 to surround the semiconductor die 120. The encapsulant 140 may be formed of an epoxy resin or a silicone resin.

도 6 및 도 7e를 참조하면, 상기 서브스트레이트(110)의 하부에 솔더볼(150)을 형성하는 솔더볼 형성 단계(S5)가 더 이루어질 수 있다. 상기 솔더볼(150)은 상기 서브스트레이트(110)의 랜드(113)에 형성되어, 외부 회로(도시되지 않음)를 상기 반도체 다이(120)로 입출력시키는 전기적 경로를 형성한다.6 and 7E, a solder ball forming step S5 of forming a solder ball 150 under the substrate 110 may be further performed. The solder ball 150 is formed on the land 113 of the substrate 110 to form an electrical path for inputting and outputting an external circuit (not shown) to the semiconductor die 120.

상기와 같이 하여, 본 발명의 일 실시예에 따른 반도체 패키지(100)가 제조될 수 있다. 상기 반도체 패키지(100)는 서브스트레이트(110)의 열방출홀(115)을 통해 반도체 다이(120)의 열을 용이하게 방출시킬 수 있음은 상술하였다.As described above, the semiconductor package 100 according to the exemplary embodiment of the present invention may be manufactured. The semiconductor package 100 may easily dissipate heat from the semiconductor die 120 through the heat dissipation hole 115 of the substrate 110.

이하에서는 본 발명의 다른 실시예에 따른 반도체 패키지(200)의 제조 방법에 대해 설명하도록 한다.Hereinafter, a method of manufacturing the semiconductor package 200 according to another embodiment of the present invention will be described.

도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 반도체 패키지(200)의 제 조 방법을 설명하기 위한 단면도이다.8A through 8F are cross-sectional views illustrating a method of manufacturing a semiconductor package 200 in accordance with another embodiment of the present invention.

도 8a를 참조하면, 먼저 상면에 형성된 도전성 패턴(111), 하면에 형성된 랜드(112), 상기 도전성 패턴(111)과 랜드(112)를 연결하는 도전성 비아(113), 상기 도전성 패턴(111)과 랜드(112)를 제외한 영역을 절연시키는 솔더 마스크(114), 중앙에 형성된 열방출홀(115)을 포함하는 서브스트레이트(110)를 구비하는 서브스트레이트 구비 단계(S1)가 이루어진다.Referring to FIG. 8A, first, a conductive pattern 111 formed on an upper surface, a land 112 formed on a lower surface, a conductive via 113 connecting the conductive pattern 111 and a land 112, and the conductive pattern 111 are formed. And a substrate (S1) including a solder mask 114 insulating the regions other than the land 112 and the substrate 110 including a heat dissipation hole 115 formed at the center thereof.

또한, 도 8b를 참조하면, 상기 서브스트레이트 구비 단계(S1)에서는 상기 서브스트레이트(110)의 열방출홀(115)에 연결관(261)을 구비하고, 상기 열방출홀(115)을 덮도록 열방출판(260)을 부착한다. 이 때, 상기 연결관(261) 및 열방출판(260)은 열전도도가 좋은 금속으로 형성된다.In addition, referring to FIG. 8B, in the step of providing the substrate (S1), a connection pipe 261 is provided in the heat dissipation hole 115 of the substrate 110 to cover the heat dissipation hole 115. The heat radiating plate 260 is attached. At this time, the connection pipe 261 and the heat dissipation plate 260 is formed of a metal having good thermal conductivity.

도 8c를 참조하면, 상기 서브스트레이트(110)의 상부에 반도체 다이(120)를 부착하는 반도체 다이 부착 단계(S2)가 이루어진다. 상기 반도체 다이(120)는 접착제(120a)로 부착되며, 그 일면이 상기 연결관(261)을 통해 상기 열방출판(260)에 접하도록 형성된다.Referring to FIG. 8C, a semiconductor die attaching step S2 is performed to attach the semiconductor die 120 to the upper portion of the substrate 110. The semiconductor die 120 is attached to the adhesive 120a, and one surface thereof is formed to contact the heat radiating plate 260 through the connection pipe 261.

도 8d를 참조하면, 도전성 연결 부재(130)로 상기 서브스트레이트(110)와 반도체 다이(120)를 연결하는 전기적 연결 단계(S3)가 이루어진다. 상기 도전성 연결 부재(130)는 상기 서브스트레이트(110)의 도전성 패턴(111)과 상기 반도체 다이(120)의 본드 패드(121)를 상호간에 연결시킨다.Referring to FIG. 8D, an electrical connection step S3 is performed to connect the substrate 110 and the semiconductor die 120 to the conductive connection member 130. The conductive connection member 130 connects the conductive pattern 111 of the substrate 110 and the bond pad 121 of the semiconductor die 120 to each other.

도 8e를 참조하면, 상기 반도체 다이(120)를 감싸도록 인캡슐런트(140)를 형성하는 인캡슐레이션 단계(S4)가 이루어진다. 상기 인캡슐런트(140)는 통상의 에폭시 수지나 실리콘 수지로 형성되며, 상기 반도체 다이(120)를 외부의 충격으로부터 보호한다.Referring to FIG. 8E, an encapsulation step S4 is performed to form an encapsulant 140 to surround the semiconductor die 120. The encapsulant 140 is formed of a conventional epoxy resin or silicone resin, and protects the semiconductor die 120 from external impact.

도 8f를 참조하면, 상기 서브스트레이트(110)의 하부에 솔더볼(150)을 형성하는 솔더볼 형성 단계(S5)가 더 이루어질 수 있다. 상기 솔더볼(150)은 이후 외부 회로(도시되지 않음)와 연결된다.Referring to FIG. 8F, a solder ball forming step S5 of forming a solder ball 150 under the substrate 110 may be further performed. The solder ball 150 is then connected to an external circuit (not shown).

상기와 같이 하여, 본 발명의 다른 실시예에 따른 반도체 패키지(200)가 제조될 수 있다. 본 발명의 다른 실시예에 따른 반도체 패키지(200)는 서브스트레이트(110)의 열방출홀(115) 이외에도 상기 반도체 다이(120)의 일면에 연결관(261)을 통해 연결된 열방출판(260)을 구비하여 반도체 다이(120)의 열을 용이하게 방출할 수 있음은 상술하였다.As described above, the semiconductor package 200 according to another embodiment of the present invention may be manufactured. The semiconductor package 200 according to another embodiment of the present invention includes a heat radiating plate 260 connected to one surface of the semiconductor die 120 through a connection pipe 261 in addition to the heat radiating hole 115 of the substrate 110. It has been described above that the heat of the semiconductor die 120 can be easily released.

도 1a는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.1A is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 1b는 본 발명의 일 실시예에 따른 반도체 패키지에 사용되는 서브스트레이트의 평면도이다.1B is a plan view of a substrate used in a semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.2 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.

도 3은 본 발명의 또다른 실시예에 따른 반도체 패키지의 단면도이다.3 is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.

도 4는 본 발명의 또다른 실시예에 따른 반도체 패키지의 단면도이다.4 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.

도 5는 본 발명의 또다른 실시예에 따른 반도체 패키지의 단면도이다.5 is a cross-sectional view of a semiconductor package in accordance with another embodiment of the present invention.

도 6은 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 플로우챠트이다.6 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.7A to 7E are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with an embodiment of the present invention.

도 8a 내지 도 8f는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다.8A to 8F are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with another embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100, 200, 300, 400, 500; 반도체 패키지100, 200, 300, 400, 500; Semiconductor package

110; 서브스트레이트 115; 열방출홀110; Substrate 115; Heat dissipation hole

120, 420, 520; 반도체 다이 130, 430, 530; 도전성 연결 부재120, 420, 520; Semiconductor dies 130, 430, 530; Conductive connection member

140; 인캡슐런트 150; 솔더볼140; Encapsulant 150; Solder ball

360; 열방출판 361; 충전 부재360; Heat release plate 361; Filling member

Claims (10)

상면에 형성된 도전성 패턴, 하면에 형성되어 상기 도전성 패턴과 연결된 랜드를 포함하는 서브스트레이트;A substrate including a conductive pattern formed on an upper surface and a land formed on a lower surface thereof and connected to the conductive pattern; 상기 서브스트레이트의 상부에 형성된 반도체 다이;A semiconductor die formed on top of the substrate; 상기 서브스트레이트의 도전성 패턴과 상기 반도체 다이를 전기적으로 연결하는 도전성 연결 부재; 및A conductive connecting member electrically connecting the conductive pattern of the substrate and the semiconductor die; And 상기 반도체 다이를 감싸도록 형성되는 인캡슐런트를 포함하고,An encapsulant formed to enclose the semiconductor die; 상기 서브스트레이트에는 상기 반도체 다이가 형성되는 영역에 상기 반도체 다이의 면적보다 작은 크기의 열방출홀이 형성된 것을 특징으로 하는 반도체 패키지.And a heat dissipation hole having a size smaller than an area of the semiconductor die in a region where the semiconductor die is formed. 제 1 항에 있어서,The method of claim 1, 상기 서브스트레이트의 열방출홀은 상기 서브스트레이트의 중앙 영역에 상기 서브스트레이트를 관통하면서 형성되는 것을 특징으로 하는 반도체 패키지.And the heat dissipation hole of the substrate is formed through the substrate in the central region of the substrate. 제 1 항에 있어서,The method of claim 1, 상기 서브스트레이트의 하부에는 상기 열방출홀보다 큰 면적을 갖는 열방출판이 더 부착된 것을 특징으로 하는 반도체 패키지.And a heat dissipation plate having a larger area than the heat dissipation hole under the substrate. 제 3 항에 있어서,The method of claim 3, wherein 상기 서브스트레이트의 열방출홀의 내부에는 연결관 또는 충전 부재가 형성되어 상기 반도체 다이와 상기 열방출판을 연결시키는 것을 특징으로 하는 반도체 패키지.And a connecting tube or a filling member is formed in the heat dissipation hole of the substrate to connect the semiconductor die to the heat dissipation plate. 제 1 항에 있어서,The method of claim 1, 상기 도전성 연결 부재는 도전성 와이어 또는 도전성 범프인 것을 특징으로 하는 반도체 패키지.The conductive connecting member is a semiconductor package, characterized in that the conductive wire or conductive bump. 제 1 항에 있어서,The method of claim 1, 상기 서브스트레이트의 랜드에는 솔더볼이 더 부착된 것을 특징으로 하는 반도체 패키지.And a solder ball is attached to the land of the substrate. 상면에 형성된 도전성 패턴, 하면에 형성되어 상기 도전성 패턴과 연결되는 랜드를 포함하고, 상하부를 관통하는 열방출홀이 형성된 서브스트레이트를 구비하는 서브스트레이트 구비 단계;A substrate comprising a conductive pattern formed on an upper surface, a substrate formed on a lower surface thereof, and connected to the conductive pattern, and having a substrate having heat dissipation holes passing through the upper and lower portions; 상기 열방출홀과 대응하여 상기 서브스트레이트의 상부에 반도체 다이를 부착하여 상기 반도체 다이의 일면이 상기 열방출홀을 통해 노출되도록 하는 반도체 다이 부착 단계;Attaching a semiconductor die on the substrate to correspond to the heat dissipation hole so that one surface of the semiconductor die is exposed through the heat dissipation hole; 도전성 연결 부재로 상기 서브스트레이트의 도전성 패턴과 상기 반도체 다이 를 전기적으로 연결하는 전기적 연결 단계; 및An electrical connection step of electrically connecting the conductive pattern of the substrate and the semiconductor die with a conductive connection member; And 상기 반도체 다이를 감싸도록 인캡슐런트를 형성하는 인캡슐레이션 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.An encapsulation step of forming an encapsulant to surround the semiconductor die. 제 7 항에 있어서,The method of claim 7, wherein 상기 서브스트레이트 구비 단계는 상기 서브스트레이트의 열방출홀의 면적이 상기 반도체 다이의 면적보다 작도록 형성하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The substrate providing step of manufacturing a semiconductor package, characterized in that to form an area of the heat discharge hole of the substrate is smaller than the area of the semiconductor die. 제 7 항에 있어서,The method of claim 7, wherein 상기 서브스트레이트 구비 단계는 상기 서브스트레이트의 하부에 상기 열방출홀보다 큰 면적을 갖는 열방출판을 더 부착하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The substrate providing step of manufacturing a semiconductor package, characterized in that for attaching a heat radiation plate having a larger area than the heat release hole in the lower portion of the substrate. 제 9 항에 있어서,The method of claim 9, 상기 서브스트레이트 구비 단계는 상기 서브스트레이트의 열방출홀의 내부에는 연결관 또는 충전 부재를 형성하여 상기 반도체 다이와 상기 열방출판을 연결시키는 것을 특징으로 하는 반도체 패키지의 제조 방법.In the step of providing the substrate, a method of manufacturing a semiconductor package comprising connecting the semiconductor die and the heat dissipation plate by forming a connection tube or a filling member in the heat dissipation hole of the substrate.
KR1020080127535A 2008-12-15 2008-12-15 Semiconductor package and fabricaring method thereof KR20100069006A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080127535A KR20100069006A (en) 2008-12-15 2008-12-15 Semiconductor package and fabricaring method thereof
BRPI0904748-4A BRPI0904748A2 (en) 2008-12-15 2009-11-27 Semiconductor Package and Method of Manufacturing a Semiconductor Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127535A KR20100069006A (en) 2008-12-15 2008-12-15 Semiconductor package and fabricaring method thereof

Publications (1)

Publication Number Publication Date
KR20100069006A true KR20100069006A (en) 2010-06-24

Family

ID=42367172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127535A KR20100069006A (en) 2008-12-15 2008-12-15 Semiconductor package and fabricaring method thereof

Country Status (2)

Country Link
KR (1) KR20100069006A (en)
BR (1) BRPI0904748A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101694657B1 (en) * 2016-08-04 2017-01-09 제엠제코(주) Semiconductor chip package having improved heating structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101694657B1 (en) * 2016-08-04 2017-01-09 제엠제코(주) Semiconductor chip package having improved heating structure
US10438873B2 (en) 2016-08-04 2019-10-08 Jmj Korea Co., Ltd. Semiconductor chip package having heat dissipating structure

Also Published As

Publication number Publication date
BRPI0904748A2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
US8022532B2 (en) Interposer and semiconductor device
KR100698526B1 (en) Substrate having heat spreading layer and semiconductor package using the same
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
US8035127B2 (en) Packaging substrate structure with a semiconductor chip embedded therein
US20080185710A1 (en) Chip package and process thereof
US7989959B1 (en) Method of forming stacked-die integrated circuit
US20060249852A1 (en) Flip-chip semiconductor device
TWI543314B (en) Semiconductor package
KR101069499B1 (en) Semiconductor Device And Fabricating Method Thereof
KR20070073187A (en) Substrate having ball pad of various size, semiconductor package having the same and stack package using the semiconductor package
TWI420630B (en) Semiconductor package structure and semiconductor package process
TWI300261B (en) Chip package structur
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
JP5285204B2 (en) Semiconductor device and substrate for manufacturing semiconductor device
KR101697684B1 (en) Thermal vias in an integrated circuit package with an embedded die
TWI613771B (en) Semiconductor package
KR101013558B1 (en) Interposer and semiconductor package using the same
JP4657262B2 (en) Semiconductor device
KR20100069006A (en) Semiconductor package and fabricaring method thereof
KR20130050077A (en) Stacked package and method of manufacturing the semiconductor package
KR101089647B1 (en) Board on chip package substrate and manufacturing method thereof
KR20080085441A (en) Stack package and method for fabricating thereof
KR20120031817A (en) Circuit board having semiconductor chip and stacked semiconductor package having thereof
WO2014171403A1 (en) Semiconductor device
TWI229926B (en) Mix type package structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application