KR20100068998A - Usb memory package and fabricating method thereof - Google Patents

Usb memory package and fabricating method thereof Download PDF

Info

Publication number
KR20100068998A
KR20100068998A KR1020080127527A KR20080127527A KR20100068998A KR 20100068998 A KR20100068998 A KR 20100068998A KR 1020080127527 A KR1020080127527 A KR 1020080127527A KR 20080127527 A KR20080127527 A KR 20080127527A KR 20100068998 A KR20100068998 A KR 20100068998A
Authority
KR
South Korea
Prior art keywords
substrate
led
wiring pattern
encapsulation
controller
Prior art date
Application number
KR1020080127527A
Other languages
Korean (ko)
Other versions
KR101024710B1 (en
Inventor
고종민
이현우
이희봉
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020080127527A priority Critical patent/KR101024710B1/en
Priority to BRPI0904661-5A priority patent/BRPI0904661A2/en
Publication of KR20100068998A publication Critical patent/KR20100068998A/en
Application granted granted Critical
Publication of KR101024710B1 publication Critical patent/KR101024710B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: A USB(Universal Serial Bus) memory package and a manufacturing method thereof are provided to reduce manufacturing costs by simplifying a manufacturing process by forming a sealing unit which seals a LED device and a semiconductor integrated circuit into an opaque resin. CONSTITUTION: A plurality of wiring patterns(112a, 112b) is formed on the top side of a substrate(100). A passive device(120), a controller, and a flash memory(140) are connected to a wiring pattern of the substrate. A signal control unit is connected to the wiring pattern of the substrate and implements a calculating process. An LED device(160) is connected to the wiring pattern of the substrate. A sealing unit seals the passive device, the controller, the flash memory, the signal control unit, and the LED device with an opaque resin.

Description

ＵＳＢ 메모리 패키지 및 그 제조 방법{USB MEMORY PACKAGE AND FABRICATING　METHOD THEREOF}USB memory package and manufacturing method thereof {USB MEMORY PACKAGE AND FABRICATING METHOD THEREOF}

본 발명은 LED 소자의 발광 부분을 봉지부의 외부로 노출시켜 반도체 집적 회로 및 LED 소자를 밀봉하는 봉지부를 하나의 불투명한 수지로 형성함으로써, 제조 비용을 줄이고 제조 공정을 단순화할 수 있는 USB 메모리 패키지 및 그 제조 방법에 관한 것이다.The present invention provides a USB memory package that can reduce the manufacturing cost and simplify the manufacturing process by exposing the light emitting portion of the LED element to the outside of the encapsulation portion to form the encapsulation portion sealing the semiconductor integrated circuit and the LED element with one opaque resin. The manufacturing method is related.

일반적으로 USB(Univercal Serial Bus) 메모리 패키지는 서브스트레이트 위에 플래시 메모리, 컨트롤러, 수동 소자, 이들을 보호하는 케이스 및 USB 리셉터클에 연결되기 위한 USB 플러그를 구비하여 이루진다. 이러한 USB 메모리 패키지는 USB 메모리 패키의 동작 상태를 사용자에게 알려주기 위해 LED(Light Emitting Diode) 소자를 더 구비하여 이루어진다. Typically, a USB (Universal Serial Bus) memory package consists of a flash memory, a controller, a passive device, a casing that protects them, and a USB plug to connect to the USB receptacle on the substrate. The USB memory package further includes a light emitting diode (LED) device to inform a user of an operation state of the USB memory package.

이러한 USB 메모리 패키지는, 빛에 반응하여 특성이 저하되는 플래시 메모리, 컨트롤러와 같은 반도체 집적 회로에 대해서는 불투명 수지로 밀봉하고, USB 메모리 패키지의 동작을 사용자가 관찰할 수 있게 하는 LED 소자에 대해서는 투명 수지로 밀봉하여 제조되고 있다. Such a USB memory package is sealed with an opaque resin for semiconductor integrated circuits such as a flash memory and a controller that degrades in response to light, and a transparent resin for an LED device that allows a user to observe the operation of the USB memory package. It is manufactured by sealing with.

그런데, LED 소자를 밀봉하는데 사용되는 투명 수지는 고가이므로, USB 메모리 패키지의 제조 비용이 증가되는 문제가 있다.However, since the transparent resin used to seal the LED element is expensive, there is a problem that the manufacturing cost of the USB memory package is increased.

또한, 플래시 메모리, 컨트롤러와 같은 반도체 집적 회로를 밀봉하기 위한 불투명 수지 몰딩 공정 및 LED 소자를 밀봉하기 위한 투명 수지 몰딩 공정이 각각 실시되어야 하기 때문에, USB 메모리 패키지의 제조 공정이 복잡하게 되는 문제점이 있다.In addition, since an opaque resin molding process for sealing a semiconductor integrated circuit such as a flash memory and a controller and a transparent resin molding process for sealing an LED device must be performed, respectively, there is a problem that the manufacturing process of the USB memory package becomes complicated. .

본 발명의 LED 소자의 발광 부분을 봉지부의 외부로 노출시켜 반도체 집적 회로 및 LED 소자를 밀봉하는 봉지부를 하나의 불투명한 수지로 형성함으로써, 제조 비용을 줄이고 제조 공정을 단순화할 수 있는 USB 메모리 패키지 및 그 제조 방법을 제공하는 데 있다.By exposing the light emitting portion of the LED element of the present invention to the outside of the encapsulation portion to form the encapsulation portion sealing the semiconductor integrated circuit and the LED element with a single opaque resin, USB memory package that can reduce the manufacturing cost and simplify the manufacturing process and It is providing the manufacturing method.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 USB 메모리 패키지는 상면에 다수의 배선 패턴이 형성된 서브스트레이트; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 수동 소자; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 컨트롤러; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 플래시 메모리; 상기 서브스트레이트의 배선 패턴에 접속되어 연산 처리를 하는 신호 제어부; 상기 서브스트레이트의 배선 패턴에 접속된 LED 소자; 상기 서브스트레이트 위의 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 LED 소자를 불투명한 수지로 밀봉하는 봉지부; 및 상기 서브스트레이트의 일측 하면에 상기 배선 패턴과 도전성 비아로 연결되게 형성된 적어도 하나의 USB 랜드를 포함하며, 상기 LED 소자가 상기 봉지부의 외부로 노출되는 것을 특징으로 한다.In order to achieve the above object, the USB memory package according to an embodiment of the present invention comprises a substrate having a plurality of wiring patterns formed on the upper surface; At least one passive element connected to the wiring pattern of the substrate; At least one controller connected to the wiring pattern of the substrate; At least one flash memory connected to a wiring pattern of the substrate; A signal controller connected to a wiring pattern of the substrate and performing arithmetic processing; An LED element connected to the wiring pattern of the substrate; An encapsulation unit sealing the passive element, the controller, the flash memory, the signal controller, and the LED element on the substrate with an opaque resin; And at least one USB land formed on one lower surface of the substrate so as to be connected to the wiring pattern and the conductive via, wherein the LED device is exposed to the outside of the encapsulation part.

상기 LED 소자는 상기 서브스트레이트의 상부에 수직 방향으로 배치되고, 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되 는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함할 수 있으며, 여기서 상기 LED 봉지재의 상면과 상기 봉지부의 상면이 동일 평면을 이룰 수 있다.The LED element is disposed in a vertical direction on top of the substrate, a base electrically connected to the wiring pattern, a chip electrically connected to the base, and an LED encapsulant formed on the base to seal the chip. It may include, wherein the upper surface of the LED encapsulant and the upper surface of the encapsulation may form the same plane.

또한, 상기 LED 소자는 상기 서브스트레이트의 상부에 수평 방향으로 배치되고, 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함할 수 있으며, 여기서 상기 LED 봉지재의 상면과 상기 봉지부의 측면이 동일 평면을 이룰 수 있다. In addition, the LED device is disposed in a horizontal direction on top of the substrate, a base electrically connected to the wiring pattern, a chip electrically connected to the base, and an LED encapsulation formed on the base to seal the chip Ash may be included, wherein an upper surface of the LED encapsulant and a side surface of the encapsulation portion may form the same plane.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 USB 메모리 패키지의 제조 방법은 상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하고, 상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자와 LED 소자를 접속하는 수동 소자 및 LED 소자 표면 실장 단계; 상기 서브스트레이트의 상면에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 반도체 다이 접착 단계; 상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 와이어 본딩 단계; 및 상기 서브스트레이트 위의 수동 소자, LED 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 불투명한 수지로 밀봉하여 봉지부를 형성하는 몰딩 단계를 포함하며, 상기 몰딩 단계는 상기 LED 소자를 상기 봉지부의 외부로 노출되게 상기 봉지부를 형성하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing a USB memory package according to an embodiment of the present invention has a substrate having at least one wiring pattern formed on the upper surface, at least one passive element and LED on the wiring pattern of the substrate Passive element and LED element surface mounting step of connecting the element; Bonding a semiconductor die to at least one controller, a flash memory, and a signal controller on an upper surface of the substrate; A wire bonding step of connecting the controller, the flash memory, and the signal controller to the wiring pattern of the substrate by wire; And a molding step of sealing the passive element, the LED element, the controller, the flash memory, the signal controller, and the wire on the substrate with an opaque resin to form an encapsulation part, wherein the molding step includes the LED element outside the encapsulation part. Forming the encapsulation portion to be exposed to.

상기 수동 소자 및 LED 소자 표면 실장 단계는 상기 LED 소자를 상기 서브스 트레이트의 상부에 수직 방향으로 배치시키며, 상기 LED 소자는 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함할 수 있다. 이 경우, 상기 몰딩 단계는 상기 LED 봉지재의 상면과 상기 봉지부의 상면이 동일 평면을 이루도록 상기 봉지부를 형성할 수 있다. The passive element and the LED element surface mounting step place the LED element in a vertical direction on top of the sub-trace, wherein the LED element is a base electrically connected to the wiring pattern, and a chip electrically connected to the base. And an LED encapsulant formed on the base to seal the chip. In this case, the molding step may form the encapsulation portion such that the upper surface of the LED encapsulant and the upper surface of the encapsulation portion form the same plane.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 또다른 따른 USB 메모리 패키지상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하고, 상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자와 LED 소자를 접속하는 수동 소자 및 LED 소자 표면 실장 단계; 상기 서브스트레이트의 상면에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 반도체 다이 접착 단계; 상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 와이어 본딩 단계; 상기 서브스트레이트 위의 수동 소자, LED 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 불투명한 수지로 밀봉하여 봉지부를 형성하는 몰딩 단계; 및 소잉 공정을 이용하여 상기 봉지부 및 상기 서브스트레이트를 절단함으로써 상기 LED 소자를 상기 봉지부의 외부로 노출시키는 패키지 싱귤레이션 단계를 포함하는 것을 특징으로 한다. In order to achieve the above object, there is provided a substrate having at least one wiring pattern formed on the upper surface of the USB memory package according to another embodiment of the present invention, at least one passive element and the LED element in the wiring pattern of the substrate Passive element and LED element surface mounting step of connecting; Bonding a semiconductor die to at least one controller, a flash memory, and a signal controller on an upper surface of the substrate; A wire bonding step of connecting the controller, the flash memory, and the signal controller to the wiring pattern of the substrate by wire; A molding step of sealing the passive element, the LED element, the controller, the flash memory, the signal controller, and the wire on the substrate with an opaque resin to form an encapsulation part; And a package singulation step of exposing the LED element to the outside of the encapsulation part by cutting the encapsulation part and the substrate using a sawing process.

상기 수동 소자 및 LED 소자 표면 실장 단계는 상기 LED 소자를 상기 서브스트레이트의 상부에 수평 방향으로 배치시키며, 상기 LED 소자는 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함할 수 있다.The passive element and the LED element surface mounting step may arrange the LED element in the horizontal direction on the substrate, the LED element is a base electrically connected to the wiring pattern, a chip electrically connected to the base and It may include an LED encapsulant formed on the base to seal the chip.

상기 패키지 싱귤레이션 단계는 상기 LED 봉지재의 상면과 상기 칩 사이를 지나가도록 정의된 소잉라인을 따라 상기 봉지부 및 서브스트레이트를 절단할 수 있다. The package singulation step may cut the encapsulation portion and the substrate along a sawing line defined to pass between the top surface of the LED encapsulant and the chip.

또한, 상기 패키지 싱귤레이션 단계는 상기 LED 봉지재의 상면과 상기 봉지부의 측면이 동일평면을 이루도록 정의된 소잉라인을 따라 상기 봉지부 및 서브스트레이트를 절단할 수 있다.In addition, the package singulation step may cut the encapsulation portion and the substrate along a sawing line defined such that an upper surface of the LED encapsulant and a side surface of the encapsulation portion form the same plane.

본 발명의 실시예에 따른 USB 메모리 패키지는 LED 소자의 발광 부분을 외부로 노출시키도록 봉지부를 형성함으로써, 불투명한 수지로 봉지부를 형성하는 경우에 있어서 사용자가 LED 소자의 동작을 관찰하게 할 수 있다. In the USB memory package according to the embodiment of the present invention, the encapsulation portion is formed to expose the light emitting portion of the LED element to the outside, so that the user can observe the operation of the LED element when the encapsulation portion is formed of an opaque resin. .

이에 따라, 본 발명의 실시예에 따른 USB 메모리 패키지는, 종래의 USB 메모리 패키지에서 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 밀봉하는 봉지부를 불투명한 수지로 형성하고, LED 소자를 고가의 투명한 수지로 형성하는 경우에 비해, 제조 비용을 줄일 수 있고 제조 공정을 단순화 할 수 있다. Accordingly, the USB memory package according to an embodiment of the present invention, the sealing portion for sealing the passive element, the controller, the flash memory, the signal controller and the wire in the conventional USB memory package is formed of an opaque resin, and the LED element is expensive Compared with the case of forming a transparent resin, the manufacturing cost can be reduced and the manufacturing process can be simplified.

또한, 본 발명의 실시예에 따른 USB 메모리 패키지는, 종래의 USB 메모리 패키지에서 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부, 와이어 및 LED 소자를 모두 고가의 투명한 수지로 형성하는 경우에 비해, 제조 비용을 크게 줄일 수 있다. In addition, the USB memory package according to an embodiment of the present invention, compared to the case where the passive element, the controller, the flash memory, the signal control unit, the wire and the LED element are all formed of expensive transparent resin in the conventional USB memory package, Can be greatly reduced.

이하에서 첨부된 도면과 실시예를 참조하여 본 발명에 따른 USB 메모리 패키지 및 그 제조 방법에 대해 상세히 설명하기로 한다. Hereinafter, a USB memory package and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings and embodiments.

도 1은 본 발명의 일 실시예에 따른 USB 메모리 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a USB memory package according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)는 상면에 다수의 배선 패턴(112a)이 형성된 서브스트레이트(110), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 수동 소자(120), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 컨트롤러(130), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 플래시 메모리(140), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속되어 연산 처리를 하는 신호 제어부(150), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 LED 소자(160), 및 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150) 및 LED 소자(160)를 밀봉하는 봉지부(170)를 포함하고, 상기 서브스트레이트(110)의 일측 하면에 형성된 상기 배선 패턴(112a)과 도전성 비아(114)로 연결된 적어도 하나의 USB 랜드(113)를 포함한다. Referring to FIG. 1, in the USB memory package 100 according to an exemplary embodiment, a substrate 110 having a plurality of wiring patterns 112a formed on an upper surface thereof, and a wiring pattern 112a of the substrate 110. At least one passive element 120 connected to the at least one controller 130 connected to the wiring pattern 112a of the substrate 110 and connected to the wiring pattern 112a of the substrate 110. A signal control unit 150 connected to at least one flash memory 140, a wiring pattern 112a of the substrate 110, and an LED connected to the wiring pattern 112a of the substrate 110. Encapsulation unit 170 for encapsulating the device 160, the passive device 120 on the substrate 110, the controller 130, the flash memory 140, the signal controller 150, and the LED device 160. And a wiring pattern formed on one lower surface of the substrate 110. At least one USB land 113 connected with 112a and conductive via 114.

상기 서브스트레이트(110)는 대략 판상의 절연층(111)을 중심으로, 그것의 상면 및 하면에 다수의 배선 패턴(112a,112b)이 형성되어 있고, 하면의 일측에는 USB 리셉터클(도면에 도시되지 않음)에 전기 접속 또는 분리되는 다수의 USB 랜드(113)가 형성되어 있다. 물론, 상기 상면의 배선 패턴(112a)과 하면의 USB 랜 드(113)는 도전성 비아(114)로 상호 전기적으로 접속되어 있다. The substrate 110 has a plurality of wiring patterns 112a and 112b formed on the upper and lower surfaces thereof, and has a USB receptacle (not shown) on one side of the lower surface of the substrate 110. A plurality of USB lands 113 are electrically connected or disconnected. Of course, the upper wiring pattern 112a and the lowermost USB land 113 are electrically connected to each other by the conductive via 114.

상기 절연층(111)은 통상의 에폭시 수지, 폴리이미드 수지, BT(비스말레마이드 트리아진)수지, FR-4(강화 유리 섬유), FR5, 세라믹, 실리콘, 글래스 또는 그 등가물중 선택된 어느 하나일 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 또한, 도면에서 상기 절연층(111)은 1층 구조로 도시되어 있으나, 이러한 1층 구조로 본 발명을 한정하는 것은 아니며 상기 절연층(111)은 층 사이에 배선 패턴이 형성된 다층 구조도 가능하다. The insulating layer 111 may be any one selected from a common epoxy resin, polyimide resin, BT (bismaleimide triazine) resin, FR-4 (reinforced glass fiber), FR5, ceramic, silicon, glass, or equivalents thereof. However, the material is not limited thereto. In addition, although the insulating layer 111 is illustrated in a single layer structure in the drawing, the present invention is not limited to the single layer structure, and the insulating layer 111 may have a multilayer structure in which wiring patterns are formed between layers. .

상기 배선 패턴(112a,112b)은 통상의 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라듐(Pd), 금속 합금 또는 그 등가물중 선택된 어느 하나가 가능하며 여기서 그 재질을 한정하는 것은 아니다. The wiring patterns 112a and 112b may be any one selected from ordinary copper (Cu), gold (Au), silver (Ag), nickel (Ni), palladium (Pd), a metal alloy, or an equivalent thereof. It does not limit the material.

상기 USB 랜드(113)는 상기 서브스트레이트(110)의 일측 하면에 상기 배선 패턴(112a)과 도전성 비아(114)로 연결되어 형성되고, 역시 구리, 금, 은, 니켈, 팔라듐, 금속 합금 또는 그 등가물중 선택된 어느 하나가 가능하며, 여기서 그 재질을 한정하는 것은 아니다. The USB land 113 is formed by connecting the wiring pattern 112a and the conductive via 114 to one lower surface of the substrate 110, and is formed of copper, gold, silver, nickel, palladium, a metal alloy, or the like. Any one selected from the equivalents is possible, and the material is not limited thereto.

물론, 상기 USB 랜드(113)는 외부로 노출되어 있기 때문에 산화를 방지하고 접촉 저항을 최소화하기 위해 표면에 금(Au)이 도금됨이 바람직하다. 더불어, 상기 절연층(111)의 표면에는 소정 두께의 솔더 마스크(115a,115b)(절연성 고분자 수지)가 코팅되어 상기 배선 패턴(112a,112b)을 보호하고 있되, 이를 통해서 상기 USB 랜드(113)는 외부로 노출된다. 물론, 후술할 수동 소자(120), 컨트롤러(130) 또는 플래시 메모리(140)의 전기 접속을 위해 배선 패턴(112a)중 일정 영역은 상기 솔더 마스크(115a)를 통해 외부로 노출되어 있다.Of course, since the USB land 113 is exposed to the outside, gold (Au) is preferably plated on the surface to prevent oxidation and minimize contact resistance. In addition, a solder mask 115a or 115b (insulating polymer resin) having a predetermined thickness is coated on the surface of the insulating layer 111 to protect the wiring patterns 112a and 112b, but through the USB land 113. Is exposed to the outside. Of course, a predetermined region of the wiring pattern 112a is exposed to the outside through the solder mask 115a for electrical connection of the passive element 120, the controller 130, or the flash memory 140, which will be described later.

상기 수동 소자(120)는 상기 서브스트레이트(110)의 상면에 형성된 배선 패턴(112a)에 전기 접속되어 있다. 예를 들어, 상기 수동 소자(120)는 상기 배선 패턴(112a)에 솔더 또는 납땜(121)되어 있다. 이러한 수동 소자(120)는 저항, 인덕터 또는 캐패시터일 수 있으나, 여기서 그 종류를 한정하는 것은 아니다. 더욱이, 여기서 상기 수동 소자(120)는 상기 USB 랜드(113)와 대응되는 영역에 접속되어 있다. 즉, 상기 수동 소자(120)는 상기 서브스트레이트(110)의 하면에 형성된 USB 랜드(113)와 대응되는 상면에 형성된다. 물론, 이러한 USB 랜드(113)와 대응되는 서브스트레이트(110)의 상면에는 후술할 컨트롤러(130) 또는 플래시 메모리(140)가 전기 접속될 수도 있다. The passive element 120 is electrically connected to the wiring pattern 112a formed on the upper surface of the substrate 110. For example, the passive element 120 is soldered or soldered 121 to the wiring pattern 112a. The passive element 120 may be a resistor, an inductor, or a capacitor, but the type of the passive element 120 is not limited thereto. Furthermore, the passive element 120 is here connected to an area corresponding to the USB land 113. That is, the passive element 120 is formed on an upper surface corresponding to the USB land 113 formed on the lower surface of the substrate 110. Of course, the controller 130 or the flash memory 140 to be described later may be electrically connected to the upper surface of the substrate 110 corresponding to the USB land 113.

상기 컨트롤러(130)는 상기 서브스트레이트(110)의 상면에 접착제(132)로 접착된 동시에, 상기 서브스트레이트(110)의 상면에 형성된 배선 패턴(112a)에 와이어(131)로 전기 접속되어 있다. The controller 130 is attached to the upper surface of the substrate 110 with an adhesive 132 and is electrically connected to the wiring pattern 112a formed on the upper surface of the substrate 110 by a wire 131.

상기 컨트롤러(130)는 주지된 바와 같이 리셉터클을 갖는 컴퓨터와 USB 메모리 패키지(100) 사이의 통신을 제어하는 동시에, 상기 플래시 메모리(140)로부터 데이터를 읽거나, 지우거나 또는 쓰는 동작을 제어한다. The controller 130 controls the communication between the computer having the receptacle and the USB memory package 100 as well known, and at the same time controls the operation of reading, erasing or writing data from the flash memory 140.

상기 컨트롤러(130)는 종래에 TSOP 또는 FBGA와 같은 패키지 형태였다. 그러나, 본 발명에서는 상기 컨트롤러(130)가 반도체 다이 형태를 한다. 즉, 상기 컨트 롤러(130)는 다이 형태로 접착제(132)를 통하여 상기 서브스트레이트(110)의 상면에 접착되고, 또한 와이어(131)로 본딩된다.The controller 130 was conventionally in the form of a package such as TSOP or FBGA. However, in the present invention, the controller 130 takes the form of a semiconductor die. That is, the controller 130 is bonded to the upper surface of the substrate 110 through the adhesive 132 in the form of a die, and also bonded with a wire 131.

상기 플래시 메모리(140) 역시 상기 서브스트레이트(110)의 상면에 접착제(142)로 접착된 동시에, 상면에 형성된 배선 패턴(112a)에 와이어(141)로 전기 접속되어 있다. 이러한 플래시 메모리(140)는 주지된 바와 같이 소정 데이터를 저장할 수 있는 저장 장치이다. 또한, 상기 플래시 메모리(140)는 종래에는 QFP 또는 FBGA와 같은 패키지 형태였으나, 본 발명에서는 반도체 다이 형태를 한다. 즉, 상기 플래시 메모리(140)는 다이 형태로 접착제(142)를 통하여 상기 서브스트레이트(110)의 상면에 접착되고, 또한 와이어(141)로 본딩된다.The flash memory 140 is also adhered to the upper surface of the substrate 110 by an adhesive 142 and is electrically connected to the wiring pattern 112a formed on the upper surface of the substrate 110 by a wire 141. The flash memory 140 is a storage device capable of storing predetermined data as is well known. In addition, the flash memory 140 is conventionally in the form of a package such as QFP or FBGA, but in the present invention, it is in the form of a semiconductor die. That is, the flash memory 140 is bonded to the upper surface of the substrate 110 through the adhesive 142 in the form of a die, and also bonded to the wire 141.

상기 신호 제어부(150)는 역시 상기 서브스트레이트(110)의 상면에 접착제(152)로 접착되어 있고, 상면에 형성된 배선 패턴(112a)에 와이어(151)로 전기 접속 되어 있다. 상기 신호 제어부(150)는 외부에서 신호를 인가받으면, 상기 신호에 맞춰서 신호를 처리하고, 플래시 메모리(140) 내에 있는 데이터를 읽어서 외부 장치(미도시)에 인가해 주는 역할을 한다. 이 때, 상기 신호 제어부(150)는 저장 되어 있는 데이터의 형태, 외부 장치에 요구되는 입력 신호 형태를 고려하여 디지털/아날로그 컨버팅을 해주는 역할을 수행하게 된다. The signal controller 150 is also attached to the upper surface of the substrate 110 with an adhesive 152, and is electrically connected to the wiring pattern 112a formed on the upper surface with a wire 151. When the signal controller 150 receives a signal from the outside, the signal controller 150 processes the signal according to the signal, and reads the data in the flash memory 140 and applies it to an external device (not shown). In this case, the signal controller 150 performs digital / analog converting in consideration of the type of data stored therein and an input signal type required for an external device.

여기서, 상기 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)를 배선 패턴(112a)에 접속하는 와이어(131, 141, 151)는 통상의 골드 와이어, 구리 와 이어, 알루미늄 와이어 또는 그 등가물중 선택된 어느 하나일 수 있으나 본 발명에서 이러한 와이어의 재질을 한정하는 것은 아니다. 물론, 이러한 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)는 와이어 외에도 솔더 범프 또는 골드 범프 등에 의해 플립 칩 형태로 상기 서브스트레이트(110)에 접속될 수도 있으며, 본 발명에서 상기 컨트롤러(130), 플래시 메모리(140) 및 신호 제어부(150)와 서브스트레이트(110) 사이의 전기 접속 형태를 한정하는 것은 아니다.Here, the wires 131, 141, and 151 connecting the controller 130, the flash memory 140, and the signal controller 150 to the wiring pattern 112a may be conventional gold wires, copper wires, aluminum wires, or the like. It may be any one selected from the equivalents, but the present invention is not limited to the material of such a wire. Of course, the controller 130, the flash memory 140, and the signal controller 150 may be connected to the substrate 110 in the form of a flip chip by solder bumps or gold bumps, in addition to wires. The shape of the electrical connection between the 130, the flash memory 140, the signal controller 150, and the substrate 110 is not limited.

상기 LED 소자(160)는 납땜 또는 솔더(164) 등에 의해 상기 서브스트레이트(110)의 배선 배턴(112a)에 접속될 수 있다. 이러한 LED 소자(160)는, 주지된 바와 같이, USB 메모리 패키지(100)의 동작 상태를 사용자에게 알려주는 역할을 한다. The LED element 160 may be connected to the wiring baton 112a of the substrate 110 by soldering or soldering 164. The LED device 160, as is well known, serves to inform the user of the operating state of the USB memory package 100.

상기 LED 소자(160)는 상기 서브스트레이트(110)의 상부에 수직 방향으로 배치될 수 있으며, 구체적으로 베이스(161), 칩(162) 및 LED 봉지재(163)를 포함할 수 있다. The LED device 160 may be disposed in a vertical direction on the substrate 110, and specifically, may include a base 161, a chip 162, and an LED encapsulant 163.

상기 베이스(161)는 상기 솔더(164)를 통해 상기 배선 패턴(112a)에 전기적으로 연결되며, 상기 칩(162)은 리드(165)를 통해 상기 베이스(161)와 전기적으로 연결되며, 상기 LED 봉지재(163)는 상기 칩(162)을 밀봉하도록 상기 베이스(161)의 상부에 형성된다. 여기서, LED 봉지재(163)는 발광다이오드용 투명성 에폭시 수지 또는 그 등가물 중 선택되는 어느 하나를 이용하여 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 이러한 LED 봉지재(163)의 상면(베이스(161)와 접촉 하는 면의 반대 면)은 후술되는 봉지부(170)의 상면과 동일 평면을 이룬다. 이에 따라, 상기 LED 소자(160)의 발광 부분이 봉지부(170)의 외부로 노출될 수 있다. 따라서, 상기 봉지부(170)가 불투명한 수지로 형성되는 경우에 있어서, 사용자가 상기 LED 소자(160)의 동작 상태를 관찰할 수 있다.The base 161 is electrically connected to the wiring pattern 112a through the solder 164, and the chip 162 is electrically connected to the base 161 through the lead 165. The encapsulant 163 is formed on the base 161 to seal the chip 162. Here, the LED encapsulant 163 may be formed using any one selected from a transparent epoxy resin for a light emitting diode or an equivalent thereof, but the material is not limited thereto. The upper surface of the LED encapsulant 163 (opposite side of the surface in contact with the base 161) forms the same plane as the upper surface of the encapsulation portion 170 to be described later. Accordingly, the light emitting portion of the LED device 160 may be exposed to the outside of the encapsulation unit 170. Therefore, when the encapsulation part 170 is formed of an opaque resin, the user can observe the operating state of the LED device 160.

상기 봉지부(170)는 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150), 와이어(131, 141, 151) 및 LED 소자(160)를 외부 환경으로부터 보호하기 위해 그것들을 밀봉한다. 여기서, 상기 봉지부(170)의 폭은 상기 서브스트레이트(110)의 폭과 거의 같게 형성된다. 또한, 상기 봉지부(160)는 상기 컨트롤러(130), 플래시 메모리(140)와 같은 반도체 집적 회로가 빛에 반응하여 특성이 저하되는 현상을 방지하도록 불투명한 수지로 형성된다. 다만, 상기 봉지부(170)는 사용자가 LED 소자(160)의 동작을 관찰할 수 있도록 LED 소자(160)가 봉지부(170)의 상면으로 노출되게 형성된다. 다시 말해서, 상기 봉지부(170)는 상면이 LED 봉지재(163)의 상면과 동일 평면이 되게 형성된다. The encapsulation unit 170 includes a passive element 120, a controller 130, a flash memory 140, a signal controller 150, wires 131, 141, and 151 and an LED element on the substrate 110. 160 seal them to protect them from the external environment. Here, the width of the encapsulation portion 170 is formed to be substantially the same as the width of the substrate (110). In addition, the encapsulation unit 160 is formed of an opaque resin so as to prevent a phenomenon in which a semiconductor integrated circuit such as the controller 130 and the flash memory 140 degrades in response to light. However, the encapsulation unit 170 is formed such that the LED element 160 is exposed to the upper surface of the encapsulation unit 170 so that a user can observe the operation of the LED element 160. In other words, the encapsulation part 170 is formed such that its upper surface is flush with the upper surface of the LED encapsulant 163.

상기와 같이, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)는 LED 소자(160)를 외부로 노출시키도록 봉지부(170)를 형성함으로써, 불투명한 수지로 봉지부(170)를 형성하는 경우에 있어서 사용자가 LED 소자(160)의 동작을 관찰하게 할 수 있다. As described above, the USB memory package 100 according to the embodiment of the present invention forms the encapsulation portion 170 to expose the LED device 160 to the outside, thereby forming the encapsulation portion 170 with an opaque resin. In this case, the user can observe the operation of the LED device 160.

이에 따라, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)는, 종래의 USB 메모리 패키지에서 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 밀봉하는 봉지부를 불투명한 수지로 형성하고, LED 소자를 고가의 투명한 수지로 형성하는 경우에 비해, 제조 비용을 줄일 수 있고 제조 공정을 단순화 할 수 있다. Accordingly, the USB memory package 100 according to an embodiment of the present invention, in the conventional USB memory package, the sealing element for sealing the passive element, the controller, the flash memory, the signal control unit and the wire is formed of an opaque resin, LED Compared with the case where the device is formed of expensive transparent resin, the manufacturing cost can be reduced and the manufacturing process can be simplified.

또한, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)는, 종래의 USB 메모리 패키지에서 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부, 와이어 및 LED 소자를 모두 고가의 투명한 수지로 형성하는 경우에 비해, 제조 비용을 크게 줄일 수 있다. In addition, the USB memory package 100 according to an embodiment of the present invention is a case where all the passive elements, the controller, the flash memory, the signal controller, the wire, and the LED element are all made of expensive transparent resin in the conventional USB memory package. In comparison, the manufacturing cost can be greatly reduced.

다음은 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)에 대해 설명하기로 한다. Next, a USB memory package 200 according to another embodiment of the present invention will be described.

본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)는 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)와 비교하여 LED 소자(260) 및 봉지부(270)의 구성만 다를 뿐, 동일한 구성 요소를 가지며 동일한 작용을 한다. 이에 따라, 동일한 구성에 대해 동일한 도면 부호를 붙이기로 하고 중복된 설명은 생략하기로 하며, LED 소자(260) 및 봉지부(270)에 대해서 중점적으로 설명하기로 한다.USB memory package 200 according to another embodiment of the present invention is different from the USB memory package 100 according to an embodiment of the present invention, only the configuration of the LED element 260 and the encapsulation unit 270, the same It has components and does the same thing. Accordingly, the same reference numerals will be used to designate the same components, and redundant descriptions will be omitted, and the LED element 260 and the encapsulation unit 270 will be mainly described.

도 2a는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도이고, 도 2b는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 사시도이다.Figure 2a is a cross-sectional view showing a USB memory package according to another embodiment of the present invention, Figure 2b is a perspective view showing a USB memory package according to another embodiment of the present invention.

도 2a를 참조하면, 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)는 상면에 다수의 배선 패턴(112a)이 형성된 서브스트레이트(110), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 수동 소자(120), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 컨트롤러(130), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 적어도 하나의 플래시 메모리(140), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속되어 연산 처리를 하는 신호 제어부(150), 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속된 LED 소자(260), 및 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150) 및 LED 소자(260)를 밀봉하는 봉지부(270)를 포함하고, 상기 서브스트레이트(110)의 일측 하면에 형성된 상기 배선 패턴(112a)과 도전성 비아(114)로 연결된 적어도 하나의 ＵＳＢ 랜드(113)를 포함한다. Referring to FIG. 2A, a USB memory package 200 according to another embodiment of the present invention may include a substrate 110 having a plurality of wiring patterns 112a formed on an upper surface thereof, and a wiring pattern 112a of the substrate 110. At least one passive element 120 connected to the at least one controller 130 connected to the wiring pattern 112a of the substrate 110 and connected to the wiring pattern 112a of the substrate 110. A signal control unit 150 connected to at least one flash memory 140, a wiring pattern 112a of the substrate 110, and an LED connected to the wiring pattern 112a of the substrate 110. The encapsulation portion 270 encapsulating the element 260 and the passive element 120, the controller 130, the flash memory 140, the signal controller 150, and the LED element 260 on the substrate 110. And a wire formed on one lower surface of the substrate 110. And a turn at least one USB land 113 connected to a (112a) and conductive vias (114).

상기 LED 소자(260)는 납땜 또는 솔더(264) 등에 의해 상기 서브스트레이트(110)의 배선 배턴(112a)에 접속될 수 있다. 이러한 LED 소자(260)는 도 1에 도시된 LED 소자(160)와 동일한 역할을 한다. 다만, LED 소자(260)는 도 1에 도시된 LED 소자(160)와 달리 상기 서브스트레이트(110)의 상부에 수평 방향으로 배치되며, 구체적으로 베이스(161), 칩(162) 및 LED 봉지재(263)를 포함할 수 있다. 여기서, 솔더(264)는, LED 소자(260)를 서브스트레이트(110)의 상부에 수평 방향으로 배치시기기 위해서, 도 1의 솔더(164)의 배치 형태와 달라지게 된다.The LED element 260 may be connected to the wiring baton 112a of the substrate 110 by soldering or soldering 264. The LED device 260 plays the same role as the LED device 160 shown in FIG. 1. However, unlike the LED device 160 shown in FIG. 1, the LED device 260 is disposed in the horizontal direction on the substrate 110, and specifically, the base 161, the chip 162, and the LED encapsulant. 263 may be included. Here, the solder 264 is different from the arrangement of the solder 164 of FIG. 1 in order to arrange the LED element 260 in the horizontal direction on the substrate 110.

상기 베이스(161)는 상기 솔더((164)를 통해 상기 배선 패턴(112a)에 전기적으로 연결되며, 상기 칩(162)은 리드(165)를 통해 상기 베이스(161)과 전기적으로 연결되며, 상기 LED 봉지재(263)는 상기 칩(162)을 밀봉하도록 상기 베이스(161)의 상부에 형성된다. 여기서, LED 봉지재(263)는 발광다이오드용 투명성 에폭시 수지 또는 그 등가물 중 선택되는 어느 하나를 이용하여 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다. 이러한 LED 봉지재(263)의 상면(베이스(161)와 접촉하는 면의 반대 면)은 후술되는 봉지부(270)의 측면과 동일 평면을 이룬다. 이에 따라, 상기 LED 소자(260)의 발광 부분이 봉지부(270)의 외부로 노출될 수 있다. 따라서, 상기 봉지부(270)가 불투명한 수지로 형성되는 경우에 있어서, 사용자가 상기 LED 소자(260)의 동작 상태를 관찰할 수 있다.The base 161 is electrically connected to the wiring pattern 112a through the solder 164, and the chip 162 is electrically connected to the base 161 through the lead 165. The LED encapsulant 263 is formed on the base 161 to seal the chip 162. Here, the LED encapsulant 263 is any one selected from a transparent epoxy resin for a light emitting diode or an equivalent thereof. The upper surface of the LED encapsulant 263 (opposite side of the surface in contact with the base 161) is the same as the side of the encapsulation 270 which will be described later. Accordingly, the light emitting portion of the LED element 260 may be exposed to the outside of the encapsulation portion 270. Therefore, when the encapsulation portion 270 is formed of an opaque resin, the user The operating state of the LED device 260 can be observed.

한편, 도 2a에 도시된 베이스(161)의 상면(솔더(264)와 접촉하는 면의 반대 면)과 봉지부(270)의 측면 사이의 LED 봉지재(263)의 높이가, 도 1에 도시된 베이스(161)의 상면과 봉지부(170)의 상면 사이의 LED 봉지재(163)의 높이보다 낮게 도시되어 있다. 이는 USB 메모리 패키지(200)의 제조 공정 중, 봉지부(270)로 밀봉된 LED 소자(260)를 상기 봉지부(270)의 측면으로 노출시키기 위해 실시되는 상기 봉지부(270)와 서브스트레이트(110)의 절단시, LED 봉지재(263)의 일부가 함께 절단되기 때문이다. 여기서, LED 봉지재(263)의 일부가 절단되어도, LED 소자(260)의 동작에는 아무런 문제가 없다.On the other hand, the height of the LED encapsulant 263 between the upper surface of the base 161 shown in FIG. It is shown lower than the height of the LED encapsulant 163 between the upper surface of the base 161 and the upper surface of the encapsulation portion 170. In the manufacturing process of the USB memory package 200, the encapsulation part 270 and the substrate (260), which are implemented to expose the LED element 260 sealed by the encapsulation part 270 to the side surface of the encapsulation part 270, are formed. This is because a part of the LED encapsulant 263 is cut together when the 110 is cut. Here, even if part of the LED encapsulant 263 is cut off, there is no problem in the operation of the LED element 260.

상기 봉지부(270)는 상기 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150), 와이어(131, 141, 151) 및 LED 소자(260)를 외부 환경으로부터 보호하기 위해 그것들을 밀봉한다. 여기서, 상기 봉지부(270)의 폭은 상기 서브스트레이트(110)의 폭과 거의 같게 형성된다. 또한, 상기 봉지부(260)는 상기 컨트롤러(130), 플래시 메모리(140)와 같은 반도체 집적 회로가 빛에 반응하여 특성이 저하되는 현상을 방지하도록 불투명한 수지 재질로 형성된다. 다만, 상기 봉지부(270)는 사용자가 LED 소자(260)의 동작을 관찰할 수 있도록 LED 소자(260)의 LED 봉지재(263)가, 도 2b에 도시된 바와 같이, 봉지부(270)의 측면으로 노출되게 형성된다. 다시 말해서, 상기 봉지부(270)는 측면이 LED 봉지재(263)의 상면과 동일 평면이 되게 형성된다. 한편, 도 2b에서 봉지부(270)의 측면으로 노출된 LED 봉지재(263)의 단면 형상이 사각형인데, LED 봉지재(263)의 형태에 따라 원형, 마름모, 육각형이 될 수 있으므로, 여기서 LED 봉지재(263)의 단면 형상을 한정하는 것은 아니다.The encapsulation unit 270 includes the passive element 120, the controller 130, the flash memory 140, the signal controller 150, the wires 131, 141, and 151 and the LED element on the substrate 110. 260 seal them to protect them from the external environment. Here, the width of the encapsulation 270 is formed to be substantially the same as the width of the substrate (110). In addition, the encapsulation part 260 is formed of an opaque resin material to prevent a phenomenon in which a semiconductor integrated circuit such as the controller 130 and the flash memory 140 degrades in response to light. However, the encapsulation portion 270 is a LED encapsulant 263 of the LED element 260 so that the user can observe the operation of the LED element 260, as shown in Figure 2b, the encapsulation portion 270 It is formed to be exposed to the side of. In other words, the encapsulation part 270 is formed such that a side surface thereof is flush with the top surface of the LED encapsulant 263. On the other hand, the cross-sectional shape of the LED encapsulant 263 exposed to the side of the encapsulation portion 270 in FIG. The cross-sectional shape of the sealing material 263 is not limited.

다음은, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)의 제조 방법에 대해 설명하기로한다. Next, a method of manufacturing the USB memory package 100 according to an embodiment of the present invention will be described.

도 3은 본 발명의 일 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 플로우 챠트이고, 도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 도면들이다.3 is a flowchart illustrating a method of manufacturing a USB memory package according to an embodiment of the present invention, Figures 4a to 4g is a view for explaining a manufacturing method of a USB memory package according to an embodiment of the present invention admit.

도 3을 참조하면, 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)의 제조 방법은 수동 소자 및 LED 소자 표면 실장 단계(S1)와, 웨이퍼 백그라인딩/접착 필름 부착/웨이퍼 소잉 단계(S2)와, 서브스트레이트 베이크/제1플라즈마 세척 단계(S3)와, 반도체 다이 접착 단계(S4)와, 제2플라즈마 세척 단계(S5)와, 와이어 본딩 단계(S6)와, 제3플라즈마 세척 단계(S7)와, 몰딩 단계(S8)와, 마킹 단계(S9)와, 패키지 싱귤레이션 단계(S10)를 포함한다.Referring to FIG. 3, the manufacturing method of the USB memory package 100 according to an exemplary embodiment of the present invention includes a passive element and an LED element surface mounting step S1, and a wafer backgrinding / adhesive film attachment / wafer sawing step S2. ), The substrate bake / first plasma cleaning step (S3), the semiconductor die bonding step (S4), the second plasma cleaning step (S5), the wire bonding step (S6), and the third plasma cleaning step ( S7), molding step S8, marking step S9, and package singulation step S10.

여기서, 상기 서브스트레이트 베이크/제1플라즈마 세척 단계(S3), 제2플라즈마 세척 단계(S5), 제3플라즈마 세척 단계(S7)는 제품의 신뢰성과 접착력 향상을 위해 고온에서 건조시키거나 각종 유기물 등을 플라즈마 가스 등으로 제거하는 공정으로 경우에 따라 생략 또는 스킵(skip)할 수 있는 공정들이다. 따라서, 이러한 공정 들에 대해서는 그 설명을 생략하기로 한다.Here, the substrate bake / first plasma cleaning step (S3), the second plasma cleaning step (S5), the third plasma cleaning step (S7) is dried at a high temperature to improve the reliability and adhesion of the product or various organic materials, etc. Is a process of removing the plasma gas or the like, which may be omitted or skipped in some cases. Therefore, the description of these processes will be omitted.

먼저 도 4a에 도시된 바와 같이, 상기 수동 소자 및 LED 소자 표면 실장 단계(S1)는 상면 및 하면에 다수의 배선 패턴(112a,112b)이 형성되고, 하면의 일측 영역에 다수의 USB 랜드(113)가 형성된 서브스트레이트(110)를 구비한 후, 그것의 상면에 형성된 배선 패턴(112a)에 적어도 하나의 수동 소자(120)와 LED 소자(160)를 실장하는 단계이다. First, as shown in FIG. 4A, in the passive element and LED element surface mounting step S1, a plurality of wiring patterns 112a and 112b are formed on an upper surface and a lower surface, and a plurality of USB lands 113 are formed in one region of the lower surface. After the substrate 110 is formed, the at least one passive element 120 and the LED element 160 are mounted on the wiring pattern 112a formed on the upper surface thereof.

구체적으로, 상기 수동 소자 및 LED 소자 표면 실장 단계(S1)는 상기 서브스트레이트(110)의 배선 패턴(112a)에 솔더 페이스트(121)(Sn/Pb 또는 Lead Free Solder)를 스크린 프린팅(Screen Printing)한 후, 그것에 수동 소자(120)를 실장(mount)한다. 이어서, 상기 수동 소자 및 LED 소자 표면 실장 단계(S1)는 상기 서브스트레이트(110)를 고온(150~250℃)의 퍼니스(Furnace)에 투입하여 리플로우(Reflow)시킨 후 냉각함으로써, 상기 수동 소자(120)가 서브스트레이트(110)에 단단하게 전기 접속되도록 한다. 물론, 이후에는 솔더 페이스트(121)의 잔류물 등을 지용성 또는 수용성에 따라 적절하게 분류하여 클리닝한다.Specifically, the passive element and the LED element surface mounting step S1 may be performed by screen printing solder paste 121 (Sn / Pb or lead free solder) on the wiring pattern 112a of the substrate 110. After that, the passive element 120 is mounted thereon. Subsequently, the passive element and the LED element surface mounting step (S1) may be performed by reflowing and cooling the substrate 110 in a furnace at a high temperature (150 ° C. to 250 ° C.), thereby cooling the passive element. 120 is firmly electrically connected to substrate 110. Of course, after that, the residue of the solder paste 121 and the like are properly classified and cleaned according to fat soluble or water soluble.

이러한 클리닝에 의해 이후 수행되는 와이어 본딩 작업시 와이어가 배선 패턴에 정확하게 본딩된다. 한편, 서브스트레이트(110)에 구비된 USB 랜드(113)와 대응되는 상부 영역에 상술한 수동 소자(120), 후술할 컨트롤러(130) 또는 플래시 메모리(140)가 전기 접속된다는 점이다. By this cleaning, the wire is correctly bonded to the wiring pattern in the subsequent wire bonding operation. Meanwhile, the passive element 120, the controller 130, or the flash memory 140 described above are electrically connected to an upper region corresponding to the USB land 113 provided in the substrate 110.

또한, 상기 수동 소자 및 LED 소자 표면 실장 단계(S1)는 납땜 또는 솔더(164)를 이용하여 LED 소자(160)를 상기 서브스트레이트(110)의 배선 패턴(112a)에 접속시킨다. 이때, 상기 LED 소자(160)는 상기 서브스트레이트(110)의 상부에 수직 방향으로 배치된다.In addition, the passive element and the LED element surface mounting step (S1) connects the LED element 160 to the wiring pattern 112a of the substrate 110 using solder or solder 164. In this case, the LED device 160 is disposed in the vertical direction on the substrate 110.

이어서 도 4b에 도시된 바와 같이, 상기 웨이퍼 백그라인딩/접착 필름 부착/웨이퍼 소잉 단계(S2)가 수행된다. Subsequently, as shown in FIG. 4B, the wafer backgrinding / adhesive film attaching / wafer sawing step S2 is performed.

상기 웨이퍼 백그라인딩은 웨이퍼(w)의 두께를 초박형으로 하기 위해 웨이퍼의 후면을 그라인딩 및 폴리싱(Grinding and Polishing)하는 공정이다. 또한, 상기 접착 필름(143)의 부착은 2층 이상의 반도체 다이를 용이하게 스택하기 위해 접착제(접착 필름)(143)를 접착하는 공정이다. The wafer backgrinding is a process of grinding and polishing the back surface of the wafer to make the thickness of the wafer w extremely thin. The adhesion of the adhesive film 143 is a process of adhering the adhesive (adhesive film) 143 in order to easily stack two or more semiconductor dies.

상기 웨이퍼 소잉은 낱개의 반도체 다이(컨트롤러(130) 또는 플래시 메모리(140))를 다이아몬드 블레이드(wb) 등을 이용하여 낱개로 분리하는 공정이다. 이때 낱개의 반도체 다이 저면에는 접착제(143)가 부착된 상태가 된다. 이하의 설명에서 상기 반도체 다이는 컨트롤러(130), 플래시 메모리(140) 또는 신호 제어부(150)로 정의한다.The wafer sawing is a process of separating the individual semiconductor dies (controller 130 or flash memory 140) individually using a diamond blade wb or the like. At this time, the adhesive 143 is attached to the bottom surface of each semiconductor die. In the following description, the semiconductor die is defined as the controller 130, the flash memory 140, or the signal controller 150.

이어서 도 4c에 도시된 바와 같이, 반도체 다이 접착 단계(S4)가 수행된다. 즉, 서브스트레이트(110)의 상면에 컨트롤러(130) 및 플래시 메모리(40)가 접착제(132, 142)로 접착된다. 그리고, 플래시 메모리(30)의 상면에 신호 제어부(150)가 접착제(152)로 접착될 수 있으며, 상기 접착제(132, 142, 152) 대신 통상의 접착 필름도 가능하다.Subsequently, as shown in FIG. 4C, the semiconductor die attaching step S4 is performed. That is, the controller 130 and the flash memory 40 are adhered to the upper surface of the substrate 110 with adhesives 132 and 142. In addition, the signal controller 150 may be adhered to the upper surface of the flash memory 30 with the adhesive 152, and a general adhesive film may be used instead of the adhesives 132, 142, and 152.

도 4d에 도시된 바와 같이, 와이어 본딩 단계(S6)가 수행된다. 즉, 컨트롤러(130)와 서브스트레이트(110)의 배선 패턴(112a)을 와이어(131)로 상호 접속하고, 플래시 메모리(140)와 서브스트레이트(110)의 배선 패턴(112a)을 와이어(141)로 상호 접속하고, 신호 제어부(150)와 서브스트레이트(110)의 배선 패턴(112a)을 와이어(151)로 상호 접속한다. As shown in FIG. 4D, a wire bonding step S6 is performed. That is, the wiring patterns 112a of the controller 130 and the substrate 110 are interconnected with the wires 131, and the wiring patterns 112a of the flash memory 140 and the substrate 110 are connected with the wires 141. The wirings 112a of the signal controller 150 and the substrate 110 are interconnected by wires 151.

이어서 도 4e에 도시된 바와 같이 몰딩 단계(S8)가 수행된다. 이러한 몰딩 단계(S8)에서는, 서브스트레이트(110) 위의 수동 소자(120), 컨트롤러(130), 플래시 메모리(140), 신호 제어부(150) 및 와이어(131,141,151)가 불투명한 수지, 예를 들어 에폭시 수지 또는 실리콘 수지와 같은 봉지재로 밀봉됨으로써, 소정 형태의 봉지부(170)가 형성된다. 여기서, 상기 봉지부(170)는 상기 LED 소자(160)가 상기 봉지부(170)의 외부로 노출되게 형성된다. 즉, 상기 봉지부(170)는 상면이 상기 LED 봉지재(163)의 상면과 동일 평면을 이루도록 형성된다. 이러한 봉지부(170)는 트랜스퍼 몰드를 이용한 몰딩 방법 또는 디스펜서를 이용한 인캡슐레이션 방법으로 형성될 수 있다.Subsequently, a molding step S8 is performed as shown in FIG. 4E. In the molding step S8, the passive element 120, the controller 130, the flash memory 140, the signal controller 150, and the wires 131, 141, and 151 on the substrate 110 are opaque, for example. By sealing with an encapsulant such as an epoxy resin or a silicone resin, an encapsulation portion 170 of a predetermined form is formed. Here, the encapsulation unit 170 is formed such that the LED device 160 is exposed to the outside of the encapsulation unit 170. That is, the encapsulation part 170 is formed such that an upper surface thereof is coplanar with an upper surface of the LED encapsulant 163. The encapsulation unit 170 may be formed by a molding method using a transfer mold or an encapsulation method using a dispenser.

이어서 도 4f에 도시된 바와 같이 마킹 단계(S9)가 수행된다. 이러한 마킹 단계(S9)에서는 잉크 또는 레이저와 같은 마킹 부재(m)를 이용하여 상기 봉지부(170)의 표면에 제품명 및 제조 회사와 같은 각종 정보를 마킹한다.Subsequently, a marking step S9 is performed as shown in FIG. 4F. In the marking step S9, various information such as a product name and a manufacturing company are marked on the surface of the encapsulation part 170 using a marking member m such as ink or a laser.

이어서 도 4g에 도시된 바와 같이 싱귤레이션 단계(S10)가 수행된다. 이러한 싱귤레이션 단계(S10)에서는 소잉 펀치 또는 소잉 블레이드(sb) 등을 이용하여 상기 봉지부(170) 및 서브스트레이트(110)를 함께 절단함으로써, 낱개의 ＵＳＢ 메모리 패키지(100)를 얻게 된다.Subsequently, a singulation step S10 is performed as shown in FIG. 4G. In this singulation step (S10), by cutting the encapsulation unit 170 and the substrate 110 together using a sawing punch or sawing blade sb, or the like, a single USB memory package 100 is obtained.

다음은 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)의 제조 방법에 대해 설명하기로 한다. Next, a method of manufacturing the USB memory package 200 according to another embodiment of the present invention will be described.

본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)는 본 발명의 일 실시예에 따른 USB 메모리 패키지(100)와 비교하여 수동 소자 및 LED 소자 표면 실장 단계(S11), 몰딩 단계(S18) 및 패키지 싱귤레이션 단계(S20)만 다를 뿐, 동일한 단계를 가진다. 이에 따라, 동일한 단계에 대한 중복된 설명은 생략하기로 하며, 수동 소자 및 LED 소자 표면 실장 단계(S11)와, 몰딩 단계(S18)와, 패키지 싱귤레이션 단계(S20)에 대해서 중점적으로 설명하기로 한다.USB memory package 200 according to another embodiment of the present invention is compared to the USB memory package 100 according to an embodiment of the present invention passive device and LED device surface mounting step (S11), molding step (S18) and Only the package singulation step S20 is different and has the same step. Accordingly, duplicate descriptions of the same step will be omitted, and the passive element and LED element surface mounting step S11, the molding step S18, and the package singulation step S20 will be described. do.

도 5는 본 발명의 다른 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 플로우 챠트이고, 도 6은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 수동 소자 및 LED 소자 표면 실장 단계를 설명하기 위한 단면도이고, 도 7은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 몰딩 단계를 설명하기 위한 단면도이고, 도 8은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 패키지 싱귤레이션 단계를 설명하기 위한 단면도이고, 도 9a는 도 8의 패키지 싱귤레이션 단계를 설명하기 위한 평면도이고, 도 9b는 도 8의 패키지 싱귤레이션 단계의 또다른 방법을 설명하기 위한 평면도이다.FIG. 5 is a flowchart illustrating a method of manufacturing a USB memory package according to another exemplary embodiment of the present invention, and FIG. 6 illustrates a passive element and an LED element surface mounting step of the method of manufacturing a semiconductor package for an image sensor of FIG. 5. 7 is a cross-sectional view for describing a molding step of the manufacturing method of the semiconductor package for an image sensor of FIG. 5, and FIG. 8 illustrates a package singulation step of the manufacturing method for the semiconductor package for an image sensor of FIG. 5. 9A is a plan view illustrating the package singulation step of FIG. 8, and FIG. 9B is a plan view illustrating another method of the package singulation step of FIG. 8.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 USB 메모리 패키지(200)의 제조 방법은 수동 소자 및 LED 소자 표면 실장 단계(S11)와, 웨이퍼 백그라인딩/접착 필름 부착/웨이퍼 소잉 단계(S2)와, 서브스트레이트 베이크/제1플라즈마 세척 단계(S3)와, 반도체 다이 접착 단계(S4)와, 제2플라즈마 세척 단계(S5)와, 와이어 본딩 단계(S6)와, 제3플라즈마 세척 단계(S7)와, 몰딩 단계(S18)와, 마킹 단계(S9)와, 패키지 싱귤레이션 단계(S20)를 포함한다.Referring to FIG. 5, the manufacturing method of the USB memory package 200 according to another embodiment of the present invention includes a passive element and an LED element surface mounting step S11 and a wafer backgrinding / adhesive film attachment / wafer sawing step S2. ), The substrate bake / first plasma cleaning step (S3), the semiconductor die bonding step (S4), the second plasma cleaning step (S5), the wire bonding step (S6), and the third plasma cleaning step ( S7), molding step S18, marking step S9, and package singulation step S20.

도 6을 참조하면, 수동 소자 및 LED 소자 표면 실장 단계(S11)는 도 4a에 도시된 수동 소자 및 LED 소자 표면 실장 단계(S1)와 동일하다. 다만, 수동 소자 및 LED 소자 표면 실장 단계(S11)는 베이스(161), 칩(162) 및 LED 봉지재(263')를 갖는 LED 소자(260')를 납땜 또는 솔더(264)를 이용해 상기 서브스트레이트(110)의 상부에 수평 방향으로 배치시키는 것에서만 차이가 있다.Referring to FIG. 6, the passive element and LED element surface mounting step S11 is the same as the passive element and LED element surface mounting step S1 shown in FIG. 4A. However, the passive element and the LED element surface mounting step (S11) may be performed by soldering or soldering the LED element 260 ′ having the base 161, the chip 162, and the LED encapsulant 263 ′ using solder or solder 264. The difference is only in that it is arranged in the horizontal direction on the top of the straight (110).

도 7을 참조하면, 상기 몰딩 단계(S18)는 도 4e에 도시된 몰딩 단계(S18)와 동일하다. 다만, 상기 몰딩 단계(S18)는 LED 소자(260')를 완전히 감싸도록 봉지부(270')를 형성하는 것에서만 차이가 있다.Referring to FIG. 7, the molding step S18 is the same as the molding step S18 illustrated in FIG. 4E. However, the molding step (S18) is different only in forming the encapsulation portion 270 'so as to completely surround the LED device 260'.

도 8을 참조하면, 상기 패키지 싱귤레이션 단계(S20)는 소잉 공정을 이용하여 상기 봉지부(270') 및 상기 서브스트레이트(110)를 절단함으로써, LED 소자(260)를 봉지부(270)의 외부로 노출시키는 단계이다. 도 8에서는, 도 7에 도시된상기 봉지부(270')로부터 절단된 상태인 봉지부(270)를 표시하였으며, 또한 도 7에 도시된 LED 소자(260')로부터 LED 봉지재(263')의 일부가 절단된 상태인 LED 봉지재(263)를 갖는 LED 소자(260)를 표시하였다. Referring to FIG. 8, the package singulation step S20 may be performed by cutting the encapsulation part 270 ′ and the substrate 110 by using a sawing process, thereby removing the LED device 260 from the encapsulation part 270. This step is exposed to the outside. In FIG. 8, the encapsulation portion 270 that is cut from the encapsulation portion 270 ′ shown in FIG. 7 is shown, and the LED encapsulant 263 ′ from the LED element 260 ′ shown in FIG. 7 is also shown. The LED element 260 having the LED encapsulation material 263 in which a part of is cut is shown.

상기 패키지 싱귤레이션 단계(S20)는, 도 4g에 도시된 패키지 싱귤레이션 단계(S10)와 유사하다. 다만, 상기 패키지 싱귤레이션 단계(S20)는, 도 9a에 도시된 바와 같이, 스트립 상태의 서브스트레이트(110)에서 상기 LED 봉지재(263')의 상면과 상기 칩(162) 사이를 지나가도록 정의된 소잉라인(SL)을 따라 상기 봉지부(270') 및 서브스트레이트(110)를 절단한다. 이 때, 상기 LED 봉지재(263')의 일부가 함께 절단된다. The package singulation step S20 is similar to the package singulation step S10 shown in FIG. 4G. However, the package singulation step (S20), as shown in Figure 9a, is defined to pass between the upper surface of the LED encapsulant 263 'and the chip 162 in the substrate 110 in a strip state. The encapsulation part 270 ′ and the substrate 110 are cut along the sawing line SL. At this time, a portion of the LED encapsulant 263 'is cut together.

또한, 상기 패키지 싱귤레이션 단계(S20)는 또다른 방법으로, 도 9b에 도시된 바와 같이, 스트립 상태의 서브스트레이트(110)에서 상기 LED 봉지재(263'')의 상면과 봉지부(270'')의 측면이 동일평면을 이루도록 정의된 소잉라인(SL')을 따라 상기 봉지부(270'') 및 서브스트레이트(110)를 절단할 수 있다. 여기서, 봉지부(270'')는 측면이 상기 LED 봉지재(263'')의 상면이 동일 평면을 이룬 상태로 형성된 상태이다. In addition, the package singulation step (S20) is another method, as shown in Figure 9b, the upper surface and the sealing portion 270 'of the LED encapsulant 263' 'in the substrate 110 in a strip state. The encapsulation portion 270 ″ and the substrate 110 may be cut along the sawing line SL ′ defined such that side surfaces of the ') form the same plane. Here, the encapsulation portion 270 ″ has a side surface formed in a state where an upper surface of the LED encapsulant 263 ″ is coplanar.

본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 특허청구범위 기재의 범위 내에 있게 된다. The present invention is not limited to the above-described specific preferred embodiments, and any person skilled in the art to which the present invention pertains may make various modifications without departing from the gist of the present invention as claimed in the claims. Of course, such changes are within the scope of the claims.

도 1은 본 발명의 일 실시예에 따른 USB 메모리 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a USB memory package according to an embodiment of the present invention.

도 2a는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 단면도이다.2A is a cross-sectional view illustrating a USB memory package according to another embodiment of the present invention.

도 2b는 본 발명의 다른 실시예에 따른 USB 메모리 패키지를 도시한 사시도이다.2B is a perspective view illustrating a USB memory package according to another embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.3 is a flowchart illustrating a method of manufacturing a USB memory package according to an embodiment of the present invention.

도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 도면들이다.4A to 4G are diagrams for describing a method of manufacturing a USB memory package according to an embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 USB 메모리 패키지의 제조 방법을 설명하기 위한 플로우 챠트이다.5 is a flowchart illustrating a method of manufacturing a USB memory package according to another embodiment of the present invention.

도 6은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 수동 소자 및 LED 소자 표면 실장 단계를 설명하기 위한 단면도이다.6 is a cross-sectional view for describing a passive device and an LED device surface mounting step of the method of manufacturing the semiconductor package for an image sensor of FIG. 5.

도 7은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 몰딩 단계를 설명하기 위한 단면도이다.FIG. 7 is a cross-sectional view illustrating a molding step of a method of manufacturing the semiconductor package for an image sensor of FIG. 5.

도 8은 도 5의 이미지 센서용 반도체 패키지의 제조 방법 중 패키지 싱귤레이션 단계를 설명하기 위한 단면도이다.FIG. 8 is a cross-sectional view illustrating a package singulation step in the method of manufacturing the semiconductor package for an image sensor of FIG. 5.

도 9a는 도 8의 패키지 싱귤레이션 단계를 설명하기 위한 평면도이다.9A is a plan view illustrating a package singulation step of FIG. 8.

도 9b는 도 8의 패키지 싱귤레이션 단계의 또다른 방법을 설명하기 위한 평면도이다.FIG. 9B is a plan view illustrating another method of the package singulation step of FIG. 8.

< 도면의 주요 부분에 대한 부호의 설명 > <Description of Symbols for Main Parts of Drawings>

100, 200: USB 메모리 패키지 100: 서브스트레이트100, 200: USB memory package 100: substrate

120: 수동 소자 130: 컨트롤러120: passive element 130: controller

140: 플래시 메모리 150: 신호 제어부140: flash memory 150: signal control unit

160, 260: LED 소자 170, 270: 봉지부160, 260: LED elements 170, 270: encapsulation

Claims (10)

상면에 다수의 배선 패턴이 형성된 서브스트레이트;A substrate having a plurality of wiring patterns formed thereon; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 수동 소자;At least one passive element connected to the wiring pattern of the substrate; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 컨트롤러;At least one controller connected to the wiring pattern of the substrate; 상기 서브스트레이트의 배선 패턴에 접속된 적어도 하나의 플래시 메모리;At least one flash memory connected to a wiring pattern of the substrate; 상기 서브스트레이트의 배선 패턴에 접속되어 연산 처리를 하는 신호 제어부;A signal controller connected to a wiring pattern of the substrate and performing arithmetic processing; 상기 서브스트레이트의 배선 패턴에 접속된 LED 소자;An LED element connected to the wiring pattern of the substrate; 상기 서브스트레이트 위의 수동 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 LED 소자를 불투명한 수지로 밀봉하는 봉지부; 및An encapsulation unit sealing the passive element, the controller, the flash memory, the signal controller, and the LED element on the substrate with an opaque resin; And 상기 서브스트레이트의 일측 하면에 상기 배선 패턴과 도전성 비아로 연결되게 형성된 적어도 하나의 USB 랜드를 포함하며,At least one USB land formed on one lower surface of the substrate to be connected to the wiring pattern and the conductive via; 상기 LED 소자가 상기 봉지부의 외부로 노출되는 것을 특징으로 하는 USB 메모리 패키지.The USB memory package, characterized in that the LED element is exposed to the outside of the encapsulation. 제 1 항에 있어서,The method of claim 1, 상기 LED 소자는 상기 서브스트레이트의 상부에 수직 방향으로 배치되고,The LED element is disposed in the vertical direction on top of the substrate, 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함 하며, A base electrically connected to the wiring pattern, a chip electrically connected to the base, and an LED encapsulant formed on the base to seal the chip; 상기 LED 봉지재의 상면과 상기 봉지부의 상면이 동일 평면을 이루는 것을 특징으로 하는 USB 메모리 패키지.And a top surface of the LED encapsulant and a top surface of the encapsulation portion form the same plane. 제 1 항에 있어서,The method of claim 1, 상기 LED 소자는 상기 서브스트레이트의 상부에 수평 방향으로 배치되고,The LED element is disposed in the horizontal direction on top of the substrate, 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함하며,  A base electrically connected to the wiring pattern, a chip electrically connected to the base, and an LED encapsulant formed on the base to seal the chip; 상기 LED 봉지재의 상면과 상기 봉지부의 측면이 동일 평면을 이루는 것을 특징으로 하는 USB 메모리 패키지.USB memory package, characterized in that the upper surface of the LED encapsulant and the side of the encapsulation form the same plane. 상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하고, 상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자와 LED 소자를 접속하는 수동 소자 및 LED 소자 표면 실장 단계;A passive element and an LED element surface mounting step having a substrate having at least one wiring pattern formed on an upper surface thereof, and connecting at least one passive element and the LED element to the wiring pattern of the substrate; 상기 서브스트레이트의 상면에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 반도체 다이 접착 단계;Bonding a semiconductor die to at least one controller, a flash memory, and a signal controller on an upper surface of the substrate; 상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 와이어 본딩 단계; 및A wire bonding step of connecting the controller, the flash memory, and the signal controller to the wiring pattern of the substrate by wire; And 상기 서브스트레이트 위의 수동 소자, LED 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 불투명한 수지로 밀봉하여 봉지부를 형성하는 몰딩 단계를 포함하며,A molding step of sealing the passive element, the LED element, the controller, the flash memory, the signal controller, and the wire on the substrate with an opaque resin to form an encapsulation part, 상기 몰딩 단계는 상기 LED 소자를 상기 봉지부의 외부로 노출되게 상기 봉지부를 형성하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.The molding step of manufacturing a USB memory package, characterized in that for forming the encapsulation to expose the LED element to the outside of the encapsulation. 제 4 항에 있어서,The method of claim 4, wherein 상기 수동 소자 및 LED 소자 표면 실장 단계는 상기 LED 소자를 상기 서브스트레이트의 상부에 수직 방향으로 배치시키며,The passive element and LED element surface mounting step places the LED element in a vertical direction on top of the substrate, 상기 LED 소자는 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.The LED device may include a base electrically connected to the wiring pattern, a chip electrically connected to the base, and an LED encapsulant formed on the base to seal the chip. . 제 5 항에 있어서,The method of claim 5, 상기 몰딩 단계는 상기 LED 봉지재의 상면과 상기 봉지부의 상면이 동일 평면을 이루도록 상기 봉지부를 형성하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.The molding step of manufacturing a USB memory package, characterized in that for forming the encapsulation so that the upper surface of the LED encapsulant and the upper surface of the encapsulation form the same plane. 상면에 적어도 하나의 배선 패턴이 형성된 서브스트레이트를 구비하고, 상기 서브스트레이트의 배선 패턴에 적어도 하나의 수동 소자와 LED 소자를 접속하는 수동 소자 및 LED 소자 표면 실장 단계;A passive element and an LED element surface mounting step having a substrate having at least one wiring pattern formed on an upper surface thereof, and connecting at least one passive element and the LED element to the wiring pattern of the substrate; 상기 서브스트레이트의 상면에 적어도 하나의 컨트롤러, 플래시 메모리 및 신호 제어부를 접착하는 반도체 다이 접착 단계;Bonding a semiconductor die to at least one controller, a flash memory, and a signal controller on an upper surface of the substrate; 상기 컨트롤러, 플래시 메모리 및 신호 제어부를 상기 서브스트레이트의 배선 패턴에 와이어로 접속하는 와이어 본딩 단계;A wire bonding step of connecting the controller, the flash memory, and the signal controller to the wiring pattern of the substrate by wire; 상기 서브스트레이트 위의 수동 소자, LED 소자, 컨트롤러, 플래시 메모리, 신호 제어부 및 와이어를 불투명한 수지로 밀봉하여 봉지부를 형성하는 몰딩 단계; 및A molding step of sealing the passive element, the LED element, the controller, the flash memory, the signal controller, and the wire on the substrate with an opaque resin to form an encapsulation part; And 소잉 공정을 이용하여 상기 봉지부 및 상기 서브스트레이트를 절단함으로써 상기 LED 소자를 상기 봉지부의 외부로 노출시키는 패키지 싱귤레이션 단계를 포함하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.And a package singulation step of exposing the LED element to the outside of the encapsulation by cutting the encapsulation and the substrate using a sawing process. 제 7 항에 있어서,The method of claim 7, wherein 상기 수동 소자 및 LED 소자 표면 실장 단계는 상기 LED 소자를 상기 서브스트레이트의 상부에 수평 방향으로 배치시키며,The passive element and the LED element surface mounting step is to place the LED element in the horizontal direction on top of the substrate, 상기 LED 소자는 상기 배선 패턴에 전기적으로 연결되는 베이스와, 상기 베이스와 전기적으로 연결되는 칩과, 상기 칩을 밀봉하도록 상기 베이스 위에 형성된 LED 봉지재를 포함하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.The LED device may include a base electrically connected to the wiring pattern, a chip electrically connected to the base, and an LED encapsulant formed on the base to seal the chip. . 제 8 항에 있어서,The method of claim 8, 상기 패키지 싱귤레이션 단계는The package singulation step 상기 LED 봉지재의 상면과 상기 칩 사이를 지나가도록 정의된 소잉라인을 따라 상기 봉지부 및 서브스트레이트를 절단하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법.And cutting the encapsulation portion and the substrate along a sawing line defined to pass between an upper surface of the LED encapsulant and the chip. 제 8 항에 있어서,The method of claim 8, 상기 패키지 싱귤레이션 단계는The package singulation step 상기 LED 봉지재의 상면과 상기 봉지부의 측면이 동일평면을 이루도록 정의된 소잉라인을 따라 상기 봉지부 및 서브스트레이트를 절단하는 것을 특징으로 하는 USB 메모리 패키지의 제조 방법. And cutting the encapsulation portion and the substrate along a sawing line defined such that an upper surface of the LED encapsulant and a side surface of the encapsulation portion form the same plane.
KR1020080127527A 2008-12-15 2008-12-15 Usb memory package and fabricating?method thereof KR101024710B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080127527A KR101024710B1 (en) 2008-12-15 2008-12-15 Usb memory package and fabricating?method thereof
BRPI0904661-5A BRPI0904661A2 (en) 2008-12-15 2009-11-06 Universal Serial Bus Memory Pack and Method of Manufacturing a Universal Serial Bus Memory Pack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127527A KR101024710B1 (en) 2008-12-15 2008-12-15 Usb memory package and fabricating?method thereof

Publications (2)

Publication Number Publication Date
KR20100068998A true KR20100068998A (en) 2010-06-24
KR101024710B1 KR101024710B1 (en) 2011-03-24

Family

ID=42367165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127527A KR101024710B1 (en) 2008-12-15 2008-12-15 Usb memory package and fabricating?method thereof

Country Status (2)

Country Link
KR (1) KR101024710B1 (en)
BR (1) BRPI0904661A2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017171971A1 (en) * 2016-03-31 2017-10-05 Intel IP Corporation Microelectronic package with illuminated backside exterior

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398696U (en) * 1990-01-26 1991-10-14
KR100828956B1 (en) * 2006-06-27 2008-05-13 하나 마이크론(주) Universal Serial Bus memory package and manufacturing method the same
KR100851048B1 (en) 2007-03-02 2008-08-12 하나 마이크론(주) Usb memory package and the method for production the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017171971A1 (en) * 2016-03-31 2017-10-05 Intel IP Corporation Microelectronic package with illuminated backside exterior
US10411000B2 (en) 2016-03-31 2019-09-10 Intel IP Corporation Microelectronic package with illuminated backside exterior

Also Published As

Publication number Publication date
KR101024710B1 (en) 2011-03-24
BRPI0904661A2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
KR100828956B1 (en) Universal Serial Bus memory package and manufacturing method the same
JP5524322B2 (en) Leadless integrated circuit package having high density contacts and method of manufacturing the same
JP3960479B1 (en) Manufacturing method of semiconductor device having double-sided electrode structure
US6815257B2 (en) Chip scale package and method of fabricating the same
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US7820480B2 (en) Lead frame routed chip pads for semiconductor packages
US7772686B2 (en) Memory card fabricated using SiP/SMT hybrid technology
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
US20070158799A1 (en) Interconnected IC packages with vertical SMT pads
US8728864B2 (en) Method of fabricating a memory card using SIP/SMT hybrid technology
TWI711138B (en) Multi-chip package system and methods of forming the same
US9634180B2 (en) Method for forming semiconductor device package with slanting structures
US7320902B2 (en) Electronic device and method of manufacturing the same, chip carrier, circuit board, and electronic instrument
US7176058B2 (en) Chip scale package and method of fabricating the same
KR101024710B1 (en) Usb memory package and fabricating?method thereof
US20100327425A1 (en) Flat chip package and fabrication method thereof
KR101394647B1 (en) Semiconductor package and method for fabricating the same
US8531022B2 (en) Routable array metal integrated circuit package
KR100533761B1 (en) semi-conduSSor package
KR101004512B1 (en) USB memory package

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee