KR20100059762A - Device and method for protecting data in non-volatile memory - Google Patents
Device and method for protecting data in non-volatile memory Download PDFInfo
- Publication number
- KR20100059762A KR20100059762A KR1020100038670A KR20100038670A KR20100059762A KR 20100059762 A KR20100059762 A KR 20100059762A KR 1020100038670 A KR1020100038670 A KR 1020100038670A KR 20100038670 A KR20100038670 A KR 20100038670A KR 20100059762 A KR20100059762 A KR 20100059762A
- Authority
- KR
- South Korea
- Prior art keywords
- power
- data
- signal
- nonvolatile memory
- voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
본 발명은 비휘발성 메모리의 데이터 보호 장치 및 방법에 관한 것으로 특히, 시스템의 전원 차단(ex. system shutdown) 시 입출력 라인의 전압 강하 시간을 일정시간 지연하여 비휘발성 메모리의 데이터를 보호하는 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for protecting data in a nonvolatile memory, and more particularly, to an apparatus and method for protecting data in a nonvolatile memory by delaying a voltage drop time of an input / output line for a predetermined time during system shutdown. It is about.
FRAM, MRAM, PRAM 등의 비휘발성 메모리(Non-volatile memory, NVRAM)는 바이트 단위로 접근이 가능한 동시에 전력공급이 없이도 내용을 유지할 수 있다. 이러한 비휘발성 메모리는 현재의 Flash, DRAM 소자의 단점을 효과적으로 보완할 수 있는 차세대 소자로 많은 각광을 받고 있다.Non-volatile memory (NVRAM), such as FRAM, MRAM, and PRAM, can be accessed on a byte-by-byte basis while maintaining its contents without power. Such nonvolatile memories are attracting much attention as next generation devices that can effectively compensate for the disadvantages of current flash and DRAM devices.
시스템의 전원이 차단되는 경우, 비휘발성 메모리 칩에 들어가는 전압은 커패시터의 영향으로 전원차단 시점부터 서서히 감소하게 된다. 즉, 전원 공급이 중단된 이후에도, 전압이 특정 전압 이하로 낮아 지기 전까지는 소자가 동작가능상태로 유지된다. 이에 반해, 시스템 셧 다운이 되는 경우 메모리 컨트롤러는 즉시 Chip Selection Signal, Write Enable 시그널 등을 포함한 모든 신호라인의 전압을 0V 로 강하시켜 모든 메모리 주소의 0 번지에 데이터가 기록될 수 있다.When the system is powered off, the voltage entering the nonvolatile memory chip will gradually decrease from the time of power down under the influence of the capacitor. That is, even after the power supply is interrupted, the device remains operational until the voltage drops below a certain voltage. In contrast, in the event of a system shutdown, the memory controller immediately drops the voltage on all signal lines, including the chip selection signal and write enable signal, to 0V, allowing data to be written to address 0 at all memory addresses.
따라서, 시스템 전원 차단 시 비휘발성 메모리의 데이터가 파손되지 않도록 비휘발성 메모리 데이터를 보호하는 방법이 절실히 요구된다.Therefore, there is an urgent need for a method of protecting nonvolatile memory data so that the data of the nonvolatile memory is not damaged when the system is powered off.
본 발명은 시스템의 전원 차단 여부를 판별하고 전원 차단 시 입출력 라인의 전압 강하 시점을 소정 시간 지연함으로써, 전원 차단 시에도 비휘발성 메모리의 데이터가 파손되지 않도록 데이터를 보호하는 비휘발성 메모리의 데이터 보호 장치 및 방법을 제공한다.The present invention determines whether the system is powered off and delays the voltage drop of the input / output line for a predetermined time when the power is turned off, thereby protecting the data so that the data of the nonvolatile memory is not damaged even when the power is turned off. And methods.
본 발명은 전압 강하 시점을 지연하기 위한 지연회로가 시스템의 전원 차단 시에만 동작하도록 함으로써, 시스템의 오작동 또는 시스템 성능 저하를 방지하는 비휘발성 메모리의 데이터 보호 장치 및 방법을 제공한다.The present invention provides a data protection device and method for a nonvolatile memory that prevents a system malfunction or a decrease in system performance by allowing a delay circuit for delaying a voltage drop time to operate only when the system is powered off.
본 발명의 일실시예에 따른 비휘발성 메모리의 데이터 보호 장치는, 입출력 라인의 전압 강하 시간을 지연 시키기 위한 신호 지연부, 시스템의 전원 차단을 감지하는 전원 차단 감지부 및 상기 시스템의 전원 차단 여부에 대응하여 상기 신호 지연부를 제어하는 제어부를 포함한다The data protection device of a nonvolatile memory according to an embodiment of the present invention includes a signal delay unit for delaying a voltage drop time of an input / output line, a power cut detection unit detecting a power cut of a system, and whether the system is powered off. Correspondingly, a control unit for controlling the signal delay unit.
본 발명의 일측면에 따르면, 상기 신호 지연부는, 상기 입출력 라인의 전압 강하 시점을 기 설정된 시간 지연시키기 위한 지연회로, 버퍼, 및 커패시터 중 적어도 하나를 포함하고, 상기 기 설정된 시간은, 비휘발성 메모리에 제공되는 전압이 동작 가능 전압 이하로 변경되는 시간일 수 있다.According to an aspect of the present invention, the signal delay unit includes at least one of a delay circuit, a buffer, and a capacitor for delaying a voltage drop time of the input / output line for a predetermined time, wherein the predetermined time is a nonvolatile memory. It may be a time at which the voltage provided at is changed below the operable voltage.
본 발명의 일측면에 따르면, 상기 전원 차단 감지부는, 전원 차단 시 발생하는 디지털 신호를 이용하여 전원의 차단을 감지할 수 있다.According to an aspect of the present invention, the power cut detection unit may detect the power cut off using a digital signal generated when the power cut off.
본 발명의 일측면에 따르면, 상기 디지털 신호는, CKE(Clock Enable) 및 power down exit mode 중 하나를 포함할 수 있다.According to an aspect of the present invention, the digital signal may include one of a clock enable (CKE) and a power down exit mode.
본 발명의 일실시예에 따른 비휘발성 메모리의 데이터 보호 방법은, 시스템의 전원 차단을 감지하는 단계 및 상기 시스템의 전원 차단에 대응하여 입출력 라인의 전압 강하 시간을 지연하는 단계를 포함한다A data protection method of a nonvolatile memory according to an embodiment of the present invention includes detecting power cutoff of a system and delaying a voltage drop time of an input / output line in response to power cutoff of the system.
본 발명의 일측면에 따르면, 시스템의 전원 차단을 감지하는 단계는, 전원 차단 시 발생하는 디지털 신호를 이용하여 전원의 차단을 감지할 수 있다.According to one aspect of the invention, the step of detecting the power off of the system, by using a digital signal generated when the power off can detect the power off.
본 발명의 일측면에 따르면, 상기 전압 강하 시간을 지연하는 단계는, 지연회로, 버퍼, 및 커패시터 중 적어도 하나를 이용하여, 상기 시스템의 전원이 차단되는 경우, 상기 전합 강하 시간을 지연하고, 상기 시스템의 전원이 차단되지 않는 경우, 상기 전합 강하 시간을 지연하지 않을 수 있다.According to one aspect of the invention, the step of delaying the voltage drop time, using at least one of a delay circuit, a buffer, and a capacitor, when the power supply of the system is cut off, delays the total drop time, If the system is not powered off, the total drop time may not be delayed.
본 발명의 일실시예에 따르면, 시스템의 전원 차단 여부를 판별하고 전원 차단 시 입출력 라인의 전압 강하 시점을 소정 시간 지연함으로써, 전원 차단 시에도 비휘발성 메모리의 데이터가 파손되지 않도록 데이터를 보호하는 비휘발성 메모리의 데이터 보호 장치 및 방법이 제공된다.According to an embodiment of the present invention, by determining whether the system is powered off and delays the voltage drop time of the input / output line for a predetermined time when the power is turned off, the non-volatile memory protects the data from being damaged even when the power is cut off. A data protection apparatus and method for volatile memory are provided.
본 발명의 일실시예에 따르면, 전압 강하 시점을 지연하기 위한 지연회로가 시스템의 전원 차단 시에만 동작하도록 함으로써, 시스템의 오작동 또는 시스템 성능 저하를 방지하는 비휘발성 메모리의 데이터 보호 장치 및 방법이 제공된다.According to an embodiment of the present invention, there is provided a data protection apparatus and method of a nonvolatile memory for preventing a system malfunction or a performance degradation by operating a delay circuit for delaying a voltage drop time only when the system is powered off. do.
도 1은 종래의 시스템에 있어서, 시스템 전원 차단 시의 메모리 입력 신호 및 시스템 전압을 도시한 도면이다.
도 2는 본 발명의 일실시예에 있어서, 비휘발성 메모리의 데이터 보호 장치를 도시한 도면이다.
도 3은 본 발명의 일실시예에 있어서, 비휘발성 메모리의 데이터 보호 방법을 설명하기 위한 흐름도이다.
도 4는 본 발명의 일실시예에 있어서, power down exit mode를 사용하여 신호 전달 시간을 지연시키는 방법을 설명하기 위한 흐름도이다.1 is a diagram illustrating a memory input signal and a system voltage when a system is powered off in a conventional system.
2 is a diagram illustrating a data protection device of a nonvolatile memory according to one embodiment of the present invention.
3 is a flowchart illustrating a data protection method of a nonvolatile memory according to an embodiment of the present invention.
4 is a flowchart illustrating a method of delaying a signal propagation time using a power down exit mode according to an embodiment of the present invention.
이하, 첨부된 도면들에 기재된 내용들을 참조하여 본 발명에 따른 실시예를 상세하게 설명한다. 다만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, with reference to the contents described in the accompanying drawings will be described in detail an embodiment according to the present invention. However, the present invention is not limited to or limited by the embodiments. Like reference numerals in the drawings denote like elements.
일반적으로, 비휘발성 메모리가 일반 메모리와 동일한 구성을 가지고 사용되는 경우, 비휘발성 메모리 칩을 장착한 보드는 데이터 라인, 주소라인(address line), 그리고 명령어 라인(command line)이 존재하여 입출력을 수행할 수 있다. 이때, 주소라인은 입출력을 행할 주소를 명시한다. 또한, 데이터 라인은 읽거나 써야 할 자료가 전달되는 경로이며, 명령어 라인은 실제로 행하여질 명령어가 전달되는 채널이다. 여기서, 명령어 라인은 명령이 전달될 chip 을 명시하는 chip selection(혹은 Chip Enable) 시그널, 쓰기 동작을 명시하는 write enable signal 이 전달될 수 있다.In general, when a nonvolatile memory is used with the same configuration as a general memory, a board equipped with a nonvolatile memory chip performs input / output due to the presence of a data line, an address line, and a command line. can do. At this time, the address line specifies an address to perform input / output. In addition, a data line is a path through which data to be read or written is transmitted, and a command line is a channel through which a command to be actually executed is transmitted. Here, the command line may receive a chip selection (or chip enable) signal specifying a chip to which a command is to be transmitted, and a write enable signal specifying a write operation.
도 1은 종래의 시스템에 있어서, 시스템 전원 차단 시의 메모리 입력 신호 및 시스템 전압을 도시한 도면이다.1 is a diagram illustrating a memory input signal and a system voltage when a system is powered off in a conventional system.
도 1을 참고하면, 도면 부호 120에는 시스템이 셧 다운 되는 경우, 시스템 전원의 전압이 감소하는 그래프가 도시되어 있다. 시스템의 전원이 차단되는 경우(예: 시스템 셧 다운)에 비휘발성 메모리 칩에 들어가는 전압은 커패시터의 영향으로 인하여 전원차단 시점부터 서서히 감소한다. 즉, 전원 공급이 중단된 이후에도, 전압이 특정 전압 이하로 낮아 지기 전까지는 소자가 동작가능상태로 유지된다. 이에 반해, 도면 부호 110에는 메모리 입력 신호가 시스템 셧 다운되는 즉시 급격히 감소하는 그래프가 도시되어 있다. 즉, 시스템이 셧 다운 되는 경우 메모리 컨트롤러는 즉시 Chip Selection Signal, Write Enable 시그널 등을 포함한 모든 신호라인의 전압을 0V 로 강하시킨다. 여기서, Chip Selection Signal이 0이 되는 경우, 0번지 주소가 선택이 되고, Write Enable 시그널이 0V 가 되면 write 가 enable 된다. 즉, 모든 메모리 주소의 0 번지에 데이터가 기록된다.Referring to FIG. 1,
따라서, 시스템 셧 다운의 경우, 기존에 있던 내용이 파손되고 파손된 자료가 영속적으로 저장될 수 있다. 해당 위치에 있는 내용이 파손됨으로 인해 경우에 따라서는 중요 법/의료 기록의 손실, 시스템 구동 불가 등의 매우 치명적인 결과를 초래할 수 있다. 따라서, 시스템 셧 다운 시 의도하지 않은 위치에 새로운 데이터가 임의로 저장되어 기 저장된 데이터의 파손되는 것을 막기 위해 메모리 입출력 라인의 전압을 강하시키는 시점을 소정시간 지연시켜 비휘발성 메모리의 데이터를 보호하는 장치 및 방법이 제안될 수 있다. 이하에서는, 비휘발성 메모리의 데이터를 보호하는 장치 및 방법을 상세하게 살펴본다.Therefore, in the case of a system shutdown, the existing contents are damaged and the damaged data can be stored permanently. Damage to the content at that location can in some cases lead to very fatal consequences such as loss of important legal / medical records, system inoperability, etc. Accordingly, an apparatus for protecting data in a nonvolatile memory by delaying a time for dropping a voltage of a memory input / output line for a predetermined time in order to prevent new data is randomly stored at an unintended position and the previously stored data is not damaged during system shutdown. A method can be proposed. Hereinafter, an apparatus and method for protecting data of a nonvolatile memory will be described in detail.
도 2는 본 발명의 일실시예에 있어서, 비휘발성 메모리의 데이터 보호 장치를 도시한 도면이다.2 is a diagram illustrating a data protection device of a nonvolatile memory according to one embodiment of the present invention.
도 2를 참고하면, 비휘발성 메모리의 데이터 보호 장치(200)는 전원 차단 감지부(210), 제어부(220), 및 신호 지연부(230)를 포함한다.Referring to FIG. 2, the
전원 차단 감지부(210)는 시스템의 전원 차단을 감지한다. 즉, 시스템 셧 다운 등의 경우와 같이 시스템의 전원이 차단 되는 경우를 모니터링하여, 시스템의 전원 차단 시 발생하는 문제점들에 대응하도록 할 수 있다.The power
이때, 상기 전원 차단 감지부(210)는, 전원 차단 시 발생하는 디지털 신호를 이용하여 전원의 차단을 감지할 수 있다. 여기서, 상기 디지털 신호는, CKE(Clock Enable) 및 power down exit mode 중 하나를 포함할 수 있다. 이하에서는 도 4를 참고하여 power down exit mode를 사용하여 신호 전달 시간을 지연시키는 일실시예를 상세히 설명한다.In this case, the power
도 4를 참고하면, 신호 전달 경로를 제어하기 위해 Power down exit mode를 selection input(411)으로 사용하는 multiplexer(410)를 사용할 수 있다. 이때, selection input(411)을 통해 Power down mode가 선택되는 경우, 신호를 Delayed Circuit(430)으로 우회시킬 수 있다. 즉, power down exit mode의 상태에 따라 Normal Circuit(420)을 거치거나 Delayed Circuit(430)을 거치도록 선택할 수 있는 회로를 통하여 메모리에 잘못된 입력이 들어가지 않도록 할 수 있다.Referring to FIG. 4, a
도 2를 다시 참고하면, 신호 지연부(230)는 입출력 라인의 전압 강하 시간을 지연시킨다. 즉, 전원 차단 감지부(210)가 전원의 차단을 감지하는 경우, 메모리 컨트롤러가 명령어 라인, 주소 라인, 데이터 라인 등 모든 입출력 라인의 전압을 강하시키는 시점을 소정시간 지연시킬 수 있다. 이때, 지연시키는 시간은 비휘발성 메모리(240)에 제공되는 전압이 비휘발성 메모리(240)이 동작 가능한 전압 이하로 낮아질 때까지로 설정할 수 있다. 여기서, 비휘발성 메모리(240)에 제공되는 전압은 커패시터의 영향으로 서서히 감소하고, 동작 가능한 전압 이하로 낮아지기 전까지는 임의로 동작될 수 있으므로, 명령어 라인, 주소 라인, 데이터 라인 등 모든 라인의 전압 역시, 서서히 감소될 수 있도록 시간을 지연시킬 수 있다. 즉, 명령어 라인, 주소 라인, 데이터 라인 등 모든 라인의 전압이 급격히 감소하는 경우, 앞서 살펴본 바와 같이 Chip Selection Signal이 0이 되어 0번지 주소가 선택이 되고, Write Enable 시그널이 0V가 되어 write가 enable 될 수 있고, 메모리 주소의 0번지에 의도하지 않은 데이터가 저장되어 기 저장된 데이터를 파손시킬 수 있다. 따라서, 명령어 라인, 주소 라인, 데이터 라인 등 모든 라인의 전압 역시 서서히 감소시킬 수 있도록 신호 지연부를 구비하여 전압 강하 시점을 소정시간 늦출 수 있다.Referring back to FIG. 2, the
이때, 신호 전달 시간을 지연시키기 위해 지연회로(delayed circuit), 버퍼, 커패시터 중 적어도 하나를 사용할 수 있다.In this case, at least one of a delayed circuit, a buffer, and a capacitor may be used to delay the signal transmission time.
여기서, 지연회로 혹은 버퍼는 비선형 전송회로로서 단안정 멀티 바이브레이터, 시프트 레지스터 등을 이용하여 구현할 수 있다. 이때, 시프트 레지스터는 레지스터의 한쪽으로 입력된 값이 클럭마다 한 비트씩 반대방향으로 이동한다. 일정 클럭 이후에는 입력된 값이 반대쪽 비트로 이동하여 출력부에 등장하게 된다. 즉, 신호를 특정 클럭수만큼 지연시킬 때 사용될 수 있다. The delay circuit or the buffer may be implemented using a monostable multivibrator, a shift register, or the like as a nonlinear transmission circuit. At this time, the shift register shifts the value input to one side of the register in the opposite direction by one bit for each clock. After a certain clock, the input value shifts to the opposite bit and appears at the output. That is, it can be used to delay the signal by a certain number of clocks.
또한, 신호 전달 시간을 지연시키기 위해, power exit mode 일 경우, Write Enable 이나 Chip Selection 신호를 일정 클럭 이후에 CPU 또는 controller가 생성하도록 할 수 있다.In addition, in order to delay the signal transmission time, in the power exit mode, the CPU or the controller may generate a write enable or chip selection signal after a predetermined clock.
제어부(220)는 상기 시스템의 전원 차단 여부에 대응하여 상기 신호 지연부를 제어한다. 즉, 상기 시스템의 전원이 차단되는 경우, 상기 신호 지연부를 동작시키고, 상기 시스템의 전원이 차단되지 않는 경우, 상기 신호 지연부가 동작하지 않도록 제어할 수 있다. 즉, 명령어 라인, 주소 라인, 데이터 라인에 지연 회로나, 버퍼 등을 추가할 경우, 일반적인 동작환경에서도 해당 신호 발생이 지연되기 때문에 시스템의 오작동이나 시스템 성능의 저하를 가져올 수 있다. 따라서, 시스템이 셧 다운 되는 경우와 같이 전원이 차단되는 경우에만 해당 신호의 발생 또는 전달을 지연시키기 위해 전원 차단 감지부(210)에서 전원이 차단된 것으로 감지하는 경우에만 신호 지연부가 인에이블될 수 있도록 제어할 수 있다.The
상기와 같이, 시스템의 전원이 차단되는 경우, 비휘발성 메모리 모듈의 전압이 커패시터의 영향으로 서서히 감소하는 것과 달리 메모리 컨트롤러는 시스템 전원 차단 즉시, 모든 신호라인의 전압을 0V로 강하시키므로, 명령어 라인, 주소 라인, 데이터 라인에 지연회로 등을 설치하여 비휘발성 메모리의 데이터가 파손되는 것을 방지할 수 있다. As described above, when the power of the system is cut off, unlike the voltage of the nonvolatile memory module gradually decreasing due to the influence of the capacitor, the memory controller drops the voltage of all signal lines to 0 V immediately after the power is cut off. Delay circuits and the like can be provided in the address line and the data line to prevent data in the nonvolatile memory from being damaged.
또한, 시스템의 전원 차단을 감지하는 전원 차단 감지부를 구비하여 전원이 차단되지 않은 경우에도 신호 발생 또는 전달이 지연되어 시스템이 오작동하거나 시스템 성능이 저하되는 것을 방지할 수 있다.In addition, a power cut detection unit for detecting a power cut of the system may be provided to prevent the system from malfunctioning or degrading system performance due to a delay in signal generation or transmission even when the power is not cut off.
도 3은 본 발명의 일실시예에 있어서, 비휘발성 메모리 데이터 보호 방법을 설명하기 위한 흐름도이다. 3 is a flowchart illustrating a nonvolatile memory data protection method according to an embodiment of the present invention.
도 3을 참고하면, 단계(S310) 내지 단계(S320)에서는 시스템 전원 차단 여부를 모니터링하여 시스템의 전원 차단을 감지한다. 즉, 시스템 셧 다운 등과 같이 전원이 차단되는 경우를 모니터링하여 데이터의 파손을 방지하기 위한 준비 작업을 수행하도록 할 수 있다. 이때, 시스템의 전원이 차단되는지 여부를 판단하기 위해, 시스템의 전원 차단 시 발생하는 디지털 신호를 이용할 수 있다. 여기서, 디지털 신호는 CKE(Clock Enable) 및 power down exit mode 중 하나를 포함할 수 있다. 또한, 시스템의 전원 차단 시, 데이터의 파손을 방지하기 위해 구비한 신호 지연 회로를 인에이블시켜 발생 또는 전달되는 신호를 지연시키도록 설정할 수 있다.Referring to FIG. 3, in steps S310 to S320, the system power is monitored to detect whether the system is powered off. In other words, it is possible to monitor the case where the power is cut off such as system shutdown, so as to perform a preparatory work to prevent data corruption. In this case, a digital signal generated when the system is powered off may be used to determine whether the system is powered off. Here, the digital signal may include one of a clock enable (CKE) and a power down exit mode. In addition, when the system is powered off, a signal delay circuit provided to prevent data corruption may be set to delay a signal generated or transmitted.
단계(S330)에서는 시스템 전원 차단 시, 시스템에 구비된 지연회로, 버퍼 등을 이용하여 명령어 라인, 주소 라인, 데이터 라인으로 신호가 전달되는 시간을 지연시킬 수 있다. 이때, 신호 전달을 지연시키는 시간은 비휘발성 메모리 모듈에 제공되는 전압이 동작영역 이하로 떨어질 때까지로 설정할 수 있다.In operation S330, when the system is powered off, a delay time for transmitting a signal to the command line, the address line, and the data line may be delayed by using a delay circuit or a buffer provided in the system. In this case, the time for delaying signal transmission may be set until the voltage provided to the nonvolatile memory module falls below the operation region.
즉, Write Enable 신호의 강하시점을 비휘발성 메모리 모듈의 전압이 동작영역 이하로 떨어진 이후로 지연하여 Write Enable 신호가 0V가 되어 write가 enable되더라도 비휘발성 메모리 모듈의 전압이 동작영역 이하로 떨어진 이후이므로 비휘발성 메모리 모듈이 동작할 수 없어 시스템 전원 차단 후 원하지 않는 데이터가 비휘발성 메모리로 저장되어 기 저장된 데이터가 파손되는 것을 방지할 수 있다.That is, even though the write enable signal is delayed after the voltage of the nonvolatile memory module falls below the operating range and the write enable signal becomes 0V, the write of the nonvolatile memory module falls below the operating range. Since the nonvolatile memory module cannot operate, unwanted data is stored in the nonvolatile memory after the system is powered off, thereby preventing the prestored data from being damaged.
상기에서 살펴본 바와 같이, 비휘발성 메모리 모듈의 전원이 동작영역 이하로 떨어질 때까지 지연회로, 버퍼 등을 사용하여 신호가 전달되는 시간을 지연함으로써, 전원 차단 시에도 비휘발성 메모리의 데이터가 파손되지 않도록 데이터를 보호하는 비휘발성 메모리의 데이터 보호 장치 및 방법을 제공할 수 있다.As described above, by delaying the time that a signal is transmitted using a delay circuit, a buffer, or the like until the power of the nonvolatile memory module falls below the operating range, the data of the nonvolatile memory is not damaged even when the power is cut off. A data protection device and method of a nonvolatile memory for protecting data can be provided.
또한, 전압 강하 시점을 지연하기 위한 지연회로가 시스템의 전원 차단 시에만 동작하도록 함으로써, 시스템의 오작동 또는 시스템 성능 저하를 방지하는 비휘발성 메모리의 데이터 보호 장치 및 방법을 제공할 수 있다.In addition, by providing a delay circuit for delaying the voltage drop time to operate only when the system is powered off, it is possible to provide an apparatus and method for data protection of a nonvolatile memory that prevents a malfunction of the system or a decrease in system performance.
또한 본 발명의 일실시예에 따른 비휘발성 메모리의 데이터 보호 방법은 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령을 포함하는 컴퓨터 판독 가능 매체를 포함한다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.In addition, the data protection method of a nonvolatile memory according to an embodiment of the present invention includes a computer readable medium including program instructions for performing operations implemented by various computers. The computer readable medium may include program instructions, data files, data structures, etc. alone or in combination. The media may be program instructions that are specially designed and constructed for the present invention or may be available to those skilled in the art of computer software. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks, such as floppy disks. Magneto-optical media, and hardware devices specifically configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions include not only machine code generated by a compiler, but also high-level language code that can be executed by a computer using an interpreter or the like.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above-described embodiments, which can be variously modified and modified by those skilled in the art to which the present invention pertains. Modifications are possible. Accordingly, the spirit of the present invention should be understood only by the claims set forth below, and all equivalent or equivalent modifications thereof will belong to the scope of the present invention.
110 : 메모리 입력신호 120 : 시스템 전원
210 : 전원 차단 감지부 220 : 제어부
230 : 신호 지연부 240 : 비휘발성 메모리110: memory input signal 120: system power
210: power cut detection unit 220: control unit
230: signal delay unit 240: nonvolatile memory
Claims (1)
시스템의 전원 차단을 감지하는 전원 차단 감지부; 및
상기 시스템의 전원 차단 여부에 대응하여 상기 신호 지연부를 제어하는 제어부
를 포함하는 비휘발성 메모리의 데이터 보호 장치.A signal delay unit for delaying a voltage drop time of an input / output line;
A power cut detection unit detecting a power cut of the system; And
A controller for controlling the signal delay unit in response to whether the system is powered off
Data protection device of the nonvolatile memory comprising a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100038670A KR20100059762A (en) | 2010-04-26 | 2010-04-26 | Device and method for protecting data in non-volatile memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100038670A KR20100059762A (en) | 2010-04-26 | 2010-04-26 | Device and method for protecting data in non-volatile memory |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080075519A Division KR100963775B1 (en) | 2008-08-01 | 2008-08-01 | Device and method for protecting data in non-volatile memory |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100059762A true KR20100059762A (en) | 2010-06-04 |
Family
ID=42360967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100038670A KR20100059762A (en) | 2010-04-26 | 2010-04-26 | Device and method for protecting data in non-volatile memory |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100059762A (en) |
-
2010
- 2010-04-26 KR KR1020100038670A patent/KR20100059762A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100963775B1 (en) | Device and method for protecting data in non-volatile memory | |
JP5981906B2 (en) | Image forming apparatus | |
US9818494B2 (en) | Operation recording circuit and operation method thereof | |
JP2005276255A (en) | Magnetic disk device and information processing device | |
JP2008310896A (en) | Nonvolatile memory device, nonvolatile memory system, and method for controlling nonvolatile memory device | |
US20110110173A1 (en) | Signal generating circuit and related storage apparatus | |
US9275709B2 (en) | Electronic apparatus | |
KR20100059762A (en) | Device and method for protecting data in non-volatile memory | |
JP5450352B2 (en) | Power supply monitoring apparatus and information processing apparatus | |
KR20100027441A (en) | Data back up method and solid state drive including energy storages | |
JP2006221483A (en) | Digital protection relay device | |
KR100935865B1 (en) | Methods and systems for flash memory erasure using A flash memory erase pins | |
JP2006318105A (en) | Monitoring system | |
WO2016206263A1 (en) | System and method of preventing data corruption during power-on/power-off of spi flash | |
US8132196B2 (en) | Controller based shock detection for storage systems | |
JP2005078489A (en) | Microcontroller and its control method | |
US8159779B2 (en) | Method and apparatus utilizing shock sensors on storage devices | |
JP2009086980A (en) | Logging system | |
JP6966361B2 (en) | Voltage drop detection system | |
JP2008234358A (en) | Storage device, information processor, and unauthorized writing detection method | |
JP2020038426A (en) | Storage device and control method of storage device | |
JP4927489B2 (en) | Nonvolatile memory control device, nonvolatile memory control method, nonvolatile memory control program, and recording medium | |
JP5602593B2 (en) | Write controller | |
JPH06103119A (en) | Trace information holding controller | |
JP2006065384A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
WITN | Withdrawal due to no request for examination |