KR20100057278A - Ｄｓｐ 또는 마이크로 컨트롤러에서 ａ／ｄ 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법. - Google Patents

Ｄｓｐ 또는 마이크로 컨트롤러에서 ａ／ｄ 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법. Download PDF

Info

Publication number
KR20100057278A
KR20100057278A KR1020080116248A KR20080116248A KR20100057278A KR 20100057278 A KR20100057278 A KR 20100057278A KR 1020080116248 A KR1020080116248 A KR 1020080116248A KR 20080116248 A KR20080116248 A KR 20080116248A KR 20100057278 A KR20100057278 A KR 20100057278A
Authority
KR
South Korea
Prior art keywords
signal
adc
offset
channel
conversion
Prior art date
Application number
KR1020080116248A
Other languages
English (en)
Inventor
이종필
김종수
손채화
김동환
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020080116248A priority Critical patent/KR20100057278A/ko
Publication of KR20100057278A publication Critical patent/KR20100057278A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은, DSP에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법에 관한 것으로서, 복수의 채널을 갖는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법에 있어서, 서로 다른 크기의 두 개의 기준 전압을 각각 상기 ADC의 채널 중 선택된 두 개의 채널에 입력하여 각각의 상기 ADC의 출력전압을 얻는 제 1 단계; 이득 조정값 및 오프셋 조정값을 산출하는 제 2 단계; A/D 변환할 신호를 상기 ADC의 해당 채널로 입력하여 상기 신호에 대한 상기 ADC의 출력신호를 얻는 제 3 단계; 및 상기 출력신호, 이득 조정값 및 오프셋 조정값에 근거하여 상기 A/D 변환할 신호의 변형에 대한 보정된 신호를 산출하는 제 4 단계를 포함하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법과 이에 대한 장치이며, 본 발명에 의하면 복수의 채널을 갖는 DSP 또는 마이크로 컨트롤러의 각 채널에 대한 A/D 변환시 입력값의 오차를 보정하여 정확한 A/D 변환값을 얻을 수 있게 된다.
DSP, 마이크로 컨트롤러, A/D변환, ADC, 보정, 고유이득, 오프셋.

Description

ＤＳＰ 또는 마이크로 컨트롤러에서 Ａ／Ｄ 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법. {Device and Method for calibrating of input signal of each channel when to convert analog signal to digital signal in DSP or Micro-controller}
본 발명은 복수의 채널을 갖는 DSP(Digital Signal Processing) 또는 마이크로 컨트롤러에서 A/D 변환시 각 채널의 고유 이득 및 오프셋에 의해 변형된 입력 신호에 대한 출력신호가 산출되는 것을 보정하기 위한 장치 및 그 방법으로서, 보다 상세하게는 각각의 채널별로 서로 다른 크기를 갖는 기준 전압을 먼저 입력하고 그에 대한 출력전압으로 이득 조정값(calibration gain) 및 오프셋 조정값(calibration DC offset)을 산출하여 이를 근거로 입력 신호를 보정하는 방법 및 장치에 대한 것이다.
DSP(Digital Signal Processing:디지털신호처리)는 아날로그 신호를 A/D(아날로그/디지털)변환하여 얻어진 디지털 데이터에 대수적인 연산을 해 필터링이나 스펙트럼분석 등의 신호처리를 하는 것으로서, DSP는 범용마이크로프로세서의 하드 웨어 아키텍처를 대폭적으로 개량, 고속 연산성과 컴팩트화를 추구한 전용 프로세서이다. DSP를 사용하면 소프트웨어만을 교체함으로써 시스템을 업그레이드 할 수 있는 장점이 있어 최근에는 그 사용범위가 넓어져 다양한 분야의 장치에서 이용하고 있으며, 컴퓨터에 이용될 때는 주 CPU와는 별도의 보조 처리기로 사용되어 음향이나 영상처리를 할 때에 CPU의 부담을 줄여주는 역할을 한다.
DSP 및 마이크로 컨트롤러는 여러 기능 중에 아날로그 값을 디지털 값으로 변환하는 ADC 과정을 수행하는데, 이때 DSP 및 마이크로 컨트롤러의 각각의 입력 채널들의 ADC는 고유의 오프셋(DC offset)과 이득(Gain)을 가지고 있어 일정한 입력값에 대하여 서로 다른 출력값을 내거나 실제 입력된 신호가 변형되어 인식된다.
이를 해결하고자 종래에는 복수의 DSP 또는 마이크로 컨트롤러의 특정 채널에 대한 고유 이득 및 오프셋의 보정값을 구하여 전체 채널에 적용하는 방법을 사용하였으나, 복수의 DSP 또는 마이크로 컨트롤러의 경우에 각각의 채널마다 고유 이득 및 오프셋을 가지고 있으므로 이와 같은 종래의 방법으로는 복수의 채널 모두에서 정확한 A/D 변환치를 얻지는 못하는 문제점을 가지고 있으며, 나아가서 DSP 또는 마이크로 컨트롤러의 복수의 채널 중 어느 하나의 채널은 정확한 A/D 변환을 수행할지라도 다른 채널에서 오차가 발생되면 정확한 연산기능의 수행이 불가능해진다.
특히 이와 같은 입력신호의 변형에 따라 더욱 정밀한 수치를 요구하는 장치에 DSP 또는 마이크로 컨트롤러가 장착되는 경우 심각한 에러를 발생 시킬 수 있다.
본 발명은 복수 채널을 갖는 DSP(Digital Signal Processor) 또는 마이크로 컨트롤러에서 ADC 과정을 수행할 때 각 채널의 고유 이득(Gain) 및 오프셋(DC offset)으로 인해 발생되는 입력값의 변형에 대한 보정을 통해 각 채널에 대한 정확한 A/D 변환값을 얻기 위한 각 채널의 입력신호의 변형을 보정하는 장치 및 방법을 제공하는 것을 목적으로 한다.
상기 기술적 과제를 달성하고자 본 발명은, 복수의 채널을 갖는 DSP(Digital Signal Processor) 또는 마이크로 컨트롤러의 ADC(Analog Digital Converter)에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치에 있어서, ADC의 채널의 수만큼 존재하며, 상기 ADC의 각각의 채널에 선택적으로 A/D 변환할 입력신호 또는 서로 다른 크기의 두 개의 기준 전압 중 어느 하나를 전달하도록 동작하는 복수개의 스위치; 상기 스위치의 동작을 제어하며, 상기 서로 다른 크기의 두 개의 기준 전압에 대한 ADC의 출력전압에 근거하여 각 채널에 대한 이득 조정값(calibration gain) 및 오프셋 조정값(calibration DC offset)을 산출하거나 각 채널의 고유 이득(Gain)과 오프셋(DC offset)으로 인한 상기 입력 신호의 변형에 대한 보정된 신호를 산출하는 신호 보정기를 포함하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치이다.
나아가서 기준 전압을 서로 다른 크기의 두 개의 기준 전압으로 분배하여 각각 두 개의 출력단으로 출력하는 전압분배기를 더 포함하며, 상기 두 개의 출력단은 상기 스위치에 의해 선택적으로 각 채널과 연결될 수 있다.
바람직하게는 상기 이득 조정값 및 오프셋 조정값을 산출할 경우, 상기 서로 다른 크기의 두 개의 기준 전압이 각각 상기 ADC의 채널 중 선택된 2개의 채널에 입력되도록 상기 신호 보정기가 상기 스위치를 제어할 수 있다.
여기서 상기 신호 보정기는, 상기 선택된 두 개 채널에 대한 고유 이득(Gain)의 역수로 이득 조정값(calibration gain)을 산출하고, 상기 서로 다른 크기의 두 개의 기준 전압에 대한 상기 ADC의 출력 전압 중 선택된 어느 하나의 출력 전압과 상기 이득 조정값을 곱하여 산출된 값에서 상기 선택된 어느 하나의 출력 전압에 대한 기준 전압을 뺀 값으로 오프셋 조정값(calibration DC offset)을 산출할 수 있다.
나아가서 상기 선택된 두 개의 채널 중 어느 하나의 채널에 상기 A/D 변환할 입력신호가 입력되도록 상기 신호 보정기는 상기 스위치를 제어하며, 상기 신호 보정기는 상기 A/D 변환할 입력신호에 대한 상기 ADC의 출력신호에 상기 이득 조정값을 곱한 값에서 상기 오프셋 조정값을 뺀 값으로 보정된 신호를 산출할 수 있다.
또한 본 발명은, DSP 또는 마이크로 컨트롤러에서 ADC의 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치를 이용하여 복수의 채널을 갖는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법에 있어서, 서로 다른 크기의 두 개의 기준 전압을 각각 상기 ADC의 채널 중 선 택된 두 개의 채널에 입력하여 고유 이득 및 오프셋 전압에 의한 각각의 상기 ADC의 출력전압을 얻는 제 1 단계; 상기 ADC의 고유 이득, 오프셋 전압 및 각각의 출력전압에 근거하여 이득 조정값(calibration gain) 및 오프셋 조정값(calibration DC offset)을 산출하는 제 2 단계; A/D 변환할 신호를 상기 ADC의 해당 채널로 입력하여 상기 신호에 대한 상기 ADC의 출력신호를 얻는 제 3 단계; 및 상기 출력신호, 이득 조정값 및 오프셋 조정값에 근거하여 상기 A/D 변환할 신호의 변형에 대한 보정된 신호를 산출하는 제 4 단계를 포함하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법이다.
바람직하게는 상기 제 1 단계에서, 상기 서로 다른 크기의 두 개의 기준 전압이 각각 상기 선택된 두 개의 채널에 입력되도록 상기 신호 보정기가 상기 선택된 두 개의 채널에 대응되는 스위치를 동작시키며, 상기 제 3 단계에서, 상기 A/D 변환할 신호가 상기 선택된 두 개의 채널 중 어느 하나에 입력되도록 상기 신호 보정기가 상기 선택된 두 개의 채널 중 어느 하나에 대응되는 스위치를 동작시킬 수 있다.
보다 상세하게는 상기 제 1 단계에서, 상기 각각 서로 다른 크기의 기준 전압 두 개를 전압크기에 따라 높은 기준 전압(xH)과 낮은 기준 전압(xL)으로 정의하고, 상기 각각의 ADC의 출력 전압은, 상기 높은 기준 전압(xH)에 대한 출력 전압(yH)과 상기 낮은 기준 전압(xL)에 대한 출력 전압(yL)이며, 상기 제 2 단계에서, 상기 높은 기준 전압(xH), 상기 낮은 기준 전압(xL), 상기 높은 기준 전압(xH) 에 대한 출력 전압(yH) 및 상기 낮은 기준 전압(xL)에 대한 출력 전압(yH)을 하기 [식 1] 및 하기 [식 2]에 대입하여,
Figure 112008080421007-PAT00001
[식 1]
Figure 112008080421007-PAT00002
[식 2]
상기 [식 1]에 의한 이득 조정값(calibration gain, Gcal)과 상기 [식 2]에 의한 오프셋 조정값(calibration DC offset, Vcal offset)을 산출할 수 있다.
또한 상기 제 4 단계는, 상기 출력신호에 상기 이득 조정값을 곱한 값에서 상기 오프셋 조정값을 뺀 값으로 보정된 신호를 산출할 수 있다.
이와 같은 본 발명에 따르면, 복수의 채널을 갖는 DSP 또는 마이크로 컨트롤러에서 ADC 과정의 수행시 각 채널의 고유 이득 및 오프셋으로 인해 발생되는 변형된 입력신호의 A/D변환으로 인한 출력값의 오차를 보정할 수 있으며, 나아가서 복수의 채널 모두에 대하여 각각의 이득 조정값 및 오프셋 조정값을 산출하고 이를 이용하여 모든 채널의 입력신호에 대하여 보정을 수행하므로 DSP 또는 마이크로 컨트롤의 모든 채널에서 정확한 A/D 변환값을 획득 할 수 있게 된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 설명하기 위하여 이하에서는 본 발명의 바람직한 실시예를 예시하고 이를 참조하여 살펴본다.
도 1은 본 발명에 따른 DSP(Digital Signal Processor) 또는 마이크로 컨트롤러에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치에 대한 개략적인 구성을 포함하는 도면이다.
복수의 사용자 입력 채널을 갖는 DSP 또는 마이크로 컨트롤러의 내부에는 ADC가 존재하며, 상기 ADC의 복수의 AD채널은 상기 복수의 사용자 입력 채널에 각각 대응되어, 상기 사용자 입력 채널에 입력되는 신호가 대응되는 AD채널로 입력된다. 즉 DSP 또는 마이크로 컨트롤러의 사용자 입력 채널부터 ADC의 AD채널까지는 각각 하나의 통로로서의 채널을 형성하므로 하기 설명에서는 상기 AD채널과 DSP 또는 마이크로 컨트롤러의 사용자 입력 채널을 혼용하여 기재한다.
본 발명에 따른 DSP 또는 마이크로 컨트롤러에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치는 복수개의 스위치(100), 전압분배기(200) 및 신호보정기(300)를 포함한다.
복수개의 스위치(100)는 DSP 또는 마이크로 컨트롤러의 복수개의 스위치에 각각 대응되어 선택적으로 각 채널에 기준 전압 또는 입력신호가 전달되도록 동작한다. 여기서 스위치(100)는 DSP 또는 마이크로 컨트롤러의 외부에 위치하는 것이 바람직하나 DSP 또는 마이크로 컨트롤러의 설계에 따라 내부에 존재할 수도 있을 것이다. 또한 복수개의 스위치 각각은 신호보정기(300)에 의해 제어되는데, 바람직하게는 DSP 또는 마이크로 컨트롤러의 SEL(IO pin)을 통해 신호보정기(300)가 각 스위치(100)를 제어할 수 있다.
도 1 상에 도시되지는 않았지만 스위치(100)와 DSP 또는 마이크로 컨트롤러 내부의 ADC(400)의 각 채널 사이에는 ADC(400)의 각 채널과 각 스위치(100)에 대응되는 DSP 또는 마이크로 컨트롤러의 사용자 입력 채널이 존재하며, 각 스위치(100)에 의해 선택적으로 기준 전압 또는 입력신호가 상기 사용자 입력 채널을 통해 대응되는 ADC(400)의 각 채널로 입력된다.
ADC(400)는 각 채널로 입력되는 신호를 A/D 변환하여 레지스터(420)에 저장하는데, 이때 복수의 채널 중 해당 채널을 선택하여 상기 해당 채널로 입력되는 신호를 A/D 변환하고 해당 레지스터(420)에 저장하는 동작은 채널 셀렉션 컨트롤러(410)에 의해 제어될 수 있다. 또한 도 2 상에는 출력신호가 저장되는 레지스터(420)를 ADC(400) 내부에 도시하였으나 DSP 또는 마이크로 컨트롤러의 설계에 따라 ADC 외부에 위치될 수도 있다.
신호보정기(300)는 레지스터(420)에 저장된 출력신호를 추출하여 보정된 신호를 산출하게 되는데, 이를 위하여 신호보정기(300)는 각 채널의 이득 조정값(calibration gain) 및 오프셋 조정값(calibration DC offset)을 먼저 산출한다.
각 채널의 상기 이득 조정값 및 오프셋 조정값을 산출하는 경우, 전압분배기(200)로부터 이미 알고 있는 서로 다른 크기의 두 개의 기준 전압이 ADC(400)의 채널 중 선택된 두 개의 채널에 입력되도록 신호보정기(300)가 상기 선택된 두 개의 채널에 대응되는 스위치(100)를 동작시킨다. 그러면 상기 선택된 두 개의 채널을 통해 ADC(400)에 상기 서로 다른 크기의 두 개의 기준 전압이 입력되어 이에 대한 ADC 출력전압이 레지스터(420)에 저장되고, 신호보정기(300)는 레지스터(420)에서 상기 서로 다른 크기의 두 개의 기준 전압에 대한 출력전압을 추출하여 이를 근거로 이득 조정값과 오프셋 조정값을 산출한다.
상기 이득 조정값과 오프셋 조정값이 산출된 후에 상기 선택된 두 개의 채널 중 어느 하나의 채널을 통해 A/D 변환할 입력신호가 입력될 수 있도록 신호보정기(300)는 해당 채널에 대응되는 스위치(100)를 동작시키고, 상기 해당 채널로 입력된 상기 A/D 변환할 입력신호는 ADC(400)에서 A/D 변환된 출력신호로 레지스터(420)에 저장된다. 그러면 신호보정기(300)는 상기 출력신호를 추출하고 상기 이득조정값 및 오프셋조정값을 이용하여 보정된 신호를 산출하게 된다.
신호보정기(300)에 의해 보정된 신호가 산출되는 과정에 대해서는 이후에 본 발명에 따른 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법에서 보다 자세히 살펴보기로 한다.
여기서 신호보정기(300)는 DSP 또는 마이크로 컨트롤러의 내부에 존재하는 것이 바람직하나, 상황에 따라서는 DSP 또는 마이크로 컨트롤러의 외부에 존재하며 인터페이스를 통해 DSP 또는 마이크로 컨트롤러와 연결되어 각 채널의 입력신호의 변형에 대한 보정을 수행할 수도 있을 것이다.
도 2는 전압분배기에 대한 하나의 실시예를 나타내는 도면이다.
도 2에 도시된 바와 같이 전압분배기(200)는 기준전압(3.3V)을 서로 다른 두 개의 전압으로 출력을 한다. 전압분배기(200)는 설정된 상황에 따라 서로 다른 두 개의 전압을 출력하므로 출력되는 두 개의 기준전압에 대한 크기는 알 수 있으며, 이를 통해 신호보정기(300)는 각 채널의 고유 이득 및 오프셋 전압을 구할 수 있게 된다. 본 발명에 있어서 전압분배기(120)는 도 2에 도시된 형태 외에도 다양한 형태로 기준 전압을 서로 다른 크기를 갖는 두 개의 전압으로 분배하는 장치로 구현될 수 있다.
도 3은 12비트의 ADC 과정의 수행시 고유이득과 오프셋에 따른 입력신호 대 출력신호의 실제 그래프와 이상적인 그래프를 도시한다.
도 3에서 보는 바와 같이 ADC의 과정을 수행하여 산출된 결과치는 이상적인 결과치와는 오차를 가지고 있는데, 가령 입력값으로 3V를 인가하여 A/D변환하면 이상적인 출력값으로 4095가 출력되어야 하나 실제로는 다른 값이 출력된다. 이는 고유 이득과 오프셋으로 인해 입력값이 변형되기 때문인데, 입력값을 x라하고 출력값을 y라 할 때 고유이득과 오프셋을 고려하면 하기 [식 3]과 같은 결과가 나타난다.
Figure 112008080421007-PAT00003
[식 3]
여기서 Ga는 고유이득이며, Voffset은 고유 오프셋 전압을 나타낸다.
나아가서 복수의 채널을 갖는 DSP 또는 마이크로 컨트롤러의 경우에 각 채널마다 고유 이득과 오프셋을 가지고 있으므로, 각 채널에 동일한 값을 입력하여 A/D 변환하는 경우 각각 서로 다른 결과값이 출력되게 된다.
본 발명에서는 이와 같은 문제점을 해결하고자 각 채널의 입력신호의 변형에 대한 보정을 실시하는데, 이하에서는 본 발명에 따른 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치를 이용하여 각 채널의 입력신호의 변형을 보정하는 방법에 대하여 살펴본다.
도 4는 본 발명에 따른 각 채널의 입력신호의 변형을 보정하는 방법에 대한 개략적인 흐름도를 나타낸다.
도 4를 참조하여 본 발명에 따른 각 채널의 입력신호의 변형을 보정하는 방법을 살펴보면, 우선 그 값을 알고 있는 서로 다른 크기의 두 개의 기준 전압을 각각 ADC의 채널 중 선택된 두 개의 채널로 입력(S10)받는다. 여기서 상기 서로 다른 크기의 두 개의 전압은 전압분배기(200)에서 출력되는 두 개의 기준 전압이 될 수 있으며, 상기 서로 다른 크기의 두 개의 기준 전압이 각각 상기 선택된 두 개의 채널에 입력되도록 신호보정기(300)가 상기 선택된 두 개의 채널에 대응되는 스위치(100)를 동작시킨다. 보다 자세히 살펴보면, 상기 선택된 두 개의 채널에 대응되는 스위치(100)의 동작에 의해 전압분배기(200)에서 출력되는 두 개의 기준 전압이 각각 두 개의 DSP 또는 마이크로 컨트롤러의 사용자 입력 채널을 통해 상기 두 개의 사용자 입력 채널에 대응되는 상기 선택된 두 개의 ADC의 채널로 입력되는 것이다.
그리고 상기 서로 다른 두 개의 기준 전압을 ADC(400)가 A/D 변환하면 해당 채널의 고유이득 및 오프셋에 의한 오차를 가진 두 개의 출력 전압이 산출되어 레 지스터(420)에 저장된다. 그러면 신호보정기(300)는 상기 서로 다른 두 개의 기준 전압에 대한 출력전압을 레지스터(420)에서 추출하여 획득(S20)한다.
이 후에 신호보정기(300)는 상기 서로 다른 두 개의 기준 전압에 대한 출력전압을 가지고 상기 선택된 두 개의 채널에 대한 고유 이득 및 오프셋을 구할 수 있는데, 상기 각각 서로 다른 크기의 기준 전압 두 개를 전압크기에 따라 높은 기준 전압(xH)과 낮은 기준 전압(xL)이라 하고, 상기 각각의 ADC의 출력 전압은, 상기 높은 기준 전압(xH)에 대한 출력 전압(yH)과 상기 낮은 기준 전압(xL)에 대한 출력 전압(yL)이라 할 때, 고유 이득(Ga)은 하기 [식 4]에 의해 구할 수 있으며, 오프셋(Voffset)은 하기 [식 5]로 구할 수 있다.
Figure 112008080421007-PAT00004
[식 4]
Figure 112008080421007-PAT00005
[식 5]
도 5는 두 개의 신호를 12 비트로 A/D 변환할 때 고유 이득과 오프셋에 의한 실제 그래프와 이상적인 그래프를 나타낸다.
도 5에서 x축은 입력값으로서 입력값의 12비트 변환값을 나타내며 y축은 12비트 변환된 출력값을 나타낸다. 상기 서로 다른 두 개의 기준 전압(xH, xL)이 입력되었을 때 A/D변환되어 출력되는 각각의 출력 전압(yH, yL)은 상기 [식 3]에 따 라 산출된다. 도 5에서 고유 이득과 오프셋에 의한 실제 입력 대 출력의 그래프는 그 기울기가 상기 고유 이득값이며 오프셋값만큼 y축으로 이동된 상태이다. 따라서 이상적으로는 xL 및 xH가 입력되었을 때 이에 대한 12비트 변환값이 산출되어야 하나 실제로는 이와 다른 yL 및 yH가 출력됨을 나타낸다.
상기 고유 이득 및 오프셋 전압이 구해지면 상기 고유이득, 오프셋 및 서로 다른 두 개의 기준 전압에 대한 출력 전압을 이용하여 이득 조정값 및 오프셋 조정값을 산출(S30)하게 되는데, 이때 신호보정기(300)가 상기 높은 기준 전압(xH), 상기 낮은 기준 전압(xL), 상기 높은 기준 전압(xH)에 대한 출력 전압(yH) 및 상기 낮은 기준 전압(xL)에 대한 출력 전압(yL)을 상기 [식 2] 및 상기 [식 3]에 대입하여, 상기 이득 조정값(Gcal)과 오프셋 조정값(Vcal offset)을 산출한다.
상기 이득 조정값과 오프셋 조정값이 산출되면, 상기 선택된 두 개의 채널 중 어느 하나를 통해 A/D 변환할 신호를 입력(S40)받는데, 신호보정기(300)가 상기 선택된 두 개의 채널 중 어느 하나에 대응되는 스위치(100)를 동작시켜 상기 A/D 변환할 신호가 입력될 수 있다.
상기 A/D 변환할 신호는 ADC(400)에서 A/D 변환되어 해당 레지스터(420)에 저장되고 신호보정기(300)는 해당 레지스터(420)에서 상기 A/D 변환할 신호에 대한 ADC의 출력신호를 추출하여 획득(S50)한다.
상기 ADC의 출력신호가 획득되면 신호보정기(300)는 상기 출력신호, 이득 조정값 및 오프셋 조정값을 이용하여 상기 A/D 변환할 신호의 변형에 대한 보정된 신 호를 산출(S50)하는데, 보다 자세하게는 상기 A/D 변환할 신호에 대한 ADC의 출력신호가 Y라 할 때 하기 [식 6]에 의해 상기 보정된 신호 X를 구할 수 있다.
Figure 112008080421007-PAT00006
[식 6]
여기서, X는 상기 A/D 변환할 신호의 디지털 값을 나타낸다.
따라서 실제 A/D 변환할 신호의 이상적인 A/D 변환값을 얻을 수 있게 된다.
본 발명은 이와 같은 과정을 DSP 또는 마이크로 컨트롤러의 모든 채널에 적용하여 각 채널에 대한 고유 이득 및 오프셋으로 인한 입력신호의 변형된 A/D변환값을 보정하여 정확한 디지털로 변환된 신호를 획득할 수 있게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상이 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 본 발명에 따른 DSP(Digital Signal Processor) 또는 마이크로 컨트롤러에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치에 대한 개략적인 구성을 포함하는 도면이며,
도 2는 전압분배기에 대한 하나의 실시예를 나타내며,
도 3은 12비트의 ADC 과정의 수행시 고유이득과 오프셋에 따른 입력신호 대 출력신호의 실제 그래프와 이상적인 그래프를 나타내며,
도 4는 본 발명에 따른 각 채널의 입력신호의 변형을 보정하는 방법에 대한 개략적인 흐름도를 나타내며,
도 5는 두 개의 신호를 12 비트로 A/D 변환할 때 고유 이득과 오프셋에 의한 실제 그래프와 이상적인 그래프를 나타낸다.
<도면의 주요부호에 대한 설명>
100 : 복수개의 스위치, 200 : 전압분배기,
300 : 신호보정기, 400 : ADC.

Claims (9)

  1. 복수의 채널을 갖는 DSP(Digital Signal Processor) 또는 마이크로 컨트롤러의 ADC(Analog Digital Converter)에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치에 있어서,
    ADC의 채널의 수만큼 존재하며, 상기 ADC의 각각의 채널에 선택적으로 A/D 변환할 입력신호 또는 서로 다른 크기의 두 개의 기준 전압 중 어느 하나를 전달하도록 동작하는 복수개의 스위치;
    상기 스위치의 동작을 제어하며, 상기 서로 다른 크기의 두 개의 기준 전압에 대한 ADC의 출력전압에 근거하여 각 채널에 대한 이득 조정값(calibration gain) 및 오프셋 조정값(calibration DC offset)을 산출하거나 각 채널의 고유 이득(Gain)과 오프셋(DC offset)으로 인한 상기 입력 신호의 변형에 대한 보정된 신호를 산출하는 신호 보정기를 포함하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치.
  2. 제 1 항에 있어서,
    기준 전압을 서로 다른 크기의 두 개의 기준 전압으로 분배하여 각각 두 개의 출력단으로 출력하는 전압분배기를 더 포함하며, 상기 두 개의 출력단은 상기 스위치에 의해 선택적으로 각 채널과 연결되는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치.
  3. 제 2 항에 있어서,
    상기 이득 조정값 및 오프셋 조정값을 산출할 경우, 상기 서로 다른 크기의 두 개의 기준 전압이 각각 상기 ADC의 채널 중 선택된 두 개의 채널에 입력되도록 상기 신호 보정기가 상기 스위치를 제어하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치.
  4. 제 3 항에 있어서,
    상기 신호 보정기는, 상기 선택된 두 개 채널에 대한 고유 이득(Gain)의 역수로 이득 조정값(calibration gain)을 산출하고, 상기 서로 다른 크기의 두 개의 기준 전압에 대한 상기 ADC의 출력 전압 중 선택된 어느 하나의 출력 전압과 상기 이득 조정값을 곱하여 산출된 값에서 상기 선택된 어느 하나의 출력 전압에 대한 기준 전압을 뺀 값으로 오프셋 조정값(calibration DC offset)을 산출하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치.
  5. 제 4 항에 있어서,
    상기 선택된 두 개의 채널 중 어느 하나의 채널에 상기 A/D 변환할 입력신호가 입력되도록 상기 신호 보정기는 상기 스위치를 제어하며,
    상기 신호 보정기는 상기 A/D 변환할 입력신호에 대한 상기 ADC의 출력신호 에 상기 이득 조정값을 곱한 값에서 상기 오프셋 조정값을 뺀 값으로 보정된 신호를 산출하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치.
  6. 제 1 항 내지 제 5 항 중 어느 하나의 DSP 또는 마이크로 컨트롤러에서 ADC의 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 장치를 이용하여 복수의 채널을 갖는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법에 있어서,
    서로 다른 크기의 두 개의 기준 전압을 각각 상기 ADC의 채널 중 선택된 두 개의 채널에 입력하여 고유 이득 및 오프셋 전압에 의한 각각의 상기 ADC의 출력전압을 얻는 제 1 단계;
    상기 ADC의 고유 이득, 오프셋 전압 및 각각의 출력전압에 근거하여 이득 조정값(calibration gain) 및 오프셋 조정값(calibration DC offset)을 산출하는 제 2 단계;
    A/D 변환할 신호를 상기 ADC의 해당 채널로 입력하여 상기 신호에 대한 상기 ADC의 출력신호를 얻는 제 3 단계; 및
    상기 출력신호, 이득 조정값 및 오프셋 조정값에 근거하여 상기 A/D 변환할 신호의 변형에 대한 보정된 신호를 산출하는 제 4 단계를 포함하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법.
  7. 제 6 항에 있어서,
    상기 제 1 단계에서, 상기 서로 다른 크기의 두 개의 기준 전압이 각각 상기 선택된 두 개의 채널에 입력되도록 상기 신호 보정기가 상기 선택된 두 개의 채널에 대응되는 스위치를 동작시키며,
    상기 제 3 단계에서, 상기 A/D 변환할 신호가 상기 선택된 두 개의 채널 중 어느 하나에 입력되도록 상기 신호 보정기가 상기 선택된 두 개의 채널 중 어느 하나에 대응되는 스위치를 동작시키는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법.
  8. 제 7 항에 있어서,
    상기 제 1 단계에서, 상기 각각 서로 다른 크기의 기준 전압 두 개를 전압크기에 따라 높은 기준 전압(xH)과 낮은 기준 전압(xL)으로 정의하고,
    상기 각각의 ADC의 출력 전압은, 상기 높은 기준 전압(xH)에 대한 출력 전압(yH)과 상기 낮은 기준 전압(xL)에 대한 출력 전압(yL)이며,
    상기 제 2 단계에서, 상기 높은 기준 전압(xH), 상기 낮은 기준 전압(xL), 상기 높은 기준 전압(xH)에 대한 출력 전압(yH) 및 상기 낮은 기준 전압(xL)에 대한 출력 전압(yL)을 하기 [식 1] 하기 [식 2]에 대입하여,
    Figure 112008080421007-PAT00007
    [식 1]
    Figure 112008080421007-PAT00008
    [식 2]
    상기 [식 1]에 의한 이득 조정값(calibration gain, Gcal)과 상기 [식 2]에 의한 오프셋 조정값(calibration DC offset, Vcal offset)을 산출하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법.
  9. 제 8 항에 있어서,
    상기 제 4 단계는, 상기 출력신호에 상기 이득 조정값을 곱한 값에서 상기 오프셋 조정값을 뺀 값으로 보정된 신호를 산출하는 것을 특징으로 하는 DSP 또는 마이크로 컨트롤러의 ADC에서 A/D 변환시 각 채널의 입력신호의 변형을 보정하는 방법.
KR1020080116248A 2008-11-21 2008-11-21 Ｄｓｐ 또는 마이크로 컨트롤러에서 ａ／ｄ 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법. KR20100057278A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080116248A KR20100057278A (ko) 2008-11-21 2008-11-21 Ｄｓｐ 또는 마이크로 컨트롤러에서 ａ／ｄ 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080116248A KR20100057278A (ko) 2008-11-21 2008-11-21 Ｄｓｐ 또는 마이크로 컨트롤러에서 ａ／ｄ 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법.

Publications (1)

Publication Number Publication Date
KR20100057278A true KR20100057278A (ko) 2010-05-31

Family

ID=42281071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080116248A KR20100057278A (ko) 2008-11-21 2008-11-21 Ｄｓｐ 또는 마이크로 컨트롤러에서 ａ／ｄ 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법.

Country Status (1)

Country Link
KR (1) KR20100057278A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3075388A1 (fr) * 2017-12-19 2019-06-21 Valeo Systemes De Controle Moteur Systeme et procede de mesure d'une tension
CN110531296A (zh) * 2019-08-09 2019-12-03 格威半导体(厦门)有限公司 电池管理系统的增益校准方法
CN112997250A (zh) * 2018-10-16 2021-06-18 美光科技公司 偏移消除

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3075388A1 (fr) * 2017-12-19 2019-06-21 Valeo Systemes De Controle Moteur Systeme et procede de mesure d'une tension
CN112997250A (zh) * 2018-10-16 2021-06-18 美光科技公司 偏移消除
CN110531296A (zh) * 2019-08-09 2019-12-03 格威半导体(厦门)有限公司 电池管理系统的增益校准方法

Similar Documents

Publication Publication Date Title
US7142138B2 (en) Multi-step analog/digital converter and on-line calibration method thereof
US7443323B2 (en) Calibrating a digital-to-analog converter
TWI434517B (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
EP3090488B1 (en) Combining a coarse adc and a sar adc
US20130249723A1 (en) Method and apparatus for self-test of successive approximation register (sar) a/d converter
US7782234B2 (en) Successive approximation analog-to-digital converter with inbuilt redundancy
US10128862B2 (en) Successive approximation register analog-to-digital converter applying calibration circuit, associated calibrating method, and associated electronic device
US8207882B1 (en) Analog-to-digital converter (ADC) having a folding stage and multiple ADC stages
EP3252952B1 (en) An analogue to digital converter
KR101053441B1 (ko) 알고리즈믹 아날로그/디지털 변환기의 커패시터간 부정합 오차 보정 방법 및 그 장치
JP4011041B2 (ja) アナログ・デジタル変換システムと補正回路及び補正方法
KR20100057278A (ko) Ｄｓｐ 또는 마이크로 컨트롤러에서 ａ／ｄ 변환시 각 채널의 입력신호의 변형을 보정하는 장치 및 방법.
KR20130063173A (ko) 디지털-아날로그 변환 장치 및 동작 방법
US8884803B2 (en) AD converter apparatus, AD converter circuit, and AD conversion method
KR101660416B1 (ko) Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법
US8451154B2 (en) Pipelined ADC calibration
US8223049B2 (en) Charge injection mechanism for analog-to-digital converters
JPWO2011099367A1 (ja) Ａ／ｄ変換装置及びａ／ｄ変換補正方法
US8284089B2 (en) Cyclic digital-to-analog converter (DAC) with capacitor swapping
KR20090085283A (ko) 아날로그 디지털 변환기의 오차 보정 장치 및 방법
US10038453B1 (en) Capacitor calibration
JP2008092195A (ja) 半導体集積回路、自動誤差計算プログラム及び自動誤差計算方法
KR20140028707A (ko) 아날로그 디지털 변환기 및 이를 사용한 아날로그 디지털 변환방법
JP2017034624A (ja) Ａｄ変換装置
US7414554B1 (en) Low-cost linearity correction in an ADC without storing lookup tables

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application