KR20100055847A - Semiconductor light emitting device and fabrication method thereof - Google Patents

Semiconductor light emitting device and fabrication method thereof Download PDF

Info

Publication number
KR20100055847A
KR20100055847A KR20080114731A KR20080114731A KR20100055847A KR 20100055847 A KR20100055847 A KR 20100055847A KR 20080114731 A KR20080114731 A KR 20080114731A KR 20080114731 A KR20080114731 A KR 20080114731A KR 20100055847 A KR20100055847 A KR 20100055847A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
conductive
support member
semiconductor layer
Prior art date
Application number
KR20080114731A
Other languages
Korean (ko)
Other versions
KR100962900B1 (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20080114731A priority Critical patent/KR100962900B1/en
Publication of KR20100055847A publication Critical patent/KR20100055847A/en
Application granted granted Critical
Publication of KR100962900B1 publication Critical patent/KR100962900B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A semiconductor light emitting device and a manufacturing method thereof are provided to prevent a wafer or chip from bending by thermally processing the conductive support unit to support the chip. CONSTITUTION: A light emitting structure comprises a stack structure of a first conductive semiconductor layer(110), an active layer, and a second conductive semiconductor layer. An electrode layer is formed on the second conductive semiconductor layer. A conductive support unit(160) is formed on the electrode layer. A plating layer(170) is formed on the outside of the conductive support unit.

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}Semiconductor light emitting device and method of manufacturing the same {Semiconductor light emitting device and fabrication method

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.The embodiment relates to a semiconductor light emitting device and a method of manufacturing the same.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.Group III-V nitride semiconductors are spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties. The III-V nitride semiconductor is usually made of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).

발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.A light emitting diode (LED) is a kind of semiconductor device that transmits and receives a signal by converting electricity into infrared light or light using characteristics of a compound semiconductor.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and have been applied to light sources of various products such as keypad light emitting units, electronic displays, and lighting devices of mobile phones.

실시 예는 칩을 지지하는 전도성 지지부재의 열 처리를 통해 웨이퍼의 휨이나 칩의 휨을 방지할 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.The embodiment provides a semiconductor light emitting device and a method of manufacturing the same, which can prevent warpage of a wafer or warpage of a chip through heat treatment of a conductive support member supporting a chip.

실시 예는 전도성 지지부재의 외측에 도금층을 형성해 줌으로써, 칩 분리가 용이하도록 한 반도체 발광소자 및 그 제조방법을 제공한다.The embodiment provides a semiconductor light emitting device and a method of manufacturing the same, by forming a plating layer on the outer side of the conductive support member to facilitate chip separation.

실시 예에 따른 반도체 발광소자는, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층의 적층 구조를 포함하는 발광 구조물; 상기 제2도전형 반도체층 위에 형성된 전극층; 상기 전극층 위에 형성된 전도성 지지부재; 상기 전도성 지지부재의 외측에 형성된 도금층을 포함한다. In an embodiment, a semiconductor light emitting device may include: a light emitting structure including a stacked structure of a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; An electrode layer formed on the second conductive semiconductor layer; A conductive support member formed on the electrode layer; It includes a plating layer formed on the outside of the conductive support member.

실시 예에 따른 반도체 발광소자 제조방법은, 제1도전형 반도체층, 활성층 및 제2도전형 반도체층이 적층된 발광 구조물을 형성하는 단계; 상기 제2도전형 반도체층 위에 전극층을 형성하는 단계; 상기 전극층 위의 내측 영역에 전도성 지지부재를 형성하는 단계; 상기 전도성 지지부재를 열 처리하는 단계; 상기 전도성 지지부재의 측면에 도금층을 형성하는 단계를 포함한다. A method of manufacturing a semiconductor light emitting device according to an embodiment includes: forming a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are stacked; Forming an electrode layer on the second conductive semiconductor layer; Forming a conductive support member in an inner region on the electrode layer; Heat treating the conductive support member; Forming a plating layer on the side of the conductive support member.

실시 예는 LED 칩의 휨을 방지할 수 있는 효과가 있다The embodiment has the effect of preventing the bending of the LED chip.

실시 예는 반도체 발광소자의 제조시 웨이퍼의 휨 발생을 억제할 수 있는 효과가 있다.The embodiment has the effect of suppressing warpage of the wafer during fabrication of the semiconductor light emitting device.

이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이러한 실시 예를 설명함에 있어서, 각 층의 위 또는 아래에 대한 정의는 각 도면을 기준으로 설명하기로 한다.Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings. In the description of this embodiment, the definition of the top or bottom of each layer will be described based on the respective drawings.

도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 단면도이다. 1 is a cross-sectional view illustrating a semiconductor light emitting device according to a first embodiment.

도 1을 참조하면, 반도체 발광소자(100)는 제 1도전성 반도체층(110), 활성층(120), 제 2도전성 반도체층(130), 보호층(140), 전극층(150), 전도성 지지부재(160), 도금층(170) 및 제 1전극(115)을 포함한다. Referring to FIG. 1, the semiconductor light emitting device 100 may include a first conductive semiconductor layer 110, an active layer 120, a second conductive semiconductor layer 130, a protective layer 140, an electrode layer 150, and a conductive support member. 160, a plating layer 170, and a first electrode 115.

상기 제 1도전형 반도체층(110)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. The first conductive semiconductor layer 110 may be implemented as an n-type semiconductor layer, and the n-type semiconductor layer may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. , n-type dopants (eg, Si, Ge, Sn, Se, Te, etc.) are doped.

상기 제 1도전형 반도체층(110)의 아래에는 소정 패턴의 제 1전극(115)이 형성된다. A first electrode 115 having a predetermined pattern is formed under the first conductive semiconductor layer 110.

상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 또는 다중 양자우물 구조로 형성되는 데, 예컨대, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 발광 재료에 따라 양자 우물층 및 양자 장벽층의 재료가 달라질 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(120)의 위 또는/및 아래에는 클래드층이 형성될 수도 있다. An active layer 120 is formed on the first conductive semiconductor layer 110, and the active layer 120 is formed in a single or multiple quantum well structure, for example, with an InGaN well layer / GaN barrier layer as one cycle. It can be formed into single or multiple quantum well structures. The material of the quantum well layer and the quantum barrier layer may vary depending on the light emitting material, but the active layer 120 is not limited thereto. A clad layer may be formed on or under the active layer 120.

상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 p형 도펀트는 Mg, Be, Zn 등의 원소계열을 포함한다. A second conductive semiconductor layer 130 is formed on the active layer 120, and the second conductive semiconductor layer 130 may be implemented as a p-type semiconductor layer doped with a p-type dopant. The p-type semiconductor layer may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. The p-type dopant includes an element series such as Mg, Be, and Zn.

상기 제1도전형 반도체층(110), 활성층(120) 및 제2도전형 반도체층(130)은 발광 구조물(135)로 정의될 수 있다. 상기 발광 구조물은 상기의 N-P 접합 구조뿐만 아니라, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다. The first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 may be defined as a light emitting structure 135. The light emitting structure may include not only the N-P junction structure but also at least one of a P-N junction, an N-P-N junction, and a P-N-P junction structure.

상기 발광 구조물(135)의 외벽 둘레는 커팅된 홈(137)에 의해 칩 크기보다 안쪽으로 배치된다. 즉, 상기 발광 구조물(135)의 직경은 칩 직경 또는 상기 전극층(150)의 직경보다는 작거나, 또는 상기 전극층(150)의 외측단에 수직한 연장 선상보다는 안쪽에 배치된다.The outer circumference of the light emitting structure 135 is disposed inward of the chip size by the cut groove 137. That is, the diameter of the light emitting structure 135 is smaller than the diameter of the chip or the diameter of the electrode layer 150, or disposed inside the extension line perpendicular to the outer end of the electrode layer 150.

상기 제2도전형 반도체층(130) 위에는 전극층(150)이 형성된다. 상기 전극층(150)은 Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 이들의 합금 등으로 형성될 수 있다. 또한 상기 전극층(150)은 오믹 특성을 갖는 반사 전극 재료로 형성될 수 있으며, 또한 씨드 금속으로 이용될 수도 있다.An electrode layer 150 is formed on the second conductive semiconductor layer 130. The electrode layer 150 may be formed of at least one of Al, Ag, Pd, Rh, Pt, or an alloy thereof. In addition, the electrode layer 150 may be formed of a reflective electrode material having ohmic characteristics, and may also be used as a seed metal.

상기 발광 구조물(135)의 외측에는 보호층(140)이 형성될 수 있으며, 상기 보호층(140) 위에는 상기 전극층(150)이 연장되어 형성될 수 있다.A protective layer 140 may be formed on the outer side of the light emitting structure 135, and the electrode layer 150 may be extended on the protective layer 140.

상기 보호층(140)은 상기 제2도전형 반도체층(130) 위의 외측에 틀 형태로 소정 두께 및 소정 폭으로 형성된다. 상기 보호층(140)의 외측 단은 칩 외부에 노출되어 있어서, 상기 전극층(150), 상기 전도성 지지부재(160), 상기 도금층(170)과 상기 발광 구조물(135)의 간격을 이격시켜 줄 수 있다.The protective layer 140 is formed on the outside of the second conductive semiconductor layer 130 in a frame shape with a predetermined thickness and a predetermined width. The outer end of the protective layer 140 is exposed to the outside of the chip, can be spaced apart from the gap between the electrode layer 150, the conductive support member 160, the plating layer 170 and the light emitting structure 135. have.

상기 보호층(140)은 투과성, 절연 특성 또는 오믹 특성을 갖는 재질 중에서 선택적으로 형성될 수 있으며, 예컨대, SiO2, Si3N4, Al2O3, TiO2, SiOx, ITO, IZO, AZO 등 중에서 어느 하나로 형성될 수 있다. 상기 보호층(140)은 레이저 스크라이빙시 조사되는 레이저가 투과되거나, 레이저로 인해 금속 물질의 파편이 발생되지 않는 물질로 형성되기 때문에, 발광 구조물의 측벽에서의 층간 단락 문제를 방지할 수 있다. 상기 보호층(140)은 형성하지 않을 수도 있다.The protective layer 140 may be selectively formed from a material having a permeability, an insulating property, or an ohmic property. For example, SiO 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 , SiO x , ITO, IZO, It may be formed of any one of AZO and the like. Since the protective layer 140 is formed of a material through which the laser irradiated during laser scribing is transmitted or a fragment of the metal material is not generated due to the laser, an interlayer short circuit problem in the sidewall of the light emitting structure can be prevented. The protective layer 140 may not be formed.

상기 전극층(150) 위에는 전도성 지지부재(160)가 형성될 수 있으며, 상기 전도성 지지부재(160)는 베이스 전극용 기판으로서, 구리 또는 금과 같은 물질로 형성될 수 있다. The conductive support member 160 may be formed on the electrode layer 150, and the conductive support member 160 may be formed of a material such as copper or gold as a base electrode substrate.

상기 전극층(150)의 끝단 위에는 상기 전도성 지지부재(160)의 외측 표면에 상기 도금층(170)이 형성된다. 상기 도금층(170)은 칩 경계 영역에 형성되는 구조로서, 구리 또는 금으로 형성될 수 있다. 여기서, 상기 전도성 지지부재(160)는 열 처리를 수행한 층이며, 상기 도금층(170)은 열 처리를 수행하지 않는 층이다. 상기 열 처리된 상기 전도성 지지부재(160)는 자체 탄성이 최소화되며, 또 질화물 반도체(예: GaN)과의 스트레스를 개선시켜 줌으로써, 칩의 휨을 방지할 수 있다. The plating layer 170 is formed on an outer surface of the conductive support member 160 on the end of the electrode layer 150. The plating layer 170 is a structure formed in the chip boundary region, and may be formed of copper or gold. Here, the conductive support member 160 is a layer which has been subjected to heat treatment, and the plating layer 170 is a layer which does not perform the heat treatment. The heat-treated conductive support member 160 may minimize its elasticity and improve stress with a nitride semiconductor (eg, GaN), thereby preventing bending of the chip.

또한 상기 도금층(170)의 칩 경계 영역 또는 칩 분리 영역에서 열 처리되지 않는 층이기 때문에, 레이저 스크라이버(laser scriber)에 의해 쉽게 칩을 분리할 수 있다. In addition, since the layer is not heat treated at the chip boundary region or the chip isolation region of the plating layer 170, the chip may be easily separated by a laser scriber.

상기 반도체 발광소자(100)는 전도성 지지부재(160)와 질화물 반도체 사이의 스트레스를 개선하여 레이저 리프트 오프(LLO) 과정시 웨이퍼(wafer)가 휘어지는 문제를 해결할 수 있다. 또한 상기 전도성 지지부재(160)와 질화물 반도체 사이의 열 팽창계수 차이를 개선시켜 줄 수 있다.The semiconductor light emitting device 100 may solve the problem of bending the wafer during the laser lift-off process by improving the stress between the conductive support member 160 and the nitride semiconductor. In addition, the thermal expansion coefficient difference between the conductive support member 160 and the nitride semiconductor can be improved.

도 2 내지 도 11은 제1실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면이다.2 to 11 illustrate a process of manufacturing a semiconductor light emitting device according to the first embodiment.

도 2를 참조하면, 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다. 2, a first conductive semiconductor layer 110 is formed on the substrate 101, an active layer 120 is formed on the first conductive semiconductor layer 110, and a first conductive semiconductor layer 110 is formed on the active layer 120. The second conductive semiconductor layer 130 is formed.

상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수도 있으며, 박막 성장 후 제거될 수도 있다. 상기 기판(101) 위에는 요철 패턴이 형성될 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 101 may be selected from the group consisting of sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, and GaAs. A buffer layer and / or an undoped semiconductor layer may be formed on the substrate 101, and may be removed after the thin film is grown. An uneven pattern may be formed on the substrate 101, but is not limited thereto.

상기 제 1도전형 반도체층(110)은 n형 반도체층으로, 상기 제 2도전형 반도체층(130)은 p형 반도체층으로 구현할 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. 상기 p형 반 도체층은 Mg와 같은 p형 도펀트가 도핑되며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. The first conductive semiconductor layer 110 may be an n-type semiconductor layer, the second conductive semiconductor layer 130 may be a p-type semiconductor layer, and the n-type semiconductor layer may be GaN, InN, AlN, or InGaN. , AlGaN, InAlGaN, AlInN, or any one of compound semiconductors, and an n-type dopant (eg, Si, Ge, Sn, Se, Te, etc.) is doped. The p-type semiconductor layer is doped with a p-type dopant such as Mg, and may be made of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like.

상기 제1도전형 반도체층(110), 상기 활성층(120), 상기 제2도전형 반도체층(130)의 위 또는/및 아래에는 다른 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(110), 상기 활성층(120), 상기 제2도전형 반도체층(130)은 발광 구조물(135)로 정의될 수 있다. 또한 상기 발광 구조물(135)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.Other semiconductor layers may be formed on or under the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130, but embodiments are not limited thereto. The first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 may be defined as a light emitting structure 135. In addition, the light emitting structure 135 may include at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

상기 제2도전형 반도체층(130)의 칩 경계 영역에는 보호층(140)이 형성되며, 상기 보호층(140)은 투과성, 절연 특성 또는 오믹 특성을 갖는 재질 중에서 선택적으로 형성될 수 있으며, 예컨대, SiO2, Si3N4, Al2O3, TiO2, SiOx, ITO, IZO, AZO 등 중에서 어느 하나로 형성될 수 있다. 상기 보호층(140)은 레이저 스크라이빙시 조사되는 레이저가 투과되거나, 레이저로 인해 금속 물질의 파편이 발생되지 않는 물질로 형성되기 때문에, 칩 분리시 발광 구조물(135)의 측벽에서의 층간 단락 문제를 방지할 수 있다.A protective layer 140 is formed at a chip boundary region of the second conductive semiconductor layer 130, and the protective layer 140 may be selectively formed from a material having a transparency, an insulation characteristic, or an ohmic characteristic. , SiO 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 , SiO x , ITO, IZO, AZO and the like may be formed of any one. Since the protective layer 140 is formed of a material through which a laser irradiated during laser scribing is transmitted or a fragment of a metal material is not generated due to the laser, an interlayer short circuit problem in a sidewall of the light emitting structure 135 during chip separation is performed. Can be prevented.

도 3을 참조하면, 상기 제2도전형 반도체층(130) 및 상기 보호층(140) 위에는 전극층(150)이 형성되며, 상기 전극층(150)은 씨드 금속, 오믹 금속, 반사 금속 특성을 갖는 재료 예컨대, Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 합금 등으로 형성될 수 있다. Referring to FIG. 3, an electrode layer 150 is formed on the second conductive semiconductor layer 130 and the protective layer 140, and the electrode layer 150 is formed of a seed metal, an ohmic metal, and a reflective metal material. For example, it may be formed of at least one of Al, Ag, Pd, Rh, Pt, or the like or an alloy.

도 4 및 도 5를 참조하면, 상기 전극층(150) 위에는 칩 분리 부분에 PR(photo resist) 공정에 의해 마스크층(155)이 형성된다. 상기 마스크층(155)의 두께는 변경될 수 있으며, 이에 대해 한정하지는 않는다.4 and 5, a mask layer 155 is formed on the electrode layer 150 by a photo resist (PR) process on a chip isolation portion. The thickness of the mask layer 155 may be changed, but is not limited thereto.

상기 전극층(150) 위에는 전도성 지지부재(160)이 형성된다. 상기 전도성 지지부재(160)는 상기 전극층(150)을 씨드 금속으로 하여, 전해 도금 공정에 의해 구리 또는 금을 이용하여 소정 두께로 형성된다. 이때 상기 마스크층(155) 위에는 상기 전도성 지지부재(160)가 형성되지 않게 되므로, 상기 전도성 지지부재(160)의 사이에 홈(160A)으로 존재하게 된다.The conductive support member 160 is formed on the electrode layer 150. The conductive support member 160 is formed to a predetermined thickness by using the electrode layer 150 as a seed metal, using copper or gold by an electroplating process. In this case, since the conductive support member 160 is not formed on the mask layer 155, the conductive support member 160 is present as a groove 160A between the conductive support members 160.

이후, 상기 전도성 지지부재(160)에 대해 소정 온도(예: 300~600℃), 분위기 가스(예: N2, O2, Air)에서 열 처리를 수행하게 된다. 여기서, 상기 열 처리 장비는 예컨대, RTP(Rapid Thermal Process) 시스템으로 이용할 수 있다. 상기 전도성 지지부재(160)를 열 처리하기 때문에, 상기 전도성 지지부재(160)의 자체 탄성이 최소화되며, 상기 상기 질화물 반도체(예: GaN)와의 스트레스를 개선시켜 줄 수 있다. 이에 따라 상기 전도성 지지부재(160)에 의해 휨을 방지할 수 있다.Thereafter, the conductive support member 160 is heat treated at a predetermined temperature (for example, 300 to 600 ° C.) and an atmosphere gas (for example, N 2 , O 2 , or air). Here, the heat treatment equipment may be used, for example, as a rapid thermal process (RTP) system. Since the conductive support member 160 is heat treated, the elasticity of the conductive support member 160 may be minimized, and the stress with the nitride semiconductor (eg, GaN) may be improved. Accordingly, warpage may be prevented by the conductive support member 160.

상기 마스크층(155)은 상기 열처리 전 또는 후에 제거될 수 있다. The mask layer 155 may be removed before or after the heat treatment.

도 4 및 도 6을 참조하면, 상기 전도성 지지부재(160)의 상면 및 측면에는 상기 도금층(170)이 형성된다. 상기 도금층(170)은 상기 분리 홈(160)에 노출된 상기 전극층(150) 또는/및 상기 전도성 지지부재(160)를 씨드 금속으로 하여, 구리 또는 금으로 소정 두께로 형성된다. 4 and 6, the plating layer 170 is formed on the top and side surfaces of the conductive support member 160. The plating layer 170 is formed of copper or gold with a thickness of the electrode layer 150 or the conductive support member 160 exposed to the separation groove 160 as a seed metal.

상기 도금층(170)은 상기 분리 홈 영역의 전극층(150) 위, 상기 전도성 지지부재(160)의 상면 및 측면에 형성된다. 상기 도금층(170)은 칩 분리를 위해 열 처 리 하지 않게 된다.The plating layer 170 is formed on the top and side surfaces of the conductive support member 160 on the electrode layer 150 in the separation groove region. The plating layer 170 is not heat treated for chip separation.

도 6 및 도 7을 참조하면, 상기 도금층(170)이 형성되면, 상기 기판(101)을 물리적 또는/및 화학적 제거 방법으로 제거하게 된다. 상기 기판(101)의 제거 방법은 레이저 리프트 오프(LLO : Laser Lift Off) 과정으로 제거하게 된다. 즉, 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식(LLO : Laser Lift Off)으로 상기 기판(101)을 분리시켜 준다. 또는 상기 기판(101)과 상기 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이 형성된 경우, 습식 식각 액을 이용하여 상기 버퍼층을 제거하여, 상기 기판(101)을 분리할 수도 있다. 상기 기판(101)이 제거된 상기 제 1도전형 반도체층(110)의 표면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공정을 수행할 수 있으며, 이에 대해 한정하지는 않는다.6 and 7, when the plating layer 170 is formed, the substrate 101 is removed by a physical or / and chemical removal method. The substrate 101 may be removed by a laser lift off (LLO) process. That is, the substrate 101 is separated by a method of irradiating a laser having a wavelength of a predetermined region to the substrate 101 (LLO: Laser Lift Off). Alternatively, when another semiconductor layer (eg, a buffer layer) is formed between the substrate 101 and the first conductive semiconductor layer 110, the buffer layer is removed using a wet etching solution to separate the substrate 101. You may. The surface of the first conductive semiconductor layer 110 from which the substrate 101 is removed may be polished by an ICP / RIE (Inductively coupled Plasma / Reactive Ion Etching) method, but is not limited thereto. .

여기서, 상기 전도성 지지부재(160)가 열 처리된 상태이기 때문에, 레이저 리프트 오프 과정 후 상기 전도성 지지부재(160)와 질화물 반도체(예: GaN) 사이의 스트레스를 줄여줌으로써, 웨이퍼 전체가 오목 또는 볼록하게 휘어지는 문제를 해결할 수 있다. Here, since the conductive support member 160 is heat treated, the stress between the conductive support member 160 and the nitride semiconductor (eg, GaN) is reduced after the laser lift-off process, so that the entire wafer is concave or convex. This can solve the problem of bending.

도 8 및 도 9를 참조하면, 칩과 칩 경계 영역(즉, 채널 영역)에 대해 상기 보호층(140)이 노출될 때까지 에칭(예: 메사 에칭)하여, 상기 발광 구조물(135)의 칩 경계 영역을 제거하여 분리 홈(138)을 형성하고, 상기 제1도전형 반도체층(110)의 아래에 소정 패턴의 제1전극(115)을 형성하게 된다. 여기서, 상기 제1전극(170)의 형성 과정은 상기 메사 에칭 전 또는 메사 에칭 후 또는 칩 분리 후 수행될 수 있 으며, 이에 대해 한정하지는 않는다.8 and 9, the chip of the light emitting structure 135 may be etched (eg, mesa etching) until the protective layer 140 is exposed to the chip and the chip boundary region (ie, the channel region). The isolation region 138 is formed by removing the boundary region, and the first electrode 115 having a predetermined pattern is formed under the first conductive semiconductor layer 110. Here, the process of forming the first electrode 170 may be performed before the mesa etching, after the mesa etching, or after chip separation, but is not limited thereto.

도 10 및 도 11을 참조하면, 칩 단위로 분리하여 개별 반도체 발광소자(100)가 완성된다. 상기 칩 단위의 분리 과정은 레이저 스크라이버(Laser Scriber)를 레이저를 상기 도금층(170)을 따라 집광시켜 줌으로써, 상기 도금층(170)에는 크랙이 발생된다. 이때 상기 도금층(170)을 기준으로 브레이킹(Breaking) 공정을 수행하여 개별 칩으로 분리하게 된다. 이때 상기 도금층(170)은 열 처리를 수행하지 않았기 때문에, 상기 레이저 스크라이버 공정 및 브레이킹 공정이 용이하게 진행될 수 있으며, 칩 분리가 용이한 효과가 있다.Referring to FIGS. 10 and 11, the individual semiconductor light emitting devices 100 may be separated by chip units. In the chip-separation process, a laser scriber focuses a laser along the plating layer 170, so that cracks are generated in the plating layer 170. In this case, a breaking process is performed based on the plating layer 170 to separate the chips into individual chips. In this case, since the plating layer 170 is not heat treated, the laser scriber process and the breaking process may be easily performed, and chip separation may be easily performed.

도 12는 제2실시 예에 따른 반도체 발광소자를 나타낸 도면이다. 12 is a view showing a semiconductor light emitting device according to the second embodiment.

도 12를 참조하면, 반도체 발광소자(100A)는 보호층(140A)에 분리 돌기(145)가 포함된다. 상기 보호층(140A)은 투광성 절연 재질로 형성될 수 있으며, 예컨대, SiO2, Si3N4, Al2O3, TiO2, SiOx 중 어느 하나로 형성될 수 있다. 상기 보호층(140A)의 분리 돌기(145)는 발광 구조물(135)의 외측 둘레를 따라 틀 형태로 형성되며, 상기 제1도전형 반도체층(110)의 일부 영역까지로 형성될 수 있다. 이에 따라 상기 발광 구조물(135)은 활성 영역(A1)과 비 활성 영역(A2)으로 구분할 수 있다. 상기 발광 구조물(135)의 외측 둘레가 비 활성 영역(A2)으로 형성됨으로써, 외부에서 습기가 침투하더라도 전기적인 문제를 해결할 수 있고, 활성 영역(A1)에는 큰 영향을 주지 않게 된다.Referring to FIG. 12, the semiconductor light emitting device 100A includes a separation protrusion 145 in the protective layer 140A. The protective layer 140A may be formed of a light-transmissive insulating material, and for example, may be formed of any one of SiO 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 , and SiO x . The separation protrusion 145 of the protective layer 140A may be formed in a frame shape along the outer circumference of the light emitting structure 135, and may be formed to a part of the first conductive semiconductor layer 110. Accordingly, the light emitting structure 135 may be divided into an active region A1 and an inactive region A2. Since the outer circumference of the light emitting structure 135 is formed as the inactive region A2, even if moisture penetrates from the outside, an electrical problem can be solved and the active region A1 is not significantly affected.

본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조 물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment according to the present invention, each layer (film), region, pattern or structure may be "on" or "under" the substrate, each layer (film), region, pad or pattern. In the case of being described as being formed "in", "on" and "under" include both "directly" and "indirectly". In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The present invention has been described above with reference to preferred embodiments thereof, which are merely examples and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains do not depart from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not possible that are not illustrated above. For example, each component shown in detail in the embodiment of the present invention may be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1은 제 1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.1 is a side cross-sectional view illustrating a semiconductor light emitting device according to a first embodiment.

도 2 내지 도 11은 제1실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면이다.2 to 11 illustrate a process of manufacturing a semiconductor light emitting device according to the first embodiment.

도 12는 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.12 is a side cross-sectional view illustrating a semiconductor light emitting device according to a second embodiment.

Claims (11)

제1도전형 반도체층, 활성층 및 제2도전형 반도체층의 적층 구조를 포함하는 발광 구조물;A light emitting structure including a stacked structure of a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; 상기 제2도전형 반도체층 위에 형성된 전극층;An electrode layer formed on the second conductive semiconductor layer; 상기 전극층 위에 형성된 전도성 지지부재;A conductive support member formed on the electrode layer; 상기 전도성 지지부재의 외측에 형성된 도금층을 포함하는 반도체 발광소자.A semiconductor light emitting device comprising a plating layer formed on the outside of the conductive support member. 제 1항에 있어서,The method of claim 1, 상기 도금층은 상기 전극층 위의 외측 둘레, 상기 전도성 지지부재의 외측면 및 상면에 형성되는 반도체 발광소자.The plating layer is formed on the outer periphery on the electrode layer, the outer surface and the upper surface of the conductive support member. 제 1항에 있어서,The method of claim 1, 상기 발광 구조물의 외측 둘레는 상기 전극층의 외측 단에 비해 안쪽으로 커팅되며, The outer periphery of the light emitting structure is cut inward compared to the outer end of the electrode layer, 상기 전극층과 상기 제2도전형 반도체층의 사이의 외측 둘레에 틀 형태로 형성된 보호층을 포함하는 반도체 발광소자. And a protective layer formed in a frame shape around an outer circumference between the electrode layer and the second conductive semiconductor layer. 제 3항에 있어서,The method of claim 3, wherein 상기 보호층은 SiO2, Si3N4, Al2O3, TiO2, SiOx, ITO, IZO, AZO 중 적어도 하 나를 포함하는 반도체 발광소자.The protective layer is a semiconductor light emitting device comprising at least one of SiO 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 , SiO x , ITO, IZO, AZO. 제 1항에 있어서,The method of claim 1, 상기 전도성 지지부재 및 도금층은 구리 또는 금으로 형성되며,The conductive support member and the plating layer is formed of copper or gold, 상기 전도성 지지부재는 열 처리된 반도체 발광소자.The conductive support member is heat-treated semiconductor light emitting device. 제 3항에 있어서,The method of claim 3, wherein 상기 보호층은 투과성 절연 재질로 형성되며, 상기 발광 구조물의 외벽 안쪽의 둘레를 따라 상기 제1도전형 반도체층의 일부까지 연장된 분리 돌기를 포함하는 반도체 발광소자.The protective layer is formed of a transparent insulating material, and includes a separation protrusion extending to a part of the first conductive semiconductor layer along the inner circumference of the outer wall of the light emitting structure. 제1도전형 반도체층, 활성층 및 제2도전형 반도체층이 적층된 발광 구조물을 형성하는 단계; Forming a light emitting structure in which a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer are stacked; 상기 제2도전형 반도체층 위에 전극층을 형성하는 단계;Forming an electrode layer on the second conductive semiconductor layer; 상기 전극층 위의 내측 영역에 전도성 지지부재를 형성하는 단계;Forming a conductive support member in an inner region on the electrode layer; 상기 전도성 지지부재를 열 처리하는 단계;Heat treating the conductive support member; 상기 전도성 지지부재의 측면에 도금층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.Forming a plating layer on the side of the conductive support member manufacturing method of a semiconductor light emitting device. 제7항에 있어서,The method of claim 7, wherein 상기 제1도전형 반도체층은 기판 위에 형성되고, The first conductive semiconductor layer is formed on a substrate, 상기 도금층 형성 후 상기 기판을 제거하고 상기 제1도전형 반도체층의 아래에 제1전극을 형성하는 반도체 발광소자 제조방법.Removing the substrate and forming a first electrode under the first conductive semiconductor layer after the plating layer is formed. 제7항에 있어서,The method of claim 7, wherein 상기 도금층은 상기 전극층 위의 외측 상면, 상기 전도성 지지부재의 외측면 및 상면에 형성되는 반도체 발광소자 제조방법.The plating layer is a semiconductor light emitting device manufacturing method formed on the outer upper surface, the outer surface and the upper surface of the conductive support member on the electrode layer. 제7항에 있어서,The method of claim 7, wherein 상기 전극층의 형성 전에 상기 제2도전형 반도체층 위의 칩 경계 영역에 보호층을 형성하는 단계를 포함하며,Forming a protective layer in a chip boundary region on the second conductive semiconductor layer before forming the electrode layer, 상기 보호층은 상기 전극층과 상기 제2도전형 반도체층 사이의 외측 둘레에 틀 형태로 형성되는 반도체 발광소자 제조방법.The protective layer is a semiconductor light emitting device manufacturing method formed in the form of a frame around the outer side between the electrode layer and the second conductive semiconductor layer. 제7항에 있어서,The method of claim 7, wherein 상기 전도성 지지부재 및 도금층은 구리 또는 금을 이용한 도금 공정으로 형성되며,The conductive support member and the plating layer are formed by a plating process using copper or gold, 상기 도금층은 레이저 스크라이버를 이용한 칩 분리에 사용되는 반도체 발광소자 제조방법.The plating layer is a semiconductor light emitting device manufacturing method used for chip separation using a laser scriber.
KR20080114731A 2008-11-18 2008-11-18 Semiconductor light emitting device and fabrication method thereof KR100962900B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080114731A KR100962900B1 (en) 2008-11-18 2008-11-18 Semiconductor light emitting device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080114731A KR100962900B1 (en) 2008-11-18 2008-11-18 Semiconductor light emitting device and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20100055847A true KR20100055847A (en) 2010-05-27
KR100962900B1 KR100962900B1 (en) 2010-06-10

Family

ID=42280120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080114731A KR100962900B1 (en) 2008-11-18 2008-11-18 Semiconductor light emitting device and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100962900B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171327B1 (en) 2009-12-17 2012-08-10 서울옵토디바이스주식회사 Light emitting device and method of fabricating the same
KR100999798B1 (en) 2010-02-11 2010-12-08 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617873B1 (en) 2005-07-15 2006-08-28 엘지전자 주식회사 Light emitting diode of vertical electrode type and fabricating method thereof
JP2007081312A (en) 2005-09-16 2007-03-29 Showa Denko Kk Method of manufacturing nitride-based semiconductor light-emitting element
KR100856089B1 (en) 2006-08-23 2008-09-02 삼성전기주식회사 Vertically structured GaN type Light Emitting Diode device And Manufacturing Method thereof

Also Published As

Publication number Publication date
KR100962900B1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
EP2160772B1 (en) Semiconductor light emitting device
KR101103882B1 (en) Semiconductor light emitting device and fabrication method thereof
KR100946523B1 (en) Semiconductor light emitting device and fabrication method thereof
KR100992772B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101007133B1 (en) Semiconductor light emitting device and fabrication method thereof
KR100962899B1 (en) Semiconductor light emitting device and fabrication method thereof
KR100992657B1 (en) Semiconductor light emitting device and fabrication method thereof
KR101047617B1 (en) Semiconductor light emitting device and manufacturing method thereof
KR20100042481A (en) Semiconductor light emitting device and fabrication method thereof
KR100962898B1 (en) Semiconductor light emitting device and fabrication method thereof
KR20090119596A (en) Semiconductor light emitting device and fabrication method thereof
KR20090066413A (en) Semiconductor light emitting device and fabrication method thereof
KR20100058979A (en) Semiconductor light emitting device and fabrication method thereof
KR101040012B1 (en) Semiconductor device fabrication method
KR100986544B1 (en) Semiconductor light emitting device and fabrication method thereof
KR20100020375A (en) Semiconductor light emitting device and fabrication method thereof
KR101014136B1 (en) Semiconductor light emitting device and fabrication method thereof
KR100962900B1 (en) Semiconductor light emitting device and fabrication method thereof
CN101807641B (en) Semiconductor light emitting device
KR20090114826A (en) Semiconductor light emitting device and fabrication method thereof
KR100986485B1 (en) Semiconductor light emitting device and fabrication method thereof
KR100999793B1 (en) Fabrication method for semiconductor light emitting device
KR20100036517A (en) Semiconductor light emitting device and fabrication method thereof
KR20090075077A (en) Semiconductor light emitting device and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 10

R401 Registration of restoration