JP2007081312A - Method of manufacturing nitride-based semiconductor light-emitting element - Google Patents

Method of manufacturing nitride-based semiconductor light-emitting element Download PDF

Info

Publication number
JP2007081312A
JP2007081312A JP2005270565A JP2005270565A JP2007081312A JP 2007081312 A JP2007081312 A JP 2007081312A JP 2005270565 A JP2005270565 A JP 2005270565A JP 2005270565 A JP2005270565 A JP 2005270565A JP 2007081312 A JP2007081312 A JP 2007081312A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
layer
emitting device
nitride
semiconductor light
method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005270565A
Other languages
Japanese (ja)
Inventor
Takashi Hodota
Hiroshi Osawa
弘 大澤
高史 程田
Original Assignee
Showa Denko Kk
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing nitride-based semiconductor light-emitting elements which is reduced in warpage after being peeled off from a substrate and can efficiently extract light from a side face. <P>SOLUTION: The method of manufacturing a plurality of nitride-based semiconductor light-emitting elements 2 is provided with a process of laminating at least an n-type semiconductor layer 103, a light-emitting layer 104 and a p-type semiconductor layer 105 in this order on a substrate 101 to form a laminate; a process of dividing the laminate so as to correspond to each of the elements 2 on which the laminate is manufactured by forming grooves 4 on the substrate 101; a process of filling each of the grooves 4 with a sacrificial layer 106; and a plating process of forming a plated substrate 111 by a plating method on the p-type semiconductor layer 105 and the sacrificial layer 106. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は窒化物系半導体発光素子および、その製造方法に関し、特に基板剥離工程を含んだ上下電極構造をとる窒化物系半導体発光素子において、光取り出し効率を向上させる構造およびその製造方法に関する。 The present invention is a nitride semiconductor light emitting device and relates to its manufacturing method, in the nitride-based semiconductor light-emitting device, in particular taking vertical electrode structure including a substrate peeling step to a structure and a manufacturing method thereof to improve the light extraction efficiency.

近年、短波長光発光素子用の半導体材料としてGaN系化合物半導体材料が注目を集めている。 Recently, GaN-based compound semiconductor material has attracted attention as semiconductor materials for short wavelength light-emitting element. GaN系化合物半導体は、サファイア単結晶をはじめとして、種々の酸化物基板やIII―V族化合物を基板として、その上に有機金属気相化学反応法(MOCVD法)や分子線エピタキシー法(MBE法)等によって形成される。 GaN-based compound semiconductor, including the sapphire single crystal, various oxides substrate and a Group III-V compound as a substrate, the organic metal chemical vapor deposition method (MOCVD method) or molecular beam epitaxy method (MBE method ) is formed by such.

サファイア単結晶基板は、GaNとは格子定数が10%以上も異なるが、AlNやAlGaNなどのバッファ層を形成することにより、その上に良好な窒化物半導体が形成でき、一般的に広く用いられている。 Sapphire single crystal substrate is lattice constant of GaN differ by more than 10%, by forming a buffer layer such as AlN and AlGaN, its good nitride semiconductor on can be formed, generally widely used ing. サファイア単結晶基板を用いた場合、n型半導体層、発光層、p型半導体層がこの順で積層される。 When using single-crystal sapphire substrate, n-type semiconductor layer, light emitting layer, p-type semiconductor layer are stacked in this order. サファイア基板は絶縁体であるので、その素子構造は、p型半導体層上に形成された正極とn型半導体層上に形成された負極が同一面上に存在することになる。 Since the sapphire substrate is an insulator, the element structure will negative electrode formed on the p-type semiconductor layer on the formed positive electrode and n-type semiconductor layer are present on the same plane. ITOなどの透明電極を正極に使用しp型半導体側から光を取り出すフェイスアップ方式、Agなどの高反射膜を正極に使用してサファイア基板側から光を取り出すフリップチップ方式の2種類がある。 There are two types of flip-chip method in which light is taken out of the transparent electrode such as ITO face-up system light is extracted from the p-type semiconductor side using the positive electrode, from the sapphire substrate side of the high-reflection film using the positive electrode such as Ag.

このようにサファイア単結晶基板は一般的に広く用いられているが、絶縁体であるためにいくつかの問題点がある。 This single-crystal sapphire substrate as is generally widely used, there are some problems because of the insulator. 第一に負極を形成するために発光層をエッチングなどにより除去してn型半導体層を露出させるために、負極の部分だけ発光層の面積が減ってしまい、その分、出力が低下する。 To be removed by etching to expose the n-type semiconductor layer a light-emitting layer to form a negative electrode to the first, will be reduced the area of ​​the light-emitting layer only part of the negative electrode, correspondingly, the output is reduced. 第二に正極と負極が同一面にあるために電流の流れが水平方向になってしまい局部的に電流密度の高いところができてしまい素子が発熱してしまう。 Second positive electrode and the negative electrode will be able to place high locally the current density current flow becomes a horizontal direction in order in the same plane element will generate heat. 第三にサファイア基板の熱伝導率は低いので発生した熱が拡散せず素子の温度が上昇してしまう。 The thermal conductivity of the sapphire substrate to a third temperature of the element without low because generated heat is diffused is increased.

以上の問題を解決させるために、サファイア単結晶基板上にn型半導体層、発光層、p型半導体層がこの順で積層した素子に導電性基板を接着し、その後にサファイア単結晶基板を除去して、正極と負極を上下に配置させる方法が開示されている(特許文献1)。 To solve the above problems, n-type semiconductor layer on a sapphire single crystal substrate, a light emitting layer, p-type semiconductor layer is to bond the conductive substrate to the element formed by laminating in this order, followed by removing the sapphire single crystal substrate and a method of arranging the positive electrode and the negative electrode in the vertical direction is disclosed (Patent Document 1). さらに、導電性基板を接着させるのではなく、メッキにより作成する方法が開示されている(特許文献2)。 Further, instead of adhering a conductive substrate, a method of making are disclosed by plating (Patent Document 2).
特許第3511970号公報 Patent No. 3511970 Publication 特開2004−47704号公報 JP 2004-47704 JP

導電性基板を接着させる方法には、AuSnなどの低融点金属化合物を接着材として接着させる方法や、真空中でアルゴンプラズマなどで接合面を活性化させて接着させる活性化接合などの方法がある。 The method of adhering the conductive substrate, there are methods such as low-melting-point metal compound and method of adhering as an adhesive, activated bonding to bond by activating the bonding surface, such as an argon plasma in a vacuum, such as AuSn . この方法であると接着面は極めて平滑であることが要求されパーティクルなどの異物があると、その部分が浮いてしまい接着がうまく行かないなど、均一な接着面を形成することが難しい。 If it is foreign matter such as is required particle the adhesive surface and a method is extremely smooth, it is difficult that the adhesive will float that part like does not work, to form a uniform adhesive surface.

サファイアなどの基板上に積層されるGaNは、1〜10μmと厚膜であること、積層時の温度が1000度付近と高温であることなどから、極めて高い膜応力を有している。 GaN is deposited on a substrate such as sapphire, it is 1~10μm and thick, and the like that the temperature during lamination is around the high temperature 1000 degrees, and has a very high film stress. 例えば、板圧0.4mm厚のサファイア基板にGaNを5μm積層した場合、50〜100μm程度のソリが発生してしまう。 For example, if you 5μm laminated GaN on sapphire substrate plate thickness 0.4mm thickness, warpage of about 50~100μm occurs.

メッキ法で支持基板を作成する場合、サファイアよりも機械強度が弱いこと、生産上の効率性から膜厚が10μm〜200μmと限定されることから、基板剥離後のソリの影響はさらに大きくなってしまう。 When creating a supporting substrate by plating, it mechanical strength is weaker than the sapphire, since the thickness of efficiency in production is limited as 10 m to 200 m, the influence of warp of the substrate after peeling becomes larger put away.

GaNのソリの影響を軽減するためには、基板上に積層されたGaNをあらかじめ分割してしまうことが有効である。 To reduce the effects of GaN of warp, it is effective to result in dividing the GaN laminated on the substrate in advance. GaNが分割された部分で応力緩和が起き基板全体のソリが低減される。 Stress relaxation occurs in the entire substrate warpage at a portion where GaN is divided is reduced.

しかし、GaNを分割してからメッキ支持基板を作成する場合、基板全体のソリ低減には有効であるが、以下の2つの問題点が発生する。 However, when creating a plated supporting substrate after splitting the GaN, is effective for warpage reduction of the entire substrate, the following two problems occur.
(1)n型半導体層が露出してしまうので、そのままメッキするとn型半導体層とp型半導体層が短絡してしまう。 (1) Since the n-type semiconductor layer will be exposed, as it is when plating n-type semiconductor layer and the p-type semiconductor layer is short-circuited.
(2)露出したp型半導体層、発光層、n型半導体層の側面にもメッキが入り込んでしまうために側面からの光取出しが出来なくなる。 (2) the exposed p-type semiconductor layer, light emitting layer, it becomes impossible to light extraction from the side to intrudes plating on the side surface of the n-type semiconductor layer.

(1)についてはp型半導体層、発光層、n型半導体層の側面に保護膜を形成すれば容易に解決できるが、(2)については側面の深さが1〜10μmと深いことから容易に解決することが難しい。 (1) p-type semiconductor layer for light-emitting layer, can be easily solved by forming a protective film on the side surface of the n-type semiconductor layer, easily since the depth of the sides 1~10μm and deep for (2) it is difficult to solve in.

本発明は、上記事情に鑑みてなされたもので、基板剥離後のソリが少なく、側面から効率よく光取り出しができる窒化物系半導体発光素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is warping of the substrate after peeling is small, to provide a production method for a nitride semiconductor light-emitting device can efficiently light extraction from the side.

本発明者等は上記問題を解決するために、鋭意努力検討した結果、少なくともn型半導体層、発光層、p型半導体層を積層してなる積層体を各窒化物系半導体発光素子に対応させて分割し、分割することによって形成された発光素子間の溝をメッキ基板を形成した後に除去される犠牲層で充填することで、その後にメッキ基板を作成する際に積層体の側面にメッキが入り込むことを防ぐことができ、メッキ後に犠牲層を除去することで積層体の側面からの光取り出し効率に優れたものが得られ、しかも、基板を剥離した場合のソリを少なくできることを見出した。 For the present inventors have to solve the above problems, intensive efforts study result, to correspond to at least the n-type semiconductor layer, light emitting layer, p-type semiconductor the nitride laminate formed by laminating a layer-based semiconductor light-emitting element dividing Te, and the gap between the light emitting element formed by dividing by filling a sacrificial layer which is removed after forming the plate layer, the plating on the side surface of the stacked body when subsequently create a plated substrate it can be prevented from entering, excellent in light extraction efficiency from the side surface of the laminate by removing the sacrificial layer after the plating can be obtained. Moreover, it was found to be able to reduce the warpage when peeling the substrate. 即ち本発明は以下に関する。 That is, the present invention relates to the following.

(1)複数の窒化物系半導体発光素子を製造する方法であって、基板上に、少なくともn型半導体層、発光層、p型半導体層をこの順で積層して積層体を形成する工程と、前記基板上に溝を形成することにより、前記積層体を製造しようとする各窒化物系半導体発光素子に対応させて分割する工程と、前記溝を犠牲層で充填する工程と、前記p型半導体層上および前記犠牲層上にメッキ法によりメッキ基板を形成するメッキ工程とを備えることを特徴とする窒化物系半導体発光素子の製造方法。 (1) A method for producing a plurality of nitride semiconductor light emitting device on a substrate, forming at least n-type semiconductor layer, light emitting layer, a laminate by stacking a p-type semiconductor layer in this order , by forming a groove on the substrate, a step of dividing so as to correspond to the nitride semiconductor light emitting device to be manufactured the laminate, a step of filling the trench with a sacrificial layer, wherein the p-type production method for a nitride semiconductor light emitting device characterized by comprising a plating step of forming a plated substrate by plating on the semiconductor layer and the sacrificial layer.
(2)前記犠牲層を除去する工程を備えることを特徴とする(1)に記載の窒化物系半導体発光素子の製造方法。 (2) The production method for a nitride semiconductor light emitting device according to (1) further comprising a step of removing the sacrificial layer.
(3)前記メッキ工程の前に、前記p型半導体層上に金属層を積層することを特徴とする(1)に記載の窒化物系半導体発光素子の製造方法。 (3) prior to the plating process, a method of manufacturing a nitride-based semiconductor light-emitting device according to (1) a laminating a metal layer on the p-type semiconductor layer.
(4)前記積層体を形成する前に、前記基板上にバッファ層を形成し、前記メッキ工程の後に、前記基板および前記バッファ層を除去することにより前記n型半導体層を露出させることを特徴とする(1)〜(3)のいずれかに記載の窒化物系半導体発光素子の製造方法。 (4) before forming said laminate to form a buffer layer on the substrate, wherein after said plating step, exposing the n-type semiconductor layer by removing the substrate and the buffer layer method of manufacturing that (1) the nitride-based semiconductor light-emitting device according to any one of the - (3).
(5)前記金属層が複数の金属層からなり、前記溝を犠牲層で充填する前に、前記複数の金属層のうち前記p型半導体層上のみに配置される金属層を形成することを特徴とする(3)または(4)に記載の窒化物系半導体発光素子の製造方法。 (5) said metal layer comprises a plurality of metal layers, prior to filling the trench with a sacrificial layer, forming a metal layer disposed only on the p-type semiconductor layer among the plurality of metal layers wherein (3) or (4) the production method for a nitride semiconductor light emitting device according to.
(6)前記基板をレーザにより除去することを特徴とする(4)または(5)に記載の窒化物系半導体発光素子の製造方法。 (6) and removing said substrate by the laser (4) or (5) The production method for a nitride semiconductor light emitting device according to.
(7)前記犠牲層が、レジストからなることを特徴とする(1)〜(6)のいずれかに記載の窒化物系半導体発光素子の製造方法。 (7) The sacrificial layer is production method for a nitride semiconductor light emitting device according to any one of characterized by comprising the resist (1) to (6).
(8)前記金属層が、オーミック接触層を含むことを特徴とする(3)〜(7)のいずれかに記載の窒化物系半導体発光素子の製造方法。 (8) the metal layer, characterized in that it comprises an ohmic contact layer (3) The production method for a nitride semiconductor light-emitting device according to any one of (1) to (7).
(9)前記金属層が、反射層を含むことを特徴とする(3)〜(8)のいずれかに記載の窒化物系半導体発光素子の製造方法。 (9), wherein the metallic layer comprises a reflective layer (3) The production method for a nitride semiconductor light-emitting device according to any one of the - (8).
(10)前記金属層が、密着層を含むことを特徴とする(3)〜(9)のいずれかに記載の窒化物系半導体発光素子の製造方法。 (10), wherein the metallic layer comprises a contact layer (3) The production method for a nitride semiconductor light-emitting device according to any one of the - (9).
(11)前記オーミック接触層が、Pt、Ru、Os、Rh、Ir、Pd、またはAgの単体金属およびそれらの合金で構成されることを特徴とする(8)に記載の窒化物系半導体発光素子の製造方法。 (11) the ohmic contact layer, Pt, Ru, Os, Rh, Ir, Pd or nitride-based semiconductor light emitting according to (8) that is composed of a single metal and their alloys of Ag, manufacturing method for the device.
(12)前記反射層が、Ag合金またAl合金で構成されることを特徴とする(9)に記載の窒化物系半導体発光素子の製造方法。 (12) wherein the reflective layer is production method for a nitride semiconductor light emitting device according to, characterized in that it is constituted by an Ag alloy The Al alloy (9).
(13)前記密着層が、Ti,V,Cr,Zr,Nb,Mo,Hf,Ta,Wの単体金属およびそれらの合金で構成されることを特徴とする(10)に記載の窒化物系半導体発光素子の製造方法。 (13) the adhesive layer is, Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, nitride according to, characterized in that it is constituted by a single metal and their alloys of W (10) the method of manufacturing a semiconductor light-emitting device.
(14)前記メッキ基板の膜厚が、10μm〜200μmであることを特徴とする(1)〜(13)のいずれかに記載の窒化物系半導体発光素子の製造方法。 (14) the thickness of the plating substrate, a method of manufacturing a nitride-based semiconductor light-emitting device according to any one of the characterized in that it is a 10 m to 200 m (1) ~ (13).
(15)前記メッキ基板が、NiP合金、Cu,またはCu合金により形成されることを特徴とする(1)〜(14)のいずれかに記載の窒化物系半導体発光素子の製造方法。 (15) The plating substrate, a method of manufacturing a nitride-based semiconductor light-emitting device according to any one of the NiP alloy, characterized by being formed by a Cu or Cu alloy, (1) to (14).
(16)前記メッキ工程の後、100℃〜300℃で熱処理をすることを特徴とする(1)〜(15)のいずれかに記載の窒化物系半導体発光素子の製造方法の製造方法。 (16) after said plating step, the manufacturing method of the production method for a nitride semiconductor light emitting device according to any one of characterized by a heat treatment at 100 ℃ ~300 ℃ (1) ~ (15).
(17)前記金属層と前記メッキ基板との間に、前記メッキ基板に接してメッキ密着層を形成すること特徴とする(1)〜(16)のいずれかに記載の窒化物系半導体発光素子の製造方法。 (17) between said metal layer and said plating substrate, the plating substrate to contact with wherein forming the plating adhesion layer (1) nitride semiconductor light emitting device according to any one of the - (16) the method of production.
(18)前記メッキ密着層が、前記メッキ基板の50wt%以上を占める主成分と同一の組成を50wt%以上有することを特徴とする(17)に記載の窒化物系半導体発光素子の製造方法。 (18) The plating adhesion layer, a method of manufacturing a nitride-based semiconductor light emitting device according to the main component the same composition as the account for more than 50 wt% of the plating substrate in (17) that has more than 50 wt%.
(19)前記メッキ密着層が、NiP合金またはCu合金により形成されることを特徴とする(17)または(18)に記載の窒化物系半導体発光素子の製造方法。 (19) the plate adhesion layer is production method for a nitride semiconductor light emitting device according to, characterized in that it is formed by the NiP alloy or a Cu alloy (17) or (18).

本発明によれば、基板上に積層体を形成し、前記基板上に溝を形成することにより、前記積層体を各窒化物系半導体発光素子に対応させて分割し、前記溝を犠牲層で充填した後、p型半導体層上および犠牲層上にメッキ法によりメッキ基板を形成するので、メッキ基板を作成する際に積層体の側面にメッキが入り込むことを防ぐことができる。 According to the present invention, to form a laminate on a substrate, by forming a groove on the substrate, the laminate is divided in correspondence with the respective nitride semiconductor light emitting device, a sacrificial layer of said groove after filling, since a plating substrate by a plating method on a p-type semiconductor layer and the sacrificial layer, it is possible to prevent the plating from entering the side face of the stack to create the plated substrate.
また、メッキ後に犠牲層を除去することで、積層体の側面からの光取り出し効率に優れたものが得られる。 Further, by removing the sacrificial layer after plating, excellent in light extraction efficiency from the side surface of the laminated body is obtained.
さらに、積層体を各窒化物系半導体発光素子に対応させて分割してからメッキ基板を形成するので、基板を剥離した場合のソリを少なくできる。 Furthermore, the laminate so forming a plating substrate after divided so as to correspond to the nitride semiconductor light emitting device, it can be reduced warpage when peeling the substrate. よって、信頼性が高く、出力の高い窒化物系半導体発光素子を作成することが可能になる。 Therefore, reliable, it is possible to create a high nitride-based semiconductor light-emitting element output.

以下、本発明の実施の形態について、図面を参照にして説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. ただし、本発明は以下の各実施形態に限定されるものではなく、例えばこれら実施形態の構成要素同士を適宜組み合わせても良い。 However, the present invention is not limited to the following embodiments, it may for example be combined components together these embodiments as appropriate.
図1は、本発明の製造方法を用いて得られた窒化物系半導体発光素子の断面を示した模式図であり、図2は、図1に示す窒化物系半導体発光素子の製造方法を説明するための模式図である。 Figure 1 is a schematic diagram showing a cross section of the nitride-based semiconductor light-emitting device using the manufacturing method of the present invention, FIG. 2, illustrating a manufacturing method for a nitride semiconductor light-emitting element shown in FIG. 1 it is a schematic diagram for. なお、図2においては、図面を見やすくするために、製造される複数の窒化物系半導体発光素子のうち、2つの窒化物系半導体発光素子のみを示している。 In FIG. 2, for the sake of clarity, of the plurality of nitride-based semiconductor light-emitting device manufactured, shows only two nitride semiconductor light emitting device.

図1に示す窒化物系半導体発光素子2「以下、発光素子と略記する」は、n型半導体層103と発光層104とp型半導体層105とからなる窒化物系半導体層(積層体)3を備えたものである。 Nitride-based semiconductor light-emitting device 2 shown in FIG. 1, "hereinafter abbreviated as the light emitting element" is, n-type semiconductor layer 103 and the light emitting layer 104 and the p-type semiconductor layer 105. nitride semiconductor layer made of (laminate) 3 it is those with a. 窒化物系半導体層3の側面5は露出されており、窒化物系半導体層3のp型半導体層105側の面(図1では上面)の中央部には、金属層6を構成するオーミック接触層107と反射層108と密着層109とが下から順に積層されている。 Side 5 of the nitride-based semiconductor layer 3 is exposed, the central portion of the p-type semiconductor layer 105 side surface of the nitride-based semiconductor layer 3 (upper surface in FIG. 1), an ohmic contact for the metal layer 6 an adhesion layer 109 and the layer 107 and the reflective layer 108 are stacked in order from the bottom. 密着層109は、反射層108の上面と、オーミック接触層107および反射層108の側面と、p型半導体層105上の縁部とを覆う被覆部109bと、被覆部109bと連続して設けられ、p型半導体層105の端部から外部に向かって延びる鍔部109aとからなる。 Adhesion layer 109, the upper surface of the reflective layer 108, and the side surface of the ohmic contact layer 107 and the reflective layer 108, a covering portion 109b covering the edge of the p-type semiconductor layer 105, provided continuously with the coating unit 109b , and a flange portion 109a extending toward the outside from the end portion of the p-type semiconductor layer 105. 密着層109上には、メッキ密着層110を介してメッキ基板111が形成されている。 On the adhesion layer 109, plated substrate 111 is formed through the plate adhesion layer 110. さらに、メッキ基板111の上面には正極212が形成され、n型半導体層103の下面には負極213が形成されている。 Further, on the upper surface of the plating substrate 111 positive 212 is formed, on the lower surface of the n-type semiconductor layer 103 anode 213 is formed.

図1に示す発光素子2を製造するには、図2に示すように、まず、基板101を用意し、基板101上にバッファ層102を形成する。 In order to manufacture the light emitting device 2 shown in FIG. 1, as shown in FIG. 2, first, providing a substrate 101, forming a buffer layer 102 on the substrate 101.
基板101としては、サファイア単結晶(Al ;A面、C面、M面、R面)、スピネル単結晶(AgAl )、ZnO単結晶、LiAlO 単結晶、LiGaO 単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶などの公知の基板材料を何ら制限無く用いることができる。 As the substrate 101, a sapphire single crystal (Al 2 O 3; A plane, C plane, M-plane, R-plane), spinel single crystal (AgAl 2 O 4), ZnO single crystal, LiAlO 2 single crystal, LiGaO 2 single crystal , oxide single crystals such as MgO single crystal, Si single crystal, SiC single crystal, can be used without any limitation known substrate materials such as GaAs single crystal. 基板101としてSiCなどの導電性基板を用いれば、正極212と負極213を上下に配置させた発光素子2を、基板101を剥離することなく形成できる。 With the conductive substrate such as SiC as a substrate 101, a light-emitting element 2 was arranged a positive electrode 212 and negative electrode 213 up and down, it can be formed without peeling the substrate 101. しかし、その場合には、基板101上に、絶縁体であるバッファ層102を使用することができなくなるので、バッファ層102の上に成長する窒化物系半導体層3の結晶が劣化して良好な発光素子2を形成することができない場合が生じる。 However, that case, on the substrate 101, since it is not possible to use a buffer layer 102 is an insulator, good and crystal deterioration of the nitride-based semiconductor layer 3 is grown on the buffer layer 102 If it is not possible to form a light-emitting element 2 occurs. したがって、本実施形態においては、基板101として導電性のSiC、Siを用いた場合でも後の工程において基板101の剥離を行なう。 Accordingly, in this embodiment, it performs the separation of the substrate 101 in a later step even in the case of using conductive SiC, Si as the substrate 101.

バッファ層102は、n型半導体層103を構成する材料の結晶性を向上させるためのものである。 Buffer layer 102 is for improving the crystallinity of the material constituting the n-type semiconductor layer 103. 例えば、基板101としてサファイア単結晶基板を用い、n型半導体層103としてGaNを用いる場合には、基板101とn型半導体層103との格子定数が10%以上も異なる。 For example, a sapphire single crystal substrate as the substrate 101, in the case of using a GaN as the n-type semiconductor layer 103, the lattice constant of the substrate 101 and the n-type semiconductor layer 103 is different from more than 10%. この場合に、バッファ層102として、基板101とn型半導体層103との中間の格子定数を有するAlNやAlGaNなどを用いることで、n型半導体層103を構成するGaNの結晶性を向上させることができる。 In this case, as the buffer layer 102, the use of such AlN or AlGaN having an intermediate lattice constant between the substrate 101 and the n-type semiconductor layer 103, to improve the crystallinity of GaN constituting the n-type semiconductor layer 103 can.

次に、バッファ層102上に、少なくともn型半導体層103、発光層104、p型半導体層105をこの順で積層して窒化物系半導体層3を形成する。 Next, on the buffer layer 102, forming at least n-type semiconductor layer 103, light emitting layer 104, p-type semiconductor layer 105 of the nitride semiconductor layer 3 are laminated in this order. 窒化物系半導体層3は、例えばn型半導体層103、発光層104、p型半導体層105からなるヘテロ接合構造で構成される。 Nitride semiconductor layer 3, for example, n-type semiconductor layer 103, and a heterojunction structure consisting of the light-emitting layer 104, p-type semiconductor layer 105. 窒化物系半導体層3としては、一般式AlxInyGa1−x−yN(0≦x<1、0≦y<1、x+y<1)で表される半導体が多数知られており、本発明においても一般式AlxInyGa1−x−yN(0≦x<1、0≦y<1、x+y<1)で表される窒化物系半導体が何ら制限なく用いられる。 As the nitride-based semiconductor layer 3, the semiconductor is known a number represented by the general formula AlxInyGa1-x-yN (0 ≦ x <1,0 ≦ y <1, x + y <1), generally in the present invention nitride semiconductor represented by the formula AlxInyGa1-x-yN (0 ≦ x <1,0 ≦ y <1, x + y <1) is used without any limitation.

これらの窒化物系半導体層3は、有機金属化学気相成長法(MOCVD)、ハイドライド気相成長法(HPVE)、分子線エピタキシー法(MBE)、などIII族窒化物系半導体を成長させることが可能である全ての成長方法を適用して製造できる。 These nitride semiconductor layer 3, a metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HPVE), molecular beam epitaxy (MBE), to grow a Group III nitride semiconductor such as all growth method can be can be prepared by applying. 好ましい成長方法としては、膜厚制御性、量産性の観点からMOCVD法である。 Preferred growth method, film thickness controllability, a MOCVD method from the viewpoint of mass productivity.

MOCVD法では、キャリアガスとして水素(H )または窒素(N )、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてはアンモニア(NH )、ヒドラジン(N )などが用いられる。 In the MOCVD method, hydrogen as a carrier gas (H 2) or nitrogen (N 2), III group trimethylgallium as a Ga source which is a raw material (TMG) or triethyl gallium (TEG), trimethyl aluminum (TMA) or triethyl aluminum as the Al source (TEA), trimethyl indium as an in source (TMI) or triethyl indium (TEI), ammonia (NH 3) as the N source which is a group V material, hydrazine (N 2 H 4) or the like is used. また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH )またはジシラン(Si )を、Ge原料としてゲルマン(GeH )を用い、p型にはMg原料としては例えばビスシクロペンタジエニルマグネシウム(Cp Mg)またはビスエチルシクロペンタジエニルマグネシウム((EtCp)2Mg)を用いる。 As the dopant, the n-type monosilane Si material (SiH 4) or disilane (Si 2 H 6), germane (GeH 4) is used as Ge raw material, as the Mg raw material to p-type for example Bisushikuro using cyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium ((EtCp) 2Mg).

図2に示すように、続いて、基板101上に溝4を形成することにより、窒化物系半導体層3を製造しようとする各発光素子2に対応させて分割する。 As shown in FIG. 2, followed by forming a groove 4 on the substrate 101, it is divided so as to correspond to each light emitting element 2 to be produced nitride semiconductor layer 3. 溝4の内壁には窒化物系半導体層3の側面5が露出されており、溝4の底面にはバッファ層2が露出されている。 The inner wall of the trench 4 are exposed sides 5 of the nitride-based semiconductor layer 3, the buffer layer 2 is exposed at the bottom surface of the groove 4.
例えば、基板101としてサファイア基板を用いた場合に、基板101上に形成された窒化物系半導体層3を分割する方法としては、エッチング法、レーザカッティング法など公知の技術を何ら制限なく用いることが出来る。 For example, in the case of using a sapphire substrate as the substrate 101, as a method for dividing the nitride semiconductor layer 3 formed on the substrate 101, an etching method, be used without any limitation known techniques such as laser cutting method can. レーザリフトオフ法を用いる場合、窒化物系半導体3が分割されるが、良好な基板101を剥離するためにはサファイア基板にはダメージを与えないようにすることが好ましい。 When using a laser lift-off method, the nitride semiconductor 3 is divided, in order to peel a good substrate 101 is preferably set to not damage the sapphire substrate. したがって、エッチング法で分割する場合、窒化物系半導体層3に対してはエッチングレートが早く、サファイア基板に対してはエッチングレートが遅い手法を用いることが好ましい。 Accordingly, when dividing by etching, faster etching rate with respect to nitride semiconductor layer 3, it is preferable that the etching rate is used a slow approach for the sapphire substrate. レーザで分割する場合は窒化物系半導体層3とサファイア基板に対する吸収波長の違いから、300−400nmの波長を持ったレーザを用いることが好ましい。 A difference in the absorption wavelength to the nitride-based semiconductor layer 3 and the sapphire substrate when dividing a laser, it is preferable to use a laser having a wavelength of 300-400nm.

次に、図2に示すように、溝4を犠牲層106で充填する。 Next, as shown in FIG. 2, to fill the grooves 4 with the sacrificial layer 106. 窒化物系半導体層3を各発光素子2に対応させて分割した場合、窒化物系半導体3の側面5を露出する溝4の幅は1〜30μm程度、深さは1〜10μm程度となる。 If the nitride semiconductor layer 3 is divided so as to correspond to each light-emitting element 2, about the width of the groove 4 for exposing the side surfaces 5 of the nitride semiconductor 3 1 to 30 [mu] m, the depth is about 1 to 10 [mu] m. この溝4を埋める手段としては、CVD、スパッタ、蒸着などによる成膜手法では、成膜レートが遅く、実用的な生産手段として用いることは困難である。 As a means to fill the grooves 4, CVD, sputtering, a film formation technique such as by vapor deposition, the deposition rate is slow, it is difficult to use as a practical means of production. 本発明においては、この溝4を埋めるために、犠牲層106を形成している。 In the present invention, in order to fill the grooves 4, to form a sacrificial layer 106.

犠牲層106としては、犠牲層106を除去するときに、化物系半導体層3や、密着層109、メッキ基板111にダメージを与えない材質を選択することが好ましい。 The sacrificial layer 106, when removing the sacrificial layer 106, and compound-based semiconductor layer 3, adhesion layer 109, it is preferable to select a material that does not damage the plate layer 111. 犠牲層106の材料としては、レジスト材料、樹脂、セラミックスなどが好ましい。 The material of the sacrificial layer 106, a resist material, resin, and ceramics are preferable. 特にレジスト材料は現像すれば、そのまま選択的に溝を埋めることができ、かつ、専用の剥離材を使用すれば容易に除去することができるのでさらに好ましい。 With particular resist material development, as it can be selectively fill the grooves, and, more preferably because it is easy to remove when using dedicated release material. セラミックを用いる場合は、SiO がHFにより容易に除去できるので好ましい。 When a ceramic is preferred because SiO 2 can be easily removed by HF. さらに、SiO を形成する際にはSOG(スピン・オン・グラス)材料を用いることが、溝を十分に充填することができ好ましい。 Further, when forming the SiO 2 has to use a SOG (spin on glass) material, preferably can be sufficiently filled trenches.

犠牲層106としてレジストを用いる場合、レジストによって溝4を充填する前に、パターニングをする金属層6を形成しておくことが好ましい。 When using a resist as a sacrificial layer 106, prior to filling the grooves 4 with the resist, it is preferable to form the metal layer 6 for the patterning. 特に、p型半導体層105上のみに配置されるオーミック接触層107や反射層108は、レジストによって溝4を埋める前に実施することがさらに好ましい。 In particular, the ohmic contact layer 107 and the reflective layer is disposed only on the p-type semiconductor layer 105 108 is more preferably performed before filling the grooves 4 with the resist. これは、パターニングするためにレジストを用いるので、先にレジストによって溝4が埋められていると、溝4に埋められたレジストが剥離してしまうためである。 Since this using a resist for patterning, the groove 4 by the resist previously are filled, because the resist was buried in the groove 4 is peeled off.
犠牲層106を形成する方法としては、スピンコート法、スプレー法、ディップコート法など公知の方法でレジストを塗布する方法を用いることが好ましい。 As a method for forming the sacrificial layer 106, a spin coating method, a spray method, it is preferable to use a method of coating a resist by a known method such as a dip coating method. さらに、生産性の観点からスピンコート法を用いることが好ましい。 Further, it is preferable to use a spin-coating method from the viewpoint of productivity.

次に、図2に示すように、p型半導体層105上に、オーミック接触層107と反射層108と密着層109とからなる金属層6を積層する。 Next, as shown in FIG. 2, on the p-type semiconductor layer 105, stacked metal layer 6 made of an ohmic contact layer 107 and the reflective layer 108 adhesive layer 109.
まず、各発光素子2に対応するp型半導体層105上の中央部に、オーミック接触層107を形成する。 First, on the center portion of the p-type semiconductor layer 105 corresponding to each light-emitting element 2, an ohmic contact layer 107. オーミック接触層107に要求される性能としては、p型半導体層105との接触抵抗が小さいことが必須である。 The performance required for the ohmic contact layer 107, it is essential contact resistance between the p-type semiconductor layer 105 is small. オーミック接触層107の材料はp型半導体層105との接触抵抗の観点から、Pt、Ru、Os、Rh、Ir、Pd等の白金族またはAgが好ましい。 From the viewpoint of contact resistance between the ohmic contact layer 107 of the material p-type semiconductor layer 105, Pt, Ru, Os, Rh, Ir, platinum group or Ag and Pd are preferred. さらに好ましくはPt,Ir,RhおよびRuである。 More preferably Pt, Ir, Rh and Ru. Ptが特に好ましい。 Pt is particularly preferred. Agを用いることは良好な反射を得るためには好ましいが、接触抵抗はPtよりも低い。 While it is preferred in order to obtain a good reflection using Ag, the contact resistance is lower than Pt. したがって、接触抵抗がそれほど要求されない用途にはAgを用いることも可能である。 Thus, in applications where contact resistance is not required so much it is possible to use Ag.
オーミック接触層107の厚さは、低接触抵抗を安定して得るために0.1nm以上とすることが好ましい。 The thickness of the ohmic contact layer 107 is preferably a 0.1nm or more to get a low contact resistance stable. さらに好ましくは1nm以上であり、均一な接触抵抗が得られる。 More preferably at 1nm or more, a uniform contact resistance can be obtained.

次に、オーミック接触層107上に、光の反射を向上させるために反射層108を形成する。 Then, on the ohmic contact layer 107, to form the reflective layer 108 to improve the reflection of light. 反射層108としては、Ag合金などを用いることができる。 As the reflective layer 108, or the like can be used Ag alloy. Pt,Ir,Rh、Ru、OS,PdなどはAg合金と比較すると可視光から紫外領域の反射率が低い。 Pt, Ir, Rh, Ru, OS, Pd, etc. is low reflectance in the ultraviolet region from the visible light when compared to Ag alloy. したがって、発光層104からの光が十分に反射せず、出力の高い発光素子2を得ることが難しい。 Therefore, no light is sufficiently reflected from the light-emitting layer 104, it is difficult to obtain high light-emitting element 2 of the output. この場合、オーミック接触層107を光が十分に透過するほどに薄く形成し、Ag合金などの反射層108を形成して反射光を得る方が、良好なオーミック接触が得られ、かつ出力の高い発光素子2を作成することができる。 In this case, thin form an ohmic contact layer 107 as the light is transmitted sufficiently, who obtain light reflected by a reflective layer 108, such as Ag alloy, good ohmic contact can be obtained, and high output it is possible to create a light-emitting element 2. この場合、オーミック接触層107の膜厚は30nm以下とすることが好ましい。 In this case, the thickness of the ohmic contact layer 107 is preferably set to 30nm or less. さらに好ましくは10nm以下である。 Still more preferably 10nm or less.
オーミック接触層107および反射層108の成膜方法については、特に制限されることはなく公知のスパッタ法や蒸着法を用いることができる。 For the film forming method of the ohmic contact layer 107 and the reflective layer 108, it may be a known sputtering and evaporation is not particularly limited.

次に、図2に示すように、オーミック接触層107および反射層108の側面と、反射層108上と、p型半導体層105上の縁部と、犠牲層106上とを覆うように、密着層109を形成する。 Next, as shown in FIG. 2, so as to cover the side surface of the ohmic contact layer 107 and the reflective layer 108, and the upper reflection layer 108, and the edge of the p-type semiconductor layer 105, the upper sacrificial layer 106, the adhesion to form a layer 109. 密着層109は、反射層108やp型半導体層105と、メッキ基板111との密着性を向上させるためのものである。 Adhesion layer 109, the reflective layer 108 and p-type semiconductor layer 105, is intended for improving the adhesion between the plating substrate 111. 密着層109には、p型半導体層105と密着性の良い金属を用いることができる。 The adhesion layer 109, may be used a good metal adhesion with the p-type semiconductor layer 105. 密着層109の材料としては、Ti,V,Cr,Zr,Nb,Mo,Hf,Ta,Wの単体金属あるいはそれらを組み合わせた合金を用いることができる。 As the material of the adhesion layer 109, it may be used Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, elemental metal or alloy combinations thereof W.

次に、密着層109上にメッキ密着層110を形成する。 Next, a plating adhesion layer 110 on the adhesion layer 109. メッキ密着層110は、メッキ基板111と密着層109との密着性を向上させるためのものである。 Plate adhesion layer 110 is for improving the adhesion between the plating substrate 111 and the adhesion layer 109. メッキ密着層110の材料は、使用するメッキ成分によって異なるが、メッキ成分に主に含まれる物質を含んでいたほうが密着性を向上させる。 The material of the plate adhesion layer 110 varies depending on the plating components used, is better to include a substance contained in the main to the plating components improving adhesion. 例えば、NiPメッキを用いる場合、メッキ密着層110にはNi系合金を用いることが好ましい。 For example, when using a NiP plating, the plating adhesion layer 110 is preferably used Ni-based alloy. さらに好ましくはNiPを用いることである。 More preferably is the use of NiP. Cuメッキを用いる場合は、メッキ密着層110にはCu系合金を用いることが好ましい。 In the case of using a Cu plating, the plating adhesion layer 110 is preferably used Cu-based alloy. さらに好ましくはCuを用いることである。 More preferably is the use of Cu.

密着層109、メッキ密着層110の厚さは、良好な密着性を得るために0.1nm以上とすることが好ましい。 Adhesion layer 109, the thickness of the plate adhesion layer 110 is preferably a 0.1nm or more in order to obtain good adhesion. さらに好ましくは1nm以上であり、均一な密着性が得られる。 More preferably at 1nm or more, uniform adhesion can be obtained. 厚さの上限は特に限定されないが、生産性の観点から2μm以下にすることが好ましい。 The upper limit of thickness is not particularly limited, it is preferable to 2μm or less from the viewpoint of productivity.
密着層109、メッキ密着層110の成膜方法については、特に制限されることはなく公知のスパッタ法や蒸着法を用いることができる。 Adhesion layer 109, for the film-forming method of the plate adhesion layer 110, may be a known sputtering and evaporation is not particularly limited. スパッタ法はスパッタ粒子が高エネルギーを持って基板表面に衝突して成膜されるので、密着性の高い膜を得ることができる。 Since sputtering is sputtered particles are deposited collide with the substrate surface with a high energy, it is possible to obtain a high adhesion film. したがって、スパッタ法を用いる方がさらに好ましい。 Accordingly, further preferable to use a sputtering method.

次に、p型半導体層105上および犠牲層106上にメッキ法によりメッキ基板111を形成する。 Next, a plating substrate 111 by a plating method on the p-type semiconductor layer 105 and on the sacrificial layer 106. メッキには無電解メッキ、電解メッキどちらを用いることができる。 The plating can be used either electroless plating, electrolytic plating. 無電解メッキの場合、材料としてはNiP合金メッキを用いることが好ましい。 For electroless plating, it is preferable to use a NiP alloy plating as a material. 電解メッキの場合は、材料としてはCu、またはCu合金を用いることが好ましい。 For electrolytic plating, it is preferable to use Cu or a Cu alloy, as the material.
メッキ基板111の厚さは、基板としての強度を保つために10μm以上とすることが好ましい。 The thickness of the plate layer 111 is preferably set to 10μm or more in order to maintain the strength as a substrate. しかし、厚くなるとメッキ基板111の剥離が起こりやすくなり、かつ生産性も低くなるので200μm以下であることが好ましい。 However, it is preferable that the 200μm or less so is likely to occur peeling of the thicker plate layer 111, and the productivity is also lowered.

メッキを実施する前には、汎用の中性洗剤等を用いて脱脂洗浄することが好ましい。 Before carrying out the plating, it is preferable to degreasing using a general-purpose neutral detergent or the like. また、硝酸などの酸を用いてメッキ密着層110などの表面に化学エッチングを施すことによりメッキ密着層110上の自然酸化膜を除去するのが好ましい。 Further, it is preferable to remove a natural oxide film on the plate adhesion layer 110 by performing chemical etching on the surface of the plating adhesion layer 110 using acids such as nitric acid.

NiPメッキなどのメッキ処理方法としては、メッキ浴として、例えば、硫酸ニッケル、塩化ニッケルなどのニッケル源と、次亜リン酸塩などのリン源を含むものを用いた無電解メッキ処理法を採用することができる。 As plating method such as NiP plating, a plating bath, for example, to employ nickel sulfate, and nickel source such as nickel chloride, an electroless plating treatment using those containing phosphorus source such as hypophosphite be able to. 無電解メッキ法に用いられるメッキ浴として好適な市販品としては、上村工業製のニムデンHDXなどがある。 Suitable commercially available products as a plating bath used in the electroless plating method, and a Nimuden HDX made Uemura &. 無電解メッキ処理を行う際のメッキ浴のpHは4〜10、温度は30〜95℃とすることが好ましい。 pH of the plating bath when performing an electroless plating process 4-10, the temperature is preferably set to 30 to 95 ° C..
CuまたはCu合金のメッキ処理方法としては、メッキ浴として、例えば硫酸銅などのCu源を用いる電解メッキ処理法を採用することができる。 The plating method of Cu or Cu alloy, a plating bath, for example, can be employed electroplating treatment method using a Cu source, such as copper sulfate. 電気メッキ処理を行う際のメッキ浴のpHは2以下の強酸条件下で実施することが好ましい。 pH of the plating bath at the time of performing the electroplating process is preferably carried out with a strong acid under the conditions of 2 or less. 温度は10〜50℃とすることが好ましく、さらには常温(25℃)で実施することがさらに好ましい。 Temperature is preferably 10 to 50 ° C., and it is more further preferably carried out at room temperature (25 ° C.). 電流密度は0.5〜10A/dm2で実施することが好ましい。 Current density is preferably carried out in 0.5~10A / dm2. さらに好ましく電流密度は2〜4A/dm2で実施することである。 More preferably the current density is to be implemented in 2~4A / dm2. 表面を平滑化させるためにレベリング剤を添加することがより好ましい。 It is more preferred to add a leveling agent in order to smooth the surface. レベリング剤に用いられる市販品としては、例えば上村工業製のETN−1−AやETN−1−Bなどが用いられる。 Examples of commercially available products for use in the leveling agent, for example, Uemura & made of ETN-1-A and ETN-1-B is used.

このようにして得られたメッキ基板111の密着性を向上させるために熱処理することが好ましい。 It is preferred to heat treatment to improve the adhesion of the plate layer 111 obtained in this manner. 熱処理温度は100〜300℃が密着性向上のために好ましい。 The heat treatment temperature is preferred for improving adhesion is 100 to 300 ° C.. これ以上温度を上げると密着性はさらに向上するかもしれないが、オーミック性が低下してしまう危険性がある。 Might be adhesion further increase the increased any more temperature, there is a risk that the ohmic resistance is reduced.

メッキ基板111の形成後、基板101およびバッファ層102を除去する。 After forming the plate layer 111 to remove the substrate 101 and the buffer layer 102. 基板101を剥離する方法としては、研磨法、エッチング法、レーザリフトオフ法など公知の技術を何ら制限なく用いることが出来る。 As a method for separating the substrate 101, polishing, etching, it can be used without any limitation known techniques such as laser lift-off method. 基板101を剥離した後、研磨法、エッチング法などによりバッファ層102を除去し、n型半導体層103を露出させる。 After removing the substrate 101, polishing, removal of the buffer layer 102 due to etching to expose the n-type semiconductor layer 103.

基板101を除去した後に、犠牲層106を除去する。 After removal of the substrate 101 to remove the sacrificial layer 106. 犠牲層106の除去方法としては、ウエットエッチング法、ドライエッチング法など公知の方法を何ら制限なく用いることが出来る。 As a method for removing the sacrificial layer 106, a wet etching method, a known method such as a dry etching method can be used without any limitation.

次に、n型半導体層103上に負極213を形成する。 Next, a negative electrode 213 on the n-type semiconductor layer 103. 負極213としては、各種組成および構造の負極が公知であり、これら公知の負極を何ら限なく用いることが出来る。 Examples of the negative electrode 213, negative electrodes of various compositions and structures are known, it is possible to use these known negative electrodes any limit without.
正極213はAu,Al,NiおよびCu等の材料を用いた各種構造が公知であり、これら公知の材料を何ら制限なく用いることが出来る。 The positive electrode 213 Au, Al, a variety of structures known in which a material such as Ni and Cu, can be used without any limitation of these known materials.
続いて、メッキ基板111を分割することにより、図1に示す発光素子2が形成される。 Then, by dividing the plated substrate 111, the light-emitting element 2 shown in FIG. 1 is formed.

以下、実施例を示して本発明の作用効果を明確にする。 Hereinafter, to clarify the effects of the present invention by showing Examples. ただし、本発明は以下の実施例に限定されるものではない。 However, the present invention is not limited to the following examples.
(実施例1) (Example 1)
図1に示す発光素子2を以下に示すようにして作成した。 The light emitting element 2 shown in FIG. 1 were prepared as shown below.
すなわち、図2に示すように、サファイアからなる基板101上に、AlNからなる厚さ10nmのバッファ層102を形成し、バッファ層102上に、厚さ5μmのSiドープn型GaNコンタクト層、厚さ30nmのn型In0.1Ga0.9Nクラッド層(n型半導体層103)、厚さ30nmのSiドープGaN障壁層および厚さ2.5nmのIn0.2Ga0.8N井戸層を5回積層し、最後に障壁層を設けた多重井戸構造の発光層104、厚さ50nmのMgドープp型Al0.07Ga0.93Nクラッド層、厚さ150nmのMgドープp型GaNコンタクト層(p型半導体層105)を順に積層し、窒化物系半導体層3を得た。 That is, as shown in FIG. 2, on a substrate 101 made of sapphire, to form a buffer layer 102 having a thickness of 10nm made of AlN, on the buffer layer 102, Si-doped n-type GaN contact layer having a thickness of 5 [mu] m, the thickness It is 30nm n-type In0.1Ga0.9N cladding layer (n-type semiconductor layer 103), an In0.2Ga0.8N well layer of Si-doped GaN barrier layer and thickness 2.5nm thick 30nm laminated 5 times, finally emitting layer 104 of the multi-quantum well structure provided with a barrier layer, Mg-doped p-type Al0.07Ga0.93N cladding layer having a thickness of 50 nm, a thickness of 150 nm Mg-doped p-type GaN contact layer (p-type semiconductor layer 105) in order to laminated, to obtain a nitride semiconductor layer 3.

次いで、ドライエッチングによりバッファ層102に至るまで窒化物系半導体層3を掘って溝4を形成し、窒化物系半導体層3を各発光素子2に対応させて分割した。 Then, up to the buffer layer 102 to dig nitride semiconductor layer 3 to form a groove 4 by dry etching, the nitride semiconductor layer 3 is divided so as to correspond to each light-emitting element 2. 次いで、窒化物系半導体層3のp型コンタクト層上に、オーミック接触層107として、厚さ1.5nmのPt層をスパッタ法により成膜した。 Then, the nitride semiconductor layer 3 of p-type contact layer, as an ohmic contact layer 107 was formed a Pt layer having a thickness of 1.5nm by sputtering. さらに、オーミック接触層107の上に、反射層108としてAgを20nmスパッタ法により成膜した。 Further, on the ohmic contact layer 107 and the Ag as the reflective layer 108 was formed by 20nm sputtering. Pt、Agのパターンは、公知のフォトリソグラフィー技術およびリフトオフ技術を用いて形成した。 Pt, Ag patterns were formed by conventional photolithography and lift-off technique.

その後、窒化物系半導体層3を分割することによって得られた各発光素子2間の溝4を、犠牲層106であるレジストを塗布することにより埋めた。 Thereafter, a groove 4 between the light-emitting element 2 obtained by dividing the nitride semiconductor layer 3 was filled by applying a resist as sacrificial layer 106. レジスト材料にはlariant社製のAZ5214を用いた。 The resist material was used AZ5214 of lariant Corporation. レジストを塗布した後110℃で30分間プリベークし、露光、現像を実施し、110℃で15分間ポストベークを実施した。 Resist was prebaked for 30 minutes at 110 ° C. After applying the exposure, development was performed to implement post-baking for 15 minutes at 110 ° C.. その後、密着層109としてCrを20nmスパッタ法により成膜し、密着層109の上にメッキ密着層110としてNiP合金(Ni:80at%、P:20at%)を30nmスパッタ法により成膜した。 Thereafter, formed by 20nm sputtering Cr as an adhesive layer 109, NiP alloy as a plating adhesion layer 110 on the adhesion layer 109 (Ni: 80at%, P: 20at%) was formed by the 30nm sputtering. 次いで、密着層110の表面を、硝酸水溶液(5N)に浸漬し、温度25℃、時間30秒処理し酸化皮膜を除去した。 Then, the surface of the adhesion layer 110 was immersed in a nitric acid solution (5N), temperature 25 ° C., to remove the oxide film and processing time 30 seconds.

次いで、メッキ浴(上村工業製、ニムデンHDX−7G)を用いて、密着層110上に50μmのNiP合金からなる無電解メッキを形成し、メッキ基板111を得た。 Then, the plating bath (Uemura & Co., Ltd., Nimuden HDX-7G) was used to form an electroless plating comprised of 50μm of NiP alloy on the adhesion layer 110, to obtain a plated substrate 111. この際の、処理条件はpH4.6、温度90℃、時間3時間とした。 In this case, treatment conditions pH 4.6, temperature 90 ° C., and a time of 3 hours. 次いで、このメッキ基板111を水洗、乾燥し、クリーンオーブンを用いて250℃の条件下で1時間処理した。 Then, washing the plated substrate 111, dried, and treated for 1 hour under conditions of 250 ° C. using a clean oven. 次いで、基板101およびバッファ層102をレーザリフトオフ法により剥離し、n型半導体層103を露出させた。 Then, the substrate 101 and the buffer layer 102 was removed by a laser lift-off method to expose the n-type semiconductor layer 103.

次いで、剥離材としてN―メチル−2−ピロリドン(NMP)を用いて犠牲層106を除去した。 Then remove the sacrificial layer 106 using as a release material N- methyl-2-pyrrolidone (NMP). その後、n型半導体層103の表面にITO(SnO :10wt%)を400nm蒸着により成膜した。 Thereafter, ITO on the surface of the n-type semiconductor layer 103: and the (SnO 2 10wt%) was formed by 400nm deposition. 次いで、ITO表面上の中央部にCr(40nm)、Ti(100nm)、Au(1000nm)からなる負極213を蒸着法により成膜した。 Then, Cr (40 nm) in the central portion on the ITO surface, Ti (100nm), was formed by vapor deposition anode 213 made of Au (1000 nm). 負電極213のパターンは、公知のフォトリソグラフィー技術およびリフトオフ技術を用いた。 Pattern of the negative electrode 213, using a known photolithography technique and lift-off technique.

また、p型半導体層105の表面上にはAu(1000nm)からなる正極212を蒸着法により成膜した。 Further, on the surface of the p-type semiconductor layer 105 was formed by vapor deposition a positive electrode 212 made of Au (1000 nm). 次いで、ダイシングによりメッキ基板111を分割し350μm角の図1に示す発光素子2を得た。 Then, to obtain a light-emitting element 2 shown in Figure 1 of 350μm square by dividing the plated substrate 111 by dicing.

得られた発光素子2については、TO−18缶パッケージに実装してテスターによって印加電流20mAにおける発光出力を測定した。 Obtained for the light-emitting element 2 was measured emission output at an applied current 20mA a tester and mounted on TO-18 cans package. 発光出力は18mWであった。 The light-emitting output was 18mW.

(実施例2) (Example 2)
メッキ密着層110としてNiP合金膜の代わりにCuをスパッタ法より30nm成膜し、かつ、メッキとしてはNiP合金膜の代わりにCuを電解メッキで50μm成膜した以外は実施例1と同様の処理を施した。 The Cu instead of the NiP alloy film as a plating adhesion layer 110 was 30nm deposited from sputtering, and the same treatment as in Example 1 except for using 50μm deposited by electroplating Cu instead of the NiP alloy film as a plating It was applied.
Cuのメッキ条件としては、CuSO4:80g/L、硫酸:200g/L、レベリング剤(上村工業製ETN−1−A:1.0mL/L,ETN−1−B:1−mL/L)を使用し、電流密度2.5A/dm2で常温にてメッキを実施した。 The plating conditions for Cu, CuSO4: 80g / L, sulfuric acid: 200 g / L, leveling agent (Uemura & manufactured ETN-1-A: 1.0mL / L, ETN-1-B: 1-mL / L) a use was performed plated at ambient temperature at a current density of 2.5A / dm @ 2. メッキ時間は3時間とし50μmのCu膜を成膜した。 Plating time was formed a Cu film of 50μm and 3 hours. また陽極には含リン酸銅を使用した。 Also using the phosphorus-containing copper in the anode.

得られた素子については、TO−18缶パッケージに実装してテスターによって印加電流20mAにおける、発光出力を測定した。 The resultant device, at an applied current 20mA a tester and mounted on TO-18 cans package, luminescence was measured output. 発光出力は18mWであった。 The light-emitting output was 18mW.

(比較例) (Comparative Example)
溝4内に露出した窒化物系半導体層3の側面5にSiO を100nm成膜した。 The SiO 2 was 100nm deposited on the side surfaces 5 of the nitride-based semiconductor layer 3 exposed in the groove 4. SiO の成膜方法としてCVDを用いた。 Using CVD as a deposition method for SiO 2. それ以外は実施例1と同様に処理を実施した。 Otherwise it was carried out in the same manner as in Example 1.

得られた発光素子については、TO−18缶パッケージに実装してテスターによって印加電流20mAにおける発光出力を測定した。 The obtained light-emitting device were measured in the luminescence output of the applied current 20mA a tester and mounted on TO-18 cans package. 発光出力は12mWであった。 The light-emitting output was 12mW.

実施例1および実施例2では、溝4に犠牲層106としてレジストを充填することにより、窒化物系半導体層3の側面5からのメッキの入り込みを防いだので、犠牲層106を除去した後は、窒化物系半導体層3の側面5からの光取り出しが可能なった。 In Examples 1 and 2, by filling the resist in the groove 4 as the sacrificial layer 106, so prevented the entry of the plating from the side 5 of the nitride-based semiconductor layer 3, after removal of the sacrificial layer 106 became possible light extraction from the side 5 of the nitride-based semiconductor layer 3. よって、実施例1では、18mWと高い出力が得られた。 Thus, in Example 1, 18 mW and high output is obtained. メッキ基板にCuを用いた実施例2においても同様に18mWと高い出力が得られた。 Similarly 18mW and high output also in Example 2 using Cu was obtained plating substrate.
これに対し、比較例では、窒化物系半導体層3の側面5にメッキが入り込んでしまったため、窒化物系半導体層3の側面5からの光取り出しが出来なかった。 In contrast, in the comparative example, since it had enters the plating on the side surface 5 of the nitride-based semiconductor layer 3, could not light extraction from the side 5 of the nitride-based semiconductor layer 3. このため出力が12mWと低くなった。 Output for this is as low as 12mW.

(産業上の利用可能性) (Industrial Applicability)
本発明によって提供される窒化物系半導体素子は、優れた特性と安定性を有し、発光ダイオードおよびランプ等の材料として有用である。 Nitride-based semiconductor device provided by the present invention has excellent characteristics and has a stability, which is useful as a material such as light emitting diodes and lamps.

図1は、本発明の製造方法を用いて得られた窒化物系半導体発光素子の断面を示した模式図である。 Figure 1 is a schematic diagram showing a cross section of a nitride-based semiconductor light-emitting device obtained by using the manufacturing method of the present invention. 図2は、図1に示す窒化物系半導体発光素子の製造方法を説明するための模式図である。 Figure 2 is a schematic view for explaining a manufacturing method for a nitride semiconductor light emitting element shown in FIG.

符号の説明 DESCRIPTION OF SYMBOLS

2・・・発光素子(窒化物系半導体発光素子)、3・・・窒化物系半導体層(積層体)、4・・・溝、5・・・側面、6・・・金属層、101・・・基板、102・・・バッファ層、103・・・n型半導体層、104・・・発光層、105・・・p型半導体層、106・・・犠牲層、107・・・オーミック接触層、108・・・反射層、109・・・密着層、109a・・・鍔部、109b・・・被覆部、110・・・メッキ密着層、111・・・メッキ基板、212・・・正極、213・・・負極。 2 ... light-emitting element (nitride-based semiconductor light-emitting device), 3 ... nitride semiconductor layer (laminate), 4 ... groove, 5 ... aspect, 6 ... metal layer, 101 - ... substrate, 102 ... buffer layer, 103 ... n-type semiconductor layer, 104 ... light-emitting layer, 105 ... p-type semiconductor layer, 106 ... sacrificial layer, 107 ... ohmic contact layer , 108 ... reflective layer, 109 ... adhesive layer, 109a ... flange portion, 109b ... covering portion, 110 ... plating adhesion layer, 111 ... plated substrate, 212 ... positive electrode, 213 ... the negative electrode.

Claims (19)

  1. 複数の窒化物系半導体発光素子を製造する方法であって、 A method of manufacturing a plurality of nitride semiconductor light emitting device,
    基板上に、少なくともn型半導体層、発光層、p型半導体層をこの順で積層して積層体を形成する工程と、 On a substrate, forming at least n-type semiconductor layer, light emitting layer, a laminate by stacking a p-type semiconductor layer in this order,
    前記基板上に溝を形成することにより、前記積層体を製造しようとする各窒化物系半導体発光素子に対応させて分割する工程と、 By forming a groove on the substrate, a step of dividing so as to correspond to the nitride semiconductor light emitting device to be manufactured the laminate,
    前記溝を犠牲層で充填する工程と、 A step of filling with a sacrificial layer of said groove,
    前記p型半導体層上および前記犠牲層上にメッキ法によりメッキ基板を形成するメッキ工程とを備えることを特徴とする窒化物系半導体発光素子の製造方法。 Production method for a nitride semiconductor light emitting device characterized by comprising a plating step of forming a plated substrate by plating on the p-type semiconductor layer and the sacrificial layer.
  2. 前記犠牲層を除去する工程を備えることを特徴とする請求項1に記載の窒化物系半導体発光素子の製造方法。 Production method for a nitride semiconductor light emitting device according to claim 1, characterized in that it comprises the step of removing the sacrificial layer.
  3. 前記メッキ工程の前に、前記p型半導体層上に金属層を積層することを特徴とする請求項1または2に記載の窒化物系半導体発光素子の製造方法。 Wherein prior to the plating process, the manufacturing method for a nitride semiconductor light emitting device according to claim 1 or 2, characterized in that laminating a metal layer on the p-type semiconductor layer.
  4. 前記積層体を形成する前に、前記基板上にバッファ層を形成し、 Wherein prior to forming the laminate, forming a buffer layer on the substrate,
    前記メッキ工程の後に、前記基板および前記バッファ層を除去することにより前記n型半導体層を露出させることを特徴とする請求項1〜3のいずれかに記載の窒化物系半導体発光素子の製造方法。 After the plating step, a method of manufacturing a nitride-based semiconductor light-emitting device according to any one of claims 1 to 3, characterized in that exposing the n-type semiconductor layer by removing the substrate and the buffer layer .
  5. 前記金属層が複数の金属層からなり、 Wherein the metal layer comprises a plurality of metal layers,
    前記溝を犠牲層で充填する前に、前記複数の金属層のうち前記p型半導体層上のみに配置される金属層を形成することを特徴とする請求項3または請求項4に記載の窒化物系半導体発光素子の製造方法。 Before filling with a sacrificial layer of said groove, nitriding according to claim 3 or claim 4, characterized in that a metal layer disposed only on the p-type semiconductor layer among the plurality of metal layers method for producing an object-based semiconductor light-emitting device.
  6. 前記基板をレーザにより除去することを特徴とする請求項4または5に記載の窒化物系半導体発光素子の製造方法。 Production method for a nitride semiconductor light emitting device according to claim 4 or 5, characterized in that the removal by the laser to the substrate.
  7. 前記犠牲層が、レジストからなることを特徴とする請求項1〜6のいずれかに記載の窒化物系半導体発光素子の製造方法。 Production method for a nitride semiconductor light emitting device according to claim 1, wherein the sacrificial layer is characterized by comprising the resist.
  8. 前記金属層が、オーミック接触層を含むことを特徴とする請求項3〜7のいずれかに記載の窒化物系半導体発光素子の製造方法。 The metal layer, a method of manufacturing a nitride-based semiconductor light-emitting device according to any one of claims 3-7, characterized in that it comprises an ohmic contact layer.
  9. 前記金属層が、反射層を含むことを特徴とする請求項3〜8のいずれかに記載の窒化物系半導体発光素子の製造方法。 Production method of the metal layer, the nitride-based semiconductor light-emitting device according to any one of claims 3-8, characterized in that it comprises a reflective layer.
  10. 前記金属層が、密着層を含むことを特徴とする請求項3〜9のいずれかに記載の窒化物系半導体発光素子の製造方法。 Production method of the metal layer, the nitride-based semiconductor light-emitting device according to any one of claims 3-9, characterized in that it comprises an adhesion layer.
  11. 前記オーミック接触層が、Pt、Ru、Os、Rh、Ir、Pd、またはAgの単体金属およびそれらの合金で構成されることを特徴とする請求項8に記載の窒化物系半導体発光素子の製造方法。 Production of the ohmic contact layer, Pt, Ru, Os, Rh, Ir, Pd or nitride-based semiconductor light-emitting device according to claim 8, characterized in that it is composed of a single metal and their alloys of Ag, Method.
  12. 前記反射層が、Ag合金またAl合金で構成されることを特徴とする請求項9に記載の窒化物系半導体発光素子の製造方法。 Manufacturing method of the reflective layer is a nitride-based semiconductor light-emitting device according to claim 9, characterized in that it is composed of a Ag alloy The Al alloy.
  13. 前記密着層が、Ti,V,Cr,Zr,Nb,Mo,Hf,Ta,Wの単体金属およびそれらの合金で構成されることを特徴とする請求項10に記載の窒化物系半導体発光素子の製造方法。 The adhesion layer, Ti, V, Cr, Zr, Nb, Mo, Hf, Ta, W of a single metal and a nitride-based semiconductor light-emitting device according to claim 10, characterized in that it is composed of an alloy thereof the method of production.
  14. 前記メッキ基板の膜厚が、10μm〜200μmであることを特徴とする請求項1〜13のいずれかに記載の窒化物系半導体発光素子の製造方法。 The thickness of the plating substrate, a method of manufacturing a nitride-based semiconductor light-emitting device according to any one of claims 1 to 13, characterized in that it is 10 m to 200 m.
  15. 前記メッキ基板が、NiP合金、Cu,またはCu合金により形成されることを特徴とする請求項1〜14のいずれかに記載の窒化物系半導体発光素子の製造方法。 The plating substrate, a method of manufacturing a nitride-based semiconductor light-emitting device according to any one of claims 1 to 14, characterized in that it is formed by the NiP alloy, Cu or Cu alloy.
  16. 前記メッキ工程の後、100℃〜300℃で熱処理をすることを特徴とする請求項1〜15のいずれかに記載の窒化物系半導体発光素子の製造方法の製造方法。 After the plating step, the manufacturing method of the production method for a nitride semiconductor light emitting device according to any one of claims 1 to 15, characterized in that the heat treatment at 100 ° C. to 300 ° C..
  17. 前記金属層と前記メッキ基板との間に、前記メッキ基板に接してメッキ密着層を形成すること特徴とする請求項1〜16のいずれかに記載の窒化物系半導体発光素子の製造方法。 Production method for a nitride semiconductor light emitting device according to any one of claims 1 to 16, wherein between the metal layer and the plating substrate, and wherein forming the plating adhesion layer in contact with the plating substrate.
  18. 前記メッキ密着層が、前記メッキ基板の50wt%以上を占める主成分と同一の組成を50wt%以上有することを特徴とする請求項17に記載の窒化物系半導体発光素子の製造方法。 The plating adhesion layer, a method of manufacturing a nitride-based semiconductor light emitting device according to claim 17, characterized in that it has the same composition as the main component, which accounts for more than 50 wt% of the plating substrate than 50 wt%.
  19. 前記メッキ密着層が、NiP合金またはCu合金により形成されることを特徴とする請求項17または18に記載の窒化物系半導体発光素子の製造方法。 Manufacturing method of the plating adhesion layer, nitride semiconductor light emitting device according to claim 17 or 18, characterized in that it is formed by the NiP alloy or a Cu alloy.

JP2005270565A 2005-09-16 2005-09-16 Method of manufacturing nitride-based semiconductor light-emitting element Pending JP2007081312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005270565A JP2007081312A (en) 2005-09-16 2005-09-16 Method of manufacturing nitride-based semiconductor light-emitting element

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005270565A JP2007081312A (en) 2005-09-16 2005-09-16 Method of manufacturing nitride-based semiconductor light-emitting element
EP20060810350 EP1925039A4 (en) 2005-09-16 2006-09-14 Production method for nitride semiconductor light emitting device
CN 200680033223 CN100565949C (en) 2005-09-16 2006-09-14 Method of manufacturing nitride-based semiconductor light-emitting element
KR20087005871A KR100976311B1 (en) 2005-09-16 2006-09-14 Production method for nitride semiconductor light emitting device
US12066575 US7939351B2 (en) 2005-09-16 2006-09-14 Production method for nitride semiconductor light emitting device
PCT/JP2006/318658 WO2007032546A8 (en) 2005-09-16 2006-09-14 Production method for nitride semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2007081312A true true JP2007081312A (en) 2007-03-29

Family

ID=37941257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270565A Pending JP2007081312A (en) 2005-09-16 2005-09-16 Method of manufacturing nitride-based semiconductor light-emitting element

Country Status (2)

Country Link
JP (1) JP2007081312A (en)
CN (1) CN100565949C (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100872678B1 (en) 2007-07-23 2008-12-10 엘지이노텍 주식회사 Manufacturing method of semiconductor light emitting device
KR100962900B1 (en) 2008-11-18 2010-06-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
JP2011040535A (en) * 2009-08-10 2011-02-24 Sony Corp Semiconductor light emitting device, and method for manufacturing the same
CN102208496A (en) * 2010-03-30 2011-10-05 索尼公司 Method of manufacturing semiconductor device
JP2011211015A (en) * 2010-03-30 2011-10-20 Sony Corp Semiconductor light-emitting element and method for manufacturing same
JP2012028779A (en) * 2010-07-23 2012-02-09 Lg Innotek Co Ltd Light emitting device, light emitting device package comprising the same, and lighting system
JP2012248795A (en) * 2011-05-31 2012-12-13 Toshiba Corp Semiconductor light-emitting element and method of manufacturing the same
US8786056B2 (en) 2010-06-09 2014-07-22 Nichia Corporation Semiconductor light emitting elements comprising a plating substrate with a projecting tab, or comprising an exposed seed layer

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199160B (en) 2010-01-13 2015-12-09 晶元光电股份有限公司 A method of forming a light emitting diode
CN103681980B (en) * 2012-09-25 2016-12-21 上海蓝光科技有限公司 The method of cutting a light emitting diode back-reflection coating layer containing
KR20140053530A (en) * 2012-10-26 2014-05-08 삼성전자주식회사 Semiconductor light emitting device and manufacturing method of the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098403A (en) * 1995-06-15 1997-01-10 Nichia Chem Ind Ltd Nitride semiconductor element and manufacture thereof
JP2004047704A (en) * 2002-07-11 2004-02-12 Sharp Corp Method for manufacturing nitride semiconductor light emitting element and article therefor
JP2004363532A (en) * 2003-06-03 2004-12-24 Samsung Electro Mech Co Ltd Manufacturing method for vertically structured gallium nitride light emitting diode
JP2005522873A (en) * 2002-04-09 2005-07-28 オリオール, インク. Production method led with a longitudinal structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1368764A (en) 2001-01-31 2002-09-11 广镓光电股份有限公司 Structure of hihg-brightness blue light emitting crystal grain
CN100481532C (en) 2004-01-21 2009-04-22 晶元光电股份有限公司 Light emitting diode element, crystal coated light emitting diode packaging structure and light reflection structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098403A (en) * 1995-06-15 1997-01-10 Nichia Chem Ind Ltd Nitride semiconductor element and manufacture thereof
JP2005522873A (en) * 2002-04-09 2005-07-28 オリオール, インク. Production method led with a longitudinal structure
JP2004047704A (en) * 2002-07-11 2004-02-12 Sharp Corp Method for manufacturing nitride semiconductor light emitting element and article therefor
JP2004363532A (en) * 2003-06-03 2004-12-24 Samsung Electro Mech Co Ltd Manufacturing method for vertically structured gallium nitride light emitting diode

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014345A2 (en) * 2007-07-23 2009-01-29 Lg Innotek Co., Ltd Light emitting device and method of manufacturing the same
WO2009014345A3 (en) * 2007-07-23 2009-03-19 Lg Innotek Co Ltd Light emitting device and method of manufacturing the same
US8008098B2 (en) 2007-07-23 2011-08-30 Lg Innotek Co., Ltd. Light emitting device and method of manufacturing the same
KR100872678B1 (en) 2007-07-23 2008-12-10 엘지이노텍 주식회사 Manufacturing method of semiconductor light emitting device
KR100962900B1 (en) 2008-11-18 2010-06-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
US8436379B2 (en) 2009-08-10 2013-05-07 Sony Corporation Semiconductor light emitting device and method for manufacturing the same
JP2011040535A (en) * 2009-08-10 2011-02-24 Sony Corp Semiconductor light emitting device, and method for manufacturing the same
CN102208496A (en) * 2010-03-30 2011-10-05 索尼公司 Method of manufacturing semiconductor device
JP2011211015A (en) * 2010-03-30 2011-10-20 Sony Corp Semiconductor light-emitting element and method for manufacturing same
US8786056B2 (en) 2010-06-09 2014-07-22 Nichia Corporation Semiconductor light emitting elements comprising a plating substrate with a projecting tab, or comprising an exposed seed layer
US9490388B2 (en) 2010-06-09 2016-11-08 Nichia Corporation Semiconductor light emitting element fabrication method
US8766300B2 (en) 2010-07-23 2014-07-01 Lg Innotek Co., Ltd. Light emitting device, light emitting device package comprising the same and lighting system
KR101125025B1 (en) * 2010-07-23 2012-03-27 엘지이노텍 주식회사 Light emitting device and method for manufacturing the same
US8872212B2 (en) 2010-07-23 2014-10-28 Lg Innotek Co., Ltd. Light emitting device, light emitting device package comprising the same and lighting system
US9356195B2 (en) 2010-07-23 2016-05-31 Lg Innotek Co., Ltd. Light emitting device, light emitting device package comprising the same and lighting system
JP2012028779A (en) * 2010-07-23 2012-02-09 Lg Innotek Co Ltd Light emitting device, light emitting device package comprising the same, and lighting system
JP2012248795A (en) * 2011-05-31 2012-12-13 Toshiba Corp Semiconductor light-emitting element and method of manufacturing the same

Also Published As

Publication number Publication date Type
CN101263611A (en) 2008-09-10 application
CN100565949C (en) 2009-12-02 grant

Similar Documents

Publication Publication Date Title
US20080006836A1 (en) GaN Compound Semiconductor Light Emitting Element and Method of Manufacturing the Same
US20040140474A1 (en) Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US20080258133A1 (en) Semiconductor Device and Method of Fabricating the Same
US20090184329A1 (en) Positive electrode for semiconductor light-emitting device
US20010028062A1 (en) Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
JP2000101139A (en) Semiconductor light-emitting element, manufacture thereof and device using the same
JP2001342100A (en) Manufacturing method of substrate for epitaxial growth and manufacturing method of semiconductor device using substrate for this epitaxial growth
JPH11220168A (en) Gallium nitride compound semiconductor device and manufacture thereof
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP2007273659A (en) GaN BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND LAMP
US20100203661A1 (en) Method for producing light-emitting diode
US20040087050A1 (en) Group III nitride compound semiconductor light-emitting device and method for producing the same
WO2005104780A2 (en) Vertical structure semiconductor devices
JP2004088083A (en) Semiconductor light emitting device, its manufacturing method, and its packaging method
US20050145875A1 (en) Flip chip type nitride semiconductor light emitting device and manufacturing method thereof
JP2005259820A (en) Group iii-v compound semiconductor light emitting element and its manufacturing method
JP2008172040A (en) Semiconductor light emitting element, method of manufacturing semiconductor light emitting element, backlight, display and electronic equipment
JP2007299935A (en) Nitride-based semiconductor light emitting element, process for fabricating the same and lamp
JP2000315819A (en) Manufacture of semiconductor light emitting element
JP2002016311A (en) Gallium nitride based light emitting element
US7498611B2 (en) Transparent electrode for semiconductor light-emitting device
US7741653B2 (en) Gallium nitride-based compound semiconductor light-emitting device
JPH10209500A (en) Device electrode and manufacturing method thereof
JP2000174333A (en) Gallium nitride compound semiconductor light-emitting element and manufacture thereof
JP2009123754A (en) Light-emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120522