KR20100050807A - Pcm test pattern of metalization using damascene process and manufacturing method thereof - Google Patents
Pcm test pattern of metalization using damascene process and manufacturing method thereof Download PDFInfo
- Publication number
- KR20100050807A KR20100050807A KR1020080109880A KR20080109880A KR20100050807A KR 20100050807 A KR20100050807 A KR 20100050807A KR 1020080109880 A KR1020080109880 A KR 1020080109880A KR 20080109880 A KR20080109880 A KR 20080109880A KR 20100050807 A KR20100050807 A KR 20100050807A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal wiring
- probe pad
- comb
- test pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 상감법에 의한 금속배선 측정용 PCM 테스트 패턴 및 제조 방법에 관한 것으로, 더욱 상세하게는 CMP 공정에서 발생하는 침식 현상을 모니터링할 수 있는 상감법에 의한 금속배선 측정용 PCM 테스트 패턴 및 제조 방법에 관한 것이다.The present invention relates to a PCM test pattern and a manufacturing method for measuring metal wiring by the inlay method, and more particularly, to a PCM test pattern and manufacturing by the inlay method that can monitor the erosion phenomenon occurring in the CMP process It is about a method.
일반적으로 실리콘 웨이퍼 상에 각각의 반도체 칩을 만들고, 각각의 반도체 칩의 경계면 사이인 스크라이브 레인(scribe lane)에서 공정이 정상적으로 진행되었는지 여부를 감시(monitoring)하게 된다. In general, each semiconductor chip is made on a silicon wafer, and the process is normally monitored in a scribe lane between the interface of each semiconductor chip.
이러한 목적으로 사용되는 트랜지스터의 특성이나 저항값 등을 측정할 수 있는 일정한 패턴을 PCM(process change monitor, 이하 'PCM'이라 한다) 테스트 패턴(test pattern)이라 한다.A certain pattern that can measure the characteristics and resistance of transistors used for this purpose is called a PCM (process change monitor, hereinafter referred to as a PCM) test pattern.
즉, 반도체 공정이 완료된 후 상기 PCM 테스트 패턴에서 반도체 소자의 전기적 특성을 측정하여 각 공정들의 정상 진행 여부 및 단위 소자(트랜지스터, 금속 배선저항, 비아저항 등)의 특성을 확인한다. That is, after the semiconductor process is completed, the electrical characteristics of the semiconductor device are measured in the PCM test pattern to check whether the processes are normally performed and the characteristics of the unit device (transistor, metal wiring resistance, via resistance, etc.).
이러한 테스트 패턴 중에서 금속 배선의 단선(open) 또는 단락(short)여부를 측정하기 위한 패턴이 존재한다. 도 1은 종래의 금속배선의 단선 검사를 위한 PCM 테스트 패턴을 보여주는 개략도이고, 도 2는 종래의 금속배선의 단락 검사를 위한 PCM 테스트 패턴을 보여주는 개략도이고, 도 3a는 종래의 PCM 테스트 패턴을 형성하는 과정을 나타내는 단면도이고, 도 3b는 실제 칩에서 금속 배선을 형성하는 과정을 나타내는 단면도이다.Among these test patterns, there is a pattern for measuring whether a metal wire is open or short. 1 is a schematic diagram showing a PCM test pattern for disconnection inspection of a conventional metallization, FIG. 2 is a schematic diagram showing a PCM test pattern for short-circuit inspection of a conventional metallization, and FIG. 3A forms a conventional PCM test pattern. 3B is a cross-sectional view illustrating a process of forming a metal wire on an actual chip.
첨부된 도 1 또는 도 2에 도시된 바와 같은 테스트 패턴에 전기적 신호를 인가하여 측정함으로써 반도체 소자 형성시 금속 배선이 정상적으로 형성되었는지를 확인한다. By applying an electric signal to the test pattern as shown in FIG.
예를 들어 금속배선이 제1층 금속배선(이하 '메탈1'이라 한다)에서 제6층 금속배선(이하 '메탈6'이라 한다)까지 모두 6개의 층으로 이루어진 반도체 소자의 경우 메탈1부터 메탈6에 각각 형성된 단선 또는 단락 검사를 위한 PCM 테스트 패턴(이하 '오픈/쇼트 테스트 패턴'이라 한다)(10, 20)을 테스트하여 각 공정들의 정상 진행 여부를 확인한다.For example, in the case of a semiconductor device having six layers from the first metal wiring (hereinafter referred to as 'metal 1') to the sixth metal wiring (hereinafter referred to as 'metal 6'), the metal wiring is composed of metal 1 to metal. The PCM test patterns (hereinafter, referred to as 'open / short test patterns') (10 and 20) for disconnection or short circuit inspection respectively formed in Fig. 6 are tested to check whether each process proceeds normally.
그러나 종래의 기술에 따른 오픈/쇼트 테스트 패턴(10, 20)은 금속 배선 사이의 거리와 넓이만을 고려하여 텅스텐 플러그 공정과 상감법을 적용하는 실제 공정의 상황을 대변하지 못하는 문제점이 있다. However, the open /
즉, 첨부된 도 3a에 도시된 바와 같이 실제 반도체 칩(chip)에서의 패턴은 금속 배선(30) 간의 거리와 넓이만이 있는 것이 아니라, 도 3b에 도시된 바와 같이 하부에 금속 배선 층 사이를 연결해주는 컨택(contact)(40) 또는 비아컨택(via contact)(도시되지 않음)들로 구성되어있어 종래의 테스트 패턴과 비교해 보았을 경우 침식(erosion 또는 thinning) 현상이 발생할 수 있다는 것이다(도 3b의 두번째 그림 참조).That is, as shown in the attached FIG. 3A, the pattern in the actual semiconductor chip is not only the distance and the width between the
여기서 침식 현상이라 함은 화학적기계적 연마(chemical mechanical polish, 이하 'CMP'라 한다) 공정을 수행할 때 패턴 밀도가 높은 영역에서 금속배선 부분과 절연막 부분의 연마속도가 증가하여 금속배선이 국부적으로 얇아지는 현상을 말한다.In this case, the erosion phenomenon is referred to as a chemical mechanical polish (CMP) process. In the region of high pattern density, the polishing rate of the metal wiring portion and the insulation portion increases, so that the metal wiring is locally thin. It's a losing phenomenon.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, CMP 공정에서 발생하는 침식 현상을 모니터링할 수 있는 상감법에 의한 금속배선 측정용 PCM 테스트 패턴 및 제조 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a PCM test pattern and a manufacturing method for measuring metal wiring by a damascene method that can monitor the erosion occurring in the CMP process.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 상감법에 의한 금속배선 측정용 PCM 테스트 패턴은 중첩된 'ㄹ'자 모양으로 이루어진 사형 금속배선; 상기 사형 금속배선의 일단에 연결되는 제1 프로브 패드; 상기 사형 금속배선의 타단에 연결되는 제2 프로브 패드; 및 상기 사형 금속배선의 하부에 일정한 간격으로 다수개 형성되는 컨택 플러그 또는 비아 플러그;를 포함하여 이루어진 것을 특징으로 한다. PCM test pattern for measuring metal wiring by the inlay method of the present invention for realizing the object as described above is a metal wire formed of a superimposed '' 'shape; A first probe pad connected to one end of the sand metal wire; A second probe pad connected to the other end of the sand metal wire; And a plurality of contact plugs or via plugs formed on the lower portion of the sand metal wiring at regular intervals.
또한, 상기 사형 금속배선, 제1 프로브 패드 및 제2 프로브 패드는 상감법에 의하여 형성되는 것을 특징으로 한다. In addition, the sand metal wiring, the first probe pad and the second probe pad is characterized in that formed by the inlay method.
본 발명의 상감법에 의한 금속배선 측정용 PCM 테스트 패턴은 다수의 핑거가 중첩된 모양으로 이루어진 제1 코움 금속배선; 상기 제1 코움 금속배선의 다수의 핑거 사이에 일정한 거리가 이격되어 형성된 다수의 핑거가 중첩된 모양으로 이루어진 제2 코움 금속배선; 상기 제1 코움 금속배선의 일단에 연결되는 제1 프로브 패드; 상기 제2 코움 금속배선의 일단에 연결되는 제2 프로브 패드; 및 상기 제1 코움 금속배선 및 제2 코움 금속배선의 하부에 일정한 간격으로 다수개 형성되는 컨택 플러그 또는 비아 플러그;를 포함하여 이루어진 것을 특징으로 한다. PCM test pattern for measuring metal wiring by the inlay method of the present invention comprises a first comb metal wiring made of a plurality of overlapping fingers; A second comb metal wire formed of a plurality of fingers overlapping a predetermined distance between the plurality of fingers of the first comb metal wire; A first probe pad connected to one end of the first comb metal wire; A second probe pad connected to one end of the second comb metal wire; And a plurality of contact plugs or via plugs formed at a predetermined interval under the first comb metal wiring and the second comb metal wiring.
또한, 상기 제1 코움 금속배선, 제2 코움 금속배선, 제1 프로브 패드 및 제2 프로브 패드는 상감법에 의하여 형성되는 것을 특징으로 한다. The first comb metal interconnection, the second comb metal interconnection, the first probe pad, and the second probe pad may be formed by a damascene method.
또한, 상기 컨택 플러그 또는 비아 플러그는 화학적 기상 증착법에 의한 텅스텐 금속의 증착 공정과 텅스텐 금속의 화학적기계적 연마 공정에 의하여 형성되는 것을 특징으로 한다. In addition, the contact plug or via plug may be formed by a process of depositing tungsten metal by chemical vapor deposition and a chemical mechanical polishing process of tungsten metal.
본 발명의 상감법에 의한 금속배선 측정용 PCM 테스트 패턴 제조 방법은 화학적 기상 증착법에 의한 텅스텐 금속의 증착 공정과 텅스텐 금속의 화학적기계적 연마 공정에 의하여 컨택 플러그 또는 비아 플러그를 형성하는 플러그 형성단계; 층간 절연막을 증착한 후 포토리소그래피 공정 및 식각 공정을 수행하여 금속 배선용 트렌치 패턴을 형성하는 트렌치 형성단계; 전기화학적 도금법에 의하여 구리 금속을 형성하는 ECP 단계; 그리고 구리 금속의 화학적기계적 연마 공정에 의하여 금속 배선을 패터닝하는 배선 형성단계;를 포함하여 이루어진 것을 특징으로 한다.PCM test pattern manufacturing method for measuring the metal wiring by the inlay method of the present invention includes a plug forming step of forming a contact plug or via plug by the deposition process of tungsten metal by the chemical vapor deposition method and the chemical mechanical polishing process of tungsten metal; A trench forming step of forming a trench pattern for metal wiring by performing a photolithography process and an etching process after depositing an interlayer insulating film; An ECP step of forming a copper metal by an electrochemical plating method; And a wiring forming step of patterning the metal wiring by a chemical mechanical polishing process of the copper metal.
본 발명에 따른 상감법에 의한 금속배선 측정용 PCM 테스트 패턴 및 제조 방법에 의하면 CMP 공정에서 발생하는 침식 현상을 모니터링함으로써 실제 금속 배선 공정에서 이상 발생 여부를 효과적으로 확인할 수 있는 효과가 있다. According to the PCM test pattern and manufacturing method for measuring metal wiring by the inlay method according to the present invention by monitoring the erosion phenomenon occurring in the CMP process has the effect that can be effectively confirmed whether the abnormality in the actual metal wiring process.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 쉽게 실시할 수 있도록 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the configuration and operation of the preferred embodiment of the present invention will be described in detail so that those skilled in the art can easily practice.
실시예1Example 1
도 4는 본 발명의 일실시예에 따른 배선의 단선여부를 확인하기 위한 PCM 테스트 패턴의 레이아웃도이고, 도 5는 본 발명의 일실시예에 배선의 단락여부를 확인하기 위한 PCM 테스트 패턴의 레이아웃도이다.4 is a layout diagram of a PCM test pattern for confirming disconnection of wiring according to an embodiment of the present invention, and FIG. 5 is a layout of a PCM test pattern for confirming whether a wiring is shorted in one embodiment of the present invention. It is also.
첨부된 도 4에 도시한 바와 같이, 본 발명의 일실시예에 따른 상감법에 의한 금속배선 측정용 PCM 테스트 패턴(100)은 사형 금속배선(110), 제1 프로브 패드(120), 제2 프로브 패드(130) 및 컨택 플러그(또는 비아 플러그)(140)를 포함하여 이루어진 것이다.As shown in FIG. 4, the
상기 사형(蛇形, serpentine) 금속배선(110)은 중첩된 'ㄹ'자 모양으로 이루어진 것으로서, 이러한 구조를 사용하여 금속배선의 연속성 검사(continuity check)를 하는 것이다. 즉 어떠한 공정 요인(패턴 불량 또는 파티클 등)에 의하여 상기 사형 금속배선(110)에 단선이 발생되는 경우에는 측정되는 저항값은 기가오옴(Giga Ohm) 수준의 값을 나타낸다.The
상기 제1 프로브 패드(120)는 상기 사형 금속배선(110)의 일단에 연결되는 대략 사각형 모양의 금속 패턴이고, 상기 제2 프로브 패드(130)는 상기 사형 금속 배선(110)의 타단에 연결되는 금속 패턴이다. 상기 제1 프로브 패드(120) 및 제2 프로브 패드(130)는 테스트 장비(tester)의 프로브(probe)가 접촉되는 부분이며, 100㎛×100㎛의 크기를 갖는 프로브 패드를 사용하는 것이 일반적이다. The
여기서 상기 사형 금속배선(110), 제1 프로브 패드(120) 및 제2 프로브 패드(130)는 상감법(single damascene process)에 의하여 형성되는 것이 바람직하다. Here, the
상기 컨택 플러그(140) 또는 비아 플러그는 상기 사형 금속배선의 하부에 일정한 간격으로 다수개 형성되는 플러그로서, 실제 반도체 칩의 배선과 유사한 구조를 갖는 것이다.The
여기서 상기 컨택 플러그(contact plug)(140) 또는 비아 플러그(via plug)는 화학적 기상 증착법에 의한 텅스텐 금속의 증착 공정과 텅스텐 금속의 화학적기계적 연마 공정에 의하여 형성되는 것이 바람직하다.The
실시예2Example 2
첨부된 도 5에 도시한 바와 같이, 본 발명의 다른 일실시예에 따른 상감법에 의한 금속배선 측정용 PCM 테스트 패턴(200)은 제1 코움 금속배선(210), 제2 코움 금속배선(220), 제1 프로브 패드(230), 제2 프로브 패드(240) 및 컨택 플러그(또는 비아 플러그)를 포함하여 이루어진 것이다.As shown in FIG. 5, the
상기 제1 코움(comb) 금속배선(210)은 다수의 핑거(finger)가 중첩된 모양으로 이루어진 금속 패턴이다. 또한 상기 제2 코움 금속배선(220)은 상기 제1 코움 금속배선(210)의 다수의 핑거 사이에 일정한 거리가 이격되어 형성된 다수의 핑거 가 중첩된 모양으로 이루어진 금속 패턴이다. The first
상기 제1 프로브 패드(230)는 상기 제1 코움 금속배선(210)의 일단에 연결되는 대략 사각형 모양의 금속 패턴이고, 상기 제2 프로브 패드(240)는 상기 제2 코움 금속배선(220)의 일단에 연결되는 대략 사각형 모양의 금속 패턴이다.The
전술한 바와 마찬가지로 상기 제1 프로브 패드(230) 및 제2 프로브 패드(240)는 테스트 장비의 프로브가 접촉되는 부분이며, 100㎛×100㎛의 크기를 갖는 프로브 패드를 사용하는 것이 일반적이다. As described above, the
여기서 상기 제1 코움 금속배선(210), 제2 코움 금속배선(220), 제1 프로브 패드(230) 및 제2 프로브 패드(240)는 상감법에 의하여 형성되는 것이 바람직하다.Here, the first
이러한 구조를 사용하여 상기 제1 코움 금속배선(210)과 상기 제2 코움 금속배선(220) 사이의 단락 여부를 검사를 하는 것이다. 즉 어떠한 공정 요인(패턴 불량 또는 파티클 등)에 의하여 상기 사형 금속배선에 단락(short)이 발생되는 경우에 마이크로 암페어(micro ampere) 수준의 전류가 흐르게 된다.This structure is used to check whether there is a short circuit between the first
상기 컨택 플러그 또는 비아 플러그는 상기 제1 코움 금속배선 및 제2 코움 금속배선의 하부에 일정한 간격으로 다수개 형성되는 플러그로서, 실제 반도체 칩의 배선과 유사한 구조를 갖는 것이다.The contact plug or the via plug is a plug which is formed in plural at regular intervals under the first comb metal wiring and the second comb metal wiring, and has a structure similar to that of an actual semiconductor chip.
여기서 상기 컨택 플러그(250) 또는 비아 플러그는 화학적 기상 증착법에 의한 텅스텐 금속의 증착 공정과 텅스텐 금속의 화학적기계적 연마 공정에 의하여 형성되는 것이 바람직하다.Here, the
따라서 본 발명의 바람직한 실시예에 따른 상감법에 의한 금속배선 측정용 PCM 테스트 패턴에 의하면 오픈/쇼트 테스트 패턴의 하부에 금속 배선 층 사이를 연결해주는 컨택(contact) 또는 비아컨택(via contact)들을 추가로 구성함으로써 실제의 반도체 칩과 유사한 구조를 갖게되어 보다 정확하게 공정의 이상유무를 감시할 수 있는 것이다.Therefore, according to the PCM test pattern for metal wiring measurement by the inlay method according to a preferred embodiment of the present invention, contacts or via contacts for connecting the metal wiring layers are added to the lower part of the open / short test pattern. It is possible to monitor the presence of abnormality of the process more accurately by having a structure similar to the actual semiconductor chip.
실시예3Example 3
본 발명의 일실시예에 따른 상감법에 의한 금속배선 측정용 PCM 테스트 제조 방법은 플러그 형성단계, 트렌치 형성단계, ECP 단계 그리고 배선 형성단계를 포함하여 이루어진 것이다.PCM test manufacturing method for measuring metal wiring by the damascene method according to an embodiment of the present invention comprises a plug forming step, trench forming step, ECP step and wiring forming step.
상기 플러그 형성단계는 화학적 기상 증착법에 의한 텅스텐 금속의 증착 공정과 텅스텐 금속의 화학적기계적 연마 공정에 의하여 컨택 플러그 또는 비아 플러그를 형성하는 단계이다. The plug forming step is a step of forming a contact plug or a via plug by a deposition process of tungsten metal by chemical vapor deposition and a chemical mechanical polishing process of tungsten metal.
이때 첨부된 도 3b의 두번째 그림과 같이 패턴 밀도(pattern density)가 높은 영역에서 화학적기계적 연마 공정에 의하여 침식 현상이 발생할 수 있는 것이다.At this time, as shown in the second figure of FIG. 3B, erosion may occur by a chemical mechanical polishing process in a region having a high pattern density.
상기 트렌치 형성단계는 층간 절연막을 증착한 후 포토리소그래피 공정 및 식각 공정을 수행하여 금속 배선용 트렌치 패턴을 형성하는 단계이다. 여기서 첨부된 도 3b의 세번째 그림과 같이 침식 현상에 의하여 상기 층간절연막의 증착된 모양도 굴곡(屈曲)되어 형성된다. The trench forming step is a step of forming a trench pattern for metal wiring by depositing an interlayer insulating film and then performing a photolithography process and an etching process. Here, the deposited shape of the interlayer insulating film is also formed by the erosion phenomenon as shown in the third drawing of FIG. 3B.
상기 ECP 단계는 전기화학적 도금법(electrochemical plating)에 의하여 구리 금속을 형성하는 단계이고, 상기 배선 형성단계는 구리 금속의 화학적기계적 연마 공정에 의하여 금속 배선을 패터닝하는 단계이다. The ECP step is to form a copper metal by electrochemical plating, and the wire forming step is to pattern metal wiring by a chemical mechanical polishing process of copper metal.
따라서 첨부된 도 3b의 네번째 그림 및 다섯번째 그림에 도시한 바와 같이, 최종 형성되는 금속 배선 사이에 얇은 구리 금속층(도 3b의 다섯번째 그림의 'a'부분)이 제거되지 않고 잔존하는 것이다.Thus, as shown in the fourth and fifth figures of FIG. 3B, a thin copper metal layer (the 'a' portion of the fifth figure of FIG. 3B) remains between the metal lines to be formed.
상기 본 발명의 일실시예에 따른 상감법에 의한 금속배선 측정용 PCM 테스트 제조 방법에 의하면, 종래의 단순히 금속 배선만을 사용했을 경우보다 더 확실하게 확인할 수 있다는 장점이 있다.According to the PCM test manufacturing method for measuring the metal wiring by the damascene method according to the embodiment of the present invention, there is an advantage that can be confirmed more reliably than when using only conventional metal wiring.
본 발명은 전술한 실시 예에 한정되지 아니하고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 자명한 것이다.It is apparent to those skilled in the art that the present invention is not limited to the above-described embodiments and can be practiced in various ways within the scope not departing from the technical gist of the present invention. It is.
도 1은 종래의 금속배선의 단선 검사를 위한 PCM 테스트 패턴을 보여주는 개략도,1 is a schematic view showing a PCM test pattern for disconnection inspection of a conventional metallization,
도 2는 종래의 금속배선의 단락 검사를 위한 PCM 테스트 패턴을 보여주는 개략도,2 is a schematic view showing a PCM test pattern for short-circuit inspection of a conventional metallization,
도 3a는 종래의 PCM 테스트 패턴을 형성하는 과정을 나타내는 단면도,3A is a cross-sectional view illustrating a process of forming a conventional PCM test pattern;
도 3b는 실제 칩에서 금속 배선을 형성하는 과정을 나타내는 단면도,3B is a cross-sectional view illustrating a process of forming a metal wiring on an actual chip;
도 4는 본 발명의 일실시예에 따른 배선의 단선여부를 확인하기 위한 PCM 테스트 패턴의 레이아웃도,4 is a layout diagram of a PCM test pattern for confirming disconnection of wiring according to an embodiment of the present invention;
도 5는 본 발명의 일실시예에 배선의 단락여부를 확인하기 위한 PCM 테스트 패턴의 레이아웃도.5 is a layout diagram of a PCM test pattern for confirming whether a wiring is shorted in an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 오픈 테스트 패턴 20 : 쇼트 테스트 패턴10: open test pattern 20: short test pattern
30 : 금속 배선 40 : 컨택30: metal wiring 40: contact
50, 150 : 반도체 기판 61 : 제1 절연막50, 150
62 : 제2 절연막 100, 200 : PCM 테스트 패턴62: second insulating
110 : 사형 금속배선 120 : 제1 프로브 패드110: sand metal wiring 120: first probe pad
130 : 제2 프로브 패드 140, 250 : 컨택 플러그130:
210 : 제1 코움 금속배선 220 : 제2 코움 금속배선210: first comb metal wiring 220: second comb metal wiring
230 : 제1 프로브 패드 240 : 제2 프로브 패드230: first probe pad 240: second probe pad
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080109880A KR20100050807A (en) | 2008-11-06 | 2008-11-06 | Pcm test pattern of metalization using damascene process and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080109880A KR20100050807A (en) | 2008-11-06 | 2008-11-06 | Pcm test pattern of metalization using damascene process and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100050807A true KR20100050807A (en) | 2010-05-14 |
Family
ID=42276752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080109880A KR20100050807A (en) | 2008-11-06 | 2008-11-06 | Pcm test pattern of metalization using damascene process and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100050807A (en) |
-
2008
- 2008-11-06 KR KR1020080109880A patent/KR20100050807A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774071B2 (en) | Probe resistance measurement method and semiconductor device having probe resistance measurement pad | |
US8691601B2 (en) | Semiconductor device and penetrating electrode testing method | |
US7317203B2 (en) | Method and monitor structure for detecting and locating IC wiring defects | |
US20100276690A1 (en) | Silicon Wafer Having Testing Pad(s) and Method for Testing The Same | |
TW201712772A (en) | Integrated circuit (IC) test structure with monitor chain and test wires | |
US20070210306A1 (en) | Test pattern for measuring contact short at first metal level | |
US9875964B2 (en) | Semiconductor device components and methods | |
US7867790B2 (en) | Substrate of probe card and method for regenerating thereof | |
JP4592634B2 (en) | Semiconductor device | |
CN102200686A (en) | Mask layout and method for monitoring process window for chemical mechanical polishing by using the same | |
EP2385551A1 (en) | Silicon substrate wafer and test method | |
US20070111340A1 (en) | Method for in-line testing of semiconductor wafers | |
KR20100013935A (en) | Test pattern in semiconductor device | |
KR20100050807A (en) | Pcm test pattern of metalization using damascene process and manufacturing method thereof | |
JP4300795B2 (en) | Semiconductor device and inspection method thereof | |
CN102867796B (en) | 3D (three-dimensional) integrated circuit structure and method for detecting alignment of chip structures | |
KR100871756B1 (en) | Monitoring pattern and method of forming the monitoring pattern in semiconductor device | |
KR100607766B1 (en) | Probe needle structure of probe card for testing semiconductor device and method for fabricating probe needle | |
KR100774623B1 (en) | Test pattern of process change monitor for metal line continuity | |
TWI817572B (en) | Monitoring method of semiconductor device | |
KR100529453B1 (en) | Needle for probe card and method for fabricating the same | |
JP2005223227A (en) | Semiconductor device and evaluating method therefor | |
CN115939103A (en) | Test structure and forming method thereof | |
JP2008159641A (en) | Semiconductor substrate and inspection method of semiconductor device | |
JP5012530B2 (en) | Semiconductor device, semiconductor substrate, and monitoring device inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |