KR20100050706A - Scrambler device by generating array of pseudo random binary number - Google Patents
Scrambler device by generating array of pseudo random binary number Download PDFInfo
- Publication number
- KR20100050706A KR20100050706A KR1020080109736A KR20080109736A KR20100050706A KR 20100050706 A KR20100050706 A KR 20100050706A KR 1020080109736 A KR1020080109736 A KR 1020080109736A KR 20080109736 A KR20080109736 A KR 20080109736A KR 20100050706 A KR20100050706 A KR 20100050706A
- Authority
- KR
- South Korea
- Prior art keywords
- pseudo random
- random number
- bit
- sequence
- pseudo
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/0022—PN, e.g. Kronecker
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Description
본 발명은 의사난수 배열 생성 방식의 스크램블러 기술에 관한 것으로, 특히 DMB, DVB 등의 통신시스템에서 에러 보정 효율의 상승 등을 목적으로 에너지 확산이 이루어질 때 의사난수값을 생성 및 이를 이용하여 전송데이터를 에너지 확산 처리하는 과정을 복수 비트 단위로 처리하여 외부 시스템과 동일 클럭으로 동작할 수 있으며 다양한 통신 규격에 맞게 설정이 가능한 스크램블러 기술에 관한 것이다.The present invention relates to a scrambler technology of a pseudo random number array generation method. In particular, a pseudo random value is generated when energy is diffused for the purpose of increasing error correction efficiency in a communication system such as DMB, DVB, and the like. The present invention relates to a scrambler technology capable of operating at the same clock as an external system by processing an energy diffusion process in a plurality of bit units and setting it to various communication standards.
통신 시스템에서 신호 전송을 위해서는 길쌈 부호화(convolution encoding) 이전에 적절한 에너지 분산을 위해 스크램블러를 통한 에너지 확산(energy dispersal)이 필요하다. 이러한 에너지 확산 처리를 위해서는 먼저 의사난수열(PRBS : pseudo-random binary sequence)를 발생시킨 후 XOR 연산처리를 통해 에너지 확산이 이루어진다.Signal transmission in a communication system requires energy dispersal through a scrambler for proper energy distribution before convolution encoding. For such energy diffusion processing, a pseudo-random binary sequence (PRBS) is first generated, and then energy diffusion is performed through an XOR operation.
이때, 의사난수열은 다항식을 적용한 피드백 시프트 레지스터의 출력으로 표 현되며 각 통신규격에 따라 사용되는 다항식과 초기값에는 차이가 있다. 예컨대, DVB-T/H 시스템의 경우에는 다항식 1+x14+x15이 사용되며 DMB 시스템의 경우에는 다항식 1+x5+x9가 사용된다.At this time, the pseudo random number sequence is expressed as the output of the feedback shift register to which the polynomial is applied, and there is a difference between the initial value and the polynomial used for each communication standard. For example,
이처럼 각 통신 시스템은 스크램블러에 사용되는 다항식과 초기값이 고정되어 있으므로 단일 송수신 기기에서 단일 규격만을 지원하도록 구현된 경우에는 사용에 문제가 없지만, 다중의 통신 규격을 지원하는 송수신 기기에 사용하기 위해서는 다중의 다항식과 초기값을 지원해야 하기 때문에 재사용하는 데에 불편이 따르는 문제점이 있다.As such, each communication system has a fixed polynomial and an initial value used in the scrambler, so there is no problem in using a single transceiver to support only a single standard. However, in order to use a transceiver that supports multiple communication standards, Because of the need to support the polynomial and initial value of, there is a problem in that it is inconvenient to reuse.
또한, 의사난수열 생성시 기존의 의사난수열에 위의 다항식을 적용한 XOR 연산을 통해 1비트의 의사난수값이 생성되며, 이것이 다시 피드백 시프트 레지스터로 입력되어 다음 의사난수값을 발생시키므로 의사난수열의 발생동작은 1비트 단위로 이루어져야 한다.In addition, when generating a pseudo random number sequence, a pseudo random value of 1 bit is generated through XOR operation applying the above polynomial to the existing pseudo random number sequence, which is inputted into the feedback shift register to generate the next pseudo random value. The generation operation of must be done in units of 1 bit.
따라서, 스크램블러의 전체 동작이 1비트 단위로 이루어지므로 스크램블러의 입출력에 별도의 직렬-병렬 변환기가 필요하며, 가령 스크램블러와 연결된 외부 시스템이 1바이트 단위로 동작할 경우 스크램블러에서 내부적으로는 외부 시스템에 비해 8배 빠른 처리속도가 필요하게 되는 문제점이 있다.Therefore, since the entire operation of the scrambler is performed in units of 1 bit, a separate serial-to-parallel converter is required for the input and output of the scrambler. For example, when an external system connected to the scrambler operates in units of 1 byte, the scrambler internally compares with the external system. There is a problem that requires 8 times faster processing speed.
본 발명의 목적은 다양한 통신 규격에 맞게 의사난수를 발생시키는 환경을 임의로 설정 가능하며 에너지 확산을 복수 비트 단위로 처리하여 외부 시스템과 동일한 클럭으로 동작 가능한 스크램블러 기술을 제공하는 것이다.It is an object of the present invention to provide a scrambler technology capable of arbitrarily setting an environment for generating pseudo random numbers according to various communication standards and processing the energy diffusion in a plurality of bits to operate at the same clock as an external system.
본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치는, 의사난수열 초기값과 다항식 정보를 입력받아 의사난수열 초기값으로부터 다항식 정보에 따라 매 클럭마다 의사난수 배열을 생성하여 출력하는 의사난수 배열 생성부; 매 클럭마다 의사난수 배열 생성부로부터 의사난수 배열을 제공받고 전송데이터를 외부 입력받아 전송데이터와 의사난수 배열을 각 비트별로 대응시켜 XOR 연산처리하여 에너지 확산값을 생성 및 출력하는 에너지 확산부; 및 에너지 확산값과 전송데이터를 제공받아 외부 제어신호에 따라 에너지 확산값 또는 전송데이터를 택일하여 출력하는 에너지 확산 선택부;를 포함하여 구성된다.The scrambler apparatus of the pseudo random number array generation method according to the present invention receives a pseudo random number sequence value and polynomial information, and generates a pseudo random number array for each clock based on the polynomial information from the initial value of the pseudo random number sequence. part; An energy diffusion unit configured to receive a pseudo random number array from a pseudo random number array generation unit at every clock, externally receive the transmission data, and perform XOR operation to correspond to the transmission data and the pseudo random number array for each bit to generate and output an energy diffusion value; And an energy diffusion selection unit receiving the energy diffusion value and the transmission data and selectively outputting the energy diffusion value or the transmission data according to an external control signal.
또한, 본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치에서 의사난수 배열 생성부는, 의사난수열을 제공받아 저장하는 의사난수열 버퍼; 제 1 입력값으로 의사난수열 초기값을 제공받고, 외부로부터 별도의 비트열을 제공받아 의사난수열 버퍼에 저장된 의사난수열을 비트열의 길이만큼 쉬프트시킨 후 비트열과 조합하여 제 2 입력값으로 설정하며, 최초에는 제 1 입력값을 의사난수열 버퍼로 제 공하고 이후에는 매 클럭마다 제 2 입력값을 의사난수열 버퍼로 제공하는 의사난수열 쉬프트 제어기; 의사난수열 버퍼에 저장된 의사난수열로부터 다항식 정보에 따라 의사난수 배열을 생성하여 새로 생성된 의사난수 배열의 각 비트를 출력하는 의사난수 배열 생성기; 및 의사난수 배열 생성기로부터 출력된 각 비트값으로 구성된 비트열을 의사난수열 버퍼로 제공하는 피드백 처리기;를 포함하여 구성되는 것이 바람직하다.In addition, in the scrambler apparatus of the pseudo random number array generation method according to the present invention, the pseudo random number array generation unit includes: a pseudo random number sequence buffer configured to receive and store a pseudo random number sequence; Receive the initial value of the pseudo random number sequence as the first input value, receive a separate bit string from the outside, shift the pseudo random number sequence stored in the pseudo random number buffer by the length of the bit string, and set it as the second input value by combining with the bit string. A pseudo random sequence shift controller for providing a first input value to a pseudo random number buffer and then providing a second input value to the pseudo random number buffer every clock; A pseudo random number array generator for generating a pseudo random number array according to polynomial information from the pseudo random number sequence stored in the pseudo random number sequence buffer and outputting each bit of the newly generated pseudo random number array; And a feedback processor configured to provide a bit string including each bit value output from the pseudo random number array generator to the pseudo random number buffer.
또한, 본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치에서 의사난수 배열 생성기는, 의사난수열 버퍼로부터 의사난수열의 전체 또는 일부를 제공받고 전체에서 부족한 나머지 길이만큼의 비트열을 따로 제공받아 다항식 정보를 적용하여 1비트 의사난수값을 생성하는 복수 개의 의사난수 생성모듈(이하, '제 1 의사난수 생성모듈', ..., '제 N 의사난수 생성모듈'이라 함)을 포함하여 구성되고, 제 1 의사난수 생성모듈은, 의사난수열 버퍼로부터 의사난수열의 전체를 제공받아 다항식 정보를 적용하여 의사난수 배열의 제 1 비트를 생성하는 것을 특징으로 하고, 제 1 의사난수 생성모듈을 제외한 나머지 의사난수 생성모듈(이하, '제 A 의사난수 생성모듈'이라 함, 1<A≤N)은, 의사난수열 버퍼로부터 의사난수열 중 (N-A+1)개의 비트값을 제공받고, 제 1 의사난수 생성모듈부터 제 A-1 의사난수 생성모듈까지로부터 각각 생성된 1비트 의사난수값을 제공받아 제공받은 비트값과 제공받은 의사난수값의 조합으로 구성된 비트열에 다항식 정보를 적용하여 의사난수 배열의 제 A 비트를 생성하는 것이 바람직하다.In addition, in the scrambler apparatus of the pseudo random number array generation method according to the present invention, the pseudo random number array generator receives a whole or part of the pseudo random number sequence from the pseudo random number buffer and receives a bit string of the remaining length that is insufficient in the total polynomial. And a plurality of pseudo random number generation modules (hereinafter referred to as 'first pseudo random number generation modules', ..., 'Nth pseudo random number generation modules') for generating 1-bit pseudo random values by applying the information. The first pseudo random number generation module receives the entire pseudo random number sequence from the pseudo random number sequence buffer and applies polynomial information to generate a first bit of the pseudo random number array, except for the first pseudo random number generation module. The remaining pseudo random number generation module (hereinafter referred to as 'the A pseudo random number generation module', 1 <A≤N) receives (N-A + 1) bit values of the pseudo random number sequence from the pseudo random sequence buffer,1 Pseudo random number by applying polynomial information to a bit string consisting of a combination of the provided bit value and the provided pseudo random value by receiving the 1-bit pseudo random value generated from the pseudo random number generation module to the A-1 pseudo random number generation module, respectively It is desirable to generate the A bit of the array.
또한, 본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치에서 의사 난수 생성모듈은, 통신규격별로 의사난수열을 생성하기 위해 설정된 다항식의 계수값을 다항식 정보로 입력받고, 다항식의 계수값에 따라 의사난수열을 구성하는 각 비트값을 마스킹처리하고, 마스킹처리된 비트값에 대하여 XOR 연산처리한 값을 출력하는 것이 바람직하다.In addition, in the scrambler device of the pseudo random number array generation method according to the present invention, the pseudo random number generation module receives a polynomial coefficient value set to generate a pseudo random number sequence for each communication standard as polynomial information and according to the polynomial coefficient value. It is preferable to mask each bit value constituting the random number sequence, and output a value obtained by performing an XOR operation on the masked bit value.
또한, 본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치에서 의사난수열 버퍼는 16비트 저장공간으로 구성되고, 의사난수 배열 생성기는 8개의 의사난수 생성모듈을 포함하여 구성되고, 피드백 처리기는 8개의 의사난수 생성모듈로부터 생성된 총 8개의 1비트 의사난수값으로 구성된 8비트의 길이의 비트열을 의사난수열 쉬프트 제어기로 제공하고, 의사난수열 쉬프트 제어기는 매 클럭마다 의사난수열 버퍼에 저장된 의사난수열을 8비트 쉬프트시킨 비트열에 피드백 처리기로부터 제공받은 8비트 길이의 비트열을 쉬프트된 의사난수열의 비트열에 추가한 후 의사난수열 버퍼로 제공하는 것이 바람직하다.In addition, in the scrambler apparatus of the pseudo random array generation method according to the present invention, the pseudo random sequence buffer is configured with 16-bit storage space, the pseudo random array generator includes 8 pseudo random number generation modules, and the feedback processor has 8 An 8-bit length string consisting of a total of eight 1-bit pseudorandom values generated from the pseudo random number generation module is provided to the pseudo random sequence shift controller, and the pseudo random sequence shift controller stores the pseudo random sequence buffer stored in the pseudo random sequence buffer every clock. It is preferable to add the 8-bit long bit string provided from the feedback processor to the bit string of the shifted pseudorandom sequence to the pseudo random sequence buffer after adding the 8-bit shifted random number sequence to the bit sequence.
본 발명에 따르면 DVB, DMB 등의 통신 규격에 맞게 의사난수를 발생시키기 위한 초기값과 다항식을 설정할 수 있어 다양한 통신환경에 따라 범용적으로 스크램블러를 재사용할 수 있는 효과가 있다.According to the present invention, it is possible to set an initial value and a polynomial for generating a pseudo random number according to a communication standard such as DVB, DMB, etc., and thus, the scrambler can be universally reused according to various communication environments.
또한, 스크램블러의 전체 동작을 복수 비트 단위로 처리할 수 있으므로 스크램블러의 입출력에 배치되는 직렬-병렬 변환기가 필요없게 되며 스크램블러의 동작 클럭을 빠르게 구성할 필요없이 전체 통신시스템에서 사용되는 동작 클럭을 그대로 사용할 수 있는 효과가 있다.In addition, since the entire operation of the scrambler can be processed in units of multiple bits, there is no need for a serial-to-parallel converter placed at the input and output of the scrambler, and the operation clock used in the entire communication system can be used as it is without the need to quickly configure the operation clock of the scrambler. It can be effective.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[도 1]은 본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치의 전체 구성을 나타낸 블록도이다.1 is a block diagram showing the overall configuration of a scrambler device of the pseudo random array generation method according to the present invention.
본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치는 의사난수 배열 생성부(100), 에너지 확산부(200), 에너지 확산 선택부(300)로 크게 구분된다.The scrambler apparatus of the pseudorandom number array generation method according to the present invention is largely divided into a pseudorandom
의사난수 배열 생성부(100)는 입력값으로 의사난수열 초기값과 다항식 정보를 입력받고, 그에 따른 출력값으로 의사난수 배열을 매 클럭마다 출력한다. 그리고, 출력되는 의사난수 배열의 크기는 시스템의 요구에 맞게 설정되는데, 만약 전체 시스템이 8비트 단위로 동작한다면 의사난수 배열의 크기를 8개의 1비트값으로 구성하여 매 클럭마다 8비트 만큼의 의사난수 배열이 출력되는 것이 바람직하다.The pseudo random number
이때, 의사난수 배열이란 의사난수열을 이루는 각 비트별 의사난수값을 분리하여 출력하도록 배열한 것을 의미하며, 일련의 의사난수값이 모여서 의사난수열을 구성하듯이 일련의 의사난수 배열을 계속 연결하면 전체 의사난수열을 구성한다.In this case, the pseudo random number array means that the pseudo random values for each bit constituting the pseudo random number array are arranged to be outputted separately, and the series of pseudo random numbers is continuously connected to form a pseudo random number sequence. Then form the entire pseudorandom sequence.
앞서 설명한 바와 같이 통신규격마다 의사난수열을 생성하기 위해 특성화된 다항식이 미리 설정되어 있으며 다항식의 계수값에 따라 XOR 연산이 이루어진다. 그리고, 이를 수행하기 위해서는 의사난수열 초기값이 필요하다.As described above, a specialized polynomial is set in advance for generating a pseudo random number sequence for each communication standard, and an XOR operation is performed according to the coefficient value of the polynomial. And, to do this, the pseudo random sequence initial value is required.
본 발명에서 의사난수 배열을 생성하기 위해서도 마찬가지로 다항식 정보와 의사난수열 초기값이 필요하다. 이때, 다항식 정보를 임의로 설정하여 외부 입력 가능하도록 구성함으로써 다양한 통신규격에 맞게 사용자가 스크램블러 장치의 동작을 설정할 수 있다. 또한, 의사난수열 초기값도 각 통신규격에 맞게 선택하여 입력할 수 있으므로 DVB-T/H, DAB, DMB 등 다양한 통신 환경에 범용적으로 사용하는 것이 가능하다. 의사난수열 초기값과 다항식 정보가 어떻게 사용되어 매 클럭마다 일정 크기의 의사난수 배열을 생성하는지에 대해서는 이후 [도 3]과 [도 4]를 통해 보다 상세히 설명하기로 한다.In order to generate the pseudorandom array in the present invention, polynomial information and pseudorandom sequence initial values are similarly required. At this time, the user can set the operation of the scrambler device according to various communication standards by arbitrarily setting the polynomial information to enable external input. In addition, since the pseudo random sequence initial value can be selected and input according to each communication standard, it can be used universally in various communication environments such as DVB-T / H, DAB, and DMB. How the pseudorandom sequence initial value and polynomial information are used to generate a pseudorandom array of a predetermined size every clock will be described in detail later with reference to FIGS. 3 and 4.
에너지 확산부(200)는 매 클럭마다 의사난수 배열 생성부(100)로부터 일정 크기의 의사난수 배열을 제공받는다. 또한, 외부 입력을 통해 본래 전송목적을 위해 생성된 전송데이터를 입력받는다. 즉, 전송데이터에는 영상, 음성 및 각종 통신 데이터와 방송 데이터가 포함되어 있다. 그리고, 전송데이터와 의사난수 배열을 각 비트별로 대응시켜 XOR 연산처리함으로써 에너지 확산값을 생성하여 이를 에너지 확산 선택부(300)로 출력한다.The
여기서, 에너지 확산(energy dispersal)이란 통신시스템에서 FEC(forward error correction) 효율을 높이기 위해 전송데이터를 구성하는 스트림의 특성을 변화시켜 주는 것을 의미한다. 나중에 수신측에서는 XOR 연산을 재수행함으로써 본래의 전송데이터를 복원할 수 있다. 에너지 확산부(200)의 내부 구성 실시예에 대해서는 후술하는 [도 2]에 보다 구체적으로 도시되어 있다.Here, energy dispersal means to change the characteristics of the stream constituting the transmission data in order to increase the FEC (forward error correction) efficiency in the communication system. Later, the receiving side can restore the original transmission data by performing the XOR operation again. An internal configuration embodiment of the
에너지 확산 선택부(300)는 에너지 확산부(200)로부터 에너지 확산값을 제공받고 또한 앞서 에너지 확산부(200)로 제공된 것과 동일한 전송데이터를 제공받아 외부 제어신호에 따라 에너지 확산값 또는 전송데이터를 택일하여 출력한다. 즉, 전송데이터를 에너지 확산처리한 값을 모두 다음 단계로 제공하는 것이 아니라 외부 제어에 의해 택일하여 특정한 전송데이터의 경우에는 에너지 확산처리를 하지 않고 앞서 제공받은 전송데이터를 그대로 외부 출력한다. 일반적으로, 전송데이터 중에서 동기 신호와 관련된 데이터의 경우에 에너지 확산처리를 수행하지 않는다. 에너지 확산 선택부(300)의 보다 구체적인 구성에 대해서는 [도 2]에 보다 상세히 제시되어 있다.The
이상 설명한 스크램블러의 각 구성요소를 통해 전송데이터가 복수 비트 단위로 한꺼번에 에너지 확산 처리되며, 전송데이터를 에너지 확산하는 데에 사용된 의사난수열 초기값과 다항식 정보를 통신 수신측에서 보유함으로써 디스크램블링을 통해 본래의 전송데이터를 복원할 수 있다.Through each component of the scrambler described above, the transmission data is energy-diffused in multiple bit units at once, and descramble is performed by retaining the pseudo random sequence initial value and polynomial information used for energy diffusion of the transmission data. Through this, the original transmission data can be restored.
[도 2]는 본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치의 실제 구현예를 나타낸 전체 회로도이다.2 is an overall circuit diagram showing an actual implementation of the scrambler device of the pseudo random array generation method according to the present invention.
[도 2]에 제시된 실시예는 매 클럭마다 8비트 단위로 처리되는 시스템을 가정하여 구현된 스크램블러 장치의 전체 구성을 나타내고 있다. 즉, 의사난수 배열 생성부(100)에서는 매 클럭마다 8비트 분량의 의사난수 배열이 출력되며, 에너지 확산부(200)에서는 매 클럭마다 8비트 분량의 의사난수 배열과 8비트 분량의 전송데이터를 입력받아 이를 에너지 확산 처리하여 8비트 분량의 에너지 확산값을 출력한다. 그리고, 에너지 확산 선택부(300)에서는 매 클럭마다 8비트 분량의 에너지 확산값과 8비트 분량의 전송데이터를 입력받아 외부 제어에 의해 택일하여 선택된 8비트 분량의 전송데이터 또는 에너지 확산값을 출력한다.2 shows the overall configuration of the scrambler device implemented on the assumption that the system is processed in units of 8 bits every clock. That is, the pseudo random number
의사난수 배열 생성부(100)는 16비트로 구성된 의사난수열 초기값(Initial_Value[15:0])과 다항식 정보(Polynomial[15:0])를 입력받는다. 이때, 통신환경이 DVB-T/H인 경우에는 의사난수열 초기값으로 0000_0000_1010_1001을 입력하며, 다항식 정보로는 1+x14+x15를 의미하는 0110_0000_0000_0000을 입력한다. 그러나, 그 밖의 다른 통신환경의 경우에는 의사난수열 초기값과 다항식 정보를 이와 다르게 설정한다.The pseudo
의사난수 배열 생성부(100)에서는 위 조건에 의해 매 클럭마다 8개의 1비트 의사난수값으로 구성된 의사난수 배열(prbs[7]~prbs[0])을 생성하여 에너지 확산부(200)로 제공한다.The
에너지 확산부(200)는 복수 개의 2-input XOR 연산기를 포함하여 구성된다. [도 2]에서는 총 8개의 XOR 연산기가 구비되어 있다. 즉, 8비트 전송데이터를 이루는 8개의 각 비트값(Din[7:0])은 8개의 XOR 연산기의 각 입력으로 들어가며, 앞서 제공받은 의사난수 배열을 이루는 8개의 각 비트값은 8개의 XOR 연산기의 다른 입력으로 들어간다. 따라서, 8비트 분량의 전송데이터와 8비트 분량의 의사난수 배열에 대하여 서로 대응된 각 비트별로 XOR 연산이 한번에 이루어진다. 그리고, XOR 연산 결과 생성되는 전송데이터의 에너지 확산값도 8비트 분량이 한꺼번에 출력된다.The
에너지 확산 선택부(300)는 입력된 두 입력 중 하나를 외부 제어신호에 따라 택일하여 출력하는 선택기를 복수 개 구비하고 있다. [도 2]에서는 단일 외부 제어신호(PRBS_Skip)을 통해 총 8개의 선택기를 동시에 제어할 수 있게 구성하여 8비트 분량의 신호 출력을 한번에 선택 제어할 수 있다. 즉, 에너지 확산부(200)에서 출력된 8비트 에너지 확산값은 각 비트별로 8개 선택기의 '0' 입력으로 제공되며, 8비트 전송데이터(Din[7:0])는 각 비트별로 8개 선택기의 '1' 입력으로 제공된다. 그리고, 외부 제어신호(PRBS_Skip)가 '1'이면 8개 선택기가 모두 전송데이터를 출력하고 '0'이면 에너지 확산값을 출력한다. 일반적으로 외부 제어신호를 '0'으로 설정하여 에너지 확산값을 출력하지만 동기정보와 같이 특별한 전송데이터인 경우에는 외부 제어신호를 '1'로 설정하여 전송데이터를 제공받은 그대로 출력한다.The
이상 설명한 스크램블러의 각 구성요소를 통해 의사난수값을 생성하고 이를 이용하여 전송데이터를 에너지 확산 처리하고 이를 선택적으로 출력하는 일련의 과정을 8비트 단위로 처리할 수 있다. 따라서, 스크램블러와 연결된 외부 시스템이 8비트 단위로 동작할 경우 외부 시스템에 사용된 것과 동일한 클럭으로 스크램블러의 동작을 구동할 수 있다.Each component of the scrambler described above can generate a pseudo-random value and use it to perform a process of energy diffusion processing and selectively outputting the transmitted data in 8-bit units. Therefore, when the external system connected to the scrambler is operated in units of 8 bits, the operation of the scrambler can be driven by the same clock used in the external system.
[도 3]은 [도 2]에 도시된 의사난수 배열 생성부(100)의 구성을 보다 상세히 나타낸 회로도이다.FIG. 3 is a circuit diagram illustrating the configuration of the pseudo random
[도 3]의 실시예는 [도 2]의 경우와 마찬가지로 매 클럭마다 8비트 단위로 처리되는 시스템을 가정하여 이에 맞게 최적화된 의사난수 배열 생성부(100)의 실 제 구현예를 제시한 것이다.The embodiment of FIG. 3 illustrates an embodiment of the pseudo-random number
의사난수 배열 생성부(100)는 의사난수열 쉬프트 제어기(110), 의사난수열 버퍼(120), 의사난수 배열 생성기(130), 피드백 처리기(미도시)를 포함하여 구성된다. 그리고, 의사난수 배열 생성기(130)는 복수 개의 의사난수 생성모듈(131~138)을 포함하여 구성된다.The pseudo
의사난수열 버퍼(120)는 16비트 분량의 비트열을 저장한다. 이때, 의사난수열 버퍼(120)에 저장되는 데이터는 의사난수열이며 이에 대해서는 후술하여 설명한다. 또한, 의사난수열 버퍼(120)의 크기가 16비트 분량인 것은 [도 3]에서 8비트 시스템을 예로 들어 설명하기 때문에 적절한 실시예를 제시한 것이며 이와 다르게 구현 실시할 수 있다.The pseudo
의사난수열 쉬프트 제어기(110)는 [도 3]에서 '1'로 도시된 곳으로 입력되는 제 1 입력값(151)과 '0'으로 도시된 곳으로 입력되는 제 2 입력값(152)에 대하여 외부 제어신호(Initial_Load)(153)에 의해 두 입력 중 하나를 출력하는 선택기로 구성된다. 이때 앞서 설명한 의사난수열 초기값(Initial_PRBS)(151)이 제 1 입력값으로 입력되며, 의사난수열 버퍼(120)에 저장된 의사난수열 중 일부 영역(PRBS[7:0])과 의사난수 배열 생성기(130)에서 출력된 의사난수 배열(w_PRBS[0:7])의 조합으로 구성된 비트열(152)을 제 2 입력값으로 설정한다.The pseudo-random
의사난수열 쉬프트 제어기(110)는 외부 제어신호(Initial_Load)(153)가 '1'이면 제 1 입력값(151)을 출력하고 '0'이면 제 2 입력값(152)를 출력한다. 즉, 전자의 경우에는 의사난수열 초기값(Initial_PRBS)(151)을 의사난수열 버퍼(120)에 저장하고, 후자의 경우에는 의사난수열 버퍼(120)에 저장된 의사난수열 중 일부 영역(PRBS[7:0])과 의사난수 배열 생성기(130)에서 출력된 의사난수 배열(w_PRBS[0:7])의 조합으로 구성된 비트열(152)을 의사난수열 버퍼(120)에 저장한다. 일반적으로, 외부 제어신호(153)는 의사난수를 발생시키는 최초 시점에만 '1'로 설정되므로, 의사난수열 버퍼(120)에는 맨 처음에만 의사난수열 초기값(151)이 저장되고 그 다음부터는 제 2 입력값에 해당하는 비트열(152)이 계속 저장된다.The pseudo random
따라서, 제 1 입력값(Initial_PRBS)(151)이 먼저 의사난수열 버퍼(120)에 저장되고난 후부터는 매 클럭마다 제 2 입력값({PRBS[7:0], w_PRBS[0:7]})(152)이 의사난수열 버퍼(120)에 저장된다. 결과적으로, 의사난수열 버퍼(120)에 먼저 저장되었던 16비트 의사난수열은 매 클럭마다 8비트 단위로 계속 쉬프트되며 쉬프트되어 생긴 빈 자리에는 의사난수 배열 생성기(130)에서 생성된 8비트 의사난수 배열이 새로 채워진다. 따라서, 의사난수열 초기값(Initial_PRBS)(151)으로부터 생성되어 무한히 이어지는 전체 의사난수열에 대하여 8비트씩 판독 시작점을 이동시키면서 16비트만큼을 판독하여 의사난수열 버퍼(120)에 저장하는 효과를 가져온다.Therefore, after the first input value (Initial_PRBS) 151 is first stored in the pseudo
의사난수 배열 생성기(130)는 다항식 정보(Polynomial[15:0])(155)를 제공받고 의사난수열 버퍼(120)에 저장된 16비트의 의사난수열(PRBS[15:0])을 제공받는다. 그리고, 제공받은 의사난수열로부터 다항식 정보(155)에 따라 의사난수 배열을 생성하여 새로 생성된 의사난수 배열의 각 비트(w_PRBS[0]~w_PRBS[7])(156)를 출력한다.The pseudo
이때 생성된 의사난수 배열의 각 비트값(156)은 의사난수열 버퍼(120)에 저 장된 의사난수열 다음에 연속하여 이어지는 의사난수값으로 구성되며, 이에 대해서는 후술하는 [도 4]를 통해 보다 상세히 설명하기로 한다.In this case, each
그리고, 의사난수 배열(156)은 [도 1]과 [도 2]에서 살펴본 바와 같이 에너지 확산부(200)로 제공되어 전송데이터를 에너지 확산시키는데 쓰이며, 피드백 처리기(미도시)에 의해 의사난수열 쉬프트 제어기(110)의 제 2 입력값(152)의 일부로 제공되어 다음 클럭에서 의사난수 배열을 생성하는 데에 사용된다.In addition, the pseudo
다항식 정보에 의해 의사난수값을 발생시키는 알고리즘에 따르면 주어진 의사난수열로부터 1비트만큼의 의사난수값을 생성한 후 1비트 생성값을 다시 의사난수열에 반영하고, 1비트만큼 새로 변형된 의사난수열로부터 1비트값만큼의 다음 의사난수값을 생성하며, 이 과정을 계속 되풀이함으로써 의사난수열이 계속 생성된다.According to the algorithm for generating pseudorandom values based on polynomial information, after generating one bit of pseudorandom value from a given pseudorandom sequence, reflecting the one-bit generation value to the pseudorandom sequence again, and newly transforming pseudorandom by one bit Generates the next pseudorandom value of 1 bit value from the sequence, and the pseudo random sequence is continuously generated by repeating this process.
따라서, 본 발명에서 의사난수열로부터 8개의 의사난수값을 한꺼번에 생성하기 위해서는 의사난수 배열 생성기(130) 내에서 특징적인 처리가 이루어져야 하며 이 과정에 대해서는 후술하는 [도 4]를 통해 보다 상세히 설명한다.Therefore, in the present invention, in order to generate eight pseudo random values from the pseudo random sequence at once, characteristic processing must be performed in the pseudo
[도 4]은 [도 3]에 도시된 의사난수 배열 생성기(130)의 구성을 보다 상세히 나타낸 회로도이다.FIG. 4 is a circuit diagram showing the configuration of the pseudorandom
의사난수 배열 생성기(130)는 복수 개의 의사난수 생성모듈(131~138)을 포함하여 구성된다. [도 2], [도 3]의 경우와 마찬가지로 [도 4]는 8비트로 동작하는 시스템에 맞춰 구성된 실시예이며 이에 따라 의사난수 배열 생성기(130)는 8개의 의사난수 생성모듈(131~138)을 구비하고 있다.The pseudo
각 의사난수 생성모듈(131~138)은 의사난수열 버퍼(120)로부터 의사난수열의 전체 또는 일부를 제공받고, 전체에서 부족한 나머지 길이만큼의 비트열을 다른 의사난수 생성모듈들로부터 따로 제공받는다. 예컨대, 의사난수열 버퍼(120)로부터 14비트만큼의 의사난수열을 제공받고 다른 2개의 의사난수 생성모듈로부터 총 2비트만큼의 비트열을 제공받으며, 의사난수열 버퍼(120)로부터 제공받은 의사난수열과 다른 의사난수 생성모듈로부터 제공받은 비트열을 이어 붙이면 총 16비트 길이의 비트열을 제공받게 된다. 그리고, 각 의사난수 생성모듈(131~138)은 각자 제공받은 16비트 길이의 비트열에 다항식 정보(155)를 적용하여 1비트 의사난수값(156)을 생성한다. 이후 설명의 편의를 위해 [도 4]에 도시된 8개의 각 의사난수 생성모듈을 제 1 의사난수 생성모듈(131), 제 2 의사난수 생성모듈(132), ..., 제 8 의사난수 생성모듈(138)로 부르기로 한다.Each pseudo random
제 1 의사난수 생성모듈(PRBS_Gen_Unit0)(131)은 의사난수열 버퍼(120)로부터 16비트 의사난수열 전체[15:0]를 제공받는다. 따라서 타 의사난수 생성모듈(132~138)로부터는 별도의 비트열을 제공받지 않는다. 그리고, 제공받은 의사난수열을 이루는 16개의 비트값 중에서 다항식 정보(Polynomail[15:0])(155)에 따라 해당되는 비트값만으로 XOR 연산 등을 수행하여 1비트의 의사난수값(w_PRBS[0])을 발생시킨다. 이 의사난수값이 현재 의사난수열 버퍼(120)에 저장된 의사난수열의 바로 다음에 이어지는 의사난수값이다.The first pseudo random number
그 다음에 오는 의사난수값을 생성하기 위해서는 제 1 의사난수 생성모 듈(131)로부터 생성된 1비트 의사난수값(w_PRBS[0])을 의사난수열 버퍼(120)에 저장된 의사난수열에 반영한 후 다항식 정보(155)를 적용하여 새로운 의사난수값을 생성해야 한다. 그러나 이 과정에서 의사난수열 버퍼(120)의 저장값이 변경되어서는 안된다는 어려움이 있다.To generate the next pseudorandom value, the 1-bit pseudorandom value w_PRBS [0] generated from the first pseudo random
이를 위해서 제 2 의사난수 생성모듈(PRBS_Gen_Unit1)(132)에서는 의사난수열 버퍼(120)에 저장된 의사난수열 중 가장 오래된 의사난수값을 제외한 나머지 15비트만으로 구성된 의사난수열[14:0]을 제공받는다. 그리고, 앞서 제 1 의사난수 생성모듈(131)에서 생성된 1비트 의사난수값(w_PRBS[0])을 따로 제공받는다. 따라서, 제 2 의사난수 생성모듈(132)이 제공받은 전체 비트열은 16비트를 이루며 여기에 제 1 의사난수 생성모듈(132)이 사용한 것과 동일한 다항식 정보(155)를 적용하여 1 비트의 의사난수값(w_PRBS[1])을 발생시킨다. 결과적으로, 제 2 의사난수 생성모듈(132)에서는 제 1 의사난수 생성모듈(131)에서 생성된 의사난수값의 바로 다음에 오는 의사난수값이 생성된다.To this end, the second pseudo random number generation module (PRBS_Gen_Unit1) 132 provides a pseudo random number sequence [14: 0] including only 15 bits except for the oldest pseudo random number among the pseudo random number sequences stored in the pseudo random
나머지 제 3 의사난수 생성모듈(PRBS_Gen_Unit2)(133) ~ 제 8 의사난수 생성모듈(PRBS_Gen_Unit7)(138)의 경우에도 [도 4] 상에서 볼 때 아래쪽에 배치된 의사난수 생성모듈로 내려갈수록 의사난수열 버퍼(120)로부터 한 비트씩 삭제된 의사난수열을 제공받으면서 자신보다 상단에 배치된 자신의 상위 의사난수 생성모듈 모두로부터 의사난수값을 제공받으므로, 제공받은 전체 비트열은 16비트가 그대로 유지된다. 따라서, 각 의사난수 생성모듈은 자신의 바로 상위 의사난수 생성모듈이 제공받은 비트열과 비교할 때 가장 오래된 의사난수값이 하나 삭제되고 대신 새로 생 성된 의사난수값이 하나 추가된 비트열을 제공받게 된다.In the case of the remaining third pseudorandom number generation module (PRBS_Gen_Unit2) 133 to the eighth pseudorandom number generation module (PRBS_Gen_Unit7) 138, the pseudo random number sequence goes down to the pseudo random number generation module disposed below as shown in FIG. Since the pseudo random number sequence is deleted one bit from the
가장 하위에 위치한 제 8 의사난수 생성모듈(PRBS_Gen_Unit7)(138)의 경우에는 의사난수열 버퍼(120)로부터 9비트로 구성된 의사난수열[8:0]을 제공받고 제 1 의사난수 생성모듈(131) ~ 제 7 의사난수 생성모듈(137)로부터 각각 1비트씩의 새로 생성된 의사난수값을 제공받아, 제공받은 전체 16비트의 비트열에 다항식 정보(155)를 적용하여 1비트 의사난수값(w_PRBS[7])을 발생시킨다.In the case of the eighth pseudorandom number generation module (PRBS_Gen_Unit7) 138 located at the lowermost level, the pseudorandom number sequence consisting of 9 bits [8: 0] is received from the
따라서, 8개의 각 의사난수 생성모듈(131~138)로부터 생성된 1비트 의사난수값들은 8개의 비트로 구성된 의사난수 배열을 이루며, 이 의사난수 배열은 현재 의사난수열 버퍼(120)에 저장된 16비트 의사난수열의 바로 다음에 이어지는 8개의 의사난수값으로 구성된다.Therefore, the 1-bit pseudorandom values generated from each of the eight pseudorandom
위 내용들을 N비트 단위로 동작하는 시스템인 경우로 일반화하여 정리해보면 다음과 같다.The above contents are generalized to N-bit system and summarized as follows.
복수 개의 의사난수 생성모듈 중에서 제 1 의사난수 생성모듈은 의사난수열 버퍼(120)로부터 의사난수열의 전체를 제공받아 다항식 정보(155)를 적용하여 의사난수 배열의 제 1 비트를 생성한다.Among the plurality of pseudo random number generation modules, the first pseudo random number generation module receives the entire pseudo random number sequence from the pseudo
그리고, 제 1 의사난수 생성모듈을 제외한 나머지 의사난수 생성모듈(이하, '제 A 의사난수 생성모듈'이라 함, 1<A≤N)의 경우에는 의사난수열 버퍼(120)로부터 의사난수열 중 (N-A+1)개의 비트값을 제공받고, 자신의 상위에 위치한 제 1 의사난수 생성모듈부터 제 A-1 의사난수 생성모듈까지로부터 각각 생성된 (A-1)개의 1비트 의사난수값을 제공받는다. 결국 의사난수열 버퍼(120)로부터 (N-A+1) 비트를 제공받고 상위 의사난수 생성모듈로부터 (A-1) 비트를 제공받아 총 제공받은 비트열의 길이는 N비트를 이룬다.In addition, in the case of the pseudo random number generation module (hereinafter, referred to as 'the A pseudo random number generation module', 1 <A≤N), except for the first pseudo random number generation module, the pseudo random number sequence from the pseudo
그런 후에, 제 A 의사난수 생성모듈에서는 각각 제공받은 비트값과 의사난수값의 조합으로 구성된 N비트 길이의 비트열에 다항식 정보(155)를 적용함으로써 의사난수 배열의 제 A 비트를 생성한다.Thereafter, the A pseudo-random number generation module generates the A-bit of the pseudo-random array by applying the
따라서, 전체 의사난수 생성모듈을 통해서는 의사난수 배열의 제 1 비트부터 제 N 비트까지 총 N개의 1비트값으로 구성된 의사난수 배열이 매 클럭마다 한꺼번에 생성된다.Therefore, through the entire pseudo random number generation module, a pseudo random number array consisting of a total of N one bit values from the first bit to the Nth bit of the pseudo random number array is generated at every clock.
[도 5]는 [도 4]에 도시된 의사난수 생성모듈(131~138)의 구성을 보다 상세히 나타낸 회로도이다.FIG. 5 is a circuit diagram illustrating the configuration of the pseudo random
각 의사난수 생성모듈(131~138)은 동일한 구성을 갖도록 구현할 수 있으며, 단지 의사난수열 버퍼(120) 및 타 의사난수 생성모듈(131~138)과 데이터 라인이 어떻게 연결되느냐에 따라 앞서 [도 4]와 같이 각 의사난수 생성모듈이 서로 다른 값을 생성하도록 구현할 수 있다.Each pseudo random
의사난수 생성모듈(131~138)은 앞서 설명한 대로 의사난수열 버퍼(120) 및 타 의사난수 생성모듈(131~138)로부터 총 N개의 비트값으로 구성된 의사난수열을 제공받는다. 또한, 외부 입력되는 다항식 정보(155)는 통신규격별로 의사난수열을 생성하기 위해 설정된 다항식의 계수값으로 구성되며 역시 N개의 비트값으로 구성되어 있다. 이때, 다항식 정보(155)를 구성하는 비트값은 제공받은 의사난수열의 각 비트 중 일부를 마스킹처리하는 역할을 수행한다. 일반적으로 두 값의 마스킹처리를 위해서는 2-input AND 로직 게이트(142)가 사용된다.As described above, the pseudo random
예컨대, [도 5]에 도시된 바와 같이 8비트 단위로 동작하는 시스템의 경우, 의사난수열 버퍼(120)는 16비트 크기의 의사난수열을 저장할 수 있고 임의의 의사난수 생성모듈은 의사난수열 버퍼(120) 및 타 의사난수 생성모듈로부터 총 16비트의 의사난수열(PRBS[15:0])(141)을 제공받는다. 그리고, 다항식 정보로는 16비트의 다항식 계수값(Polynomial[15:0])(155)을 제공받는다. DVB-T/H의 경우 의사난수열 생성을 위해 사용되는 다항식은 1+x14+x15이므로 다항식 계수값을 나타내는 16비트 크기의 비트열 0110_0000_0000_0000이 다항식 정보(155)로 입력된다. 따라서, 16비트의 의사난수열(141)을 이루는 비트값 중 다항식 정보(155)의 '1'에 대응되는 비트만을 이후 이어지는 연산에 적용하고 '0'에 대응되는 비트는 마스킹처리되어 이후의 연산에 영향을 미치지 않는다.For example, in the case of a system operating in 8-bit units as shown in FIG. 5, the pseudo
이후 마스킹처리된 비트를 제외한 나머지 비트값에 대하여 XOR 연산처리기(143)를 통해 XOR 연산된 값(156)이 출력된다. [도 5]에 도시된 XOR 연산처리기(143)는 16개의 입력을 갖는 XOR 연산처리기로서 입력값 중 1의 개수가 짝수이면 0을 출력하고 1의 개수가 홀수이면 1을 출력한다. DVB, DMB와 같은 통신규격의 경우에는 의사난수열 중 2개 비트값에 대하여 XOR 연산이 이루어지며, 이처럼 2-input XOR 연산의 경우에는 두 입력값이 서로 다르면 1을 출력하고 같으면 0을 출력한다.Thereafter, the
[도 6]은 [도 5]의 구성을 통해 DVB-T/H 통신 시스템의 경우 각 의사난수 생성모듈별로 입출력값을 나타낸 것이다.FIG. 6 illustrates input / output values for each pseudo random number generation module in the DVB-T / H communication system through the configuration of FIG. 5.
DVB-T/H 통신 시스템의 경우에 의사난수열 초기값(151)은 다음과 같이 주어진다.In the case of the DVB-T / H communication system, the pseudo random sequence
>> Initial_PRBS[15:0] = 0000_0000_1010_1001(Initial PRBS가 15Bit이므로 Initial_PRBS[15] = 0),>> Initial_PRBS [15: 0] = 0000_0000_1010_1001 (Initial PRBS [15] = 0 because Initial PRBS is 15Bit),
그리고 다항식 정보(155)는 다음과 같이 주어진다.And
>> Polynomial[15:0] = 0110_0000_0000_0000(Polynomial이 1+X14+X15이므로 Polynomial[15-1] = 1, Polynomial[14-1] = 1)>> Polynomial [15: 0] = 0110_0000_0000_0000 (Ponomomial is 1 + X 14 + X 15, so Polynomial [15-1] = 1, Polynomial [14-1] = 1)
그리고 앞서 [도 4]의 의사난수열 쉬프트 제어기(110)로 입력되는 초기 Initial_Load(153)를 '1'로 설정하여 Initial_PRBS(151)로 표시되는 의사난수열 초기값을 의사난수열 버퍼(120)로 Load한다.Then, the pseudo
Initial_PRBS(151)를 Load한 뒤 Initia_Load(153)를 '0'으로 설정하여 의사난수열 생성을 준비하게 되고, Initial_PRBS(151)를 바탕으로 [도 6]에 도시된 바와 같이 8개의 각 의사난수 생성모듈을 통해 의사난수값이 생성된다.After loading
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질 적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art to which the present invention pertains may make various modifications and changes without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.
[도 1]은 본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치의 전체 구성을 나타낸 블록도,1 is a block diagram showing the overall configuration of a scrambler device of the pseudo random array generation method according to the present invention;
[도 2]는 본 발명에 따른 의사난수 배열 생성 방식의 스크램블러 장치의 실제 구현예를 나타낸 전체 회로도,2 is an overall circuit diagram showing an actual implementation of the scrambler device of the pseudo random array generation method according to the present invention;
[도 3]은 [도 2]에 도시된 의사난수 배열 생성부(100)의 구성을 보다 상세히 나타낸 회로도,3 is a circuit diagram showing in more detail the configuration of the pseudorandom
[도 4]은 [도 3]에 도시된 의사난수 배열 생성기(130)의 구성을 보다 상세히 나타낸 회로도,4 is a circuit diagram showing in more detail the configuration of the pseudo random
[도 5]는 [도 4]에 도시된 의사난수 생성모듈(131~138)의 구성을 보다 상세히 나타낸 회로도,5 is a circuit diagram showing in more detail the configuration of the pseudo-random number generation module (131 ~ 138) shown in FIG.
[도 6]은 [도 5]에서 DVB-T/H 통신 시스템의 경우에 각 의사난수 생성모듈별로 입출력값을 나타낸 것이다.FIG. 6 illustrates input / output values for each pseudo random number generation module in the case of the DVB-T / H communication system in FIG. 5.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080109736A KR101007339B1 (en) | 2008-11-06 | 2008-11-06 | Scrambler device by generating array of pseudo random binary number |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080109736A KR101007339B1 (en) | 2008-11-06 | 2008-11-06 | Scrambler device by generating array of pseudo random binary number |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100050706A true KR20100050706A (en) | 2010-05-14 |
KR101007339B1 KR101007339B1 (en) | 2011-01-14 |
Family
ID=42276661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080109736A KR101007339B1 (en) | 2008-11-06 | 2008-11-06 | Scrambler device by generating array of pseudo random binary number |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101007339B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109889863A (en) * | 2019-02-11 | 2019-06-14 | 湖南国科微电子股份有限公司 | A kind of scrambling code acquisition methods and relevant apparatus |
US11128886B2 (en) | 2011-06-28 | 2021-09-21 | Lg Electronics Inc. | Method for setting motion vector list and apparatus using same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5436941A (en) * | 1993-11-01 | 1995-07-25 | Omnipoint Corporation | Spread spectrum spectral density techniques |
KR200225972Y1 (en) * | 1998-11-26 | 2001-09-17 | 서평원 | Parallel scrambler for digital transmission systems |
US7248698B2 (en) * | 2001-04-06 | 2007-07-24 | Interdigital Technology Corporation | System for generating pseudorandom sequences |
-
2008
- 2008-11-06 KR KR1020080109736A patent/KR101007339B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11128886B2 (en) | 2011-06-28 | 2021-09-21 | Lg Electronics Inc. | Method for setting motion vector list and apparatus using same |
US11743488B2 (en) | 2011-06-28 | 2023-08-29 | Lg Electronics Inc. | Method for setting motion vector list and apparatus using same |
CN109889863A (en) * | 2019-02-11 | 2019-06-14 | 湖南国科微电子股份有限公司 | A kind of scrambling code acquisition methods and relevant apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR101007339B1 (en) | 2011-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3024702B2 (en) | Dynamic feedback scramble technology key stream generator | |
US4161041A (en) | Pseudo random number generator apparatus | |
US8510626B2 (en) | Data coding apparatus and methods | |
US8270558B2 (en) | Electronic device, barrel shifter unit and method of barrel shifting | |
US9575726B2 (en) | Bit sequence generator and apparatus for calculating a sub-rate transition matrix and a sub-rate initial state for a state machine of a plurality of state machines | |
US20050207574A1 (en) | System and method for generating pseudorandom numbers | |
KR20000016179A (en) | Spiral scrambling | |
US20070139428A1 (en) | Address generator for an interleaver memory and a deinterleaver memory | |
US20040091106A1 (en) | Scrambling of data streams having arbitrary data path widths | |
US7340496B2 (en) | System and method for determining the Nth state of linear feedback shift registers | |
JP3921098B2 (en) | Test signal generating apparatus and method, Poisson distribution error signal generator and generating method | |
KR101007339B1 (en) | Scrambler device by generating array of pseudo random binary number | |
US7817707B2 (en) | Apparatus and method for generating ranging pseudo noise code | |
US20140237013A1 (en) | Pseudo-random bit sequence generator | |
US20180067872A1 (en) | Method and device for transfer of data to or from a memory | |
EP2827516A1 (en) | Scrambling code generation method, apparatus and scrambling code processing apparatus | |
CN109669669A (en) | Error code generation method and error code generator | |
KR20120082230A (en) | Semiconductor apparatus and semiconductor system having random code generation circuit and method of programming data | |
US6067359A (en) | PN sequence generator with bidirectional shift register and Eulerian-graph feedback circuit | |
US7295672B2 (en) | Method and apparatus for fast RC4-like encryption | |
JP6093207B2 (en) | Linear feedback shift register | |
US6275558B1 (en) | Circuit and method for arbitrarily shifting M-sequence | |
US20140237012A1 (en) | Pseudorandom number generating circuit and method | |
KR101071455B1 (en) | Device for gold code generation capable of delaying sequence and operating high speed | |
JP2006127505A (en) | System and method for permuting vector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20131210 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20141218 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20151207 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171227 Year of fee payment: 8 |