KR20100045835A - The method for fabricating of metal line - Google Patents

The method for fabricating of metal line Download PDF

Info

Publication number
KR20100045835A
KR20100045835A KR1020080104950A KR20080104950A KR20100045835A KR 20100045835 A KR20100045835 A KR 20100045835A KR 1020080104950 A KR1020080104950 A KR 1020080104950A KR 20080104950 A KR20080104950 A KR 20080104950A KR 20100045835 A KR20100045835 A KR 20100045835A
Authority
KR
South Korea
Prior art keywords
metal
trench
layer
wiring
capping
Prior art date
Application number
KR1020080104950A
Other languages
Korean (ko)
Inventor
오준환
허동철
허정식
김형식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080104950A priority Critical patent/KR20100045835A/en
Publication of KR20100045835A publication Critical patent/KR20100045835A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE: A method for fabricating of metal line is provided to prevent the generation of void within a trench by adjusting metal deposition speed of top and bottom of a trench. CONSTITUTION: A signal wire(110) and an inter-layer insulating film(200) are successively formed on a semiconductor substrate(100). The trench is formed in the inter-layer insulating film. The metal seed layer(220) is formed inside the trench. A capping metal layer(230) is formed on the metal seed layer of the trench top. The metal wiring is buried to the trench.

Description

금속 배선 형성방법{The Method for Fabricating of Metal Line}The method for fabricating of metal line

본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 다마신 공정을 이용한 금속 배선 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming metal wiring using a damascene process.

반도체 소자의 배선 물질로는 알루미늄이 주로 사용되었지만, RC 지연 등의 문제점을 개선하기 위해 구리를 배선으로 사용하는 경우가 많아졌다. Aluminum is mainly used as a wiring material for semiconductor devices, but copper is often used as wiring to improve problems such as RC delay.

구리를 이용하여 금속 배선을 형성할 때에는 다마신 공정이 주로 이용된다. 이때, 트랜치에 구리를 채우는 과정에서 트랜치 내부에 구리가 완전히 채워지지 않아서 보이드(void)가 발생하기도 한다. 이러한 보이드는 배선불량을 초래하여 결국 소자의 신뢰성을 저하시킨다.When forming metal wiring using copper, a damascene process is mainly used. At this time, in filling the trench with copper, voids may occur because copper is not completely filled in the trench. These voids cause wiring defects, which in turn lowers the reliability of the device.

본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 다마신 공정을 이용하여 금속 배선을 형성하는 과정에서 트랜치 상부와 하부의 금속 증착 속도를 조절함으로써 트랜치 내부에 보이드가 발생하는 것을 억제할 수 있는 금속 배선 형성방법을 제공하는 것이다. The technical problem to be achieved by the present invention is to improve the above-described problems of the prior art, the void is generated in the trench by adjusting the metal deposition rate of the upper and lower trenches in the process of forming the metal wiring using the damascene process. It is to provide a metal wiring forming method that can be suppressed.

상기 기술적 과제를 달성하기 위하여 본 발명에 의한 금속 배선 형성방법은 하부 배선이 형성된 반도체 기판에 층간 절연막을 형성한다. 그리고, 하부 배선이 노출되도록 층간 절연막에 트랜치를 형성한다. 이어서, 트랜치에 확산 방지막 및 금속 씨드층을 순차적으로 형성한다. 그리고 트랜치 상부에 캡핑 금속층을 형성한다. 이어서, 구리 도금으로 트랜치를 매립함으로써 금속 배선을 형성한다.In order to achieve the above technical problem, the metal wiring forming method according to the present invention forms an interlayer insulating film on a semiconductor substrate on which lower wirings are formed. A trench is formed in the interlayer insulating film so that the lower wiring is exposed. Subsequently, the diffusion barrier and the metal seed layer are sequentially formed in the trench. A capping metal layer is then formed on the trench. Subsequently, the metal wiring is formed by filling the trench with copper plating.

캡핑 금속층은 금속 배선보다 비저항이 높을 수 있다.The capping metal layer may have a higher resistivity than the metal wiring.

캡핑 금속층은 귀금속 원소일 수 있다.The capping metal layer may be a precious metal element.

캡핑 금속층은 루테늄, 로듐, 백금 중 어느 하나 이상을 포함할 수 있다.The capping metal layer may include any one or more of ruthenium, rhodium, and platinum.

본 발명에 따르면, 트랜치 상부의 금속 배선의 증착 속도를 낮춤으로써 트랜치 내부에 보이드가 없이 금속 배선을 형성할 수 있다.According to the present invention, the metal wiring can be formed without voids in the trench by lowering the deposition rate of the metal wiring on the trench.

첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the present invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Portions denoted by like reference numerals denote like elements throughout the specification.

도 1 내지 도 6은 본 발명의 실시예에 의한 금속 배선 형성방법을 나타내는 도면들이다. 도 1 내지 도 6을 참조하여 실시예에 의한 금속 배선 형성방법을 살펴보면 다음과 같다.1 to 6 are views illustrating a metal wiring forming method according to an embodiment of the present invention. Looking at the metal wiring formation method according to the embodiment with reference to Figures 1 to 6 as follows.

도 1을 참조하면, 반도체 기판(100)에 하부 배선(110)을 형성할 수 있다. 그리고, 반도체 기판(100) 상에 식각 저지막(120)을 형성할 수 있다. Referring to FIG. 1, a lower wiring 110 may be formed on the semiconductor substrate 100. The etch stop layer 120 may be formed on the semiconductor substrate 100.

도 2를 참조하면, 하부 배선(110)이 형성된 반도체 기판(100) 상에 트랜치(150)를 포함하는 층간 절연막(200)을 형성할 수 있다. 이를 위해, 먼저 반도체 기판(100) 상에 층간 절연막 물질을 도포할 수 있다. 그리고, 층간 절연막(200) 상에 포토레지스트 물질(미도시)을 도포하고, 사진/노광 공정을 통해서 포토레지스트 패턴(미도시)을 형성할 수 있다. 이러한 포토레지스트 패턴(미도시)을 식각 마스크로 층간 절연막(200)을 선택적으로 식각하여 트랜치(150)를 형성할 수 있다. 이때, 트랜치(150)는 하부 배선(110)이 노출되도록 형성할 수 있다. 즉, 트랜치(150)를 형성하기 위한 식각 과정에서 식각 저지막(120)도 식각되어 하부 배선(110)이 노출되도록 할 수 있다.Referring to FIG. 2, an interlayer insulating layer 200 including the trench 150 may be formed on the semiconductor substrate 100 on which the lower wiring 110 is formed. To this end, an interlayer insulating material may be first applied onto the semiconductor substrate 100. A photoresist material (not shown) may be applied onto the interlayer insulating layer 200, and a photoresist pattern (not shown) may be formed through a photo / exposure process. The trench 150 may be formed by selectively etching the interlayer insulating layer 200 using the photoresist pattern (not shown) as an etching mask. In this case, the trench 150 may be formed to expose the lower wiring 110. That is, in the etching process for forming the trench 150, the etch stop layer 120 may also be etched to expose the lower wiring 110.

도 3을 참조하면, 트랜치(150)에 확산 방지막(210)을 형성할 수 있다. 확산 방지막(210)은 트랜치(150) 내부 및 층간 절연막(200)의 상부에 형성될 수 있다. 이러한 확산 방지막(210)을 형성하는 방법은 물리증착방법(Physical Vpor Deposition;PVD)을 이용하여 형성할 수 있다. 또, 확산 방지막(210)의 물질로는 Ta나 TaN을 이용할 수 있다.Referring to FIG. 3, a diffusion barrier layer 210 may be formed in the trench 150. The diffusion barrier 210 may be formed in the trench 150 and on the interlayer insulating layer 200. The diffusion barrier layer 210 may be formed using a physical vapor deposition (PVD) method. In addition, Ta or TaN may be used as a material of the diffusion barrier film 210.

확산 방지막(210)을 형성한 다음에 확산 방지막(220) 상에 금속 씨드층(seed layer,220)을 형성할 수 있다. 금속 씨드층(220)은 트랜치 내부에 형성할 상부 금속 배선과 동일한 금속 원소를 이용할 수 있다. 예컨대, 상부 금속 배선을 구리를 이용할 경우 금속 씨드층(220)은 구리(Cu)를 이용할 수 있다. 또한 이러한 금속 씨드층(220)은 물리증착방법을 이용하여 형성할 수 있다. After forming the diffusion barrier 210, a metal seed layer 220 may be formed on the diffusion barrier 220. The metal seed layer 220 may use the same metal element as the upper metal wire to be formed in the trench. For example, when copper is used as the upper metal wiring, the metal seed layer 220 may use copper (Cu). In addition, the metal seed layer 220 may be formed using a physical deposition method.

도 4를 참조하면, 금속 씨드층(220) 상에 금속 캡핑막(230)을 형성할 수 있다. 금속 캡핑막(230)은 트랜치(150) 측벽의 상부에 형성할 수 있다. 금속 캡핑막(230)은 상부 금속 배선에 이용되는 금속보다 비저항이 큰 귀금속 계열의 금속을 이용하여 형성할 수 있다. 그리고, 금속 캡핑막(230)은 상부 금속 배선에 이용되는 금속의 증착이 용이한 것을 이용할 수 있다. 예컨대, 상부 금속 배선으로 구리를 이용할 경우 구리보다 비저항이 크면서 구리 도금시에 증착이 용이할 수 있는 루테늄(Ru), 로듐(Rh) 및 백금(Pt) 중 어느 하나 이상을 포함하는 것을 이용하여 형성할 수 있다. 그리고, 금속 캡핑막(230)을 형성하는 것은 물리증착방법을 이용할 수 있다. Referring to FIG. 4, a metal capping layer 230 may be formed on the metal seed layer 220. The metal capping layer 230 may be formed on the sidewalls of the trench 150. The metal capping layer 230 may be formed using a metal of a noble metal series having a higher specific resistance than the metal used for the upper metal wiring. In addition, the metal capping film 230 may be used to easily deposit the metal used for the upper metal wiring. For example, when copper is used as the upper metal wiring, the resistivity is greater than that of copper and may include any one or more of ruthenium (Ru), rhodium (Rh), and platinum (Pt), which may be easily deposited during copper plating. Can be formed. In addition, the metal capping film 230 may be formed using a physical vapor deposition method.

도 5를 참조하면, 상부 금속 배선층(250)을 형성할 수 있다. 상부 금속 배선층(250)은 트랜치(150) 내부에 상부 금속 배선을 형성하기 위한 금속을 매립할 수 있다. 이때, 매립되는 금속 물질은 구리(Cu)를 이용할 수 있다. 구리를 매립하는 공정은 전기도금법(Electroplating method)을 이용하여 형성할 수 있다. 즉, 전기 도금으로 구리를 트랜치(150)에 매립함으로써 상부 금속 배선을 형성할 수 있 다. 이때, 트랜치(150) 상부에는 금속 캡핑층(230)이 형성되어 있기 때문에, 트랜치(150) 내부에서부터 상부 금속 배선을 위한 구리가 빠르게 증착될 수 있다.Referring to FIG. 5, an upper metal wiring layer 250 may be formed. The upper metal wiring layer 250 may fill a metal for forming the upper metal wiring in the trench 150. In this case, the buried metal material may use copper (Cu). The process of embedding copper may be formed using an electroplating method. That is, the upper metal wiring may be formed by embedding copper in the trench 150 by electroplating. In this case, since the metal capping layer 230 is formed on the trench 150, copper for the upper metal wiring may be rapidly deposited from the inside of the trench 150.

이를 살펴보면 다음과 같다. 상부 금속 배선을 형성하기 위해서 구리를 도금할 때에 구리보다 금속 캡핑층(230)의 비저항이 낮기 때문에 금속 캡핑층(230)이 형성된 영역에는 구리의 증착속도가 금속 씨드층(220)이 형성된 영역보다 느리게 된다. 즉, 트랜치(150) 하부보다 트랜치(150)의 상부 및 트랜치(150) 주변의 층간 절연막(200) 상에서 구리의 증착이 느리게 되기 때문에, 트랜치(150) 상부에 오버행 등의 문제점이 발생되지 않는다. 이에 따라, 트랜치(150) 하부에서부터 구리가 증착되면서 채워지고, 오버행으로 인해서 트랜치(150) 입구가 좁혀지는 현상이 발생하지 않기 때문에 트랜치(150) 내부에 보이드(void)가 발생하지 않으면서 구리 배선을 형성할 수 있다. This is as follows. Since the specific resistance of the metal capping layer 230 is lower than that of copper when copper is plated to form the upper metal wiring, the deposition rate of copper is higher than that in which the metal seed layer 220 is formed in the region where the metal capping layer 230 is formed. Will be slow. That is, since the deposition of copper on the upper portion of the trench 150 and the interlayer insulating layer 200 around the trench 150 is slower than the lower portion of the trench 150, a problem such as an overhang does not occur on the upper portion of the trench 150. Accordingly, the copper is filled from the lower portion of the trench 150 while the copper is filled, and the entrance of the trench 150 is not narrowed due to the overhang, so that voids do not occur in the trench 150. Can be formed.

도 6을 참조하면, 상부 금속 배선층(250)을 평탄화 함으로써 트랜치(150) 내부에만 금속이 잔존하도록 하여 상부 금속 배선(250')을 형성 할 수 있다. 평탄화 공정은 화학기계적평탄화 공정(Chemical Mechanical Planarization;CMP)을 이용할 수 있다. 이때, 평탄화 공정은 층간 절연막(200)의 상부를 종료점으로 할 수 있다. 즉, 평탄화 공정을 통해서 층간 절연막(200) 상에 형성된 상부 금속 배선층(250), 금속 캡핑층(230), 금속 씨드층(220) 및 확산방지막(210)을 제거할 수 있다.Referring to FIG. 6, the upper metal interconnection layer 250 may be planarized to allow the metal to remain only in the trench 150 to form the upper metal interconnection 250 ′. The planarization process may use a chemical mechanical planarization process (CMP). In this case, the planarization process may use the upper portion of the interlayer insulating layer 200 as an end point. That is, the upper metal wiring layer 250, the metal capping layer 230, the metal seed layer 220, and the diffusion barrier layer 210 formed on the interlayer insulating layer 200 may be removed through the planarization process.

본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형될 수 있다. The present invention is not limited to the above-described embodiments and can be modified in various other forms within the spirit of the present invention.

도 1 내지 도 6은 본 발명의 실시예에 의한 금속 배선 형성방법을 나타내는 도면들이다. 1 to 6 are views illustrating a metal wiring forming method according to an embodiment of the present invention.

**도면의 주요부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **

100 : 반도체 기판 110 : 하부 배선100 semiconductor substrate 110 lower wiring

120 : 식각 방지막 200 : 층간 절연막120: etching prevention film 200: interlayer insulating film

210 : 확산 방지막 220 : 금속 씨드층210: diffusion barrier film 220: metal seed layer

230 : 금속 캡핑층 250 : 상부 금속 배선층230: metal capping layer 250: upper metal wiring layer

250' : 상부 금속 배선250 ': top metal wiring

Claims (7)

하부 배선이 형성된 반도체 기판에 층간 절연막을 형성하고,An interlayer insulating film is formed on the semiconductor substrate on which the lower wiring is formed, 상기 하부 배선이 노출되도록 상기 층간 절연막에 트랜치를 형성하고,Forming a trench in the interlayer insulating layer to expose the lower wiring; 상기 트랜치 내부에 금속 씨드층을 형성하고,Forming a metal seed layer in the trench, 상기 트랜치 상부의 금속 씨드층 상에 캡핑 금속층을 형성하고,Forming a capping metal layer on the metal seed layer on the trench; 상기 트랜치에 금속 배선을 매립하는 것을 포함하는 금속 배선 형성방법.Embedding metal wiring in the trench. 제 1 항에 있어서,The method of claim 1, 상기 금속 배선은 구리 전기 도금으로 형성하는 금속 배선 형성방법.And the metal wiring is formed by copper electroplating. 제 1 항에 있어서,The method of claim 1, 상기 캡핑 금속층은 상기 금속 배선보다 비저항이 높은 물질을 사용하는 금속 배선 형성방법.And the capping metal layer uses a material having a higher resistivity than the metal wire. 제 3 항에 있어서,The method of claim 3, wherein 상기 캡핑 금속층은 귀금속 원소인 금속 배선 형성방법.And the capping metal layer is a precious metal element. 제 3 항에 있어서,The method of claim 3, wherein 상기 캡핑 금속층은 루테늄, 로듐, 백금, 코발트, 몰리브덴, 니켈, 텅스텐, 철로 구성된 일군의 원소 중 어느 하나 이상을 포함하고 있는 금속 배선 형성방법.And the capping metal layer comprises any one or more of a group of elements consisting of ruthenium, rhodium, platinum, cobalt, molybdenum, nickel, tungsten and iron. 제 1 항에 있어서,The method of claim 1, 상기 캡핑 금속층은 상기 트랜치 입구의 모서리를 감싸도록 형성되는 금속 배선 형성방법.And the capping metal layer is formed to surround an edge of the trench inlet. 제 1 항에 있어서,The method of claim 1, 상기 금속 씨드층을 형성하기 이전에, 상기 트랜치에 확산 방지막을 형성하는 금속 배선 형성방법.Before forming the metal seed layer, forming a diffusion barrier in the trench.
KR1020080104950A 2008-10-24 2008-10-24 The method for fabricating of metal line KR20100045835A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080104950A KR20100045835A (en) 2008-10-24 2008-10-24 The method for fabricating of metal line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080104950A KR20100045835A (en) 2008-10-24 2008-10-24 The method for fabricating of metal line

Publications (1)

Publication Number Publication Date
KR20100045835A true KR20100045835A (en) 2010-05-04

Family

ID=42273431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080104950A KR20100045835A (en) 2008-10-24 2008-10-24 The method for fabricating of metal line

Country Status (1)

Country Link
KR (1) KR20100045835A (en)

Similar Documents

Publication Publication Date Title
KR101382564B1 (en) Method for formation of interlayer dielectric having air gap
US9502350B1 (en) Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer
US6528884B1 (en) Conformal atomic liner layer in an integrated circuit interconnect
US7625815B2 (en) Reduced leakage interconnect structure
US7879720B2 (en) Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation
US20170110369A1 (en) Electronic device and method for producing same
TWI298510B (en) Semiconductor device and method for manufacturing same
JP2008205458A (en) Interconnect structure with bi-layer metal cap and method of fabricating the same
JP2007109736A (en) Semiconductor device and method of manufacturing same
JP2015133509A (en) Semiconductor device having copper plug and method for forming the same
CN104253108A (en) Interconnect structure and method for forming interconnect structure
US20140264872A1 (en) Metal Capping Layer for Interconnect Applications
JP2004040101A (en) Alloying and/or local-doping of metallization for improving wiring performance
US20070023868A1 (en) Method of forming copper metal line and semiconductor device including the same
US9659869B2 (en) Forming barrier walls, capping, or alloys /compounds within metal lines
US7955971B2 (en) Hybrid metallic wire and methods of fabricating same
KR100939773B1 (en) Metal line of semiconductor device and method for manufacturing the same
KR100924556B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100744247B1 (en) Method for forming copper line
KR100749367B1 (en) Metalline of Semiconductor Device and Method of Manufacturing The Same
KR20100045835A (en) The method for fabricating of metal line
KR20080001905A (en) Method of forming a metal wire in a semiconductor device
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
US20050184288A1 (en) Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US9490211B1 (en) Copper interconnect

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination