KR20100040117A

KR20100040117A - Low flicker noise cmos mixer

Info

Publication number: KR20100040117A
Application number: KR1020080099192A
Authority: KR
Inventors: 다오부킨
Original assignee: (주)카이로넷
Priority date: 2008-10-09
Filing date: 2008-10-09
Publication date: 2010-04-19
Also published as: KR100990194B1

Abstract

PURPOSE: A low flicker noise CMOS mixer is provided to reduce a bias current, a DC offset, and a noise by lowering a bias current of the MOS transistor of a switching cell. CONSTITUTION: A transconductance block comprises an MOS transistor pair and an inductor. The transconductance block amplifies high frequency voltage signal and outputs a high frequency differential voltage signal. The transconductance block resonates in the frequency of the local oscillator signal. A switching cell(210) mixes the high frequency differential current signal and the local oscillator signal.

Description

LOW FLICKER NOISE CMOS MIXER

본 발명은 통신 신호의 주파수 변환 기술에 관한 것으로, 보다 상세하게는 저 플리커 노이즈 씨모스 믹서에 관한 것이다. TECHNICAL FIELD The present invention relates to a frequency conversion technology of communication signals, and more particularly, to a low flicker noise CMOS mixer.

일반적으로, 무선 송수신기에서는 고주파의 무선 신호(RF signal)를 기저대역 신호로 변환하기 위해 국부 발진 신호(Local Oscillated Signal)와 혼합(Mixing)하는 믹서(Mixer)를 이용한다.In general, a wireless transceiver uses a mixer that mixes with a local oscillated signal to convert a high frequency RF signal into a baseband signal.

믹서를 통한 주파수 변환시 발생할 수 있는 플리커 노이즈(Flicker Noise)는 액티브 소자가 가지고 있는 고유의 잡음으로서, 주파수에 반비례하는 경향이 있어 1/f 노이즈라고도 불린다. 특히, 협대역 RF 시스템에서는 대역폭 활용이 가장 중요한 이슈 중에 하나로, 플리커 노이즈를 감소시키므로써 무선 통신 대역폭 활용이 극대화될 수 있다. 일반적으로 씨모스 트랜지스터(CMOS Transistor)는 고유의 높은 플리커 노이즈를 가지고 있다. 종래에도 이러한 플리커 노이즈를 제거하기 위한 노력들이 시도되고 있지만, 플리커 노이즈를 어느 정도 감소시킬 수 있더라도, 다른 특성들을 열화시키는 비효율성을 가지고 있는 것이 많다. 따라서, 높은 선형성, 변환 이득, 낮은 전력 소모를 유지하면서도 플리커 노이즈를 감소시킬 수 있는 믹서 가 필요하다.Flicker noise, which can occur when converting frequencies through a mixer, is inherent in active devices and is also called 1 / f noise because it tends to be inversely proportional to frequency. In particular, bandwidth utilization is one of the most important issues in a narrowband RF system. Wireless communication bandwidth utilization may be maximized by reducing flicker noise. CMOS transistors typically have inherent high flicker noise. Efforts have been made to remove such flicker noise in the past, but even if the flicker noise can be reduced to some extent, it often has inefficiencies that deteriorate other characteristics. Thus, there is a need for a mixer that can reduce flicker noise while maintaining high linearity, conversion gain, and low power consumption.

이에 따라, 본 발명의 목적은 높은 선형성 및 변환이득과 낮은 전력소모를 가지면서도 플리커 노이즈를 감소시킨 씨모스 믹서를 제공하는 것이다.Accordingly, an object of the present invention is to provide a CMOS mixer having high linearity, conversion gain, and low power consumption while reducing flicker noise.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 씨모스 믹서는 트랜스컨덕턴스 블록 및 혼합부를 포함한다. 트랜스컨덕턴스 블록은 고주파 차동 전압 신호를 증폭하고 고주파 차동 전류 신호로 변환하는 모스 트랜지스터 쌍 및 상기 모스 트랜지스터 쌍과 연결된 인턱터를 포함한다. 상기 트랜스컨덕턴스 블록은 국부 발진 신호의 주파수에 공진한다. 혼합부는 상기 고주파 차동 전류 신호 및 국부 발진 신호를 기초하여 상기 고주파 전압 신호의 주파수와 상기 국부 발진 신호의 주파수의 차이에 상응하는 주파수를 가진 기저 대역 신호를 생성한다.In order to achieve the above object of the present invention, the CMOS mixer according to an embodiment of the present invention includes a transconductance block and a mixing unit. The transconductance block includes a MOS transistor pair for amplifying a high frequency differential voltage signal and converting it into a high frequency differential current signal, and an inductor connected to the MOS transistor pair. The transconductance block resonates at the frequency of the local oscillation signal. The mixing unit generates a baseband signal having a frequency corresponding to a difference between a frequency of the high frequency voltage signal and a frequency of the local oscillation signal based on the high frequency differential current signal and the local oscillation signal.

상기 트랜스컨덕턴스 블록은 상기 모스 트랜지스터 쌍, 상기 인덕터 및 전류원을 포함할 수 있다. 상기 모스 트랜지스터 쌍은 게이트 단자로 상기 차동 고주파 전압 신호를 입력받고 드레인 단자로 상기 고주파 차동 전류 신호를 출력하며 소스 단자가 공통으로 연결될 수 있다. 상기 인덕터는 상기 모스 트랜지스터 쌍의 드레인 단자와 제1 전원 전압 사이에 연결될 수 있다. 상기 전류원은 상기 모스 트랜지스터 쌍을 바이어스시킬 수 있다.The transconductance block may include the MOS transistor pair, the inductor, and a current source. The MOS transistor pair may receive the differential high frequency voltage signal through a gate terminal, output the high frequency differential current signal through a drain terminal, and a source terminal may be commonly connected. The inductor may be connected between the drain terminal of the MOS transistor pair and a first power supply voltage. The current source may bias the MOS transistor pair.

상기 인덕터의 인덕턴스는 상기 트랜스컨덕턴스 블록이 상기 국부 발진 신호 의 주파수에 공진하도록 하는 값을 가질 수 있다.The inductance of the inductor may have a value that causes the transconductance block to resonate with the frequency of the local oscillation signal.

상기 모스 트랜지스터 쌍의 바이어스 전압의 크기는 상기 모스 트랜지스터 쌍의 문턱 전압 크기보다 200mV 이상 더 크거나, 상기 문턱 전압 크기의 120 퍼센트 이상일 수 있다.The bias voltage of the MOS transistor pair may be greater than or equal to 200 mV or greater than 120 percent of the threshold voltage of the MOS transistor pair.

상기 혼합부는 스위칭 셀 및 저항성 부하를 포함할 수 있다. 상기 스위칭 셀은 상기 고주파 차동 전류 신호와 상기 국부 발진 신호를 폴디드 구조의 복수의 모스 트랜지스터에 인가하여 상기 고주파 차동 전류 신호와 상기 국부 발진 신호를 혼합할 수 있다. 상기 저항성 부하는 상기 스위칭 셀과 연결되어 상기 혼합된 신호를 기초로 상기 기저 대역 신호를 출력하는 출력단을 형성할 수 있다.The mixing section may include a switching cell and a resistive load. The switching cell may apply the high frequency differential current signal and the local oscillation signal to a plurality of MOS transistors having a folded structure to mix the high frequency differential current signal and the local oscillation signal. The resistive load may be connected to the switching cell to form an output terminal for outputting the baseband signal based on the mixed signal.

상기 폴디드 구조의 복수의 모스 트랜지스터의 바이어스 전류의 크기는 50uA 이내이거나, 상기 폴디드 구조의 복수의 모스 트랜지스터의 바이어스 전압의 크기는 문턱 전압 크기의 110 퍼센트 이내일 수 있다.The bias current of the plurality of MOS transistors of the folded structure may be within 50 uA, or the bias voltage of the plurality of MOS transistors of the folded structure may be within 110 percent of the threshold voltage.

상기 혼합부는 공통 모드 피드백 루프 및 전류원을 더 포함할 수 있다. 상기 공통 모드 피드백 루프는 상기 기저 대역 신호의 공통 모드 신호를 검출하고, 상기 공통 모드 신호를 기준 전압과 비교하여 피드백 전압을 생성할 수 있다. 상기 전류원은 상기 피드백 전압에 응답하여 상기 저항성 부하로 흐르는 전류를 조절할 수 있다.The mixer may further include a common mode feedback loop and a current source. The common mode feedback loop may detect a common mode signal of the baseband signal and generate a feedback voltage by comparing the common mode signal with a reference voltage. The current source may adjust a current flowing to the resistive load in response to the feedback voltage.

상기 스위칭 셀은 제1 내지 제4 피모스 트랜지스터를 포함할 수 있다. 제1 피모스 트랜지스터는 소스 단자로 상기 고주파 차동 전류 신호의 음단자 신호를 입력받고 게이트 단자로 상기 국부 발진 신호의 음단자 신호를 입력받으며, 드레인 단자로 상기 기저 대역 신호의 음단자 신호를 출력할 수 있다. 제2 피모스 트랜지스터는 소스 단자로 상기 고주파 차동 전류 신호의 음단자 신호를 입력받고 게이트 단자로 상기 국부 발진 신호의 양단자 신호를 입력받으며, 드레인 단자로 상기 기저 대역 신호의 양단자 신호를 출력할 수 있다. 제3 피모스 트랜지스터는 소스 단자로 상기 고주파 차동 전류 신호의 양단자 신호를 입력받고 게이트 단자로 상기 국부 발진 신호의 양단자 신호를 입력받으며, 드레인 단자로 상기 기저 대역 신호의 음단자 신호를 출력할 수 있다. 제4 피모스 트랜지스터는 소스 단자로 상기 고주파 차동 전류 신호의 양단자 신호를 입력받고 게이트 단자로 상기 국부 발진 신호의 음단자 신호를 입력받으며, 드레인 단자로 상기 기저 대역 신호의 양단자 신호를 출력할 수 있다.The switching cell may include first to fourth PMOS transistors. The first PMOS transistor receives a negative terminal signal of the high frequency differential current signal through a source terminal, a negative terminal signal of the local oscillating signal through a gate terminal, and outputs a negative terminal signal of the baseband signal to a drain terminal. Can be. The second PMOS transistor receives a negative terminal signal of the high frequency differential current signal through a source terminal, receives both terminal signals of the local oscillation signal through a gate terminal, and outputs both terminal signals of the baseband signal through a drain terminal. Can be. A third PMOS transistor may receive both terminal signals of the high frequency differential current signal through a source terminal, receive both terminal signals of the local oscillation signal through a gate terminal, and output a negative terminal signal of the baseband signal through a drain terminal. Can be. The fourth PMOS transistor is configured to receive both terminal signals of the high frequency differential current signal through a source terminal, a negative terminal signal of the local oscillation signal through a gate terminal, and output both terminal signals of the baseband signal through a drain terminal. Can be.

상기 저항성 부하는 상기 출력단의 음(-)단자와 제2 전원 전압 사이에 연결된 제1 저항 및 상기 출력단의 양(+)단자와 제2 전원 전압 사이에 연결된 제2 저항을 포함할 수 있다.The resistive load may include a first resistor connected between the negative terminal and the second power supply voltage of the output terminal, and a second resistor connected between the positive terminal and the second power supply voltage of the output terminal.

상기 피드백 루프는 제3 저항, 제4 저항 및 비교부를 포함할 수 있다. 상기 제3 저항 및 제4 저항은 상기 출력단의 음(-)단자와 양(+)단자 사이에 직렬로 연결되어 상기 기저대역 신호의 공통모드 신호를 검출할 수 있다. 상기 비교부는 상기 공통 모드 신호를 기준 전압과 비교하여, 상기 공통 모드 신호와 상기 기준 전압 차이에 상응하는 상기 피드백 전압을 생성할 수 있다.The feedback loop may include a third resistor, a fourth resistor, and a comparator. The third and fourth resistors may be connected in series between a negative terminal and a positive terminal of the output terminal to detect a common mode signal of the baseband signal. The comparator may generate the feedback voltage corresponding to the difference between the common mode signal and the reference voltage by comparing the common mode signal with a reference voltage.

상기 전류원은 제5 및 제6 피모스 트랜지스터를 포함할 수 있다. 제5 및 제6 피모스 트랜지스터를 포함할 수 있다. 제5 피모스 트랜지스터는 소스 단자가 상기 제1 전원 전압과 연결되고, 게이트 단자로 인가되는 상기 피드백 전압에 응답하여 드레인 단자와 연결된 상기 제1 저항으로 흐르는 전류를 조절할 수 있다.The current source may include fifth and sixth PMOS transistors. And fifth and sixth PMOS transistors. The fifth PMOS transistor may control a current flowing from the source terminal to the first resistor connected to the drain terminal in response to the feedback voltage applied to the first power supply voltage and the gate terminal.

제6 피모스 트랜지스터는 소스 단자가 상기 제1 전원 전압과 연결되고, 게이트 단자로 인가되는 상기 피드백 전압에 응답하여 드레인 단자와 연결된 상기 제2 저항으로 흐르는 전류를 조절할 수 있다.The sixth PMOS transistor may control a current flowing from the source terminal to the second resistor connected to the drain terminal in response to the feedback voltage applied to the first power supply voltage and the gate terminal.

본 발명의 일 실시예에 따른 주파수 변환 방법은 국부 발진 신호의 주파수에 공진하는 증폭 회로에 고주파 차동 전압 신호를 인가하여 고주파 차동 전류 신호를 생성하는 단계, 상기 고주파 차동 전류 신호와 상기 국부 발진 신호를 혼합하고 혼합된 신호를 저항성 부하에 인가하여 기저 대역 신호를 생성하는 단계, 상기 기저 대역 신호의 공통 모드 신호를 검출하고, 상기 공통 모드 신호를 기준 전압과 비교하여 피드백 전압을 생성하는 단계, 및 상기 피드백 전압에 응답하여 상기 지저 대역 신호의 직류 레벨을 조절하는 단계를 포함한다.According to an embodiment of the present invention, a frequency conversion method includes generating a high frequency differential current signal by applying a high frequency differential voltage signal to an amplifier circuit resonating to a frequency of a local oscillation signal, and generating the high frequency differential current signal and the local oscillation signal. Generating a baseband signal by mixing and applying the mixed signal to a resistive load, detecting a common mode signal of the baseband signal, generating a feedback voltage by comparing the common mode signal with a reference voltage, and Adjusting the direct current level of the ground band signal in response to a feedback voltage.

본 발명의 일 실시예에 따른 씨모스 믹서는 높은 선형성 및 변환이득과 낮은 전력소모를 가지면서도 플리커 노이즈를 감소시킬 수 있다.The CMOS mixer according to an embodiment of the present invention may reduce flicker noise while having high linearity, conversion gain, and low power consumption.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 장치의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. Hereinafter, a method of manufacturing a semiconductor device in accordance with embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, and has ordinary skill in the art. It will be apparent to those skilled in the art that the present invention may be embodied in various other forms without departing from the spirit of the invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof that is described, and that one or more other features or numbers are present. It should be understood that it does not exclude in advance the possibility of the presence or addition of steps, actions, components, parts or combinations thereof. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다. 각 도면에 제시된 동일한 참조부호는 동일한 구성요소를 나타낸다.On the other hand, when an embodiment is otherwise implemented, a function or operation specified in a specific block may occur out of the order specified in the flowchart. For example, two consecutive blocks may actually be performed substantially simultaneously, and the blocks may be performed upside down depending on the function or operation involved. Like reference numerals in the drawings denote like elements.

도 1은 본 발명의 일 실시예에 따른 씨모스 믹서를 나타낸 블록도이다. 1 is a block diagram showing a CMOS mixer according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 씨모스 믹서는 트랜스컨덕턴스 블록(100) 및 혼합부(200)를 포함한다. Referring to FIG. 1, the CMOS mixer according to an embodiment of the present invention includes a transconductance block 100 and a mixing unit 200.

트랜스컨덕턴스 블록(100)은 고주파 차동 전압 신호(RFIN+ RFIN-)를 증폭하고 고주파 차동 전류 신호(RFOUT+, RFOUT-)로 변환한다. 트랜스컨덕턴스 블록(100)은 모스 트랜지스터 쌍(MN1, MN2)를 이용하여 고주파 차동 전압 신호(RFIN+ RFIN-)를 증폭하고 고주파 차동 전류 신호(RFOUT+ RFOUT-)로 변환할 수 있는데, 이 때 트랜스컨덕턴스 블록(100)은 모스 트랜지스터 쌍(MN1, MN2)의 기생 커패시터와 병렬로 연결된 인덕터(L1, L2)를 포함한다. 인덕터(L1, L2)의 인덕턴스는 트랜스컨덕턴스 블록(100)이 고주파 차동 전류 신호(RFOUT+ RFOUT-)와 혼합될 국부 발진 신호(LO+ LO-)의 주파수에 공진하도록 결정될 수 있다. The transconductance block 100 amplifies the high frequency differential voltage signal RFIN + RFIN− and converts the high frequency differential current signals RFOUT + and RFOUT−. The transconductance block 100 may amplify and convert the high frequency differential voltage signal RFIN + RFIN- into a high frequency differential current signal RFOUT + RFOUT- using MOS transistor pairs MN1 and MN2. 100 includes inductors L1 and L2 connected in parallel with parasitic capacitors of MOS transistor pairs MN1 and MN2. The inductance of the inductors L1 and L2 may be determined such that the transconductance block 100 resonates with the frequency of the local oscillation signal LO + LO- to be mixed with the high frequency differential current signal RFOUT + RFOUT-.

혼합부(200)는 고주파 차동 전류 신호(RFOUT+, RFOUT-) 및 국부 발진 신호(LO+, LO-)를 기초하여 기저 대역 신호(BB+, BB-)를 생성한다. 기저 대역 신호는 고주 차동 전압 신호(RFIN+, RFIN-)의 주파수와 국부 발진 신호(LO+, LO-)의 주파수의 차이에 상응하는 주파수를 가진다.The mixer 200 generates baseband signals BB + and BB− based on the high frequency differential current signals RFOUT + and RFOUT− and the local oscillation signals LO + and LO−. The baseband signal has a frequency corresponding to the difference between the frequencies of the high frequency differential voltage signals RFIN + and RFIN− and the frequencies of the local oscillation signals LO + and LO−.

도 2는 도 1의 씨모스 믹서에 포함된 트랜스컨덕턴스 블록(100)을 보다 상세히 나타낸 회로도이며, 도 3은 도 2의 트랜스컨덕턴스 블록(100)에 포함된 트랜지스터 쌍(MN1, MN2)을 기생 커패시터(C1, C2)와 함께 나타낸 회로도이다.FIG. 2 is a circuit diagram illustrating in detail the transconductance block 100 included in the CMOS mixer of FIG. 1, and FIG. 3 illustrates parasitic capacitors of the transistor pairs MN1 and MN2 included in the transconductance block 100 of FIG. 2. It is a circuit diagram shown with (C1, C2).

도 2 및 도 3을 참조하면, 씨모스 믹서에 포함된 트랜스컨덕턴스 블록(100)은 트랜지스터 쌍(MN1, MN2), 인덕터(L1, L2) 및 전류원(MN3)을 포함한다. 트랜지스터 쌍(MN1, MN2)은 게이트 단자로 고주파 차동 전압 신호(RFIN+, RFIN-)를 입력 받고 드레인 단자로 고주파 차동 전류 신호(RFOUT+, RFOUT-)를 출력한다. 트랜지스터 쌍(MN1, MN2)의 소스 단자는 공통으로 연결되어 전류원(MN3)에 의해 바이어스된다.2 and 3, the transconductance block 100 included in the CMOS mixer includes transistor pairs MN1 and MN2, inductors L1 and L2, and a current source MN3. The transistor pairs MN1 and MN2 receive the high frequency differential voltage signals RFIN + and RFIN- through their gate terminals and output high frequency differential current signals RFOUT + and RFOUT- through their drain terminals. The source terminals of the transistor pairs MN1 and MN2 are commonly connected and biased by the current source MN3.

인덕터(L1, L2)는 트랜지스터 쌍(MN1, MN2)의 기생 커패시터(C1, C2)와 병렬 연결된다. 기생 커패시터(C1, C2)는 도 3에서 점선으로 표시되어 있다. 인덕터(L1, L2)는 트랜지스터 쌍(MN1, MN2)의 기생 커패시터(C1, C2)와 결합되어 국부 발진 신호에 공진되는 인덕턴스 값을 가진다. 인덕터(L1, L2)의 인덕턴스가 국부 발진 신호에 공진되는 값을 가지도록 하여 기생 커패시터(C1, C2)에 충전되고 방전되는 노이즈 전압을 감소시킬 수 있다.Inductors L1 and L2 are connected in parallel with parasitic capacitors C1 and C2 of transistor pairs MN1 and MN2. Parasitic capacitors C1 and C2 are indicated by dashed lines in FIG. 3. Inductors L1 and L2 have inductance values that are coupled to parasitic capacitors C1 and C2 of transistor pairs MN1 and MN2 and resonate with a local oscillation signal. By reducing the inductance of the inductors L1 and L2 to have a value resonating with the local oscillation signal, the noise voltage charged and discharged to the parasitic capacitors C1 and C2 may be reduced.

전류원(MN3)은 모스 트랜지스터 쌍(MN1, MN2)의 공통 소스 단자와 연결되어 모스 트랜지스터 쌍(MN1, MN2)의 드레인과 소스 사이로 흐르는 바이어스 전류를 제공한다. 전류원(MN3)은 게이트 단자로 바이어스 전압(BIAS)이 인가되는 모스 트랜지스터로 구현할 수 있다. 전류원(MN3)에 의해 모스 트랜지스터 쌍(MN1, MN2)에 제공되는 바이어스 전류의 크기를 충분히 크게 하여 변환이득(Conversion Gain), 선형성(IIP3), 노이즈(Noise Figure) 특성이 원하는 값을 가지도록 조정될 수 있다. 일 실시예에서 트랜지스터 쌍(MN1, MN2)과 전류원인 모스 트랜지스터(MN3)는 포화 영역(Saturation Region)에서 동작하며, 트랜지스터 쌍(MN1, MN2)의 바이어스 전압은 트랜지스터 쌍(MN1, MN2)의 문턱 전압보다 200mV 이상 더 크거나, 문턱 전압의 120% 이상일 수 있다. 그러나 이러한 수치는 실시예에 따라 달라질 수 있다.The current source MN3 is connected to the common source terminal of the MOS transistor pairs MN1 and MN2 to provide a bias current flowing between the drain and the source of the MOS transistor pairs MN1 and MN2. The current source MN3 may be implemented as a MOS transistor to which a bias voltage BIAS is applied to the gate terminal. The magnitude of the bias current provided to the MOS transistor pairs MN1 and MN2 by the current source MN3 is sufficiently large so that the conversion gain, linearity (IIP3), and noise figure characteristics can be adjusted to have a desired value. Can be. In one embodiment, the transistor pairs MN1 and MN2 and the MOS transistor MN3 as a current source operate in a saturation region, and the bias voltages of the transistor pairs MN1 and MN2 are thresholds of the transistor pairs MN1 and MN2. It may be greater than 200mV or greater than 120% of the threshold voltage. However, these values may vary depending on the embodiment.

도 4는 도 1의 믹서에 포함된 혼합부(200)를 보다 상세히 나타낸 회로도이 다.4 is a circuit diagram illustrating in detail the mixing unit 200 included in the mixer of FIG. 1.

도 4를 참조하면, 혼합부(200)는 스위칭 셀(210) 및 저항성 부하(220)를 포함한다. 스위칭 셀(210)은 트랜스컨덕턴스 블록(100)에 대해 폴디드 구조(folded structure)의 복수의 모스 트랜지스터(M1, M2, M3, M4)를 포함한다. 고주파 차동 전류 신호(RFOUT+ RFOUT-)를 폴디드 구조의 복수의 모스 트랜지스터(M1, M2, M3, M4)의 소스 단자로 입력받고, 국부 발진 신호(LO+, LO-)를 게이트 단자로 입력받아, 고주파 차동 전류 신호(RFOUT+, RFOUT-)와 국부 발진 신호(LO+, LO-)를 혼합하여 드레인 단자로 출력한다. 스위칭 셀(210)의 모스 트랜지스터(M1, M2, M3, M4)에 흐르는 바이어스 전류는 DC 오프셋, 열 노이즈 및 플리커 노이즈를 감소시키기 위해 충분히 작은 값을 가질 수 있다. 즉, 스위칭 셀(210)의 모스 트랜지스터(M1, M2, M3, M4)의 바이어스 전압은 문턱 전압 근처일 수 있다. 스위칭 셀(210)의 모스 트랜지스터(M1, M2, M3, M4) 바이어스 전압을 충분히 작게 하면 바이어스 전류를 감소시켜 DC 오프셋 및 노이즈를 감소시키며, 완전한 전류 변환을 위한 기저 대역 신호의 크기를 합리적 레벨에 머무르도록 할 수 있다.Referring to FIG. 4, the mixing unit 200 includes a switching cell 210 and a resistive load 220. The switching cell 210 includes a plurality of MOS transistors M1, M2, M3, and M4 in a folded structure with respect to the transconductance block 100. The high frequency differential current signal RFOUT + RFOUT- is input to the source terminal of the plurality of folded MOS transistors M1, M2, M3, and M4, and the local oscillation signals LO + and LO- are input to the gate terminal. The high frequency differential current signals (RFOUT +, RFOUT-) and the local oscillation signals (LO +, LO-) are mixed and output to the drain terminal. The bias current flowing through the MOS transistors M1, M2, M3, and M4 of the switching cell 210 may have a sufficiently small value to reduce DC offset, thermal noise, and flicker noise. That is, the bias voltages of the MOS transistors M1, M2, M3, and M4 of the switching cell 210 may be near a threshold voltage. A sufficiently low MOS transistor (M1, M2, M3, M4) bias voltage of the switching cell 210 reduces the bias current to reduce DC offset and noise, and reduces the magnitude of the baseband signal to a reasonable level for complete current conversion. You can stay.

이하, 스위칭 셀(210)의 구성을 보다 상세히 설명한다.Hereinafter, the configuration of the switching cell 210 will be described in more detail.

일 실시예에 따른 씨모스 믹서의 스위칭 셀(210)은 제1 내지 제2 피모스 트랜지스터(M1, M2, M3, M4)를 포함한다. 제1 피모스 트랜지스터(M1)는 소스 단자로 고주파 차동 전류 신호의 음단자 신호(RFOUT-)를 입력받고 게이트 단자로 국부 발진 신호의 음단자 신호(LO-)를 입력받으며, 드레인 단자로 기저 대역 신호의 음단자 신호(BB-)를 출력한다. 제2 피모스 트랜지스터(M2)는 소스 단자로 고주파 차동 전류 신호의 음단자 신호(RFOUT-)를 입력받고 게이트 단자로 국부 발진 신호의 양단자 신호(LO+)를 입력받으며, 드레인 단자로 기저 대역 신호의 양단자 신호(BB+)를 출력한다. 제3 피모스 트랜지스터(M3)는 소스 단자로 고주파 차동 전류 신호의 양단자 신호(RFOUT+)를 입력받고 게이트 단자로 국부 발진 신호의 양단자 신호(LO+)를 입력받으며, 드레인 단자로 기저 대역 신호의 음단자 신호(BB-)를 출력한다. 제4 피모스 트랜지스터(M4)는 소스 단자로 고주파 차동 전류 신호의 양단자 신호(RFOUT+)를 입력받고 게이트 단자로 국부 발진 신호의 음단자 신호(LO-)를 입력받으며, 드레인 단자로 기저 대역 신호의 양단자 신호(BB+)를 출력한다. The switching cell 210 of the CMOS mixer according to an embodiment includes first to second PMOS transistors M1, M2, M3, and M4. The first PMOS transistor M1 receives the negative terminal signal RFOUT- of the high frequency differential current signal through the source terminal, the negative terminal signal LO- of the local oscillation signal through the gate terminal, and the base band to the drain terminal. The negative terminal signal BB- of the signal is output. The second PMOS transistor M2 receives the negative terminal signal RFOUT- of the high frequency differential current signal through the source terminal, the both terminal signals LO + of the local oscillation signal through the gate terminal, and the baseband signal through the drain terminal. Outputs both terminal signals (BB +). The third PMOS transistor M3 receives both terminal signals RFOUT + of the high frequency differential current signal through the source terminal, receives both terminal signals LO + of the local oscillation signal through the gate terminal, and receives the baseband signal through the drain terminal. Outputs the negative terminal signal BB-. The fourth PMOS transistor M4 receives the positive terminal signal RFOUT + of the high frequency differential current signal through the source terminal, the negative terminal signal LO− of the local oscillating signal through the gate terminal, and the baseband signal through the drain terminal. Outputs both terminal signals (BB +).

제1 내지 제4 피모스 트랜지스터(M1, M2, M3, M4)는 작은 전류로 바이어스될 수 있다. 씨모스 트랜지스터로 구현된 일 실시예에서, 트랜지스터의 채널 길이가 0.13um 보다 작을 경우 트랜지스터 사이즈는 100um 보다 크게 유지하면서 바이어스 전류는 50uA 보다 작을 수 있다. 그러나 이러한 값은 구체적 설계 사양에 따라 자유롭게 변형될 수 있다. 예를 들어, 채널 길이가 증가할 경우에는 변환 이득을 위해 바이어스 전류를 증가시킬 수 있다. 이 때, 게이트 바이어스 전압을 문턱 전압을 110% 이하로 설정할 수 있으나, 짧은 채널의 트랜지스터를 사용할 경우에 비해 긴 채널의 트랜지스터를 사용할 경우 플리커 노이즈는 증가할 수 있다.The first to fourth PMOS transistors M1, M2, M3, and M4 may be biased with a small current. In one embodiment implemented with CMOS transistors, when the channel length of the transistor is less than 0.13um, the bias current may be less than 50uA while the transistor size is greater than 100um. However, these values can be freely modified depending on the specific design specifications. For example, if the channel length is increased, the bias current can be increased for conversion gain. In this case, the gate bias voltage may be set to 110% or less of the threshold voltage, but flicker noise may increase when the long channel transistor is used as compared with the short channel transistor.

저항성 부하(R1, R2)는 스위칭 셀(210)과 연결되어 출력단을 형성한다. 출력단으로 통해 기저 대역 신호(BB+, BB-)가 출력된다. 저항성 부하(R1, R2)는 제1 저항(R1) 및 제2 저항(R2)를 포함하며, 제1 및 제2 저항(R1, R2)은 각각 출력단의 음(-)단자 및 양(+)단자와 접지 전압인 제2 전원 전압 사이에 연결된다. 본 발명의 일 실시예에 따른 믹서는 상술한 바와 같이 스위칭 셀(210)이 작은 전류로 바이어스 되어 플리커 노이즈 감소를 위해 저항성 부하(R1, R2)를 적용할 수 있다.The resistive loads R1 and R2 are connected to the switching cell 210 to form an output terminal. Baseband signals BB + and BB- are output to the output stage. The resistive loads R1 and R2 include a first resistor R1 and a second resistor R2, and the first and second resistors R1 and R2 respectively have a negative terminal and a positive terminal of the output terminal. It is connected between the terminal and the second power supply voltage which is the ground voltage. In the mixer according to the embodiment of the present invention, as described above, the switching cell 210 may be biased with a small current to apply the resistive loads R1 and R2 to reduce flicker noise.

씨모스 믹서의 혼합부(200)는 공톰 모드 피드백 루프(230) 및 전류원(240)을 더 포함할 수 있다.The mixing unit 200 of the CMOS mixer may further include a tomtom mode feedback loop 230 and a current source 240.

공통 모드 피드백 루프(230)는 기저 대역 신호(BB+, BB-)의 공통 모드 신호를 검출하고, 공통 모드 신호를 기준 전압(VREF)과 비교하여 피드백 전압(VFB)을 생성한다. 공통 모드 피드백 루프(230)는 제3 저항(R3), 제4 저항(R4) 및 비교부(241)를 포함할 수 있다. 제3 저항(R3) 및 제4 저항(R4)은 출력단의 음(-)단자와 양(+)단자 사이에 직렬로 연결되어 기저 대역의 차동 신호(BB+, BB-)를 전압 분배하여 공통 모드 신호를 검출한다. 비교부(241)는 공통 모드 신호를 기준 전압(VREF)과 비교하여 그 차이에 상응하는 피드백 전압(VFB)을 출력한다. The common mode feedback loop 230 detects common mode signals of the baseband signals BB + and BB−, and generates a feedback voltage VFB by comparing the common mode signal with a reference voltage VREF. The common mode feedback loop 230 may include a third resistor R3, a fourth resistor R4, and a comparator 241. The third resistor R3 and the fourth resistor R4 are connected in series between the negative terminal and the positive terminal of the output terminal to voltage divide the baseband differential signals BB + and BB- to provide a common mode. Detect the signal. The comparator 241 compares the common mode signal with the reference voltage VREF and outputs a feedback voltage VFB corresponding to the difference.

일 실시예에서 전류원(240)은 피드백 전압(VFB)으로 바이어스 되는 제5 피모스 트랜지스터(M5) 및 제6 피모스 트랜지스터(M6)로 구현할 수 있다. 제5 피모스 트랜지스터(M5)는 소스 단자가 제1 전원 전압(VDD)과 연결되고, 게이트 단자로 인가되는 피드백 전압(VFB)에 응답하여 드레인 단자와 연결된 제1 저항(R1)으로 흐르는 전류를 조절한다. 제6 피모스 트랜지스터(M6)는 소스 단자가 제1 전원 전압(VDD)과 연결되고, 게이트 단자로 인가되는 피드백 전압(VFB)에 응답하여 드레인 단자와 연결된 제2 저항(R2)으로 흐르는 전류를 조절한다.In an embodiment, the current source 240 may be implemented as a fifth PMOS transistor M5 and a sixth PMOS transistor M6 that are biased by the feedback voltage VFB. The fifth PMOS transistor M5 has a source terminal connected to the first power supply voltage VDD and a current flowing to the first resistor R1 connected to the drain terminal in response to a feedback voltage VFB applied to the gate terminal. Adjust The sixth PMOS transistor M6 has a source terminal connected to the first power supply voltage VDD and a current flowing to the second resistor R2 connected to the drain terminal in response to a feedback voltage VFB applied to the gate terminal. Adjust

이하, 공통 모드 피드백 루프(230)와 전류원(240)의 동작을 설명한다.Hereinafter, operations of the common mode feedback loop 230 and the current source 240 will be described.

만약, 차동 신호인 기저 대역 신호(BB+, BB-)의 DC 레벨에 상응하는 공통 모 드 신호가 증가할 경우 비교부(231)에 의해 생성되는 피드백 전압(VFB)도 증가하게 된다. 전류원으로 동작하는 제5 및 제6 피모스 트랜지스터(M5, M6)의 게이트 전압이 증가함에 따라 제1 및 제2 부하부(R1, R2)로 흐르는 전류가 감소하여 기저 대역 신호(BB+, BB-)의 DC 레벨이 다시 감소하게 되어 안정된 값을 유지할 수 있다.If the common mode signal corresponding to the DC level of the baseband signals BB + and BB−, which are differential signals, increases, the feedback voltage VFB generated by the comparator 231 also increases. As the gate voltages of the fifth and sixth PMOS transistors M5 and M6 that operate as current sources increase, currents flowing to the first and second load parts R1 and R2 decrease to decrease the baseband signals BB + and BB−. ), The DC level is reduced again to maintain a stable value.

도 5는 본 발명의 일 실시예에 따른 씨모스 믹서의 입력 신호의 주파수와 노이즈의 관계를 나타낸 시뮬레이션도이다.5 is a simulation diagram illustrating a relationship between frequency and noise of an input signal of the CMOS mixer according to an exemplary embodiment of the present invention.

도 5를 참조하면 본 발명의 일 실시예에 따른 씨모스 믹서는 트랜스 컨덕턴스 블록에 공진 인덕터를 추가하고 혼합부의 스위칭 트랜지스터를 작은 바이어스 전류로 바이어스 시켜 고주파 영역에서 열 노이즈를 크게 증가시키지 않으면서 저주파 영역에서의 노이즈가 감소한 모습을 보여준다.Referring to FIG. 5, the CMOS mixer according to an exemplary embodiment of the present invention adds a resonant inductor to the transconductance block and biases the switching transistor of the mixing unit with a small bias current so that the low frequency region does not increase significantly in the high frequency region. Shows reduced noise at.

도 6은 본 발명의 일 실시예에 따른 주파수 변환 방법을 나타낸 순서도이다.6 is a flowchart illustrating a frequency conversion method according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 일 실시예에 따른 주파수 변환 방법은 국부 발진 신호의 주파수에 공진하는 증폭 회로에 고주파 차동 전압 신호를 인가하여 고주파 차동 전류 신호를 생성하는 단계(S610), 고주파 차동 전류 신호와 상기 국부 발진 신호를 혼합하고 혼합된 신호를 저항성 부하에 인가하여 기저 대역 신호를 생성하는 단계(S620), 기저 대역 신호의 공통 모드 신호를 검출하고, 공통 모드 신호를 기준 전압과 비교하여 피드백 전압을 생성하는 단계(S630), 및 피드백 전압에 응답하여 기저 대역 신호의 직류 레벨을 조절하는 단계(S640)를 포함한다.Referring to FIG. 6, in the frequency conversion method according to an embodiment of the present invention, a high frequency differential current signal is generated by applying a high frequency differential voltage signal to an amplifier circuit resonating to a frequency of a local oscillation signal (S610). Generating a baseband signal by mixing a current signal and the local oscillation signal and applying the mixed signal to a resistive load (S620), detecting a common mode signal of the baseband signal, and comparing the common mode signal with a reference voltage; Generating a feedback voltage (S630), and adjusting the DC level of the baseband signal in response to the feedback voltage (S640).

도 7은 본 발명의 일 실시예에 따른 직접 변환 수신기를 나타낸 블록도이다.7 is a block diagram illustrating a direct conversion receiver according to an embodiment of the present invention.

도 7을 참조하면, 직접 변환 수신기는 안테나(710), 밴드 패스 필터(720), 스위치(730), 발룬(740), 저잡음 증폭기(750), 믹서(760), 채널 선택 필터(770), 가변 이득 증폭기(780) 및 아날로그 디지털 변환기(790)를 포함한다.Referring to FIG. 7, the direct conversion receiver includes an antenna 710, a band pass filter 720, a switch 730, a balun 740, a low noise amplifier 750, a mixer 760, a channel select filter 770, Variable gain amplifier 780 and analog-to-digital converter 790.

안테나(710)는 정보가 포함된 전자기 신호를 수신하여 전기적 신호로 변환한다. 밴드 패스 필터(720)는 전기적 신호 중 필요 정보가 포함된 대역을 필터링한다. 스위치(730)는 수신동작과 송신동작을 전환한다. 발룬(740)은 밴드 패스 필터의 출력 신호를 차동 신호로 변환한다. 저잡음 증폭기(750) 차동 신호를 증폭하고, 믹서(760)는 저잡음 증폭기(750)의 출력 신호를 국부 발진 신호와 혼합하여 기저대역 신호를 생성한다. 채널 선택 필터(770)는 기저 대역 신호 중 필요한 대역의 신호로 필터링 한다. 가변 이득 증폭기(780)는 아날로그 디지털 변환기(790)의 요구사항에 맞게 이득을 조정하여 필터링된 기저 대역 신호를 증폭한다. 아날로그 디지털 변환기(790)는 아날로그 신호인 기저대역 신호를 샘플링 하여 디지털 신호로 변환한다.The antenna 710 receives the electromagnetic signal containing the information and converts it into an electrical signal. The band pass filter 720 filters a band including necessary information among electrical signals. The switch 730 switches between receiving and transmitting. The balloon 740 converts the output signal of the band pass filter into a differential signal. The low noise amplifier 750 amplifies the differential signal, and the mixer 760 mixes the output signal of the low noise amplifier 750 with the local oscillating signal to generate a baseband signal. The channel selection filter 770 filters the signals of the required band among the baseband signals. The variable gain amplifier 780 amplifies the filtered baseband signal by adjusting the gain to meet the requirements of the analog to digital converter 790. The analog-to-digital converter 790 samples the baseband signal, which is an analog signal, and converts it into a digital signal.

상술한 바와 같이, 본 발명의 일 실시예에 따른 씨모스 믹서는 높은 선형성 및 변환이득과 낮은 전력소모를 가지면서도 플리커 노이즈를 감소시킬 수 있다.As described above, the CMOS mixer according to the embodiment of the present invention may reduce flicker noise while having high linearity, conversion gain, and low power consumption.

본 발명의 일 실시예에 따른 씨모스 믹서는 높은 선형성 및 변환이득과 낮은 전력소모를 가지면서도 플리커 노이즈를 감소시킬 수 있으며, 이러한 믹서는 직접 변환 수신기를 포함한 다양한 무선 수신 장치 등에 적용할 수 있을 것이다.The CMOS mixer according to an embodiment of the present invention may reduce flicker noise while having high linearity, conversion gain, and low power consumption, and such a mixer may be applied to various wireless receivers including a direct conversion receiver. .

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발 명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, the present invention has been described with reference to a preferred embodiment of the present invention, but those skilled in the art may vary the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. It will be understood that modifications and changes can be made.

도 2는 도 1의 씨모스 믹서에 포함된 트랜스컨덕턴스 블록을 보다 상세히 나타낸 회로도이다.FIG. 2 is a circuit diagram illustrating in detail a transconductance block included in the CMOS mixer of FIG. 1.

도 3은 도 2의 트랜스컨덕턴스 블록에 포함된 트랜지스터 쌍을 기생 커패시터와 함께 나타낸 회로도이다.FIG. 3 is a circuit diagram illustrating a pair of transistors included in the transconductance block of FIG. 2 together with a parasitic capacitor.

도 4는 도 1의 씨모스 믹서에 포함된 혼합부를 보다 상세히 나타낸 회로도이다.4 is a circuit diagram illustrating in detail the mixing unit included in the CMOS mixer of FIG. 1.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

100: 트랜스 컨덕턴스 블록 200: 혼합부100: transconductance block 200: mixing section

210: 스위칭 셀 220: 저항성 부하210: switching cell 220: resistive load

230: 공통 모드 피드백 루프 240: 전류원230: common mode feedback loop 240: current source

Claims

A transconductance block comprising a MOS transistor pair for amplifying a high frequency differential voltage signal and converting the signal into a high frequency differential current signal and an inductor connected to the MOS transistor pair, wherein the transconductance block resonates with a frequency of a local oscillation signal; And

A switching cell configured to apply the high frequency differential current signal and the local oscillation signal to a plurality of MOS transistors having a folded structure to mix the high frequency differential current signal and the local oscillation signal; And

And a resistive load forming an output stage for outputting a baseband signal having a frequency corresponding to a difference between a frequency of the high frequency voltage signal and a frequency of the local oscillation signal.

The method of claim 1, wherein the transconductance block is

The MOS transistor pair receiving the differential high frequency voltage signal through a gate terminal, outputting the high frequency differential current signal through a drain terminal, and a source terminal connected in common;

The inductor coupled between a drain terminal of the MOS transistor pair and a first power supply voltage; And

And a current source for biasing the MOS transistor pairs.

3. The CMOS mixer of claim 2, wherein the inductance of the inductor has a value that causes the transconductance block to resonate with the frequency of the local oscillation signal.

The method of claim 1,

The magnitude of the bias current of the plurality of MOS transistors of the folded structure is less than 50uA, or the magnitude of the bias voltage of the plurality of MOS transistors of the folded structure is within 110 percent of the threshold voltage.

The method of claim 1,

A common mode feedback loop for detecting a common mode signal of the baseband signal and generating a feedback voltage by comparing the common mode signal with a reference voltage; And

And a current source for adjusting a current flowing to the resistive load in response to the feedback voltage.

A switching cell configured to apply a high frequency differential signal and a local oscillation signal to a plurality of MOS transistors having a folded structure to mix the high frequency differential signal and the local oscillation signal;

A resistive load connected to the switching cell to form an output terminal for outputting a baseband signal based on the mixed signal;

The method of claim 6, wherein the switching cell

A first PMOS transistor configured to receive a negative terminal signal of the high frequency differential current signal through a source terminal, a negative terminal signal of the local oscillation signal through a gate terminal, and output a negative terminal signal of the baseband signal to a drain terminal;

A second PMOS transistor configured to receive a negative terminal signal of the high frequency differential current signal through a source terminal, a both terminal signal of the local oscillation signal into a gate terminal, and output both terminal signals of the baseband signal to a drain terminal;

A third PMOS transistor configured to receive both terminal signals of the high frequency differential current signal through a source terminal, receive both terminal signals of the local oscillation signal through a gate terminal, and output a negative terminal signal of the baseband signal to a drain terminal; And

A fourth PMOS transistor configured to receive both terminal signals of the high frequency differential current signal through a source terminal, a negative terminal signal of the local oscillation signal through a gate terminal, and output both terminal signals of the baseband signal to a drain terminal; CMOS mixer comprising a.

8. The method of claim 7, wherein the resistive load

A first resistor connected between the negative terminal of the output terminal and a second power supply voltage; And

And a second resistor connected between the positive terminal of the output terminal and the second power supply voltage.

The method of claim 8, wherein the feedback loop is

Third and fourth resistors connected in series between a negative terminal and a positive terminal of the output terminal to detect a common mode signal of the baseband signal; And

And a comparator configured to compare the common mode signal with a reference voltage and generate the feedback voltage corresponding to the difference between the common mode signal and the reference voltage.

The method of claim 9, wherein the current source is

A fifth PMOS transistor having a source terminal connected to a first power supply voltage and controlling a current flowing to the first resistor connected to a drain terminal in response to the feedback voltage applied to a gate terminal; And

And a sixth PMOS transistor connected to the first power supply voltage and controlling a current flowing to the second resistor connected to the drain terminal in response to the feedback voltage applied to the gate terminal.