KR101133638B1 - Down conversion mixer - Google Patents

Down conversion mixer Download PDF

Info

Publication number
KR101133638B1
KR101133638B1 KR1020100102752A KR20100102752A KR101133638B1 KR 101133638 B1 KR101133638 B1 KR 101133638B1 KR 1020100102752 A KR1020100102752 A KR 1020100102752A KR 20100102752 A KR20100102752 A KR 20100102752A KR 101133638 B1 KR101133638 B1 KR 101133638B1
Authority
KR
South Korea
Prior art keywords
vout
current
unit
positive
input
Prior art date
Application number
KR1020100102752A
Other languages
Korean (ko)
Inventor
임규현
민선기
이상훈
박재우
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020100102752A priority Critical patent/KR101133638B1/en
Application granted granted Critical
Publication of KR101133638B1 publication Critical patent/KR101133638B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H03D7/168—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages using a feedback loop containing mixers or demodulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A down mixer is provided to reduce influence on the mismatch of a circuit by using a simple IIP2 control circuit. CONSTITUTION: An input unit(10) changes an RF input voltage into a current. A mixing unit(20) changes an RF input current of the input unit into a baseband current signal by mixing the RF input current with a local oscillator signal. An output unit(30) outputs positive and negative output signals by changing the baseband current signal into an output voltage signal. A CMFB(Common Mode FeedBack) circuit(40) maintains a fixed DC voltage by compensating for currents of positive and negative output signal nodes. An IIP2(Input 2nd Intercept Point) control circuit(80) controls IM2(Inter-Modulation 2) frequency components included in the positive and negative output signals.

Description

하향 주파수 혼합기{Down conversion mixer}Down conversion mixer

본 발명은 하향 주파수 혼합기(down conversion mixer)에 관한 것으로, 더 상세하게는 출력단에 공통 모드 전압 부귀환 회로(CMFB; common mode feedback circuit)와 IIP2(input referred 2nd order inter-modulation distortion)를 조절하는 스위치 셀(ch cell)을 구비하고, CMFB의 입력으로 검출되는 IM2신호를 증폭하여 출력에 IIP2 성능 향상을 위한 신호를 적절히 피드백(feedback)시킴으로써 작은 회로 면적을 이용하여 효율적으로 IIP2 성능을 개선하며, 낮은 잡음 지수를 구현할 수 있게 한 CMFB 일체형 IIP2 조절회로를 사용하는 하향 주파수 혼합기에 관한 것이다.
The present invention relates to a down-mixer (down conversion mixer), more specifically, the common-mode voltage negative feedback circuit in the output stage; adjusting the (CMFB common mode feedback circuit) and IIP2 (input referred 2 nd order inter -modulation distortion) It has a switch cell (ch cell) and amplifies the IM2 signal detected by the input of the CMFB to properly feed back the signal for improving the IIP2 performance to the output to efficiently improve the IIP2 performance using a small circuit area The present invention relates to a downlink frequency mixer using a CMFB integrated IIP2 control circuit that enables low noise figure.

무선통신 시스템에서 주파수 혼합기는 입력된 고주파(RF)신호의 주파수를 다른 주파수인 중간주파(IF)신호로 변환시켜주는 기능을 한다. 아울러 무선통신시스템에서 주파수의 변환은 필수적이므로 주파수 혼합기는 무선통신을 위한 핵심부품이라 할 수 있다. 이러한 주파수 혼합기에 요구되는 사양으로는 변환손실(Conversion Loss)을 작게 하면서 잡음의 크기를 최소화시키고 함께 발생 되는 기생주파수(Spuhous)들의 크기를 최소화시켜야 한다. 그리고 인접 채널의 신호가 대역폭(In-band)에 들어오는 것을 방지하기 위하여 선형성(Linearity)이 요구된다.In the wireless communication system, the frequency mixer converts the frequency of the input high frequency (RF) signal into an intermediate frequency (IF) signal, which is another frequency. In addition, since the frequency conversion is essential in the wireless communication system, the frequency mixer is a key component for wireless communication. The specifications required for such a frequency mixer are to minimize the amount of noise and minimize the magnitude of the parasitic frequencies generated together while reducing the conversion loss. In addition, linearity is required to prevent a signal of an adjacent channel from entering an in-band.

또한, RF 수신기에서 IIP2 성능은 FDD 방식에서 TX 신호들이 인터모듈레이션(inter modulation) 되어 수신기의 신호 대역에서 발생하여 잡음 역할을 하게되므로 개선되어야 하며, 수신기 전체의 IIP2 성능은 하향 주파수 혼합기의 IIP2 성능이 가장 큰 영향을 미치므로 하향 주파수 혼합기의 IIP2 성능을 개선할 필요가 있다.In addition, the IIP2 performance in the RF receiver should be improved because the TX signals are intermodulated in the FDD scheme and occur in the signal band of the receiver to play a role of noise. The biggest impact is the need to improve the IIP2 performance of the downlink mixer.

IM2는 디퍼런셜 미스매치(differential mismatch)의 개선으로 향상될 수 있다. 하향 주파수 혼합기의 IIP2 성능을 개선하는 여러 가지 방식이 있으나, 일반적으로 사용하는 다음의 두 가지 대표적인 방식은 몇 가지 단점이 있다.IM2 can be enhanced with improvements in differential mismatch. There are several ways to improve the IIP2 performance of downlink mixers, but the following two typical approaches typically used have some disadvantages.

기존의 주파수 혼합기 출력 저항을 가변하여 미스매치(mismatch)를 조절하는 방식은 콤몬모드(common mode) IM2성분을 제거하지 못하기 때문에 주파수 혼합기 이후의 회로에서 발생하는 디퍼런셜 미스매치(differential mismatch)에 따라 IIP2 성능이 다시 영향을 받게 된다.The method of adjusting the mismatch by varying the output mixer of the existing frequency mixer does not remove the common mode IM2 component, so it depends on the differential mismatch that occurs in the circuit after the frequency mixer. IIP2 performance is again affected.

또한 가변 저항을 실제 회로로 구현함에 있어 저항의 미스매치(mismatch)를 줄이기 위해 큰 면적의 저항이 필요하다. 미세하게 저항을 조절하고자 하는 경우, 필요한 저항의 수가 많이 필요하므로 더 큰 면적을 사용하게 된다.In addition, in real circuits, the variable resistor requires a large area resistor to reduce the mismatch of the resistor. If the resistance is to be finely adjusted, a larger number of resistors are required, so a larger area is used.

CMFB를 이용하는 방식은 공통 모드(common mode) IM2 성분을 줄여주는 효과가 있으나, CMFB 회로의 미스매치(mismatch)를 보상하는 회로가 필요하다. CMFB 회로의 미스매치(mismatch)를 보상하는 기존의 방식은 CMFB와 유사한 방식의 부귀한 회로를 따로 구성하여 IIP2를 조절하는 방식으로 추가적인 회로가 더 필요하여 회로의 복잡도가 증가하며, 회로 복잡도의 증가는 오히려 미스매치(mismatch)를 악화시켜 IIP2 성능을 저하시킨다. 또한 부가적인 회로의 사용은 회로의 잡음 지수를 상승 시킨다.
The method using CMFB has the effect of reducing the common mode IM2 component, but a circuit is required to compensate for the mismatch of the CMFB circuit. The conventional method of compensating for mismatches of CMFB circuits is to configure an additional circuit similar to CMFB and adjust IIP2 to increase the complexity of the circuit and increase the circuit complexity. Rather, it worsens mismatches and degrades IIP2 performance. The use of additional circuitry also raises the noise figure of the circuit.

본 발명은 RF 수신기의 주파수 혼합기에 있어서, IIP2 제어를 위한 복잡한 회로는 디퍼런션 미스매치(differential mismatch)를 오히려 증가시키는 결과를 가져오므로 간단한 회로를 이용하며 미스매치를 개선할 수 있도록 한 하향 주파수 혼합기를 제공하기 위한 것이다.In the present invention, in the frequency mixer of the RF receiver, the complicated circuit for controlling the IIP2 results in an increase of the differential mismatch, so that a simple circuit is used to improve the mismatch. To provide a frequency mixer.

또한 본 발명은 IM2성분에 대해 공통모드 피드백 제어회로와 함께 전류를 제어하여 IM2 성분이 양,음 노드에서 같아지도록 제어함으로써미스 매치 성능을 개선하기 위한 것이다.In addition, the present invention is to improve the mismatch performance by controlling the current in conjunction with the common mode feedback control circuit for the IM2 component so that the IM2 component is equal at the positive and negative nodes.

또한, IIP2 개선을 위한 제어회로의 면적을 줄이고, IIP2 조절회로로 인한 잡음 지수의 증가를 줄이면서도 IIP2 성능을 개선하기 위한 것이다.
In addition, to reduce the area of the control circuit for improving the IIP2, and to improve the IIP2 performance while reducing the increase in the noise figure due to the IIP2 control circuit.

본 발명에 의한 RF 수신기의 주파수 혼합기는, The frequency mixer of the RF receiver according to the present invention,

RF 입력 전압을 전류로 변환하는 입력부와; An input unit for converting an RF input voltage into a current;

상기 입력부의 RF 입력 전류를 국부 발진 신호(LO)와 혼합하여 베이스밴드(Baseband) 전류 신호로 변환하는 혼합부와;A mixing unit for mixing the RF input current of the input unit with a local oscillation signal (LO) and converting it into a baseband current signal;

상기 베이스밴드 전류 신호를 출력 전압 신호로 변환하여 양,음 출력신호(Vout(+), Vout(-))를 출력하는 출력부와;An output unit converting the baseband current signal into an output voltage signal and outputting a positive and negative output signal (Vout (+), Vout (-));

상기 출력부(30)의 DC 전압(VCM)을 입력받아 기준값과 비교하여 상기 양,음 출력신호 노드의 전류를 보상하여 일정한 DC 전압(VCM)을 유지하게 하는 공통모드 피드백(CMFB ;common mode feed back)회로와;Common mode feedback (CMFB) to maintain the constant DC voltage (VCM) by receiving the DC voltage (VCM) of the output unit 30 is compared with a reference value to compensate the current of the positive and negative output signal node back circuit;

상기 출력부의 DC 전압(VCM)을 입력받아 상기 기준값과 비교하여 상기 양,음 출력신호 노드의 전류를 선택적으로 보상하여 IM2(2차 inter-modulation) 주파수 성분들을 서로 같아지도록 제어하는 IIP2(input 2nd intercept point) 제어 회로를 포함하여 구성된 것을 특징으로 한다.IIP2 (input 2) for receiving a DC voltage (VCM) of the output unit and comparing the reference value with the reference value to selectively compensate the current of the positive and negative output signal nodes to equalize the second order inter-modulation (IM2) frequency components nd intercept point) characterized in that it comprises a control circuit.

본 발명에 의한 상기 공통모드 피드백회로는,The common mode feedback circuit according to the present invention,

출력부의 양,음 출력신호(Vout(+), Vout(-))의 DC 평균값(VCM)을 입력받아 기준값(Vref)과 비교하는 연산증폭기와, 상기 연산증폭기의 출력신호에 의거하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드에 전류를 보상하는 제1,제2전류원으로 구성되고,An operational amplifier which receives the DC average value VCM of the positive and negative output signals Vout (+) and Vout (-) of the output unit and compares them with the reference value Vref; and the positive and negative values based on the output signal of the operational amplifier. Comprising first and second current sources for compensating the current to the negative output signal (Vout (+), Vout (-)) node,

상기 IIP2(input 2nd intercept point) 제어 회로는,The input 2 nd intercept point (IIP2) control circuit,

상기 연산증폭기의 출력신호에 의거하여 전류량이 제어되는 제3전류원과, 상기 제3전류원의 전류를 미리 설정된 보상코드에 의거하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드의 전류를 보상하는 IM2 제어회로로 구성된 것을 특징으로 한다.A third current source whose current amount is controlled based on the output signal of the operational amplifier and the positive and negative output signals Vout (+) and Vout (-) nodes based on a preset compensation code of the current of the third current source; It is characterized by consisting of an IM2 control circuit to compensate the current of.

상기 IM2 제어회로는,The IM2 control circuit,

하나의 스위칭 소자에 하나의 저항이 직렬 연결된 제어회로 N+1 개가 상기 제3전류원과 상기 출력부의 양 출력신호(Vout(+)) 노드 사이에 병렬 연결된 제1제어부와, 상기 제1제어부의 N+1개의 각 스위칭 소자를 제어하도록 미리 실험적으로 구하여 제어코드(P<0> ~ P<n>)를 설정한 제1제어코드 설정부와, 하나의 스위칭 소자에 하나의 저항이 직렬 연결된 제어회로 N+1 개가 상기 제3전류원과 상기 출력부의 음 출력신호(Vout(-)) 노드 사이에 병렬 연결된 제2제어부와, 상기 제2제어부의 N+1개의 각 스위칭 소자를 제어하도록 미리 실험적으로 구하여 제어코드(N<0> ~ N<n>)를 설정한 제2제어코드 설정부로 구성된 것을 특징으로 한다.
N + 1 control circuits in which one resistor is connected in series to one switching element are connected in parallel between the third current source and both output signal (Vout (+)) nodes of the output unit, and N of the first control unit. A first control code setting unit in which the control codes P <0> to P <n> are set in advance to experimentally control +1 switching elements, and a control circuit in which one resistor is connected in series to one switching element N + 1 is experimentally obtained in advance to control the second control unit connected in parallel between the third current source and the negative output signal (Vout (-)) node of the output unit, and each of the N + 1 switching elements of the second control unit. And a second control code setting unit for setting control codes N <0> to N <n>.

따라서 본 발명은 간단한 IIP2 제어회로를 사용하므로 회로의 미스매치(mismatch)에 대한 영향이 적어 IIP2 성능이 개선된다. 또한 IIP2 제어회로가 기존의 공통모드 피드백(CMFB) 회로를 이용하므로 잡음 지수를 증가시키지 않는다. 또한, 기존의 방식보다 요구되는 회로가 작아 회로 면적이 줄어들고, 부가적인 전류 소모가 없다는 장점이 있다.Therefore, since the present invention uses a simple IIP2 control circuit, the IIP2 performance is improved due to less influence on the mismatch of the circuit. Also, since the IIP2 control circuit uses a conventional common mode feedback (CMFB) circuit, it does not increase the noise figure. In addition, there is an advantage that the required circuit is smaller than the conventional method, the circuit area is reduced, and there is no additional current consumption.

도 1은 본 발명에 의한 RF 수신기의 하향 주파수 혼합기의 구성도
도 2는 본 발명에 의한 하향 주파수 혼합기의 공통모드 피드백회로 및 IIP2제어회로의 상세 구성도
도 3은 본 발명의 실시예에 따른 IM2 제어회로의 상세회로도.
도 4는 본 발명에 의한 모의 실험 결과를 나타낸 예시도.1 is a block diagram of a downlink mixer of the RF receiver according to the present invention
2 is a detailed configuration diagram of a common mode feedback circuit and an IIP2 control circuit of a downlink frequency mixer according to the present invention;
3 is a detailed circuit diagram of an IM2 control circuit according to an embodiment of the present invention.
4 is an exemplary view showing a simulation result according to the present invention.

이하 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 의한 RF 수신기의 하향 주파수 혼합기의 구성도이다.1 is a block diagram of a downlink frequency mixer of an RF receiver according to the present invention.

이에 도시된 바와 같이, RF 입력 전압을 전류로 변환하는 입력부(10)와, 입력부(10)의 RF 입력 전류를 국부 발진 신호(LO)와 혼합하여 베이스밴드(Baseband) 전류 신호로 변환하는 혼합부(20)와, 베이스밴드 전류 신호를 출력 전압 신호로 변환하여 양,음 출력신호(Vout(+), Vout(-))를 출력하는 출력부(30)와, 상기 출력부(30)의 양,음 출력신호(Vout(+), Vout(-))의 평균치에 의한 DC 전압(VCM)을 입력받아 기준값과 비교하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드의 전류를 보상하여 일정한 DC 전압(VCM)을 유지하게 하는 공통모드 피드백(CMFB ;common mode feed back)회로(40)와; 상기 출력부(30)의 양,음 출력신호(Vout(+), Vout(-))의 DC 전압(VCM)을 입력받아 상기 기준값과 비교하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드의 전류를 선택적으로 보상하여 상기 양,음 출력신호(Vout(+), Vout(-))에 포함되는 IM2(2차 inter-modulation) 주파수 성분들을 서로 같아지도록 제어하는 IIP2(input 2nd intercept point) 제어 회로(80)를 포함하여 구성된다.As shown therein, the input unit 10 converts the RF input voltage into a current, and the mixing unit converts the RF input current of the input unit 10 with a local oscillation signal LO to convert to a baseband current signal. 20, an output unit 30 for converting the baseband current signal into an output voltage signal and outputting a positive and negative output signal (Vout (+), Vout (-)), and the amount of the output unit 30 The DC voltage VCM is input by the average value of the negative output signals Vout (+) and Vout (-), and is compared with a reference value to compare the positive and negative output signals Vout (+) and Vout (-). A common mode feed back (CMFB) circuit 40 for compensating for current to maintain a constant DC voltage VCM; The DC voltage VCM of the positive and negative output signals Vout (+) and Vout (-) of the output unit 30 is received and compared with the reference value to compare the positive and negative output signals Vout (+) and Vout. By selectively compensating the current of the (-)) node, IIP2 (controlling the second inter-modulation (IM2) frequency components included in the positive and negative output signals Vout (+) and Vout (-) to be equal to each other input 2 nd intercept point) control circuit 80.

RF 수신기의 LNA로부터 입력되는 입력전압(Vin(+), Vin(-))을 입력부(10)에서 입력받아 전류신호로 변환한다. 입력부(10)에서 변환된 전류신호는 차동회로로 구성되는 혼합부(20)에서 국부발진신호(LO+, LO-)와 혼합되어 베이스 밴드신호로 변환되어 출력부(30)를 통해서 출력신호(Vout(+), Vout(-))로 출력된다.Input voltages (Vin (+), Vin (-)) input from the LNA of the RF receiver are input from the input unit 10 and converted into a current signal. The current signal converted by the input unit 10 is mixed with the local oscillation signals LO + and LO- in the mixing unit 20 composed of a differential circuit, converted into a baseband signal, and outputted through the output unit 30 through the output unit Vout. Output as (+), Vout (-)).

이와 같이 구성되는 일반적인 하향 주파수 혼합기에서 공통모드 피드백회로(CMFB)(40)는 출력의 DC 전압을 유지시키는 역할을 함으로 루프 밴드폭(loop bandwidth)이 작다.In the general down frequency mixer configured as described above, the common mode feedback circuit (CMFB) 40 serves to maintain the DC voltage of the output, so that the loop bandwidth is small.

본 발명에서는 도 2와 같이 CMFB 회로에 DC를 유지시키는 역할 외에 하향 주파수 변환기의 비선형성으로 출력에 발생되는 IM2(2차 inter-modulation) 주파수 성분들을 제어할 수 있는 IIP2(input 2nd intercept point) 제어 회로(80)를 추가하여 구성된다.IIP2 (input 2 nd intercept point) in the present invention, it can also control the IM2 (second order inter-modulation) frequency components is caused to output the non-linearity of the down-frequency converter in addition to the role of maintaining the DC to the CMFB circuit as in the second It is comprised by adding the control circuit 80.

도 2는 본 발명에 의한 하향 주파수 혼합기의 공통모드 피드백회로 및 IIP2제어회로의 상세 구성도이다.2 is a detailed configuration diagram of a common mode feedback circuit and an IIP2 control circuit of a downlink frequency mixer according to the present invention.

이에 도시된 바와 같이, As shown therein,

출력부(30)의 양,음 출력신호(Vout(+), Vout(-))의 DC 평균값(VCM)을 입력받아 기준값(Vref)과 비교하는 연산증폭기(60)와, 상기 연산증폭기(60)의 출력신호에 의거하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드에 전류를 보상하는 제1,제2전류원(61)(62)로 공통모드 피드백회로(40)가 구성되고,An operational amplifier 60 which receives the DC average value VCM of the positive and negative output signals Vout (+) and Vout (-) of the output unit 30 and compares them with the reference value Vref; and the operational amplifier 60 The common mode feedback circuit 40 as the first and second current sources 61 and 62 for compensating the current to the positive and negative output signals Vout (+) and Vout (-) nodes based on the output signal of Is composed,

상기 연산증폭기(60)의 출력신호에 의거하여 전류량이 제어되는 제3전류원(81)과, 상기 제3전류원(81)의 전류를 미리 설정된 보상코드에 의거하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드의 전류를 보상하는 IM2 제어회로(82)로 IIP2(input 2nd intercept point) 제어 회로(80)가 구성된다.
The third current source 81 whose current amount is controlled based on the output signal of the operational amplifier 60 and the current of the third current source 81 based on a preset compensation code, the positive and negative output signals Vout ( +), Vout (- a)) IM2 control circuit 82 to the input 2 nd intercept point (IIP2 for compensating the current in the node), the control circuit 80 is configured.

이와 같은 본 발명은, 공통모드 피드백회로(40)의 입력으로 사용되는 VCM에는 일반적으로 출력의 DC 주파수 성분 외에 IM2를 포함하는 동일 위상의 주파수 성분들이 함께 포함된다. 따라서 도 2의 연산 증폭기(60)의 동작 주파수를 높게 만들면, IM2 주파수 신호 성분도 DC 성분과 함께 출력으로 피드백(feedback)되어 출력의 IM2성분을 낮출 수 있다.In the present invention, the VCM used as the input of the common mode feedback circuit 40 generally includes the frequency components of the same phase including IM2 in addition to the DC frequency components of the output. Accordingly, when the operating frequency of the operational amplifier 60 of FIG. 2 is made high, the IM2 frequency signal component may also be fed back to the output along with the DC component to lower the IM2 component of the output.

이상적인 주파수 혼합기에서 IM2 성분은 동위상으로 출력에 나타나므로 +신호와- 신호의 차동신호를 출력으로 취하면, IM2의 크기에 무관하게 IIP2는 무한대의 값을 가져야 하나, 실제로는 주파수 혼합기의 양 노드와 음 노드가 정확히 일치하지 않음으로 IIP2 성능은 떨어지게 된다.In an ideal frequency mixer, the IM2 component appears at the output in phase, so taking a differential signal of the + and-signals as an output, IIP2 should have an infinite value regardless of the magnitude of IM2, but in practice both nodes of the frequency mixer The IIP2 performance is degraded because the and negative nodes do not exactly match.

이를 보상하기 위하여 일반적인 방식은 추가 적으로 혼합기(mixer) 출력 신호에서 IM2를 검출하고, 양과 음 2개의 출력 노드에 IIP2를 제어하기 위한 신호를 따로 만들어 적절히 피드백(feedback)시키는 방식을 사용한다.
To compensate for this, the general method additionally detects IM2 in the mixer output signal and separates the signal for controlling IIP2 from the positive and negative output nodes and feeds back appropriately.

본 발명에서는 CMFB가 IIP2 보상회로와 동작 등이 유사한 점을 이용하여 CMFB의 회로에 도 2와 같이 CMFB를 위한 전류원과 일정한 비율을 가지는 추가적인 전류원으로 제3전류원(81)을 사용하고 제3전류원(81)에서 발생하는 IM2 전류를 IM2 제어 회로(82)를 통하여 적절하게 출력부(30)의 양의 노드(Vout(+))와 음의 노드(Vout(-))에 분배하여 양과 음의 IM2 잔류 성분을 제거하는 방식을 사용한다.In the present invention, the CMFB uses the third current source 81 as an additional current source having a constant ratio with the current source for the CMFB as shown in FIG. 81, the IM2 current generated by the IM2 control circuit 82 is appropriately distributed to the positive node Vout (+) and the negative node Vout (-) of the output unit 30 by the positive and negative IM2. A method of removing residual components is used.

도 3은 본 발명의 실시예에 따른 IM2 제어회로의 상세회로도이다.3 is a detailed circuit diagram of an IM2 control circuit according to an embodiment of the present invention.

이에 도시된 바와 같이,As shown therein,

하나의 스위칭 소자에 하나의 저항이 직렬 연결된 제어회로 N+1 개가 상기 제3전류원(81)과 상기 출력부(30)의 양 출력신호(Vout(+)) 노드 사이에 병렬 연결된 제1제어부(82-1)와, 상기 제1제어부(82-1)의 N+1개의 각 스위칭 소자를 제어하도록 미리 실험적으로 구하여 제어코드(P<0> ~ P<n>)를 설정한 제1제어코드 설정부(82-2)와, 하나의 스위칭 소자에 하나의 저항이 직렬 연결된 제어회로 N+1 개가 상기 제3전류원(81)과 상기 출력부(30)의 음 출력신호(Vout(-)) 노드 사이에 병렬 연결된 제2제어부(82-3)와, 상기 제2제어부(82-3)의 N+1개의 각 스위칭 소자를 제어하도록 미리 실험적으로 구하여 제어코드(N<0> ~ N<n>)를 설정한 제2제어코드 설정부(82-4)로 구성됨을 특징으로 한다.A first control unit (N + 1) in which one resistor is connected in series to one switching element is connected in parallel between the third current source (81) and both output signal (Vout (+)) nodes of the output unit (30). 82-1) and a first control code obtained by experimenting in advance to control each of the N + 1 switching elements of the first control unit 82-1, and setting the control codes P <0> to P <n>. N + 1 control circuits in which a setting unit 82-2 and one resistor are connected in series to one switching element include a negative output signal Vout (-) of the third current source 81 and the output unit 30. Experimentally obtained in advance to control the second control unit 82-3 and N + 1 switching elements of the second control unit 82-3 connected in parallel between the nodes, the control codes N <0> to N <n And a second control code setting unit 82-4 in which >

제1제어부(82-1)와, 제2제어부(82-3)를 제어하기 위한 제어코드(P<0> ~ P<n>), (N<0> ~ N<n>)는, 주파수 혼합기를 구혀난 후, 실험을 거쳐 양,음 노드에 걸리는 IM2 성분이 같아지도록 최적의 상태를 설정하는 것으로서, 제어코드에 의해 제1제어부(82-1)와, 제2제어부(82-3)가 제어되어 각각의 병렬 저항의 비가 결정되고, 이에 따라 양과 음의 출력노드에 흐르는 전류를 상기 제3전류원(81)에서 검출된 전류에 의해 제어할 수 있다.The control codes P <0> to P <n> and (N <0> to N <n>) for controlling the first controller 82-1, the second controller 82-3, and the frequency After the mixer is bent, the optimum state is set so that the IM2 components applied to the positive and negative nodes are equal through experiments. The first control unit 82-1 and the second control unit 82-3 are controlled by a control code. Is controlled to determine the ratio of each parallel resistance, thereby controlling the current flowing through the positive and negative output nodes by the current detected by the third current source 81.

도 3에서 보는 것과 같이 IM2 제어 회로는 저항과 스위치로 간단히 구성되며, 병렬 저항의 비로써 양과 음의 출력 노드로 흐르는 전류를 제어함으로 미세한 전류의 제어가 가능하다. 본 발명은 CMFB회로에 포함되는 전류원의 일부를 사용하므로 추가적인 잡음 발생을 최소화할 수 있는 장점이 있으며, 추가적인 회로에 따르는 복잡도가 감소하여 주파수 혼합기의 기본적인 양 노드와 음의 노드의 매칭(matching)을 좋게 만드는 장점이 있다. As shown in FIG. 3, the IM2 control circuit is simply composed of a resistor and a switch, and fine current can be controlled by controlling the current flowing to the positive and negative output nodes by the ratio of the parallel resistors. The present invention uses some of the current sources included in the CMFB circuit, thereby minimizing the generation of additional noise. The complexity of the additional circuit reduces the complexity of matching the basic positive and negative nodes of the frequency mixer. It has the advantage of making it good.

도 4는 모의 실험 결과를 나타낸다. 임의 적으로 주파수 혼합기의 미스매치(mismatch)를 인가하여 IIP2 성능을 보상 전 40dBm의 값을 가지게 한 후, 본 발명의 방식을 적용하여 제어한 결과를 보여 준다. 결과적으로 보상 후 주파수 혼합기는 약 65dBm의 IIP2 성능을 가지며, 25dB가 향상되는 것을 확인할 수 있다.4 shows the simulation results. After applying a mismatch of the frequency mixer arbitrarily, the IIP2 performance has a value of 40 dBm before compensation, and then the control method is applied by the present invention. As a result, after compensation, the frequency mixer has an IIP2 performance of about 65dBm, and it can be seen that 25dB is improved.

따라서 본 발명은 간단한 IIP2 제어회로를 사용하므로 회로의 미스매치(mismatch)에 대한 영향이 적어 IIP2 성능이 개선된다. 또한 IIP2 제어회로가 기존의 공통모드 피드백(CMFB) 회로를 이용하므로 잡음 지수를 증가시키지 않는다. 또한, 기존의 방식보다 요구되는 회로가 작아 회로 면적이 줄어들고, 부가적인 전류 소모가 없다는 장점이 있다.
Therefore, since the present invention uses a simple IIP2 control circuit, the IIP2 performance is improved due to less influence on the mismatch of the circuit. Also, since the IIP2 control circuit uses a conventional common mode feedback (CMFB) circuit, it does not increase the noise figure. In addition, there is an advantage that the required circuit is smaller than the conventional method, the circuit area is reduced, and there is no additional current consumption.

10 : 입력부 20 : 혼합부
30 : 출력부 40 : 공통모드 피드백회로
60 : 연산 증폭기 61,62 : 제1,제2전류원
80 : IIP2 제어회로 81 : 제3전류원
82 : IM2 제어회로 82-1 : 제1제어부
82-2 : 제1코드설정부 82-3 : 제2제어부
82-4 : 제2코드설정부10: input unit 20: mixing unit
30: output section 40: common mode feedback circuit
60: operational amplifier 61,62: first and second current source
80: IIP2 control circuit 81: third current source
82: IM2 control circuit 82-1: first control unit
82-2: first code setting unit 82-3: second control unit
82-4: 2nd code setting part

Claims (3)

RF 수신기의 주파수 혼합기에 있어서,
RF 입력 전압을 전류로 변환하는 입력부(10)와;
상기 입력부(10)의 RF 입력 전류를 국부 발진 신호(LO)와 혼합하여 베이스밴드(Baseband) 전류 신호로 변환하는 혼합부(20)와;
상기 베이스밴드 전류 신호를 출력 전압 신호로 변환하여 양,음 출력신호(Vout(+), Vout(-))를 출력하는 출력부(30)와;
상기 출력부(30)의 양,음 출력신호(Vout(+), Vout(-))의 평균치에 의한 DC 전압(VCM)을 입력받아 기준값과 비교하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드의 전류를 보상하여 일정한 DC 전압(VCM)을 유지하게 하는 공통모드 피드백(CMFB ;common mode feed back)회로(40)와;
상기 출력부(30)의 양,음 출력신호(Vout(+), Vout(-))의 DC 전압(VCM)을 입력받아 상기 기준값과 비교하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드의 전류를 선택적으로 보상하여 상기 양,음 출력신호(Vout(+), Vout(-))에 포함되는 IM2(2차 inter-modulation) 주파수 성분들을 서로 같아지도록 제어하는 IIP2(input 2nd intercept point) 제어 회로(80)를 포함하되,
상기 공통모드 피드백회로(40)는,
출력부(30)의 양,음 출력신호(Vout(+), Vout(-))의 DC 평균값(VCM)을 입력받아 기준값(Vref)과 비교하는 연산증폭기(60)와, 상기 연산증폭기(60)의 출력신호에 의거하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드에 전류를 보상하는 제1,제2전류원(61)(62)로 구성되고,
상기 IIP2(input 2nd intercept point) 제어 회로(80)는,
상기 공통모드 피드백회로(40)의 출력신호에 의거하여 전류량이 제어되는 제3전류원(81)과, 상기 제3전류원(81)의 전류를 미리 설정된 보상코드에 의거하여 상기 양,음 출력신호(Vout(+), Vout(-)) 노드의 전류를 보상하는 IM2 제어회로(82)로 구성되며,
상기 IM2 제어회로(82)는,
하나의 스위칭 소자에 하나의 저항이 직렬 연결된 제어회로 N+1 개가 상기 제3전류원(81)과 상기 출력부(30)의 양 출력신호(Vout(+)) 노드 사이에 병렬 연결된 제1제어부(82-1)와, 상기 제1제어부(82-1)의 N+1개의 각 스위칭 소자를 제어하도록 미리 실험적으로 구하여 제어코드(P<0> ~ P<n>)를 설정한 제1제어코드 설정부(82-2)와, 하나의 스위칭 소자에 하나의 저항이 직렬 연결된 제어회로 N+1 개가 상기 제3전류원(81)과 상기 출력부(30)의 음 출력신호(Vout(-)) 노드 사이에 병렬 연결된 제2제어부(82-3)와, 상기 제2제어부(82-3)의 N+1개의 각 스위칭 소자를 제어하도록 미리 실험적으로 구하여 제어코드(N<0> ~ N<n>)를 설정한 제2제어코드 설정부(82-4)로 구성된 것을 특징으로 하는 하향 주파수 혼합기.In the frequency mixer of the RF receiver,
An input unit 10 for converting an RF input voltage into a current;
A mixing unit 20 for mixing the RF input current of the input unit 10 with a local oscillation signal LO and converting the RF input current into a baseband current signal;
An output unit 30 for converting the baseband current signal into an output voltage signal and outputting positive and negative output signals Vout (+) and Vout (-);
The DC voltage VCM is input by the average value of the positive and negative output signals Vout (+) and Vout (-) of the output unit 30 and compared with a reference value to compare the positive and negative output signals Vout (+). A common mode feed back (CMFB) circuit 40 to compensate for the current at the Vout (-)) node to maintain a constant DC voltage VCM;
The DC voltage VCM of the positive and negative output signals Vout (+) and Vout (-) of the output unit 30 is received and compared with the reference value to compare the positive and negative output signals Vout (+) and Vout. By selectively compensating the current of the (-)) node, IIP2 (controlling the second inter-modulation (IM2) frequency components included in the positive and negative output signals Vout (+) and Vout (-) to be equal to each other input 2 nd intercept point) control circuit 80,
The common mode feedback circuit 40,
An operational amplifier 60 which receives the DC average value VCM of the positive and negative output signals Vout (+) and Vout (-) of the output unit 30 and compares them with the reference value Vref; and the operational amplifier 60 And first and second current sources 61 and 62 for compensating current to the positive and negative output signals Vout (+) and Vout (−) nodes based on the output signal of
The input 2 nd intercept point (IIP2) control circuit 80,
The third current source 81 in which the amount of current is controlled based on the output signal of the common mode feedback circuit 40 and the current of the third current source 81 based on a preset compensation code are used for the positive and negative output signals ( It consists of an IM2 control circuit 82 to compensate the current of the Vout (+), Vout (-) node,
The IM2 control circuit 82,
A first control unit (N + 1) in which one resistor is connected in series to one switching element is connected in parallel between the third current source (81) and both output signal (Vout (+)) nodes of the output unit (30). 82-1) and a first control code obtained by experimenting in advance to control each of the N + 1 switching elements of the first control unit 82-1, and setting the control codes P <0> to P <n>. N + 1 control circuits in which a setting unit 82-2 and one resistor are connected in series to one switching element include a negative output signal Vout (-) of the third current source 81 and the output unit 30. Experimentally obtained in advance to control the second control unit 82-3 and N + 1 switching elements of the second control unit 82-3 connected in parallel between the nodes, the control codes N <0> to N <n And a second control code setting unit (82-4) in which > is set. 삭제delete 삭제delete
KR1020100102752A 2010-10-21 2010-10-21 Down conversion mixer KR101133638B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100102752A KR101133638B1 (en) 2010-10-21 2010-10-21 Down conversion mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100102752A KR101133638B1 (en) 2010-10-21 2010-10-21 Down conversion mixer

Publications (1)

Publication Number Publication Date
KR101133638B1 true KR101133638B1 (en) 2012-04-10

Family

ID=46143300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100102752A KR101133638B1 (en) 2010-10-21 2010-10-21 Down conversion mixer

Country Status (1)

Country Link
KR (1) KR101133638B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050094755A (en) * 2004-03-24 2005-09-28 삼성전자주식회사 Input matching cirduit for multiband low noise amplifier
KR20060080387A (en) * 2005-01-05 2006-07-10 삼성전자주식회사 Ip2 calibration circuit having a common-mode feedback circuit and method for calibrating ip2 of the same
KR20070113520A (en) * 2006-05-24 2007-11-29 페어차일드코리아반도체 주식회사 Mixed type frequency compensating circuit and control circuit having the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050094755A (en) * 2004-03-24 2005-09-28 삼성전자주식회사 Input matching cirduit for multiband low noise amplifier
KR20060080387A (en) * 2005-01-05 2006-07-10 삼성전자주식회사 Ip2 calibration circuit having a common-mode feedback circuit and method for calibrating ip2 of the same
KR20070113520A (en) * 2006-05-24 2007-11-29 페어차일드코리아반도체 주식회사 Mixed type frequency compensating circuit and control circuit having the same

Similar Documents

Publication Publication Date Title
US11418149B2 (en) Re-configurable passive mixer for wireless receivers
US9077366B2 (en) Multi-mode analog-to-digital converter
JP4657839B2 (en) Adaptive bias mixer
US8045943B2 (en) High performance CMOS radio frequency receiver
TWI528712B (en) Amplifier gain adjustment in response to reduced supply voltage
US6807406B1 (en) Variable gain mixer circuit
KR102504037B1 (en) Apparatus and method for dynamically biased baseband current amplifier
KR20080053516A (en) Direct conversion receiver having a subharmonic mixer
US7348911B2 (en) Common mode management between a current-steering DAC and transconductance filter in a transmission system
US20080139164A1 (en) Balanced Mixer With Calibration of Load Impedances
US7710185B2 (en) Tuneable circuit for canceling third order modulation
US20150288412A1 (en) Harmonic Rejection Mixer
CN111800090A (en) Amplitude mismatch calibration circuit
KR100687012B1 (en) Device and mehtod of frequency transformation and receiver including the same
US8816750B2 (en) High frequency mixer with tunable dynamic range
US10911026B2 (en) Capacitor circuit and capacitive multiple filter
WO2019110128A1 (en) A combined mixer and filter circuitry
KR101097373B1 (en) A frequency up/down converter
US20130259158A1 (en) Very compact/linear software defined transmitter with digital modulator
KR101133638B1 (en) Down conversion mixer
Nejdel et al. A 0.6–3.0 GHz 65nm CMOS radio receiver with ΔΣ-based A/D-converting channel-select filters
JP2010273009A (en) Voltage conversion circuit and radio communication equipment
KR100679125B1 (en) Frequency mixer having direct conversion method
Lahiani et al. Design of a low power Variable Gain Amplifier for WLAN standard
US10797648B2 (en) Mixer module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190307

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 9