KR20100039324A - Underfill composition added by ferro-electric filler - Google Patents

Underfill composition added by ferro-electric filler Download PDF

Info

Publication number
KR20100039324A
KR20100039324A KR1020100027684A KR20100027684A KR20100039324A KR 20100039324 A KR20100039324 A KR 20100039324A KR 1020100027684 A KR1020100027684 A KR 1020100027684A KR 20100027684 A KR20100027684 A KR 20100027684A KR 20100039324 A KR20100039324 A KR 20100039324A
Authority
KR
South Korea
Prior art keywords
underfill resin
resin composition
flip chip
filler
chip packaging
Prior art date
Application number
KR1020100027684A
Other languages
Korean (ko)
Inventor
현순영
강병언
서준모
김재훈
성충현
김지은
이준우
김주혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100027684A priority Critical patent/KR20100039324A/en
Publication of KR20100039324A publication Critical patent/KR20100039324A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE: An underfill resin composition containing ferroelectric filler is provided to overcome the degradation of electric conduction by filler laminated on a part where a bump electrode and a substrate are adhered. CONSTITUTION: A paste type underfill resin composition for flip chip packaging as a paste composition for die attachment used in semiconductor packaging by flip-chip comprises an underfill resin applied between a solder ball of a semiconductor chip and an electrode pad of a substrate; and a filler on which the underfill resin is coated. The underfill resin comprises 10-50 weight% epoxy, 3-10 weight% acrylate, 10-30 weight% flexing agent, 2-7 weight% thermal initiator, organic filler and hardener.

Description

강유전성 필러가 첨가된 언더필 수지 조성물{Underfill composition added by ferro-electric filler}Underfill composition added by ferro-electric filler

본 발명은 반도체 디바이스의 실장 기술에 관한 것으로서, 보다 상세하게는 플립칩 반도체 패키징 공정에 이용되는 언더필 수지 조성물에 관한 것이다.TECHNICAL FIELD This invention relates to the mounting technique of a semiconductor device. Specifically, It is related with the underfill resin composition used for a flip chip semiconductor packaging process.

반도체 소자의 집적화 및 집접화된 소자들의 소량화, 경량화에 대한 요구가 정보통신의 발달 및 장비의 복잡성에 대한 효과적인 극복의 차원에서 점차 증대되어 가고 있으며 이에 따라 단일 공간에 복수개의 칩이 실장되는 즉, 패키징된 반도체가 일반적으로 이용되고 있다.Increasingly, the demands for the integration and integration of semiconductor devices and the reduction in weight and weight of integrated devices have been gradually increased in view of the development of information communication and the effective overcoming of the complexity of equipment. Accordingly, a plurality of chips are mounted in a single space. Packaged semiconductors are generally used.

패키징(Packaging)은 외부단자가 형성된 기판에 칩(Chip)이 실장되고 추가적으로 Molding작업을 통하여 완성하게 된다. 여기에서 외부단자란 기판과 칩을 전기적으로 연결하는 기판에 형성된 단자를 말하며, 이 외부단자와 칩의 연결형태에 따라 Wire Bonding, Flip Chip Bonding 등으로 분류될 수 있다.Packaging is completed by forming a chip on a board on which an external terminal is formed and additionally molding. Here, the external terminal refers to a terminal formed on the substrate electrically connecting the substrate and the chip, and may be classified into wire bonding and flip chip bonding according to the connection form between the external terminal and the chip.

개괄적인 설명을 부연하면, Wire Bonding 방식은 리드가 형성된 기판에 칩을 올려두고 미세 Wire를 이용해 외부단자와 반도체 칩의 전극패턴을 연결하는 방식이며, Flip Chip Bonding방식은 전극패턴에 Sn/Pb 등의 소재로 이루어진 솔더볼(Solder Ball)이라는 돌출부를 형성하고 이를 통하여 기판에 칩을 실장할 때 전기적으로 연결 되도록 하는 방식을 의미한다.In general, the wire bonding method is a method of placing a chip on a substrate on which a lead is formed and connecting an external terminal and an electrode pattern of a semiconductor chip using fine wires. It means a method of forming a protrusion called a solder ball (Solder Ball) made of the material to be electrically connected when mounting the chip on the substrate.

와이어 본딩에 의한 방식은 도 1에서 도시된 바와 같이, 상부에 접착되는 다이(10), 하부기판(20), 본딩 와이어(30) 및 몰드소재(40) 등으로 이루어진다.As shown in FIG. 1, the wire bonding method includes a die 10, a lower substrate 20, a bonding wire 30, a mold material 40, and the like bonded to an upper portion thereof.

도 1에서와 같이 상기 다이(10)와 하부기판(20)은 본딩 와이어(30)에 의하여 전기적으로 연결되게 된다.As shown in FIG. 1, the die 10 and the lower substrate 20 are electrically connected by a bonding wire 30.

상기와 같은 와이어에 의한 방식은 본딩 와이어가 점유하여야 할 추가적인 공간이 필요하므로 그 만큼의 물리적 크기의 손실이 발생되며, 와이어 접속에 따른 물리적인 문제점이 발생할 수 있다.Since the wire-based method requires additional space to be occupied by the bonding wire, a loss of physical size is generated, and a physical problem may occur due to wire connection.

이러한 문제의식의 대안으로 등장한 플립칩 형태의 패키징 방법은 기존의 Wire bonding과는 반대로 솔더볼 또는 범프(Bump)가 형성된 칩을 뒤집어 플립(Flip)표면이 기판방향을 향하도록 실장하는 방식이며, 반도체 패키징 중에서 가장 작은 형태를 구현할 수 있는 기술이다.The flip chip type packaging method appeared as an alternative to the problem consciousness is a method of mounting a flip surface facing the substrate direction by flipping a chip having solder balls or bumps as opposed to conventional wire bonding. It is the technology that can implement the smallest form among them.

즉, 반도체 소자의 입출력 단자 전극에 어떠한 도전성 bump(극소 Pb ball)를 형성하고 배선 판 위의 전극단자인 도체 Pad와 전기적 접속을 형성하게 되는데, 상기의 과정에서 솔더볼(bump)과 패드와의 접착신뢰성 등이 약해지는 문제점이 발생하게 된다.That is, some conductive bumps (mini-Pb balls) are formed on the input / output terminal electrodes of the semiconductor device, and electrical connections are formed with the conductor pads, which are electrode terminals on the wiring board. In the above process, adhesion between the solder balls and the pads is performed. There arises a problem that the reliability is weakened.

이러한 문제점을 개선하고 솔더볼의 접착력을 보강하기 위하여 솔더볼과 패드사이의 공간에 에폭시 수지 등을 도포하게 되는데 이것을 언더필(underfill)이라고 한다.In order to remedy this problem and to reinforce the adhesive strength of the solder ball, an epoxy resin or the like is applied to the space between the solder ball and the pad, which is called underfill.

상기에 상술한 바와 같은 Flip Chip Bonding방식은 Wire Bonding 만큼의 공간을 절약할 수 있어 작은 Package의 제조가 가능하게 된다.The flip chip bonding method as described above can save the space as much as the wire bonding, so that a small package can be manufactured.

이러한 플립칩방식의 대표적인 방식으로 도 2와 도 3에서 도시한 바와 같이 CUF, NUF 방식을 들 수 있다.As a representative method of such a flip chip method is a CUF, NUF method as shown in Figs.

CUF(Capillary UnderFill)방식은 도 2에 도시된 바와 같이 솔더볼이 형성된 칩과 패드가 형성된 기판을 정렬하는 단계(a), flux 도포단계(b)를 거쳐, solder reflow 단계(c)를 통해 융착시키게 접착하게 된다.Capillary UnderFill (CUF) method as shown in Figure 2 to align the solder ball-formed chip and the substrate on which the pad is formed (a), through the flux coating step (b), fusion through the solder reflow step (c) To bond.

그 후, flux 세척단계(d)를 거친 후, 표면장력에 의한 모세관 현상을 이용한 방식으로 underfill을 도포(e)하고 최종적으로 underfill cure단계(f)를 수행하게 된다.Thereafter, after the flux washing step (d), the underfill is applied in a manner using a capillary phenomenon due to the surface tension (e), and finally the underfill cure step (f) is performed.

또한, 도 3에 개략적으로 도시된 바와 같이 NUF방식은 우선 NUF를 패드가 형성된 하부기판에 도포하는 단계(a)를 수행한 후, 솔더볼이 형성된 상부칩과의 정렬, fluxing 및 solder reflow과정(b)을 동시에 거치게 되며, 그 후 UF cure 공정(c)를 거치게 된다.In addition, as shown in FIG. 3, the NUF method first performs a step (a) of applying a NUF to a lower substrate on which a pad is formed, and then aligns, fluxing, and solder reflow processes with the upper chip on which solder balls are formed (b). ) And then go through the UF cure process (c).

상기에 제시되어 있는 방법 중 capillary type의 underfill의 경우 추가적인 공정을 수행하게 되므로 공정수행시간이 늘어나게 되며, 또한, 범프 밀도간격(bump pitch)과 범프 자체의 크기가 작아지고 있으며, 칩의 두께 또한 얇아지고 넓어짐에 따라 보이드(void)가 발생할 우려가 높아 결과적으로 불량에 의한 수율이 감소된다는 문제점이 있다.In the case of capillary type underfill, the process time is increased because the additional process is performed. Also, the bump pitch and the size of the bump itself are getting smaller, and the chip thickness is thinner. As it becomes wider and wider, there is a high possibility that voids are generated, resulting in a decrease in yield due to defects.

이에 반해, NUF 방식은 언더필 수지의 점도와 반도체 패키지 크기의 제한이 없고, 기존 방식에 비해 공정의 높은 생산성과 효율성을 지닌 기술이다. 도 4는 이러한 저흐름성 언더필(NUF) 기술을 이용하여 제작한 반도체 패키지를 나타낸다. 도 4에서와 같이, 반도체 칩(1)과 기판(3)이 언더필 수지(4)에 의해 본딩되어 있다. 반도체 칩(1)과 기판(3)은 솔더범프(2)에 의해 전지적으로 접속된다. 이때, 언더필 수지(4)는 에폭시 수지의 큰 열팽창 계수로 인해 성형품에 열응력이 발생하게 되어 변형, 이형, 균열 등의 기계적 결함이 발생하기 쉬운 문제가 있다.In contrast, the NUF method has no limitation on the viscosity of the underfill resin and the size of the semiconductor package, and has a higher productivity and efficiency than the conventional method. 4 shows a semiconductor package fabricated using such a low flow underfill (NUF) technique. As in FIG. 4, the semiconductor chip 1 and the substrate 3 are bonded by the underfill resin 4. The semiconductor chip 1 and the substrate 3 are electrically connected by the solder bumps 2. At this time, the underfill resin 4 has a problem that thermal stress is generated in the molded article due to the large coefficient of thermal expansion of the epoxy resin, and mechanical defects such as deformation, mold release, and cracking are likely to occur.

이러한 문제를 개선하기 위하여 언더필 수지에 실리카 필러를 함유하여 기계적 특성을 향상시키는 방법이 이용되었다. 도 5는 이와 같은 실리카 필러가 함유된 언더필 수지를 이용한 반도체 패키지를 나타낸 도면이다. 도 5를 살펴보면, 솔더범프(2)가 형성된 반도체 칩(1)과 기판(3) 사이에 실리카 필러(5)가 함유된 언더필 수지(4)를 이용하여 접합하였다. 이러한, 실리카 필러(5)로 인해서 언더필 수지(4)의 기계적 특성이 보안되어 변형, 이형 등의 기계적 결함을 줄일 수 있다.In order to improve this problem, a method of improving the mechanical properties by using a silica filler in the underfill resin was used. 5 is a view showing a semiconductor package using an underfill resin containing such a silica filler. Referring to FIG. 5, the underfill resin 4 containing the silica filler 5 is bonded between the semiconductor chip 1 on which the solder bumps 2 are formed and the substrate 3. Due to the silica filler 5, the mechanical properties of the underfill resin 4 can be secured, thereby reducing mechanical defects such as deformation and mold release.

그러나, 이와 같은 방법은 실리카 필러(5)로 인해서 언더필 수지(4)의 기계적 특성은 향상시킬 수 있으나, 접착시 실리카 필러(5)가 솔더범프(2)와 기판(3)의 접속 부위(6)에 적층되는 현상(filler entrapment)이 발생하는 문제가 있다. 이러한 기판(3)과 솔더범프(2)의 접속 부위(6)에 실리카 필러(5)가 적층됨으로 인해 반도체 패키지의 전기적 특성이 저하되고, 이는 결국 조립품 수율이 하락하는 문제로 이어지게 된다.However, such a method can improve the mechanical properties of the underfill resin 4 due to the silica filler 5, but the silica filler 5 is bonded to the solder bump 2 and the substrate 3 at the time of adhesion. There is a problem that a filler entrapment occurs. Due to the stacking of the silica filler 5 on the connection portion 6 of the substrate 3 and the solder bumps 2, the electrical characteristics of the semiconductor package are degraded, which in turn leads to a problem that the yield of the assembly is lowered.

본 발명은 상기와 같은 문제를 해결하기 위해 창안한 것으로서, 필러가 포함된 언더필 수지를 이용하여 반도체 디바이스를 접합하여도 필러가 전극에 적층되는 현상을 방지할 수 있는 반도체 패키징 방법에 이용되는 언더필 수지 조성물을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, the underfill resin used in the semiconductor packaging method that can prevent the phenomenon that the filler is laminated on the electrode even when the semiconductor device is bonded using the underfill resin containing the filler The purpose is to provide a composition.

본 발명의 다른 목적 및 장점들은 하기에 설명될 것이며, 본 발명의 실시예에 의해 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 첨부된 특허 청구 범위에 나타낸 수단 및 조합에 의해 실현될 수 있다.Other objects and advantages of the invention will be described below and will be appreciated by the embodiments of the invention. Further, objects and advantages of the present invention can be realized by the means and the combination shown in the appended claims.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 플립칩(flip-chip)에 의한 반도체 패키징에 이용되는 다이 접착용 페이스트 조성물로서, 반도체 칩의 솔더 볼(solder ball)과 기판의 전극 패드 사이에 도포되는 언더필(underfill) 수지; 및 상기 언더필 수지에 첨가되는 강유전성(ferro-electric) 물질이 코팅된 필러(filler);를 포함하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물이 제공된다.A die bonding paste composition for use in semiconductor packaging by flip-chip according to the present invention for achieving the above object, applied between the solder ball of the semiconductor chip and the electrode pad of the substrate Underfill resins; And a filler coated with a ferroelectric material added to the underfill resin. A paste type underfill resin composition for flip chip packaging is provided.

바람직하게, 상기 언더필 수지는, 에폭시 10 내지 50 중량퍼센트; 아크릴레이트 3 내지 10 중량퍼센트; 가요제 10 내지 30 중량퍼센트; 열개시제 2 내지 7 중량부; 유기성 충진제; 및 경화제;를 포함하고, 상기 유기성 충진제는 상기 유기성 충진제를 제외한 상태의 전체 중량 대비 15 내지 30 퍼센트 함량으로 포함되며, 상기 언더필 수지는, 전체 중량 대비 30 내지 40 퍼센트 함량의 용매를 더 포함한다.Preferably, the underfill resin is 10 to 50% by weight epoxy; Acrylate 3 to 10 weight percent; 10 to 30 weight percent of the flexible agent; 2 to 7 parts by weight of the thermal initiator; Organic fillers; And a curing agent; wherein the organic filler is included in an amount of 15 to 30 percent based on the total weight of the organic filler, excluding the organic filler, and the underfill resin further includes a solvent in an amount of 30 to 40 percent by weight.

또한, 상기 유기성 충진제는, 분자량 50,000 이상의 액상 폴리부타디엔, 아클리로니트릴부타디엔, 글리시딜 아크릴레이트 및 스티렌 부타디엔 고무 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물이고, 상기 가요제는, 에폭시 말단 부타디엔 고무(epoxy-terminated butadiene rubber, ETBN) 및 카르복실 말단 부타디엔 고무(carboxyl-terminated butadiene rubber, CTBN) 중에서 선택된 하나의 물질 또는 혼합물이고, 상기 열개시제는, 퍼옥사이드, 하이드로퍼옥사이드, 퍼옥사이디카보네이트 및 퍼옥시에테르 계 중 90 ~ 130℃ 기준 반감기가 30 ~ 60min 인 물질 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물이고, 상기 에폭시는, 비스페놀 A계, 비스페놀 F계, 크레졸 노볼락계 및 페녹시계 에폭시 수지 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물이고, 상기 아크릴레이트는, TPGDA, DPGDA, TREGDMA TMPTA, HDDA 및 CDA 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물이고, 상기 경화제는, 상기 에폭시 전체 중량 대비 1 내지 5phr 의 아민계, 퍼옥사이드계 및 페놀계 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물이며, 상기 용매는, 메틸 카르비톨, 에톡시트리글리콜, 메틸 프로파솔, 프로필 디프로파솔 및 부틸 카르비톨 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 것이 바람직하다.In addition, the organic filler is a material selected from liquid polybutadiene, acrylonitrile butadiene, glycidyl acrylate, and styrene butadiene rubber having a molecular weight of 50,000 or more, or a mixture of two or more thereof, and the flexible agent is an epoxy terminal butadiene rubber ( Epoxy-terminated butadiene rubber (ETNN) and carboxyl-terminated butadiene rubber (CTBN) is a material or mixture selected from the thermal initiators, peroxides, hydroperoxides, peroxadicarbonates and peroxides One or a mixture of two or more selected from a substance having a half-life of 30 to 60 min based on a 90-130 ° C. in the oxyether system, and the epoxy is selected from the group consisting of Is selected one substance or a mixture of two or more, and the acrylate is , TPGDA, DPGDA, TREGDMA TMPTA, HDDA and CDA selected from one or a mixture of two or more, wherein the curing agent is one material selected from 1 to 5 phr of amine, peroxide and phenol based on the total weight of the epoxy Or a mixture of two or more thereof, and the solvent is preferably one substance selected from methyl carbitol, ethoxytriglycol, methyl propasol, propyl dipropazol and butyl carbitol or a mixture of two or more thereof.

아울러, 상기 언더필 수지는, 알코올, 카르복실산 및 알리파틱 알콜 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 플럭스(flux)제를 더 포함하는 것이 바람직하다.In addition, the underfill resin preferably further includes a flux agent, which is a substance selected from alcohols, carboxylic acids, and aliphatic alcohols, or a mixture of two or more thereof.

본 발명에 따른 강유전성 필러가 첨가된 언더필 수지 조성물은, 범프 전극과 기판이 접착되는 부위에 적층되는 필러에 의한 통전성의 약화현상을 언더필 조성물과 패키징 공정에서의 물리적 특성을 이용하여 극복할 수 있다.The underfill resin composition to which the ferroelectric filler according to the present invention is added can overcome the weakening of the electrical conduction caused by the filler laminated on the portion where the bump electrodes and the substrate are bonded by using the underfill composition and the physical properties in the packaging process.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술된 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래의 와이어 본딩에 의한 반도체 패키지를 나타낸 단면도이다.
도 2는 종래의 CUF에 의한 패키징 공정을 개략적으로 나타내는 공정 개략도이다.
도 3은 종래의 NUF에 의한 패키징 공정을 개략적으로 나타내는 공정 개략도이다.
도 4는 종래의 저흐름성 언더필(NUF) 기술을 이용하여 제작한 반도체 패키지를 나타낸 도면이다.
도 5는 종래의 필러가 함유된 언더필 수지를 이용한 반도체 패키지를 나타낸 도면이다.
도 6은 코어-쉘 코팅 구조의 필러를 나타내는 도면이다.
도 7은 졸-겔법을 이용하여 코팅한 필러를 나타내는 도면이다.
도 8 내지 도 12 는 본 발명의 일 실시예에 따른 플립칩 반도체 패키징 방법의 각 공정의 상태를 나타낸 도면이다.The following drawings, which are attached to this specification, illustrate exemplary embodiments of the present invention, and together with the detailed description of the present invention serve to further understand the technical spirit of the present invention, the present invention includes matters described in such drawings. It should not be construed as limited to.
1 is a cross-sectional view showing a semiconductor package by a conventional wire bonding.
2 is a process schematic diagram schematically showing a packaging process by a conventional CUF.
3 is a process schematic diagram schematically showing a conventional packaging process by NUF.
4 is a diagram illustrating a semiconductor package manufactured using a conventional low flow underfill (NUF) technology.
5 is a view showing a semiconductor package using an underfill resin containing a conventional filler.
6 shows a filler of a core-shell coating structure.
7 is a view showing a filler coated using the sol-gel method.
8 to 12 are diagrams showing the states of each process of the flip chip semiconductor packaging method according to an embodiment of the present invention.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the present specification and claims should not be construed as being limited to the common or dictionary meanings, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

본 발명의 일 실시예에 따른 플립칩(flip-chip) 패키징용 페이스트 타입 언더필(underfill) 수지 조성물의 구성은, 반도체 칩의 솔더 볼(solder ball)과 기판의 전극 패드 사이에 도포되는 언더필 수지 페이스트 혼합물과, 이에 첨가되는 강유전성(ferro-electric) 물질이 코팅된 필러(filler)를 포함한다.The composition of a paste-type underfill resin composition for flip-chip packaging according to an embodiment of the present invention is an underfill resin paste applied between a solder ball of a semiconductor chip and an electrode pad of a substrate. A mixture and a filler coated with a ferro-electric material added thereto.

상기 언더필 수지 페이스트 혼합물의 구성은, 에폭시 10 내지 50 중량퍼센트, 아크릴레이트 3 내지 10 중량퍼센트, 가요제 10 내지 30 중량퍼센트, 열개시제 2 내지 7 중량부, 유기성 충진제, 경화제, 전체 중량 대비 30 내지 40 퍼센트의 용매 및 플럭스(flux)제를 포함한다. 여기서, 상기 유기성 충진제는 유기성 충진제를 제외한 상태의 전체 중량 대비 15 내지 30 퍼센트 함량으로 포함되는 것이 바람직하다.The composition of the underfill resin paste mixture is 10 to 50% by weight of epoxy, 3 to 10% by weight of acrylate, 10 to 30% by weight of flexible agent, 2 to 7 parts by weight of thermal initiator, organic filler, curing agent, 30 to 40% by weight. Percent solvent and flux agent. Here, the organic filler is preferably included in an amount of 15 to 30 percent of the total weight of the state excluding the organic filler.

상기 유기성 충진제는 분자량 50,000 이상의 액상 폴리부타디엔, 아클리로니트릴부타디엔, 글리시딜 아크릴레이트, 스티렌 부타디엔 고무 등을 사용할 수 있으며, 상기 고무들의 함량을 조절함으로써, 페이스트의 점도를 조절할 수 있다.The organic filler may be a liquid polybutadiene, acryonitrile butadiene, glycidyl acrylate, styrene butadiene rubber and the like molecular weight of 50,000 or more, by adjusting the content of the rubber, it is possible to adjust the viscosity of the paste.

상기 가요제는 에폭시 말단 부타디엔 고무(epoxy-terminated butadiene rubber, ETBN) 또는 카르복실 말단 부타디엔 고무(carboxyl-terminated butadiene rubber, CTBN) 등을 사용할 수 있다. 상기 가요제는 고무와 에폭시의 상용성을 향상시키는 역할을 수행한다. 그러나 상기 가요제가 과다하게 함유될 경우 MRT(Moisture Resistance Test) 신뢰성의 감소를 유발할 수 있다.The flexible agent may be epoxy-terminated butadiene rubber (ETBN) or carboxyl-terminated butadiene rubber (CTBN). The flexible agent serves to improve the compatibility of rubber and epoxy. However, excessively containing the flexible agent may cause a decrease in reliability of the Moisture Resistance Test (MRT).

상기 열개시제는 퍼옥사이드, 하이드로퍼옥사이드, 퍼옥사이디카보네이트 및 퍼옥시에테르 계 중 90 ~ 130℃ 기준 반감기가 30 ~ 60min 인 것이 바람직하다. 상기 열개시제가 과다하게 함유될 경우 끈적임(Tack) 값이 감소하여 칩 접착이 용이하지 않을 수 있다.The thermal initiator preferably has a half life of 30 to 60 min based on 90 to 130 ° C. in the peroxide, hydroperoxide, peroxidicarbonate, and peroxyether system. If the thermal initiator is excessively contained, the stickiness value may be reduced and chip adhesion may not be easy.

상기 에폭시는 비스페놀 A계, 비스페놀 F계, 크레졸 노볼락계 및 페녹시 계열의 에폭시 수지가 바람직하며, 취급성을 위한 Tack 특성의 조절과 가요성을 위해 고상과 액상의 비율은 1.0 ~ 3.0 인 것이 바람직하다.The epoxy is preferably a bisphenol A-based, bisphenol-F-based, cresol novolak-based and phenoxy-based epoxy resins, and the ratio of the solid phase and the liquid phase is 1.0 to 3.0 for the control and flexibility of the tack characteristics for handling. desirable.

상기 아크릴레이트는 TPGDA, DPGDA, TREGDMA, TMPTA, HDDA 및 CDA 등을 사용할 수 있다. 상기 아크릴레이트가 과다하게 함유될 경우 Tack 값이 감소하여 칩 접착이 용이하지 않을 수 있다.The acrylate may be TPGDA, DPGDA, TREGDMA, TMPTA, HDDA, CDA and the like. When the acrylate is excessively contained, the Tack value may be reduced and chip adhesion may not be easy.

상기 경화제는 잠재성 경화제로, 에폭시 전체 중량 대비 1 ~ 5 phr 정도의 아민계, 퍼옥사이드계, 페놀계 등을 사용할 수 있다. 상기 경화제가 과다하게 함유될 경우 보관성 저하 및 분자량 감소를 유발할 수 있다.The curing agent may be a latent curing agent, such as an amine-based, peroxide-based, phenol-based or the like based on 1 to 5 phr relative to the total weight of the epoxy. When the curing agent is excessively contained, it may cause deterioration in storage and molecular weight.

상기 용매는 반응성 용매로, 메틸 카르비톨, 에톡시트리글리콜, 메틸 프로파솔, 프로필 디프로파솔 및 부틸 카르비톨 등을 사용할 수 있다. 상기 용매들의 함량을 조절함으로써, 비-스테이징 경화율 및 페이스트 점도를 조절할 수 있다.As the solvent, methyl carbitol, ethoxytriglycol, methyl propasol, propyl dipropasol, butyl carbitol and the like can be used. By controlling the content of the solvents, the non-staging cure rate and paste viscosity can be controlled.

상기 플럭스제는 알코올, 카르복실산 및 알리파틱 알코올 등을 사용할 수 있다. 상기 플럭스제를 함유하여 반도체 패키징 공정에서 별도의 플럭스 공정을 생략할 수 있다.The flux agent may be alcohol, carboxylic acid, aliphatic alcohol and the like. By containing the flux agent, a separate flux process may be omitted in the semiconductor packaging process.

상기 필러는 무기 필러인 실리카 외곽에 자발분극성 강유전성 물질을 코팅하여 형성한다. 이러한 상기 필러의 전처리 공정은 여러가지 방법으로 이루어질 수 있는데, 그 중 한 예로는 실리카의 외곽에 강유전성 물질을 코어 쉘(core-shell) 구조로 코팅하는 방법이 있다.(참조 논문, A facile method to prepare a series of SIO2@Au core/shell structured nanoparticles. Junguo Xue. 2007) 그리고, 다른 예로는 상기 실리카의 외곽을 졸 겔(sol-gel)법을 통해 코팅을 하는 방법이 있다.(참조 논문, Coatings produced by electrophoretic deposition from nano-particulate silica sol-gel suspensions. Y. Castro, B. Ferrari. 2003)The filler is formed by coating a spontaneous polar ferroelectric material on the outside of silica, which is an inorganic filler. The filler pretreatment may be performed by various methods, one of which is a method of coating a ferroelectric material with a core-shell structure on the outside of silica (see, A facile method to prepare). a series of SIO2 @ Au core / shell structured nanoparticles.Junguo Xue . 2007) And another example is the method of coating the outer surface of the silica by the sol-gel method (Reference paper, Coatings produced) by electrophoretic deposition from nano-particulate silica sol-gel suspensions.Y. Castro, B. Ferrari . 2003)

상기 강유전성 물질이 코팅된 실리카 필러는 반도체 패키징시에 전류를 인가하면 언더필 수지 내에서의 이동성이 발생하게 된다. 이러한 현상을 이용하여 언더필 수지 내에서 필러의 위치 및 이동을 제어할 수 있다.The ferroelectric material-coated silica filler generates mobility in the underfill resin when a current is applied during semiconductor packaging. This phenomenon can be used to control the position and movement of the filler in the underfill resin.

도 6은 코어-쉘 코팅 구조의 필러를 나타내는 도면이고, 도 7은 졸-겔법을 이용하여 코팅한 필러를 나타내는 도면이다.FIG. 6 is a view showing a filler of a core-shell coating structure, and FIG. 7 is a view showing a filler coated using a sol-gel method.

도 6을 살펴보면, 코어-쉘 구조의 코팅 방식에 따라 실리카의 외곽에 다수의 강유전성 고분자 입자가 코팅되어 있다. 또한, 도 7을 살펴보면, 실리카 졸-겔법이 적용되어 실리카(1)의 외곽을 강유전성 물질(2)이 둘러싸서 코팅된 형태가 나타난다.Referring to Figure 6, according to the coating method of the core-shell structure, a plurality of ferroelectric polymer particles are coated on the outside of the silica. In addition, referring to Figure 7, the silica sol-gel method is applied to the outer appearance of the silica (1) is surrounded by a ferroelectric material (2) is a coating form appears.

그러면, 본 발명에 따른 언더필 수지 조성물을 이용한 플립칩 반도체 패키징 방법 및 공정을 도 8 내지 도 12를 통하여 설명하기로 한다.Next, a flip chip semiconductor packaging method and process using the underfill resin composition according to the present invention will be described with reference to FIGS. 8 to 12.

도 8 내지 도 12 는 본 발명의 일 실시예에 따른 플립칩 반도체 패키징 방법의 각 공정의 상태를 나타낸 도면이다.8 to 12 are diagrams showing the states of each process of the flip chip semiconductor packaging method according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 플립칩 반도체 패키징 방법은, 먼저 도 8에서와 같이, 기판(200)에 강유전성 물질이 코팅된 필러(110)가 첨가된 언더필 수지(100)를 도포한다. 이때, 도포되는 언더필 수지(100)는 상술한 본 발명의 일 실시예에 따른 플립칩 패키징용 페이스트 타입 언더필 수지 조성물이다. 본 공정에서는 기판(200)에 언더필 수지(100)를 도포할 때 스크린 프린팅 기법을 이용한다. 또한, 스텐실, 스핀 코팅, 디스펜싱 기법 등으로 언더필 수지(100)를 도포할 수 있다.In the flip chip semiconductor packaging method according to an embodiment of the present invention, first, as shown in FIG. 8, the underfill resin 100 to which the filler 110 coated with the ferroelectric material is added is applied to the substrate 200. At this time, the applied underfill resin 100 is a flip chip packaging paste type underfill resin composition according to an embodiment of the present invention described above. In this process, a screen printing technique is used to apply the underfill resin 100 to the substrate 200. In addition, the underfill resin 100 may be applied by a stencil, spin coating, or dispensing technique.

다음은 도 9에서와 같이, 범프 전극(310)이 형성된 반도체 칩(300)을 위 공정에서 준비된 언더필 수지(100)가 도포된 기판(200)에 정렬한다. 이때에는 기판(200)의 전극 패드(210)가 형성된 면과, 반도체 칩(300)의 범프 전극(310)이 형성된 면이 마주보도록 한다. 또한, 범프 전극(310)과 전극 패드(210)의 위치가 수직방향으로 일치하도록 위치를 조절하여 정렬한다. 여기서 상기 범프 전극(310)은 구 형상의 솔더볼(solder ball) 또는 솔더범프(solder bump)인 것이 바람직하다. 나아가 상기 범프 전극(310)은 금(Au), 크롬(Cr), 알루미늄(Al), 주석(Sn) 등의 물질로 이루어진다.Next, as shown in FIG. 9, the semiconductor chip 300 on which the bump electrode 310 is formed is aligned with the substrate 200 to which the underfill resin 100 prepared in the above process is applied. In this case, the surface on which the electrode pad 210 of the substrate 200 is formed and the surface on which the bump electrode 310 of the semiconductor chip 300 is formed face each other. In addition, the positions of the bump electrodes 310 and the electrode pads 210 are adjusted to be aligned in the vertical direction. The bump electrode 310 is preferably a spherical solder ball (solder ball) or solder bump (solder bump). Further, the bump electrode 310 is made of a material such as gold (Au), chromium (Cr), aluminum (Al), tin (Sn), or the like.

이렇게 기판(200)과 반도체 칩(300)이 정렬하게 되면, 도 10에서와 같이, 범프 전극(310)과 전극 패드(210)가 접촉하도록 압착하는 절차를 진행한다. 이 단계는 가압착하는 단계로 완전하게 본딩이 완료되는 것은 아니다. 이때에는 S 부분과 같이 범프 전극(310)과 전극 패드(210)가 접촉하는 부위에 언더필 수지(100)에 포함된 필러(110)가 적층되는 현상이 발생할 수 있다. 이 가압착 공정은 적당한 지그를 이용하여 경압, 저온 그리고 단시간에 기판(200)과 반도체 칩(300)을 비-스테이징(B-staging)을 이용하여 압착한다. 보다 상세한 가압착 공정의 조건은 3kgf/㎠ 이하의 경압, 80℃ 이하의 저온, 3초 이하의 시간 내에서 이루어지는 것이 바람직하다.When the substrate 200 and the semiconductor chip 300 are aligned in this manner, as shown in FIG. 10, the bump electrode 310 and the electrode pad 210 are compressed to be in contact with each other. This step is the step of pressing and not completely bonding. In this case, a phenomenon in which the filler 110 included in the underfill resin 100 is stacked may occur at a portion where the bump electrode 310 and the electrode pad 210 come into contact with each other, such as an S portion. This pressing process presses the substrate 200 and the semiconductor chip 300 using B-staging at low pressure, low temperature, and short time using a suitable jig. It is preferable that the conditions of a more detailed press-bonding process are made within 3 kgf / cm <2> or less light pressure, 80 degrees C or less low temperature, and 3 second or less time.

다음으로, 도 11에서와 같이, 가압착과 함께 언더필 수지(100) 내에 포함된 필러(110)를 이동시키는 공정을 진행한다. 이렇게 필러(110)를 이동시키기 위해서, 반도체 칩(300) 및 기판(200)에 형성된 전극의 패턴에 대응하여 패턴이 형성된 패턴 전극 지그(400)에 가압착된 기판(200)과 반도체 칩(300)을 개재시키고 패턴 전극 지그(400)에 전류를 인가하는 절차를 진행한다. 이때, 언더필 수지(100)에 포함된 필러(110)는 실리카 입자(1110)에 자발분극성을 갖는 강유전성 물질(112)이 코팅되어 있는 구조로 인해 지그(400)에 전류를 인가하면 필러(110)에 전자기장으로 인한 인력 및 척력이 작용하게되고, 패턴이 형성된 전극 지그(400) 측으로 이동을 유도할 수 있다. 이를 통해 도 10에서 S 부분과 같이 접촉부위(S)에 적층된(entrapped) 필러(110)를 접촉부위(S) 이외의 영역으로 이동하도록 유도할 수 있다. 따라서, 전극 접속 부분(S)에 필러(110)가 적층되어 통전성을 약화시키는 현상을 회피할 수 있다.Next, as shown in FIG. 11, the process of moving the filler 110 included in the underfill resin 100 together with pressure bonding is performed. In order to move the filler 110 as described above, the substrate 200 and the semiconductor chip 300 are pressed onto the pattern electrode jig 400 having the pattern corresponding to the pattern of the electrode formed on the semiconductor chip 300 and the substrate 200. ) And a current is applied to the pattern electrode jig 400. At this time, the filler 110 included in the underfill resin 100 has a structure in which the ferroelectric material 112 having spontaneous polarization is coated on the silica particles 1110, thereby applying a current to the jig 400. The attraction and repulsive force due to the electromagnetic field is acted on, and may cause movement toward the electrode jig 400 in which the pattern is formed. Through this, as shown in FIG. 10, the filler 110 enclosed in the contact portion S may be moved to a region other than the contact portion S. Referring to FIG. Therefore, the phenomenon in which the filler 110 is laminated | stacked on the electrode connection part S and weakens electricity supply can be avoided.

또한, 이때에 패턴 전극 지그(400)에 인가하는 전류는 반도체 디바이스에 영향을 주지 않을 정도이고, 자발분극된 강유전체 입자인 필러(110)를 구동시킬 수 있을 정도의 범위로 한다.At this time, the current applied to the pattern electrode jig 400 does not affect the semiconductor device, and the range is such that the filler 110 which is spontaneously polarized ferroelectric particles can be driven.

이와 같이 필러의 이동을 유도한 이후에는 도 12에서와 같이, 열과 압력을 가하여 범프 전극(310)이 전극 패드(210)에서 눌려 결합부위의 면적을 확보하고, 언더필 수지(100)를 완전 경화시키는 압착공정을 진행한다. 이 압착 공정으로 반도체 패키징 공정은 완료하게 된다. 또한, 이 본압착 공정으로 인해 전극 사이의 접속면이 확보되어 통전을 보다 원활하게 하고, 언더필 수지에 포함된 필러로 인해 완전 경화시에 열팽창 계수 차이(CTE mismatch)에 의한 변형 및 불량도 방지할 수 있다.After inducing the movement of the filler as described above, as shown in FIG. 12, by applying heat and pressure, the bump electrodes 310 are pressed on the electrode pads 210 to secure the area of the bonding site, and completely cure the underfill resin 100. Proceed with the crimping process. This pressing process completes the semiconductor packaging process. In addition, the main compression process ensures a connection surface between the electrodes to smoothly conduct electricity, and prevents deformation and defects due to thermal expansion coefficient (CTE mismatch) during complete curing due to the filler contained in the underfill resin. Can be.

이 본압착 공정은 보다 상세하게, 170℃ 이하의 온도와 4kgf/㎠ 이하의 압력을 일정 시간 동안 가하여 상기 언더필 수지를 경화시켜 두 디바이스를 본딩한다. 아울러, 언더필 수지에 포함된 플럭스제로 인해서 별도의 플럭싱 공정은 생략될 수 있다.This main compression step is more specifically, by applying a temperature of 170 ℃ or less and a pressure of 4kgf / ㎠ or less for a certain time to cure the underfill resin to bond the two devices. In addition, a separate fluxing process may be omitted due to the flux contained in the underfill resin.

상기에서 설명한 플립칩 패키징용 페이스트 타입 언더필 수지 조성물은 반도체 패키징 방법에 이용될 수 있으며, 상기 방법을 통하여 패키지 반도체를 제조할 수 있다.The paste type underfill resin composition for flip chip packaging described above may be used in a semiconductor packaging method, and a package semiconductor may be manufactured through the method.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described above by means of limited embodiments and drawings, the present invention is not limited thereto and will be described below by the person skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of the claims.

100 : 언더필 수지 110 : 필러
111 : 실리카 112 : 강유전성 물질
200 : 기판 210 : 전극 패드
300 : 반도체 칩 310 : 범프 전극
400 : 패턴 전극 지그100: underfill resin 110: filler
111 silica 112 ferroelectric material
200: substrate 210: electrode pad
300: semiconductor chip 310: bump electrode
400: pattern electrode jig

Claims (14)

플립칩(flip-chip)에 의한 반도체 패키징에 이용되는 다이 접착용 페이스트 조성물로서,
반도체 칩의 솔더 볼(solder ball)과 기판의 전극 패드 사이에 도포되는 언더필(underfill) 수지; 및
상기 언더필 수지에 첨가되는 강유전성(ferro-electric) 물질이 코팅된 필러(filler);를 포함하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.A die-bonding paste composition used for semiconductor packaging by flip-chip,
An underfill resin applied between a solder ball of a semiconductor chip and an electrode pad of a substrate; And
A paste-type underfill resin composition for flip chip packaging, comprising: a filler coated with a ferroelectric material added to the underfill resin. 제 1항에 있어서,
상기 언더필 수지는,
에폭시 10 내지 50 중량퍼센트;
아크릴레이트 3 내지 10 중량퍼센트;
가요제 10 내지 30 중량퍼센트;
열개시제 2 내지 7 중량부;
유기성 충진제; 및
경화제;를 포함하는 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 1,
The underfill resin,
10 to 50 weight percent epoxy;
Acrylate 3 to 10 weight percent;
10 to 30 weight percent of the flexible agent;
2 to 7 parts by weight of the thermal initiator;
Organic fillers; And
A paste type underfill resin composition for flip chip packaging, comprising a curing agent. 제 2항에 있어서,
상기 유기성 충진제는 상기 유기성 충진제를 제외한 상태의 전체 중량 대비 15 내지 30 퍼센트 함량으로 포함된 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The organic filler is a flip chip packaging paste type underfill resin composition, characterized in that contained in an amount of 15 to 30 percent by weight relative to the total weight in the state excluding the organic filler. 제 2항에 있어서,
상기 언더필 수지는,
전체 중량 대비 30 내지 40 퍼센트 함량의 용매를 더 포함하는 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The underfill resin,
Paste type underfill resin composition for flip chip packaging, characterized in that it further comprises a solvent of 30 to 40 percent by weight based on the total weight. 제 2항에 있어서,
상기 유기성 충진제는,
분자량 50,000 이상의 액상 폴리부타디엔, 아클리로니트릴부타디엔, 글리시딜 아크릴레이트 및 스티렌 부타디엔 고무 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The organic filler,
Paste type underfill resin composition for flip chip packaging, characterized in that the molecular weight of 50,000 or more liquid polybutadiene, acrylonitrile butadiene, glycidyl acrylate and styrene butadiene rubber, one material or a mixture of two or more. 제 2항에 있어서,
상기 가요제는,
에폭시 말단 부타디엔 고무(epoxy-terminated butadiene rubber, ETBN) 및 카르복실 말단 부타디엔 고무(carboxyl-terminated butadiene rubber, CTBN) 중에서 선택된 하나의 물질 또는 혼합물인 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The flexible agent,
Paste type underfill resin composition for flip chip packaging, characterized in that the material or a mixture selected from epoxy-terminated butadiene rubber (ETBN) and carboxyl-terminated butadiene rubber (CTBN). 제 2항에 있어서,
상기 열개시제는,
퍼옥사이드, 하이드로퍼옥사이드, 퍼옥사이디카보네이트 및 퍼옥시에테르 계 중 90 ~ 130℃ 기준 반감기가 30 ~ 60min 인 물질 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The thermal initiator,
Paste type for flip chip packaging, characterized in that the one or a mixture of two or more selected from the peroxide, hydroperoxide, peroxidicarbonate and peroxy ether system having a half-life of 30 ~ 60min based on 90 ~ 130 ℃ Underfill resin composition. 제 2항에 있어서,
상기 에폭시는,
비스페놀 A계, 비스페놀 F계, 크레졸 노볼락계 및 페녹시계 에폭시 수지 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The epoxy,
A paste type underfill resin composition for flip chip packaging, characterized in that it is one selected from bisphenol A, bisphenol F, cresol novolac and phenoxy epoxy resins or a mixture of two or more thereof. 제 2항에 있어서,
상기 아크릴레이트는,
TPGDA, DPGDA, TREGDMA TMPTA, HDDA 및 CDA 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The acrylate is,
Paste type underfill resin composition for flip chip packaging, characterized in that the material selected from TPGDA, DPGDA, TREGDMA TMPTA, HDDA and CDA or a mixture of two or more. 제 2항에 있어서,
상기 경화제는,
상기 에폭시 전체 중량 대비 1 내지 5phr 의 아민계, 퍼옥사이드계 및 페놀계 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The curing agent,
Paste type underfill resin composition for flip chip packaging, characterized in that the mixture of one or more selected from the amine-based, peroxide-based and phenol-based phenol based on the total weight of the epoxy. 제 4항에 있어서,
상기 용매는,
메틸 카르비톨, 에톡시트리글리콜, 메틸 프로파솔, 프로필 디프로파솔 및 부틸 카르비톨 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 4, wherein
The solvent,
A paste type underfill resin composition for flip chip packaging, characterized in that it is one substance selected from methyl carbitol, ethoxytriglycol, methyl propasol, propyl dipropazole and butyl carbitol or a mixture of two or more thereof. 제 2항에 있어서,
상기 언더필 수지는,
알코올, 카르복실산 및 알리파틱 알콜 중에서 선택된 하나의 물질 또는 2종 이상의 혼합물인 플럭스(flux)제를 더 포함하는 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 2,
The underfill resin,
A paste-type underfill resin composition for flip chip packaging, further comprising a flux agent that is one selected from alcohols, carboxylic acids, and aliphatic alcohols, or a mixture of two or more thereof. 제 1항에 있어서,
상기 필러는,
실리카(silica)의 외곽에 자발 분극성을 갖는 강유전성 물질을 코어 쉘(core-shell) 구조로 코팅하여 형성된 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 1,
The filler,
A paste type underfill resin composition for flip chip packaging, which is formed by coating a ferroelectric material having spontaneous polarization on a core of a shell in a core-shell structure. 제 1항에 있어서,
상기 필러는,
실리카(silica)의 외곽에 자발 분극성을 갖는 강유전성 물질을 졸 겔(sol-gel) 법으로 코팅하여 형성된 것을 특징으로 하는 플립칩 패키징용 페이스트 타입 언더필 수지 조성물.The method of claim 1,
The filler,
A paste type underfill resin composition for flip chip packaging, which is formed by coating a ferroelectric material having spontaneous polarization on the outside of silica by a sol-gel method.
KR1020100027684A 2010-03-29 2010-03-29 Underfill composition added by ferro-electric filler KR20100039324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100027684A KR20100039324A (en) 2010-03-29 2010-03-29 Underfill composition added by ferro-electric filler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100027684A KR20100039324A (en) 2010-03-29 2010-03-29 Underfill composition added by ferro-electric filler

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030960A Division KR101036336B1 (en) 2008-04-02 2008-04-02 method of packaging semiconductor

Publications (1)

Publication Number Publication Date
KR20100039324A true KR20100039324A (en) 2010-04-15

Family

ID=42215839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100027684A KR20100039324A (en) 2010-03-29 2010-03-29 Underfill composition added by ferro-electric filler

Country Status (1)

Country Link
KR (1) KR20100039324A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306831B1 (en) * 2011-12-21 2013-09-10 코아셈(주) Printed circuit board and method of manufacturing the same
CN104884553A (en) * 2012-12-13 2015-09-02 Lg伊诺特有限公司 Elastomer composition and magnetic ferrite coated with the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306831B1 (en) * 2011-12-21 2013-09-10 코아셈(주) Printed circuit board and method of manufacturing the same
CN104884553A (en) * 2012-12-13 2015-09-02 Lg伊诺特有限公司 Elastomer composition and magnetic ferrite coated with the same
CN104884553B (en) * 2012-12-13 2017-06-09 Lg伊诺特有限公司 Elastic composition and it is coated with the magnetic ferrites of the elastic composition
TWI631172B (en) * 2012-12-13 2018-08-01 Ｌｇ伊諾特股份有限公司 Elastomer composition and magnetic ferrite coated with the same
US10202518B2 (en) 2012-12-13 2019-02-12 Lg Innotek Co., Ltd. Elastomer composition and magnetic ferrite coated with the same

Similar Documents

Publication Publication Date Title
KR100838647B1 (en) Wafer-level acf flip chip package using double-layered acf/ncf
TWI463575B (en) Manufacturing method of semiconductor device
JP2023165871A (en) Method for manufacturing electronic component device and electronic component device
JP5262188B2 (en) substrate
JP2013008963A (en) Semiconductor device and method of manufacturing the same
WO2007023852A1 (en) Semiconductor device and method for manufacturing same
KR19990082715A (en) Semiconductor device
CN107534020B (en) Adhesive film, method for producing semiconductor device, and semiconductor device
JP6017398B2 (en) Manufacturing method of semiconductor device
KR101036336B1 (en) method of packaging semiconductor
KR20100039324A (en) Underfill composition added by ferro-electric filler
KR20110014261A (en) Semiconductor package
JP2012147032A (en) Substrate manufacturing method
US20090246918A1 (en) Method of manufacturing semiconductor device
JP4129837B2 (en) Manufacturing method of mounting structure
TW202036734A (en) Chip package structure and manufacturing method thereof
KR20080074589A (en) Method for packaging semiconductor device by electrostatic and semiconductor package using the same
KR20090107271A (en) Underfill composition added by conductive particle and semiconductor package and method of packaging semiconductor using it
JP2014237843A (en) Film-like adhesive and method of producing semiconductor device using the same
KR20090015357A (en) Film type underfill and package-semiconductor and method of packaging semiconductor using it
JP2002016104A (en) Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly
KR20230133407A (en) Semiconductor device, and method for manufacturing same
JP2002170850A (en) Electronic component packaging structure and manufacturing method thereof
JP2009260225A (en) Method of manufacturing semiconductor device
JP2012072404A (en) Filmy adhesive and production method of semiconductor device using the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application