KR20100037350A

KR20100037350A - 표시 장치의 구동 장치 및 구동 방법, 상기 구동 장치를 포함하는 표시 장치

Info

Publication number: KR20100037350A
Application number: KR1020080096639A
Authority: KR
Inventors: 남형식; 김선기; 신병혁; 오재호; 김경우
Original assignee: 삼성전자주식회사
Priority date: 2008-10-01
Filing date: 2008-10-01
Publication date: 2010-04-09
Also published as: KR101501572B1

Abstract

본 발명은 표시 장치의 구동 장치 및 구동 방법, 상기 구동 장치를 포함하는 표시 장치에 관한 것이다. 상기 표시 장치의 구동 장치는 입력 영상 신호와 입력 제어 신호를 제공받아, 양극 신호와 음극 신호를 포함하는 차동 쌍 영상 신호를 생성하는 신호 제어부와, 상기 차동 쌍 영상 신호를 제공받아, 데이터 전압을 생성하는 데이터 구동부를 포함하되, 상기 양극 신호는 제1 전압과 제2 전압 사이를 스윙하고, 상기 음극 신호는 상기 제1 전압, 상기 제2 전압 및 제3 전압 사이를 스윙하고, 상기 제1 전압은 상기 제2 전압보다 크고, 상기 제2 전압은 상기 제3 전압보다 크다.

데이터 신호, 클록 신호. 차동 쌍 영상 신호

Description

표시 장치의 구동 장치 및 구동 방법, 상기 구동 장치를 포함하는 표시 장치{Driving device and driving method for display apparatus, and display apparatus comprising the driving device}

본 발명은 표시 장치의 구동 장치 및 구동 방법, 상기 구동 장치를 포함하는 표시 장치에 관한 것이다.

최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 전계 발광 표시 장치(organic light emitting diode display, OLED), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다.

PDP는 기체 방전에 의하여 발생하는 플라스마를 이용하여 문자나 영상을 표시하는 장치이며, 유기 발광 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이러한 평판 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 발광 표시 장치는 스위칭 소자를 포함하 는 화소와 표시 신호선이 구비된 표시판, 그리고 표시 신호선 중 게이트 선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부, 다수의 계조 전압을 생성하는 계조 전압 생성부, 계조 전압 중 영상 데이터에 해당하는 전압을 데이터 전압으로 선택하여 표시 신호선 중 데이터선에 데이터 전압을 인가하는 데이터 구동부, 그리고 이들을 제어하는 신호 제어부를 포함한다.

이러한 각 구동부는 구동에 필요한 일정한 전압을 공급받아서 이를 구동에 필요한 여러 전압으로 변경한다.예를 들어, 게이트 구동부는 게이트 온 전압과 게이트 오프 전압을 제공받아 게이트 신호로서 번갈아 게이트선에 인가하고, 계조 전압 생성부는 일정한 기준 전압을 제공받아 이를 저항을 통하여 분압한 후 데이터 구동부에 제공한다.

표시 장치의 구동 장치는 대화면 및 고해상도를 실현하기 위해 구동 장치 내에서의 고속의 데이터 전송 기술이 필요하다. 특히 신호 제어부와 데이터 구동부 사이의 데이터 신호를 고속으로 전송하기 위해 포인트 투 포인트(point-to-point) 방식의 인트라 패널 인터페이스(intra-panel-interface)를 사용한다. 일반적으로, 데이터 구동부는 다수의 소스 구동부를 포함하고 있으며, 포인트 투 포인트 방식의 인트라 패널 인터페이스에는 각각의 소스 구동부가 신호 제어부와 독립적인 배선으로 연결되어 있다. 따라서 하나의 배선에 다수의 소스 구동부가 연결되는 기존의 멀티 드롭(multi-drop) 방식에 비해 임피던스의 부정합 등이 작아짐으로써 전자기파(EMI : electromagnetic interference) 간섭을 줄일 수 있다. 또한, 멀티 레벨 시그널링(multi-level signaling) 기법을 응용하여 클록 신호가 데이터 신호들 사 이에 삽입된 임베디드 클록(embedded clock) 방식을 사용하면, 클록 신호를 전송하기 위한 별도의 배선이 필요없다. 또한, 데이터 신호와 클록 신호가 별개의 배선으로 전송되어 데이터 신호와 클록 신호간의 스큐(skew)로 인한 문제를 방지할 수 있다.

임베디드 클록(embedded clock) 방식은 클록 신호와 데이터 신호를 구별하기 위하여 두 신호의 전압을 서로 다르게 하는 멀티 레벨 시그널링(multi-level signaling) 기법을 응용한다. 멀티 레벨 시그널링(multi-level signaling) 기법을 응용할 경우 신호를 단일 전압으로 보내는 경우 보다 신호의 전압이 높게 되므로 신호를 보내는 송신단과 신호를 받는 수신단에서 소모되는 전력의 양이 늘어난다.

본 발명이 해결하고자 하는 과제는, 데이터 신호를 왜곡없이 고속으로 전송할 수 있는 표시 장치의 구동 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 과제는, 데이터 신호를 왜곡없이 고속으로 전송할 수 있는 표시 장치의 구동 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 또 다른 과제는, 데이터 신호를 왜곡없이 고속으로 전송할 수 있는 표시 장치를 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 태양(aspect)에 따른 표시 장치의 구동 장치는 입력 영상 신호와 입력 제어 신호를 제공받아, 양극 신호와 음극 신호를 포함하는 차동 쌍 영상 신호를 생성하는 신호 제어부, 및 차동 쌍 영상 신호를 제공받아, 데이터 전압을 생성하는 데이터 구동부를 포함하되, 양극 신호는 제1 전압과 제2 전압 사이를 스윙하고, 음극 신호는 제1 전압, 제2 전압 및 제3 전압 사이를 스윙하고, 제1 전압은 제2 전압보다 크고, 제2 전압은 제3 전압보다 크다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따른 표시 장치의 구동 장치는 입력 영상 신호와 입력 제어 신호를 제공받고, 입력 영상 신호에 따라 데이터 신호를 생성하고, 입력 제어 신호에 따라 클록 신호를 생성하며, 데이터 신호에 클록 신호를 변조하여 양극 신호와 음극 신호를 포함하는 차동 쌍 영상 신호 를 생성하는 신호 제어부, 및 차동 쌍 영상 신호를 제공받아, 데이터 전압을 생성하는 데이터 구동부를 포함하되, 차동 쌍 영상 신호는 다수의 데이터 신호 구간과 다수의 클록 신호 구간으로 구분할 수 있고, 데이터 신호 구간 중 양극 신호와 음극 신호의 전압 차이는 제1 전압과 제2 전압의 전압 차이와 동일하며, 클록 신호 구간 중 양극 신호와 음극 신호의 전압 차이는 제1 전압과 제3 전압의 전압 차이와 동일하다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 표시 장치의 구동 방법은 입력 영상 신호에 대응하는 데이터 신호에 소정의 간격으로, 입력 제어 신호에 따라 생성된 클록 신호를 삽입하여 변조하는 단계, 및 변조된 신호를 데이터 신호에 대응하는 구간과 클록 신호에 대응하는 영역에 따라 다른 레벨로 구분하며, 양극 전압과 음극 전압을 포함하며 데이터 신호 구간 중 양극 신호와 음극 신호의 전압 차이는 제1 전압과 제2 전압의 전압 차이와 동일하며, 클록 신호 구간 중 양극 신호와 음극 신호의 전압 차이는 제1 전압과 제3 전압의 전압 차이와 동일한 차동 쌍 영상 신호로 변환하는 단계를 포함한다.

상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따른 표시 장치는 다수의 데이터 라인, 데이터 라인에 데이터 전압을 공급하는 데이터 구동부, 및 입력 영상 신호에 따라 데이터 신호를 생성하고, 입력 제어 신호에 따라 클록 신호를 생성하며, 데이터 신호에 클록 신호를 변조하여 양극 신호와 음극 신호를 포함하는 차동 쌍 영상 신호를 생성하고, 차동 쌍 영상 신호의 데이터 신호 구간 및 클록 신호 구간 각각을 다른 레벨로 변환하는 신호 제어부를 포함하고, 신호 제어부는 데이터 신호 구간 중 양극 신호와 음극 신호의 전압 차이는 제1 전압과 제2 전압의 전압 차이와 동일하며, 클록 신호 구간 중 양극 신호와 음극 신호의 전압 차이는 제1 전압과 제3 전압의 전압 차이와 동일하다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

하나의 소자(elements)가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

먼저, 도 1 및 도 2를 참고하여 본 발명의 실시예들에 따른 표시 장치에 대하여 상세하게 설명하고, 표시 장치의 예로서 액정 표시 장치를 든다.

도 1은 본 발명의 실시예들에 따른 표시 장치의 블록도이고, 도 2는 도 1에 도시된 화소의 등가 회로도이다.

도 1을 참고하면, 본 발명의 일 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300), 게이트 구동부(gate driver)(400), 데이터 구동부(data driver)(500), 계조 전압 생성부(gray voltage generator)(800) 및 신호 제어부(signal controller)(600)를 포함한다.

도 1을 참고하면, 액정 표시판 조립체(300)는 등가 회로로 볼 때 다수의 신호선(signal line)(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 다수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 다수의 게이트선(G1-Gn)과 데이터 전압을 전달하는 다수의 데이터선(D1-Dm)을 포함한다.게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX)는 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다.유지 축전기(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선과 연결되어 있고, 입력 단자는 데이터선과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전 체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며, 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선(Gi-1)과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다.기본색의 예로는 적색, 녹색, 청색 등 빛의 삼원색을 들 수 있다.도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다.도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 둘 수도 있다.

액정 표시판 조립체(300)에는 적어도 하나의 편광자(도시하지 않음)가 구비되어 있다.

다시 도 1을 참고하면, 계조 전압 생성부(800)는 화소(PX)의 투과율과 관련 된 전체 계조 전압 또는 한정된 수효의 계조 전압(앞으로 "기준 계조 전압"이라 한다)을 생성한다.(기준) 계조 전압은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함할 수 있다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)과 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 전압으로서 데이터선(D1-Dm)에 인가한다.그러나 계조 전압 생성부(800)가 계조 전압을 모두 제공하는 것이 아니라 한정된 수효의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 원하는 데이터 전압을 생성한다. 본 발명의 실시예에 따른 데이터 구동부(500)는 다수의 소스 구동부(500_1~500_K)를 포함하며, 신호 제어부(600)와 다수의 소스 구동부(500_1~500_K)는 포인트 투 포인트 방식으로 연결된다. 따라서, 각각의 소스 구동부(500_1~500_K)는 포인트 투 포인트 방식에 따라 신호 제어부(600)로부터 직접적으로 영상 신호(DAS_1~DAS_K)를 전달받는다. 소스 구동부(500_1~500_K) 각각은 대응하는 다수의 데이터 선에 연결되어 있으며, 대응하는 다수의 데이터 선에 데이터 전압을 인가한다. 신호 제어부(600)로부터 다수의 소스 구동부(500_1~500_K) 각각에 전달되는 동일한 게이트 제어 신호(CONT2)에 따라 소스 구동부(500_1~500_K)는 데이터 전압을 데이터 선에 인가하며, 이로써 다수의 데이터 전압이 동일한 행 에 연결되어 있는 화소(PX)에 동일한 타이밍에 전달될 수 있다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다.이와는 달리, 이들 구동 장치(400, 500, 600, 800)가 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다.또한, 구동 장치(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶) 개의 계조(gray)를 가지고 있다. 본 발명의 실시예에 따른 입력 영상 신호(R, G, B) 및 입력 제어 신호는 저 전 압 차등 신호 전송방식(low voltage differential signaling, 이하 'LVDS'라 함.)에 따르는 신호일 수 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록 신호(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 LVDS 방식의 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하여 다수의 영상 신호(DAS_1~DAS_K), 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 다수의 영상 신호(DAS_1~DAS_K)를 데이터 구동부(500)로 내보낸다. 본 발명의 실시예에 따른 다수의 영상 신호(DAS_1~DAS_K) 각각은 차동 쌍(differential pair) 신호로서, 영상 데이터인 데이터 신호(DATA) 사이에 다른 크기를 가지는 클록 신호(CLK)가 삽입된 다중 레벨 신호 전송(multi-level signaling) 방식에 따라 생성된다. 클록 신호(CLK)는 수신단 측인 데이터 구동부(500)가 입력된 데이터 신호(DATA)를 샘플링 하기 위해 소정의 주파수를 가지는 신호로서, 데이터 신호(DATA)와 동일한 주파수이거나, 데이터 신호(DATA)의 주파수보다 낮은 주파수를 가질 수 있다. 또한, 도 1에서는 데이터 제어 신호(CONT2)가 영상 신호(DAS_1~DAS_K)와 다른 배선을 통해 데이터 구동부(500)에 전달되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 다수의 영상 신호(DAS_1~DAS_K)는 데이터 제어 신호(CONT2)와 함께 동일 배선을 통해 데이터 구동부(500)로 전달될 수 있다. 본 발명의 실시예에 따른 영상 신호에 대한 설명은 도 3을 참조하여 자세하게 후술한다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행[묶음]의 화소(PX)에 대한 다수의 영상 신호(DAS_1~DAS_K)를 데이터 구동부(500)로의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 아날로그 데이터 전압을 인가하라는 로드 신호(LOAD)를 포함한다.데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.

데이터 구동부(500)는 다수의 소스 구동부(500_1~500_K)를 포함하며, 다수의 소스 구동부(500_1~500_K) 각각은 다수의 영상 신호(DAS_1~DAS_K) 중 대응하는 영상 신호를 수신한다. 소스 구동부(500_1~500_K)는 수신한 영상 신호(DAS_1~DAS_K)로부터 클록 신호(CLK)를 분리하여 클록 신호(CLK)를 소정 주파수로 복원하거나, 클록 신호(CLK)를 이용하여 다중 상(multi-phase)을 가지는 다수의 클록 신호를 생성하여, 생성된 클록 신호(CLK)를 이용해 데이터 신호(DATA)를 샘플링 하여 디지털 영상 신호(DAT)를 생성한다. 이 때, 클록 신호(CLK)가 복원되는 소정 주파수는 데이터 신호(DATA)와 동일한 주파수이거나, 1/2에 대응하는 주파수일 수 있다. 클록 신호(CLK)가 데이터 신호(DATA)와 동일 주파수인 경우에는 클록 신호의 상승 모서 리 시점(rising edge timing)에 동기되어 데이터 신호(DATA)를 샘플링하고, 클록 신호(CLK)가 데이터 신호(DATA)의 1/2 주파수인 경우에는 클록 신호(CLK)의 상승 모서리 시점(rising edge timing) 및 하강 모서리 시점(falling edge timing)에 동기되어 데이터 신호(DATA)를 샘플링 한다. 데이터 구동부(500)는 생성된 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 전압으로 생성한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다.그러면, 데이터선(D1-Dm)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

화소(PX)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다.액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다.이러한 편광의 변화는 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 디지털 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.

1 수평 주기["1H"]라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하고 모든 화소(PX)에 데이터 전압을 인가하여 한 프레임(frame)의 영상을 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전").이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 주기적으로 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).

도 3은 도 1에 도시된 영상 신호를 설명하기 위한 도면이다.

도 3을 참조하면, 본 발명의 실시예들에 따라 신호 제어부(600)에서 생성되는 다수의 영상 신호(DAS_1~DAS_K) 중 하나의 영상 신호(DAS_q)를 나타내었다. 영상 신호(DAS_q)는 데이터 구동부(500)의 다수의 소스 구동부(500_1~500_K) 중 대응하는 소스 구동부(500_q)에 전달된다. 본 발명의 실시예들에 따른 신호 제어부(600)는 한 화소에 대응하는 다수의 비트를 나타내는 데이터 신호(DATA)에 클록 신호(CLK)를 삽입하여 영상 신호(DAS_q)를 생성한다.

이 때, 본 발명의 실시예에 따른 영상 신호(DAS_q)는 다수의 n 개의 비트로 이루어진 데이터 신호(DATA)를 차동 쌍 신호로 나타낸 데이터 신호 구간(Pdata), 클록 신호(CLK)를 차동 쌍 신호로 나타낸 클록 신호 구간(Pclk), 이전 데이터 신호 구간(P'data)과 클록 신호 구간(Pclk) 사이에 개재된 클록 헤더 구간(Pheader), 클록 신호 구간(Pclk)과 이후 데이터 신호 구간(Pdata) 사이에 개재된 클록 꼬리 구간(Ptail)로 구분될 수 있다. 도 3에서 데이터 신호 구간(Pdata)은 소스 구동부(500_q)에 연결되어 있는 다수의 데이터 선 중 데이터 신호(DATA)가 인가되는 데이터 선과 다른 데이터 선에 연결되어 있는 다른 화소의 데이터 신호이다. 클록 신 호(CLK)는 도 3과 달리 데이터 신호(DATA)의 각 비트 사이에 하나씩 삽입되어 있을 수 있다.

영상 신호(DAS_q)는 차동 쌍 신호로서 양극 신호(Vinp) 및 음극 신호(Vinm)를 포함한다. 영상 신호(DAS_q)는 차동 쌍을 이루는 양극 신호(Vinp)와 음극 신호(Vinm)를 이용하여 디지털 데이터를 나타낸다.

데이터 신호 구간(Pdata) 동안 양극 신호(Vinp)가 제1 전압(VH)이면 음극 신호(Vinm)는 제2 전압(VL)을 나타내고 양극 신호(Vinp)가 제2 전압(VL)이면 음극 신호(Vinm)는 제1 전압(VH)을 나타낸다. 제 1 전압(VH)는 제2 전압(VL) 보다 높다. 양극 신호(Vinp)가 제1 전압(VH)을 나타내고 음극 신호(Vinm)이 제2 전압(VL)을 나타내면 양극 신호(Vinp)와 음극 신호(Vinm)의 차가 양(+)이고, 그 결과 영상 신호(DAS_q)는 디지털 데이터 '1'을 나타낸다. 양극 신호(Vinp)가 제2 전압(VL)을 나타내고 음극 신호(Vinm)이 제1 전압(VH)을 나타내면 양극 신호(Vinp)와 음극 신호(Vinm)의 차가 음(-)이고, 그 결과 영상 신호(DAS_q)는 디지털 데이터 '0'을 나타낸다. 도면 3에서 데이터 신호(DATA)의 1번째 비트(1st bit)에 대응하는 차동 쌍 신호의 양극 신호(Vinp)는 음극 신호(Vinm)보다 작다. 따라서 1번째 비트(1st bit)는 디지털 데이터 '0'에 대응된다. 2번째 비트(2nd bit), 3번째 비트(3rd bit)는 양극 신호(Vinp)가 음극 신호(Vinm)보다 크므로, 디지털 데이터 '1'에 대응된다.

클록 신호 구간(Pclk) 동안 양극 신호(Vinp)가 제1 전압(VH)이면 음극 신호(Vinm)는 제3 전압(Vref)을 나타내고 양극 신호(Vinp)가 제3 전압(Vref)이면 음극 신호(Vinm)는 제1 전압(VH)을 나타낸다. 제3 전압은 제2 전압(VL) 보다 낮다. 양극 신호(Vinp)가 제1 전압(VH)을 나타내고 음극 신호(Vinm)가 제3 전압(Vref)을 나타내면 양극 신호(Vinp)와 음극 신호(Vinm)의 차가 양(+)이고, 그 결과 영상 신호(DAS_q)는 디지털 데이터 '1'을 나타낸다. 양극 신호(Vinp)가 제3 전압(Vref)을 나타내고 음극 신호(Vinm)이 제1 전압(VH)을 나타내면 양극 신호(Vinp)와 음극 신호(Vinm)의 차가 음(-)이고, 그 결과 영상 신호(DAS_q)는 디지털 데이터 '0'을 나타낸다. 도 3에 도시된 예에서는, 클록 신호 구간(Pclk) 동안 양극신호(Vinp)가 제1 전압(VH)이고 음극 신호(Vinm)가 제3 전압(Vref)이므로, 영상 신호(DAS_q)는 디지털 데이터 '1'이다.

달리 보면, 양극 신호(Vinp)는 제1 전압(VH)과 제2 전압(VL) 사이를 스윙하고, 음극 신호(Vinm)는 제1 전압(VH), 제2 전압(VL), 제3 전압(Vref) 사이를 스윙할 수 있다. 도 3에 도시된 것처럼, 제1 전압(VH)은 제2 전압(VL)보다 크고, 제2 전압(VL)은 제3 전압(Vref)보다 클 수 있다. 또한, 제1 전압(VH)은 커먼 모드 전압(Vcm)보다 크고, 제2 전압(VL) 및 제3 전압(Vref)은 커먼 모드 전압(Vcm)보다 작을 수 있다. 즉, 음극 신호(Vinm)는 커먼 모드 전압(Vcm)보다 높은 레벨에서는 싱글 레벨이고, 커먼 모드 전압(Vcm)보다 낮은 레벨에서는 멀티 레벨일 수 있다.

데이터 신호 구간(Pdata)에서, 양극 신호(Vinp)는 제1 전압(VH)과 제2 전압(VL) 사이를 스윙하고, 음극 신호(Vinm)는 제1 전압(VH)과 제2 전압(VL) 사이를 스윙한다.

반면, 클록 신호 구간(Pclk)에서, 양극 신호(Vinp)는 제1 전압(VH)이고, 음극 신호(Vinm)는 제3 전압(Vref)일 수 있다(즉, 디지털 데이터 '1'). 클록 헤더 구 간(Pheader)에서, 양극 신호(Vinp)는 제1 전압(VH)이고 음극 신호(Vinm)는 제2 전압(VL)이고(즉, 디지털 데이터 '1'), 클록 꼬리 구간(Ptail)에서 양극 신호(Vinp)는 제1 전압(VH)이고 음극 신호(Vinm)는 제2 전압(VL)일 수 있다(즉, 디지털 데이터 '1').

이와 같이, 클록 헤더 구간(Pheader)이 필요한 이유는, 데이터 신호 구간(Pdata)에서 클록 신호 구간(Pclk)으로 진입하기 전에 데이터 신호 구간(Pdata)의 마지막 데이터가 0인지 1인지 알 수 없기 때문이다. 클록 헤더 구간(Pheader)에서 양극 신호(Vinp) 및 음극 신호(Vinm)가 디지털 데이터 1을 나타내도록 만들면, 음극 신호(Vinm)가 변이(transition)되는 정도가 일정해 진다. 즉, 음극 신호(Vinm)는 항상 제2 전압(VL)에서 제3 전압(Vref)으로 떨어지면 된다. 변이되는 정도가 일정하므로, 회로를 안정적으로 구현할 수 있다.

뿐만 아니라, 클록 헤더 구간(Pheader)이 없고 데이터 신호 구간(Pdata)에서의 마지막 데이터가 '0'인 경우에, 음극 신호(Vinm)는 제1 전압(VH)에서 제3 전압(Vref)으로 떨어지게 된다. 이와 같이, 변이(transition)되는 정도가 크게 되면, EMI가 발생될 가능성이 높아진다. 그런데, 본 발명에서는, 음극 신호(Vinm)는 항상 제2 전압(VL)에서 제3 전압(Vref)으로 떨어지기 때문에, EMI 발생 가능성을 낮출 수 있다.

클록 꼬리 구간(Ptail)이 필요한 이유도 클록 헤더 구간(Pheader)이 필요한 이유와 유사하다. 즉, 회로를 안정적으로 구현하고, EMI 발생 가능성을 낮추기 위해서이다.

또한, 본 발명의 실시예들에서, 클록 신호 구간(Pclk)에서 영상 신호(DAS_q)가 나타내는 디지털 데이터는 '1'일 수 있다. 이와 같이 함으로써, 영상 신호(DAS_q)를 받는 소스 구동부(500_1~500_K) 내의 리시버는 클록 신호 구간(Pclk)에서 디지털 데이터 '1'만을 인식할 수 있도록 설계하면 되기 때문에(즉, 클록 신호 구간(Pclk)에서는 디지털 데이터 '0'을 인식할 필요가 없음.) 소스 구동부(500_1~500_K)의 구성이 간단해 질 수 있다. 따라서, 소스 구동부의 크기를 줄일 수 있다.

도 4는 도 1에 도시된 신호 제어부와 다수의 소스 구동부 사이의 연결 관계를 구체적으로 나타낸 도면이다.

도 4를 참조하면, 다수의 소스 구동부(500_1~500_K)는 신호 제어부(600)와 포인트 투 포인트 방식으로 연결되어 있다. 다수의 소스 구동부(500_1~500_K) 각각은 신호 제어부(600)로부터 다수의 영상 신호(DAS_1~DAS_K)를 전달받아, 이를 다수의 데이터 전압으로 변환하여 다수의 데이터 선(D1~Dm)으로 전달한다.

도 5는 도 1에 도시된 신호 제어부를 구체적으로 설명하기 위한 도면이다.

도 5에 도시된 바와 같이, 신호 제어부(600)는 수신부(610), 감마 보정부(620), 오버 드라이빙부(overdriving unit)(630), 타이밍 제어부(640) 및 패널 송신부(panel transmitter)(650)를 포함한다.

수신부(610)는 외부의 그래픽 제어기로부터 LVDS 방식의 입력 영상 신호(R, G, B) 및 입력 제어 신호(Hsync, Vsync, MCLK, DE)를 입력 받아, 입력 영상 신호에 따른 영상 데이터와 영상을 표시하기 위해 필요한 동기(synchronization) 제어 신 호를 생성한다. 동기 제어 신호는 클록 신호(CLK)를 포함한다.

감마 보정부(620)는 영상 데이터를 액정 표시 장치에 적합하도록 감마 보정한다. 감마 보정된 영상 데이터는 오버 드라이빙부(630)로 전달된다.

오버 드라이빙부(630)는 감마 보정된 영상 데이터의 직전 프레임 데이터와 현재 프레임 데이터를 비교하여 프레임 데이터간의 계조 변화 정도가 소정 값 이상이면, 현재 프레임 데이터를 증폭하여 응답 속도를 보상한다. 액정 표시 장치의 표시 소자가 포함하는 액정 층은 응답속도가 느려, 직전 프레임과 현재 프레임간의 계조 변화가 클 경우, 현재 프레임 데이터의 정확한 계조 표현이 어렵다. 오버 드라이빙부(630)는 이를 개선하기 위한 구성이다.

타이밍 제어부(640)는 동기 제어 신호를 이용하여 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 클록 신호(CLK)를 생성하고, 동기 제어 신호에 따라 영상 데이터의 배열(align)을 제어하여 패널 송신부(650)으로 데이터 신호(DATA) 및 클록 신호(CLK)를 전송한다. 구체적으로, 타이밍 제어부(640)는 다수의 소스 구동부(500_1~500_K)에 전달되는 데이터 신호(DATA) 및 클록 신호(CLK)를 생성하여 직렬적으로 패널 송신부(650)으로 전송한다.

패널 송신부(650)은 입력되는 데이터 신호(DATA) 및 클록 신호(CLK)를 분주하고, 도 3에서 언급한 다수의 영상 신호(DAS_1~DAS_K)를 생성하여 다수의 소스 구동부(500_1~500_K) 각각으로 전달한다.

패널 송신부(650)에 대한 구체적인 설명은 도 6을 참조하여 이하 설명한다.

도 6은 도 5에 도시된 패널 송신부를 설명하기 위한 도면이다.

도 6에 도시된 바와 같이, 패널 송신부(650)는 분주부(651), 직렬화부(652), 다중화부(653), 영상 신호 생성부(654) 및 송신 제어부(655)를 포함한다. 직렬화부(652)는 다수의 직렬화 회로(652_1~652_K)를 포함하고, 다중화 수단(653)은 다수의 다중화 회로(653_1~653_K)를 포함하며, 영상 신호 생성 수단(654)은 다수의 영상 신호 생성 회로(654_1~654_K)를 포함한다.

분주부(651)는 직렬적으로 수신되는 데이터 신호(DATA)를 소정의 단위로 분리하여 다수의 직렬화 회로(652_1~652_K) 각각에 전달한다. 본 발명의 실시예에 따른 소정의 단위란, 하나의 소스 구동부(500_1~500_K) 각각에 연결되어 있는 데이터 선의 개수에 해당하는 한 행의 화소에 전달되는 데이터 신호(DATA) 단위이다.

다수의 직렬화 회로(652_1~652_K) 각각은 전달받은 데이터 신호(DATA)를 직렬 변환하여 대응하는 다수의 다중화 회로(653_1~653_K) 각각에 전달한다.

다수의 다중화 회로(653_1~653_K) 각각은 직렬 변화된 데이터 신호(DATA)와 클록 신호(CLK)를 송신 제어부(655)의 제어에 따라 변조하여 대응하는 다수의 영상 신호 생성 회로(654_1~654_K) 각각으로 전달한다. 예를 들면, 다중화부(653_q)는 전달받은 비트 열로 이뤄진 한 화소의 데이터 신호(DATA)와 바로 인접한 다른 화소의 데이터 신호(DATA) 사이에 1비트의 클록 신호(CLK) 및 클록 꼬리 신호(CLKt)를 삽입하는 회로이다. 이렇게 생성된 변조 신호를 영상 신호 생성 회로(654_q)로 전달한다. 또한, 다중화 회로(653_q)는 클록 꼬리 신호(CLKt) 구간 바로 다음에 데이터 활성화 신호(DA)를 1비트 더 삽입하여 변조 신호를 생성할 수 있다. 다중화부(653)의 다른 다중화 회로 역시 이와 동일하게 동작한다.

다수의 영상 신호 생성 회로(654_1~654_K) 각각은 대응하는 다수의 다중화 회로(653_1~653_K) 각각으로부터 입력되는 변조 신호를 다수의 소스 구동 회로(500_1~500_K) 각각으로 전달하기 위해 다수의 영상 신호(DAS_1~DAS_K)로 변환한다. 앞서 도 3에서 설명한 바와 같이, 영상 신호 생성 회로(654_q)는 차동 쌍으로 이루어진 영상 신호(DAS_q)를 생성한다.

송신 제어부(655)는 다수의 다중화 회로(653_1~653_K)가 설정된 정보에 따라 데이터 신호 및 클록 신호를 변조하도록 제어하고, 다수의 영상 데이터 생성 회로(654_1~654_K) 각각이 데이터 신호(DATA) 및 클록 신호(CLK) 각각이 다른 레벨을 가지는 차동 쌍 신호로 증폭하여 출력하도록 제어한다. 구체적으로 송신 제어부(655)는 설정된 정보에 따라 데이터 신호(DATA)에서 소정 기간 단위로 클록 신호(CLK)를 삽입하는 변조 명령 신호(CT)를 다수의 다중화 회로(653_1~653_K) 각각으로 전달한다. 다수의 다중화 회로(653_1~653_K) 각각은 변조 명령 신호(CT)에 따라 데이터 신호(DATA) 사이에 클록 신호(CLK)를 삽입하고, 다수의 영상 신호 생성 회로(654_1~654_K) 각각으로 전달한다. 설정된 정보란 액정 표시 장치의 데이터 베이스(도시하지 않음)에 미리 저장된 데이터일 수 있고, 송신 제어부(655)가 설정된 정보를 저장하는 데이터 베이스를 별도로 포함할 수 있다.

송신 제어부(655)는 설정된 정보에 따라 클록 신호와 데이터 신호를 다른 레벨을 가지는 차동 쌍 신호가 되도록 영상 신호 생성 회로(654_1~654_K)를 제어한다. 또한, 송신 제어부(655)는 데이터 신호(DATA)의 레벨 변환 발생이 감지되면, 초기 강조 기간 동안 데이터 신호(DATA)의 차동 쌍 신호의 레벨을 클록 신호(CLK) 와 동일한 레벨이 되도록 영상 신호 생성 회로(654_1~654_K)를 제어한다. 구체적으로, 송신 제어부(655)는 영상 신호 생성 회로(654_1~654_K)로 입력되는 변조 신호가 데이터 신호(DATA) 및 클록 신호(CLK) 중 어떤 신호인지 알려주는 식별 신호(DIS)를 영상 신호 생성 회로(654_1~654_K)로 전달한다. 영상 신호 생성 회로(654_1~654_K)는 식별 신호(DIS)에 따라 데이터 신호(DATA) 및 클록 신호(CLK)에 대응하는 차동 쌍 신호 각각을 다른 레벨로 변환하여 영상 신호를 생성한다. 영상 신호 생성부(654_1~654_K)는 클록 신호(CLK)가 데이터 신호(DATA)에 삽입된 변조 신호를 전달받아, 송신 제어부(655)의 명령에 따라 데이터 신호(DATA)와 클록 신호(CLK)가 다른 레벨의 차동 쌍 신호로 증폭한다.

도 7은 도 1에 도시된 소스 드라이버를 설명하기 위한 도면이다.

도 7을 참조하면, 다수의 소스 드라이버(500_1~500_K) 중 하나의 소스 드라이버(500_q)를 예로 들어 설명한다. 다른 소스 드라이버(500_1~500_q-1, 500_q+1~500_K) 역시 소스 드라이버(500_q)와 동일한 구조를 가진다.

소스 드라이버(500_q)는 수신부(510), 시프트 레지스터(520), 데이터 래치(530) 및 변환부(540)를 포함한다. 소스 드라이버(500_q)는 다수의 데이터선(Dm1~Dmn)과 연결되어 있다.

수신부(510)는 검출부(511), 제3 전압 생성부(512), 클록 복원부(513), 데이터 저장부(514)를 포함한다.

제3 전압 생성부(512)는 검출부(511)가 차동 쌍 영상 신호(DAS_q)로부터 데이터 신호(DATA)와 클록 신호(CLK)를 구분하기 위한 제1 전압(VH), 제2 전압(VL) 및 제3 전압(Vref)을 생성한다. 제1전압(VH)은 제2 전압(VL)보다 크고 레퍼전스 전압(Vref)은 제2 전압(VL)보다 작다.

검출부(511)는 차동 쌍 영상 신호(DAS_q)를 수신하고, 영상 신호(DAS_q)의 전압을 검출하여, 제1 전압(VH), 제2 전압(VL) 및 제3 전압(Vref)을 이용하여 클록 신호(CLK)와 데이터 신호(DATA)를 분리한다. 도 3에 도시된 신호가 소스 구동부(500_q)에 입력되면 검출부(511)는 수신되는 차동 쌍 영상 신호(DAS_q)의 양극 신호(Vinp)와 음극 신호(Vinm)의 차가 제1 전압(VH)과 제2 전압(VL)의 차와 같으면 수신된 차동 쌍 영상 신호(DAS_q)를 데이터 신호(DATA)로 판단하고, 수신되는 차동 쌍 영상 신호(DAS_q)의 양극 신호(Vinp)와 음극 신호(Vinm)의 차가 제1 전압(VH)과 제3 전압(Vref)의 차 와 같으면 수신된 차동 쌍 영상 신호(DAS_q)를 클록 신호(CLK)로 판단한다. 검출부(511)는 데이터 신호(DATA)와 클록 신호(CLK)를 각각 분리하여 데이터 래치(540) 및 클록 복원부(513)로 전달한다.

클록 복원부(513)는 전달받은 클록 신호(CLK)를 데이터 신호(DATA)의 주파수와 동일 주파수로 복원하여 데이터 신호(DATA)를 샘플링 할 수 있는 샘플링 클록 신호(SCLK)를 생성한다. 샘플링 클록 신호(SCLK)의 상승 모서리 시점에 동기되어 데이터 저장부(514)는 데이터 신호(DATA)를 샘플링하여 디지털 데이터(DAT)를 생성할 수 있다. 또는, 데이터 저장부(514)는 데이터 신호(DATA)의 주파수의 1/2에 해당하는 주파수를 가지는 샘플링 클록 신호(SCLK)를 생성하여, 샘플링 클록 신호(SCLK)의 상승 모서리 시점 및 하강 모서리 시점에 데이터 신호(DATA)를 샘플링하여 디지털 데이터를 생성할 수 있다. 이와 달리 클록 복원부(513)는 소정의 기간 만큼 시프트 되어 다중 상(multi-phase)을 가지는 다수의 샘플링 클록 신호(SCLK)를 생성하고, 데이터 저장부(514)는 다수의 다중 상 샘플링 클록 신호(SCLK)의 상승 모서리 시점에 동기되어 데이터 신호(DATA)를 샘플링 하여 디지털 데이터를 생성할 수 있다. 이 때 소정의 기간이란 데이터 신호(DATA)가 1비트의 데이터를 나타내는 기간에 대응되는 기간이다. 또한, 클록 복원부(513)는 소스 구동부(500_q)에서 데이터 처리를 위해 필요한 신호를 생성한다. 구체적으로, 신호 제어부(600)로부터 직접 전달받거나 영상 신호와 함께 전달받은 데이터 제어 신호(CONT2)에 따라 클록 신호(CLK)를 변환하여, 소정의 주파수를 가지는 클록 신호(SFCLK)를 생성한다. 이렇게 생성된 클록 신호(SFCLK)는 시프트 레지스터(520)가 디지털 데이터를 시프트 시켜 저장하는데 이용된다. 데이터 저장부(514)는 디지털 데이터를 시프트 레지스터(520)로 전달한다.

시프트 레지스터(520)는 클록 신호(SFCLK)에 따라 데이터 래치(530)를 활성화한다. 활성화된 데이터 래치(530)는 데이터 저장부(514)에서 디지털 데이터(DAT)를 전달받는다. 그리고 활성화되지 않은 데이터 래치는 시프트 레지스터(520)에 의해 활성화될 때까지 전달받은 디지털 데이터(DAT)를 유지한다. 그리고 소스 구동부(500_q)에 연결되어 있는 다수의 데이터선(Dm1~Dmn)에 연결되어 있는 한 행의 화소(PX)에 입력될 디지털 데이터가 데이터 래치(530)에 모두 저장되면, 동시에 데이터 래치(530)는 병렬적으로 이를 변환부(530)로 전달한다.

변환부(540)는 수신한 디지털 데이터에 따라 계조 전압을 선택하여 디지털 데이터를 데이터 전압으로 변환하고, 이를 저장하고 있다가 로드 신호(LOAD)에 따 라 다수의 데이터선(Dm1~Dmn) 각각으로 대응하는 다수의 데이터 전압 각각을 동시에 출력한다.

이와 같은 동작은 다수의 소스 구동부(500_1~500_K) 각각에서 일어나며, 다수의 소스 구동부(500_1~500_K) 각각은 동기를 제어하는 동일한 데이터 구동 제어신호를 전달받으므로, 소스 구동부(500_1~500_K) 각각의 변환부에서 한 행의 다수의 화소에 데이터 전압이 전달되는 시점은 동일하다.

이상에서 본 발명의 바람직일 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이와 같이, 본 발명의 실시예에 따른 표시 장치의 구동 장치 및 구동 방법은 신호 제어부와 소스 구동부 사이의 데이터 신호를 왜곡 없이 정확하게 전달할 수 있다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

도 1은 본 발명의 실시예들에 따른 표시 장치의 블록도이다.

도 2는 도 1에 도시된 화소의 등가 회로도이다.

도 3은 도 1에 도시된 영상 신호를 설명하기 위한 도면이다.

도 5는 도 1에 도시된 신호 제어부를 설명하기 위한 도면이다.

* 도면의 주요 부분에 대한 부호의 설명

3: 액정층 100: 하부 표시판

191: 화소 전극 200: 상부 표시판

230: 색 필터 270: 공통 전극

300: 액정 표시판 조립체 400: 게이트 구동부

500: 데이터 구동부 500_1~500_K : 소스 구동부

600: 신호 제어부 610: 수신부

620: 감마 보정부 630: 오버 드라이빙부

640: 타이밍 제어부 650: 패널 송신부

800: 계조 전압 생성부

R,G,B: 입력 영상 데이터 DE: 데이터 인에이블 신호

MCLK: 메인 클록 Hsync: 수평 동기 신호

Vsync: 수직 동기 신호 CONT1: 게이트 제어 신호

CONT2: 데이터 제어 신호 DAS_1~DAS_K : 차동 쌍 영상 신호

Clc: 액정 축전기 Cst: 유지 축전기

Q: 스위칭 소자

Claims

입력 영상 신호와 입력 제어 신호를 제공받아, 양극 신호와 음극 신호를 포함하는 차동 쌍 영상 신호를 생성하는 신호 제어부; 및

상기 차동 쌍 영상 신호를 제공받아, 데이터 전압을 생성하는 데이터 구동부를 포함하되,

상기 양극 신호는 제1 전압과 제2 전압 사이를 스윙하고,

상기 음극 신호는 상기 제1 전압, 상기 제2 전압 및 제3 전압 사이를 스윙하고,

상기 제1 전압은 상기 제2 전압보다 크고, 상기 제2 전압은 상기 제3 전압보다 큰 표시 장치의 구동 장치.
제 1항에 있어서,

상기 제1 전압은 커먼 모드 전압보다 크고,

상기 제2 전압 및 제3 전압은 상기 커먼 모드 전압보다 작은 표시 장치의 구동 장치.
제 1항에 있어서,

상기 차동 쌍 영상 신호는 다수의 데이터 신호 구간과 다수의 클록 신호 구간으로 구분할 수 있고,

상기 데이터 신호 구간에서, 상기 양극 신호는 상기 제1 전압과 상기 제2 전압 사이를 스윙하고, 상기 음극 신호는 상기 제1 전압과 상기 제2 전압 사이를 스윙하는 표시 장치의 구동 장치.
제 3항에 있어서,

상기 클록 신호 구간에서, 상기 양극 신호는 상기 제1 전압이고, 상기 음극 신호는 상기 제3 전압인 표시 장치의 구동 장치.
제 4항에 있어서,

상기 다수의 데이터 신호 구간은 제1 및 제2 데이터 신호 구간을 포함하고, 상기 제1 및 제2 데이터 신호 구간 사이에는 상기 클록 신호 구간이 개재되어 있고,

상기 제1 데이터 신호 구간과 상기 클록 신호 구간 사이에는 클록 헤더 구간이 개재되고,

상기 클록 신호 구간과 상기 제2 데이터 신호 구간 사이에는 클록 꼬리 구간이 개재되고,

상기 클록 헤더 구간에서, 상기 양극 신호는 상기 제1 전압이고 상기 음극 신호는 상기 제2 전압이고,

상기 클록 꼬리 구간에서, 상기 양극 신호는 상기 제1 전압이고 상기 음극 신호는 상기 제2 전압인 표시 장치의 구동 장치.
제 1항에 있어서,

상기 데이터 구동부는 다수의 소스 구동부를 포함하고,

상기 신호 제어부와 상기 다수의 소스 구동부는 포인트 투 포인트 방식으로 연결된 표시 장치의 구동 장치.
입력 영상 신호와 입력 제어 신호를 제공받고, 상기 입력 영상 신호에 따라 데이터 신호를 생성하고, 상기 입력 제어 신호에 따라 클록 신호를 생성하며, 상기 데이터 신호에 상기 클록 신호를 변조하여 양극 신호와 음극 신호를 포함하는 차동 쌍 영상 신호를 생성하는 신호 제어부; 및

상기 차동 쌍 영상 신호를 제공받아, 데이터 전압을 생성하는 데이터 구동부를 포함하되,

상기 차동 쌍 영상 신호는 다수의 데이터 신호 구간과 다수의 클록 신호 구간으로 구분할 수 있고,

상기 데이터 신호 구간 중 상기 양극 신호와 상기 음극 신호의 전압 차이는 제1 전압과 제2 전압의 전압 차이와 동일하며,

상기 클록 신호 구간 중 상기 양극 신호와 상기 음극 신호의 전압 차이는 상기 제1 전압과 제3 전압의 전압 차이와 동일한 표시 장치의 구동 장치.
제 7항에 있어서,

상기 제1 전압은 상기 제2 전압보다 크고, 상기 제2 전압은 상기 제3 전압보다 큰 표시 장치의 구동 장치.
제 8항에 있어서,

상기 양극 신호와 음극 신호의 전압 차이가 양이면 상기 차동 쌍 영상 신호는 디지털 데이터 '1'을 나타내고, 상기 양극 신호와 음극 신호의 전압 차이가 음이면 상기 차동 쌍 영상 신호는 디지털 데이터 '0'을 나타내는 표시 장치의 구동 장치.
제 7항에 있어서,

상기 신호 제어부는 상기 데이터 신호와 상기 클록 신호를 입력받고, 상기 데이터 신호에 소정의 간격으로 상기 클록 신호를 삽입하여 변조 신호를 생성하고, 상기 변조 신호를 상기 데이터 신호 구간 및 상기 클록 신호 구간 각각에 대응하여 다른 레벨을 가지는 차등 쌍 영상 신호로 변환하며, 초기 강조 기간 동안 상기 데이터 신호 구간의 차동 쌍 영상 신호를 변환하는 패널 송신부를 포함하는 표시 장치의 구동 장치.
제 10항에 있어서, 상기 패널 송신부는

상기 데이터 신호를 입력 받아 직렬 배열하는 직렬화부,

상기 직렬 배열된 데이터 신호에 상기 클록 신호를 삽입하여 변조 신호를 생 성하는 다중화부,

상기 변조 신호를 입력 받아, 상기 변조 신호를 상기 데이터 신호 구간 및 상기 클록 신호 구간 각각에 대응하여 다른 레벨을 가지는 차등 쌍 영상 신호로 변환하고, 상기 초기 강조 기간 동안 상기 데이터 신호 구간의 차동 쌍 영상 신호를 변환하는 영상 신호 생성부, 및

상기 데이터 신호, 클록 신호 및 기설정된 상기 초기 강조 기간에 대한 정보를 입력 받고, 상기 소정의 간격에 따라 상기 데이터 신호에 상기 클록 신호를 삽입하는 위치를 제어하고, 상기 차동 쌍 영상 신호의 레벨을 상기 데이터 신호 구간, 클록 신호 구간 및 초기 강조 기간에 따라 증폭 정도를 제어하는 송신 제어부를 포함하는 표시 장치의 구동 장치.
제 7항에 있어서,

상기 데이터 구동부는 상기 차동 쌍 영상 신호로부터 상기 데이터 신호 및 클록 신호를 분리하며, 상기 클록 신호를 이용하여 상기 데이터 신호를 샘플링 하여 데이터 전압을 생성하는 표시 장치의 구동 장치.
제 12항에 있어서,

상기 차동 쌍 영상 신호는 상기 데이터 구동부의 동작을 제어하기 위한 데이터 제어 신호를 더 포함하는 표시 장치의 구동 장치.
제 13항에 있어서,

상기 데이터 구동부는, 상기 클록 신호를 상기 데이터 신호의 주파수에 대응하는 주파수로 복원하고, 상기 복원된 클록 신호를 이용하여 상기 데이터 신호를 샘플링 하여 디지털 데이터 신호를 생성하며, 상기 디지털 데이터 신호에 대응하는 데이터 전압을 생성하는 표시 장치의 구동 장치.
입력 영상 신호에 대응하는 데이터 신호에 소정의 간격으로, 입력 제어 신호에 따라 생성된 클록 신호를 삽입하여 변조하는 단계; 및

상기 변조된 신호를 데이터 신호에 대응하는 구간과 상기 클록 신호에 대응하는 영역에 따라 다른 레벨로 구분하며, 양극 전압과 음극 전압을 포함하며 상기 데이터 신호 구간 중 상기 양극 신호와 상기 음극 신호의 전압 차이는 제1 전압과 제2 전압의 전압 차이와 동일하며, 상기 클록 신호 구간 중 상기 양극 신호와 상기 음극 신호의 전압 차이는 상기 제1 전압과 제3 전압의 전압 차이와 동일한 차동 쌍 영상 신호로 변환하는 단계를 포함하는 표시 장치의 구동 방법.
제 15항에 있어서,

상기 차동 쌍 영상 신호를 입력받아 상기 입력 영상 신호에 대응하는 데이터 전압을 생성하는 단계를 더 포함하며,

상기 데이터 전압을 생성하는 단계는

상기 클록 신호를 상기 데이터 신호의 주파수에 대응하는 주파수로 복원하는 단계,

상기 복원된 클록 신호를 이용하여 상기 데이터 신호를 샘플링 하여 디지털 데이터 신호를 생성하는 단계, 및

다수의 계조 전압 중 상기 디지털 데이터 신호에 대응하는 데이터 전압을 선택하는 단계를 포함하는 표시 장치의 구동 방법.
제 15항에 있어서,

상기 변조하는 단계는,

상기 데이터 신호 및 클록 신호에 데이터 제어 신호를 더 포함시켜 변조하며, 상기 데이터 제어 신호는 상기 데이터 전압을 생성하는 단계를 제어하는 신호인 표시 장치의 구동 방법.
제 16항에 있어서,

상기 데이터 전압을 생성하는 단계는,

상기 차동 쌍 영상 신호로부터 상기 데이터 제어 신호를 분리하는 단계를 더 포함하는 표시 장치의 구동 방법.
다수의 데이터 라인;

상기 데이터 라인에 데이터 전압을 공급하는 데이터 구동부; 및

입력 영상 신호에 따라 데이터 신호를 생성하고, 입력 제어 신호에 따라 클 록 신호를 생성하며, 상기 데이터 신호에 상기 클록 신호를 변조하여 양극 신호와 음극 신호를 포함하는 차동 쌍 영상 신호를 생성하고, 상기 차동 쌍 영상 신호의 데이터 신호 구간 및 클록 신호 구간 각각을 다른 레벨로 변환하는 신호 제어부를 포함하고,

상기 신호 제어부는,

상기 데이터 신호 구간 중 상기 양극 신호와 상기 음극 신호의 전압 차이는 제1 전압과 제2 전압의 전압 차이와 동일하며,

상기 클록 신호 구간 중 상기 양극 신호와 상기 음극 신호의 전압 차이는 상기 제1 전압과 제3 전압의 전압 차이와 동일한 표시 장치.
제 19항에 있어서,

상기 데이터 구동부는 다수의 소스 구동부를 포함하고,

상기 신호 제어부와 상기 다수의 소스 구동부는 포인트 투 포인트 방식으로 연결된 구동 장치.