KR20100027524A - 교류구동 발광장치 - Google Patents

교류구동 발광장치 Download PDF

Info

Publication number
KR20100027524A
KR20100027524A KR1020080086467A KR20080086467A KR20100027524A KR 20100027524 A KR20100027524 A KR 20100027524A KR 1020080086467 A KR1020080086467 A KR 1020080086467A KR 20080086467 A KR20080086467 A KR 20080086467A KR 20100027524 A KR20100027524 A KR 20100027524A
Authority
KR
South Korea
Prior art keywords
led
cell
cells
electrode
led cells
Prior art date
Application number
KR1020080086467A
Other languages
English (en)
Other versions
KR100961110B1 (ko
Inventor
그리고리 오누쉬킨
박길한
손중곤
김형근
양정자
이영진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080086467A priority Critical patent/KR100961110B1/ko
Publication of KR20100027524A publication Critical patent/KR20100027524A/ko
Application granted granted Critical
Publication of KR100961110B1 publication Critical patent/KR100961110B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

기판과, 상기 기판 상면에 일렬로 배열된 K개(여기서, K는 3 이하의 정수임)의 제1 LED 셀과, 상기 기판 상면에 상기 제1 LED 셀의 열과 평행하게 일렬로 배열된 K개의 제2 LED 셀과, 상기 기판 상면에서 상기 제1 및 제2 LED 셀의 열 사이에 일렬로 배열된 K-1개의 제3 LED 셀을 포함하는 교류구동 발광장치를 제공한다.
여기서, 특정 배열방향으로 상기 제1 내지 제3 LED 셀의 순서로 정의할 때에, m번째(여기서, m은 K보다 작은 홀수임) 제3 LED 셀의 제1 전극은 m번째와 m+1번째 제1 LED 셀의 제2 전극에 연결되고, m번째 제3 LED 셀의 제2 전극은 m 번째와 m+1번째 제2 LED 셀의 제1 전극에 연결된다. n번째(여기서, n은 K보다 작은 짝수임) 제3 LED 셀의 제1 전극은 n번째와 n+1번째 제2 LED 셀의 제2 전극에 연결되고, n번째 제3 LED 셀의 제2 전극은 n 번째와 n+1번째 제1 LED 셀의 제1 전극에 연결된다. 본 발명의 제1 실시형태에 따른 교류구동 발광장치는 상기 제3 LED 셀의 발광면적은 상기 제1 및 제2 LED 셀의 발광면적의 1.3 배 내지 1.6배이다.
LED 구동회로, AC 전압, 사다리망 회로, ESD

Description

교류구동 발광장치{AC DRIVING LIGHT EMITTING DEVICE}
본 발명은 교류 구동 발광장치에 관한 것으로서, 보다 상세하게는 AC 전원에서 직접 사용가능한 교류 구동 발광장치에 관한 것이다.
반도체 발광다이오드(LED)는 출력 및 효율이나 신뢰성 측면에서 광원으로서 유익한 장점을 가지므로, 조명장치 또는 디스플레이 장치의 백라이트를 대체할 수 있는 고출력, 고효율 광원으로서 적극적으로 연구 개발되고 있다.
일반적으로, 발광다이오드는 낮은 직류전류에서 구동된다. 따라서, 정규전압(예, 교류 220V)에서 발광다이오드를 구동하기 위해서는 낮은 DC 출력전압을 공급하는 추가적인 회로(예, AC/DC 컨버터)가 요구된다. 그러나, 이러한 추가적인 회로의 도입은 LED 모듈의 구성을 복잡하게 할 뿐만 아니라, 공급전원의 변환과정에서 효율성과 신뢰성의 저하가 야기될 수 있다. 또한, 광원 외의 추가적인 부품으로 인해 제품 가격이 증가하고 제품의 크기가 증가되며 스위칭 모드 동작시에 주기성분에 의해 EMI 특성이 나빠지는 단점이 있다.
이러한 문제를 해결하기 위해서, 추가적인 컨버터 없이 AC 전압에도 구동가능한 다양한 형태의 LED 구동회로가 제안되고 있다. 하지만, 일반적으로 AC 구동형 LED 구동회로에서는, 대부분의 LED가 AC 전압의 특정 반주기에서만 구동가능하도록 배열되므로, 원하는 광량을 얻는데 필요한 LED의 개수가 크게 증가한다.
이러한 LED의 필요 개수는 동일한 광량을 제공하더라도 그 LED의 배열 방법에 따라 달라질 수 있으나, 종래의 배열에서는 매우 낮은 효율을 갖고 있다. 예를 들어, 종래의 대표적인 역병렬 배열 또는 브리지 배열인 경우에는, 각각 실제 연속적으로 발광되는 LED 수는 전체 LED 수의 50%와 60% 정도에 불과하다. 즉, 원하는 발광수준을 얻기 위해서 소모되는 LED 수가 많아지는 비효율적인 문제가 있다.
따라서, 보다 효율적인 LED의 배열을 통해 동일한 광량을 보다 적은 수의 LED를 사용하여 제공될 수 있으며, 이는 AC 구동형 LED회로의 제조와 판매의 경제성 측면에서 매우 중요한 문제이다.
또한, 실제 교류 구동 발광장치를 구현하는데 있어서, 각 단위 LED 셀의 연결은 일반적으로 복잡한 양상을 가질 수 있다. 따라서, 배선 연결형태 및 이를 형성하는 공정을 복잡하고 양산성이 낮다는 문제가 있을 수 있다. 또한, 다수의 LED 셀을 복잡한 연결을 가지므로, 높은 집적도를 갖도록 소형화된 형태로 설계하는 것도 중요한 과제로 인식되고 있다.
한편, 교류구동 발광장치는 다수의 LED 셀을 포함하는데, 다수의 LED 셀은 높은 온도에서 장시간 동작하면 그 셀의 위치에 따라 접합온도가 상이해질 수 있 다. 이러한 사실로 인해 온도 구동 범위와 라이프타임이 제한된다. 높은 접합온도를 갖는 LED 셀은 보다 빨리 노화되는 문제가 있다.
본 발명의 일 목적은 상기한 기술적 과제를 해결하기 위한 것으로서, AC에서 구동가능한 최적의 LED 셀 배열형태를 가지면서 셀 위치에 따른 접합온도의 차이로 인한 문제를 완화할 수 있는 교류구동 발광장치를 제공하는데 있다.
나아가, 본 발명의 다른 목적은 상술된 기술적 문제를 해결하는 동시에 추가적으로 ESD 특성이 강화된 교류구동 발광장치를 제공하는데 있다.
상기한 기술적 과제를 실현하기 위해서, 본 발명의 제1 실시형태는,
기판과, 상기 기판 상면에 일렬로 배열된 K개(여기서, K는 3 이하의 정수임)의 제1 LED 셀과, 상기 기판 상면에 상기 제1 LED 셀의 열과 평행하게 일렬로 배열된 K개의 제2 LED 셀과, 상기 기판 상면에서 상기 제1 및 제2 LED 셀의 열 사이에 일렬로 배열된 K-1개의 제3 LED 셀을 포함하는 교류구동 발광장치를 제공한다.
여기서, 특정 배열방향으로 상기 제1 내지 제3 LED 셀의 순서로 정의할 때에, m번째(여기서, m은 K보다 작은 홀수임) 제3 LED 셀의 제1 전극은 m번째와 m+1번째 제1 LED 셀의 제2 전극에 연결되고, m번째 제3 LED 셀의 제2 전극은 m 번째와 m+1번째 제2 LED 셀의 제1 전극에 연결된다. n번째(여기서, n은 K보다 작은 짝수임) 제3 LED 셀의 제1 전극은 n번째와 n+1번째 제2 LED 셀의 제2 전극에 연결되고, n번째 제3 LED 셀의 제2 전극은 n 번째와 n+1번째 제1 LED 셀의 제1 전극에 연결된다.
본 발명의 제1 실시형태에 따른 교류구동 발광장치는 상기 제3 LED 셀의 발광면적은 상기 제1 및 제2 LED 셀의 발광면적의 1.3 배 내지 1.6배이며, 1 번째 제1 LED 셀의 제1 전극과 1 번째 제2 LED 셀의 제2 전극에 연결된 제1 외부전극과, K 번째 제1 및 제2 LED 셀의 전극 중 제3 LED 셀에 연결되지 않은 전극에 연결된 제2 외부전극을 더 포함한다.
바람직하게, 제1 내지 3 LED 셀의 제1 및 제2 전극은 각각 해당 셀 상면에서 대향하는 양변에 인접하도록 위치하며, 해당 변에 따라 연장된 부분을 갖는다.
바람직하게, 상기 제3 LED 셀은 전극이 연결된 2개의 제1 LED 셀과 전극이 연결된 2개의 제2 LED 셀과 인접하도록 배열된다.
보다 집적화된 배열을 실현하면서 배선연결을 단축시키기 위해서 다양한 배열과 셀 형상이 고려될 수 있다.
일 배열예에서는, 상기 제3 LED 셀은 각각 그 배열방향으로 기울어진 평행사변형인 상면을 갖도록 설계할 수 있다. 이 경우에, 상기 제3 LED 셀의 제1 및 제2 전극은 각각 상기 제3 LED 셀 상면에서 경사진 양변에 인접하도록 형성되는 것이 바람직하다.
보다 배선연결을 간소화게 구현할 수 있도록, 상기 제1 LED 셀의 제1 및 제2 전극은 각각 상기 제1 LED 셀 상면에서 그 제1 LED 셀의 배열방향과 수직인 양 변에 인접하도록 형성되며, 상기 제2 LED 셀의 제1 및 제2 전극은 각각 상기 제2 LED 셀 상면에서 그 제2 LED 셀의 배열방향과 수직인 양 변에 인접하도록 형성될 수 있다.
다른 배열예에서는, 상기 제1 내지 제3 LED 셀은 각각 대향하는 2개의 장변과 대향하는 2개의 단변으로 이루어진 거의 직사각형인 상면을 가지며, 상기 제1 내지 제3 LED 셀의 제1 및 제2 전극은 각각 상기 직사각형인 상면 중 2개의 장변에 인접하도록 형성될 수 있다.
이 경우에, 상기 제1 내지 제3 LED 셀은 그 단변이 특정 LED 셀의 배열방향과 거의 수직이 되도록 배열될 수 있다.
또한, 상기 1 번째의 제1 LED 셀은 상기 기판 상면의 제3 변을 따라 상기 1 번째의 제2 LED 셀에 인접하도록 연장되며,상기 K 번째의 제2 LED 셀은 상기 기판 상면의 제4 변을 따라 상기 K 번째의 제1 LED 셀에 인접하도록 연장될 수 있다.
이 경우에, 상기 제1 외부 전극은 상기 1번째의 제1 LED 셀 상에 위치하며, 상기 제2 외부 전극은 상기 K 번째의 제2 LED 셀 상에 위치할 수 있다.
상기 제1 내지 제3 LED 셀은 각각 상기 기판 상에 순차적으로 성장된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
바람직하게, 적어도 한 쌍의 m 번째 제2 LED 셀과 m+1번째 제2 LED 셀은, 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되고, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유할 수 있다.
이와 유사하게, 적어도 한 쌍의 n 번째 제1 LED 셀과 n+1번째 제1 LED 셀은, 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되고, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유할 수 있다.
바람직하게, 각 쌍의 m 번째 제2 LED 셀과 m+1번째 제2 LED 셀은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유하고, 각 쌍의 n 번째 제1 LED 셀과 n+1번째 제1 LED 셀은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유하고, 나머지 다른 인접한 제1 내지 제3 LED 셀은 상기 기판까지 노출된 영역에 의해 분리될 수 있다.
본 발명의 바람직한 제1 실시형태는, 기판; 및 상기 기판 상면에 나란히 형 성된 적어도 제1 및 제2 사다리망 회로 LED 어레이를 포함하는 교류구동 발광장치를 제공한다.
상기 제1 및 제2 사다리망 회로형 LED 어레이 각각은, 상기 기판 상면에 일렬로 배열된 K개(여기서, K는 3 이하의 정수임)의 제1 LED 셀과, 상기 기판 상면에 상기 제1 LED 셀의 열과 평행하게 일렬로 배열된 K개의 제2 LED 셀과, 상기 기판 상면에서 상기 제1 및 제2 LED 셀의 열 사이에 일렬로 배열된 K-1개의 제3 LED 셀을 포함하며, 상기 제1 및 제2 사다리망 회로형 LED 어레이는 각각의 제2 LED 셀의 열이 서로 인접하도록 배열된다.
특정 배열방향으로 상기 제1 내지 제3 LED 셀의 순서를 정의할 때에, m번째(여기서, m은 K보다 작은 홀수임) 제3 LED 셀의 제1 전극은 m번째와 m+1번째 제1 LED 셀의 제2 전극에 연결되고, m번째 제3 LED 셀의 제2 전극은 m 번째와 m+1번째 제2 LED 셀의 제1 전극에 연결되고, n번째(여기서, n은 K보다 작은 짝수임) 제3 LED 셀의 제1 전극은 n번째와 n+1번째 제2 LED 셀의 제2 전극에 연결되고, n번째 제3 LED 셀의 제2 전극은 n 번째와 n+1번째 제1 LED 셀의 제1 전극에 연결된다.
또한, 1 번째 제1 LED 셀의 제1 전극과 1 번째 제2 LED 셀의 제2 전극은 서로 연결되고, K 번째 제1 및 제2 LED 셀의 전극 중 제3 LED 셀에 연결되지 않은 전극은 서로 연결된다.
본 실시형태에 따른 교류구동 발광장치는, 상기 제1 사다리망 회로형 LED 어레이의 K 번째 제2 LED 셀과 상기 제2 사다리망 회로형 LED 어레이의 K 번째의 제2 LED 셀 중 제3 LED 셀에 연결되지 않은 전극은 서로 연결된다. 상기 각 사다리망 회로형 LED 어레이에서, 상기 제3 LED 셀의 발광면적은 상기 제1 및 제2 LED 셀의 발광면적의 1.3 배 내지 1.6배이다.
상기 각 사다리망 회로형 LED 어레이의 상기 제1 내지 제3 LED 셀은 상기 기판 상에 순차적으로 성장된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
이 경우에, 상기 각 사다리망 회로형 LED 어레이에서 상기 제1 및 제2 LED 셀의 개수(K)는 홀수이며, 상기 제1 사다리망 회로형 LED 어레이의 K 번째 제2 LED 셀과 상기 제2 사다리망 회로형 LED 어레이의 K 번째의 제2 LED 셀은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 하나의 제1 전극을 공유할 수 있다.
본 발명의 제2 실시형태는, 제1 및 제2 접점 사이에서 n개(여기서, n은 n≥2인 양의 정수임)의 제1 중간접점에 의해 나란히 연결된 (n-1)개의 제1 브랜치와, 상기 제1 브랜치와 병렬로 상기 제1 및 제2 접점 사이에서 n개의 제2 중간접점에 의해 나란히 연결된 (n-1)개의 제2 브랜치와, 동일한 m번째의 제1 및 제2 중간접점을 각각 연결하는 n개의 중간 브랜치를 가지며, 상기 각각의 브랜치에는 적어도 하나의 LED 셀이 배치되는 적어도 하나의 사다리망 회로 - m은 상기 제1 접점으로부터 상기 (n-1)개의 제1 및 제2 브랜치와 상기 n개의 중간접점의 순서를 정의하는 양의 정수임-에 따라 구현된 복수의 LED 셀을 갖는 교류구동 발광장치를 제공한다.
상기한 사다리망 회로는, 상기 제1 및 제2 접점 사이에 인가되는 교류전압의 제1 반주기에서 2m번째의 제1 브랜치와 (2m-1)번째의 제2 브랜치 및 상기 n개의 중간 브랜치에 속하는 제1 그룹의 LED 셀이 직렬로 연결되어 구동되는 제1 전류 루프와, 상기 교류전압의 제2 반주기에서 (2m-1)번째의 제1 브랜치와 2m번째의 제2 브랜치 및 상기 n개의 중간 브랜치에 속하는 제2 그룹의 LED 셀이 직렬로 연결되어 구동되는 제2 전류 루프를 포함한다.
본 실시형태에 따른 교류구동 발광장치에서, 상기 각 제1 및 제2 브랜치에 속하는 LED 셀의 개수는 상기 각 중간 브랜치에 속하는 LED 셀의 개수보다 크며,상기 중간 브랜치에 속하는 LED 셀의 발광면적은 상기 제1 및 제2 브랜치에 속하는 LED 셀의 발광면적의 1.3 배 내지 1.6배이다.
바람직하게, 상기 각 제1 및 제2 브랜치에 속하는 LED 셀의 수는 2개이며, 상기 각 중간 브랜치에 속하는 LED 셀의 수는 1개일 수 있다.
본 발명에 따르면, AC 구동을 위한 복잡한 사다리망 회로연결구조를 높은 집적도를 갖도록 최적화를 실현할 수 있는 교류구동 발광장치를 제공한다. 특히, 각 LED 셀의 높은 효율을 보장할 수 있으면서도 LED 셀 간의 연결형태를 간소화될 수 있도록 LED 셀의 배열을 실현하고 전극 위치 및 전극간의 연결방식을 제안함으로써 높은 양산성을 갖는 우수한 교류 구동형 발광장치를 제공할 수 있다.
또한, 다수의 LED 셀의 배열형태에서 특정 위치의 LED 셀의 발광면적의 비율을 조정함으로써 각 배열위치에 따른 LED 셀의 접합온도 차이로 인한 문제를 해결할 수 있다. 특히, 본 발명에서 제안한 배열형태에서는 교류 전압의 전체 주기에서 동작하는 제3 LED 셀의 면적 비율이 다른 LED 셀에 비해 상대적으로 커지므로, 부가적으로 발광효율이 향상되는 효과를 기대할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.
도1는 본 발명의 제1 실시형태에서 채용가능한 LED 구동회로의 일 예로서 나타낸다. 본 발명의 제1 실시형태에 따른 사다리망 LED 구동회로의 최소단위배열로 이해될 수 있다.
도1에 도시된 LED 구동회로는, 외부단자(P1,P2)로 제공되는 제1 및 제2 접점 사이에 서로 병렬로 연결된 3개의 제1 LED 셀(A1,A2,A3)과 3개의 제2 LED 셀(B1,B2,B3)과, 각 제1 LED 셀(A1,A2,A3) 사이의 2개의 중간접점과 제2 LED 셀(B1,B2,B3)의 2개의 중간접점 사이에 각각 연결된 2개의 제3 LED 셀(C1,C2)을 포함한다.
제1 내지 제3 LED 셀의 전극 간의 연결을 살펴 보면, 1번째 제3 LED 셀(C1)의 제1 전극(-)은 1번째와 2번째 제1 LED 셀(A1,A2)의 제2 전극(+)에 연결되고, 1번째 제3 LED 셀(C1)의 제2 전극(+)은 1번째와 2번째 제2 LED 셀(B1,B2)의 제1 전극(-)에 연결된다. 2번째 제3 LED 셀(C2)의 제1 전극(-)은 2번째와 3번째 제2 LED 셀(B2,B3)의 제2 전극(+)에 연결되고, 2번째 제3 LED 셀(C2)의 제2 전극(+)은 2번째와 3번째 제1 LED 셀(A2,A3)의 제1 전극(-)에 연결된다.
또한, 상기 제1 접점에는 1번째 제1 LED 셀(A1)의 제1 전극(-)과 1번째 제2 LED 셀(B1)의 제2 전극이 연결되고, 상기 제2 접점에는 3번째 제1 LED 셀(A3)의 제2 전극(+)과 3번째 제2 LED 셀(B3)의 제2 전극이 연결된다.
이러한 연결에 의해 도1a에 도시된 LED 구동회로는 교류전압의 서로 다른 반주기에 구동되도록 2개의 전류 루프를 가질 수 있다.
교류전압의 제1 반주기에서는, 직렬로 연결된 LED 셀의 그룹(B1-C1-A2-C2-B3)은 제1 전류루프를 형성한다. 교류전압의 제2 반주기에서는, 직렬로 연결된 LED 셀의 그룹(A3-C2-B2-C1-A1)은 제2 전류루프를 형성한다. 이러한 동작을 통해서, 2개의 제3 LED 셀(C1,C2)은 교류 전압의 전체 주기에 걸쳐서 연속적으로 구동될 수 있다.
실제로 사다리망 회로에서 연속적으로 발광되는 LED 소자를 5개(사용 LED 개수 대비 구동 LED 개수: 5/8=62.5%)로 확보할 수 있다. 이는 종래의 AC 구동형 LED 배열인 역극성 배열(50%) 또는 브릿지 배열(통상 60%)보다 향상된 수치이다.
본 발명은 도1에 예시된 바와 같은 사다리망 LED 구동회로를 구현하는 레이아웃을 제공한다. 이러한 LED 셀의 레이아웃은 높은 집적도와 우수한 발광효율의 보장과 함께 전극간의 연결을 간소화하게 구현될 수 있다.
도2는 도1의 구동회로에 따른 발광 장치를 나타내는 평면도이다. 도2에 도시된 교류구동형 발광장치는 4개의 변, 즉 제1 내지 제4 변(e1-e4)으로 이루어진 직사각형인 기판(31)을 포함한다.
상기 기판(31) 상면의 제1 변(e1)을 따라 3개의 제1 LED 셀(A1,A2,A3)이 나란히 배열되며, 상기 제1 변(e1)과 대향하는 제2 변(e2)을 따라 3개의 제2 LED 셀(B1,B2,B3)이 나란히 배열된다. 상기 제1 및 제2 LED 셀의 열 사이에는 2개의 제3 LED 셀(C1,C2)이 배열된다.
본 실시형태에 채용되는 제1 내지 3 LED 셀에서, 제1 및 제2 전극(37,37' 및 38)은 각각 해당 셀 상면에서 대향하는 양변에 인접하도록 배치된다. 또한, 상기 제1 및 제2 전극(37,37' 및 38)은 그 변에 따라 연장된 부분을 갖도록 형성된다. 이와 같이 상기 제1 및 제2 전극(37,37' 및 38)이 대향하는 양변에서 연장되도록 형성됨으로써 각 LED 셀의 전체 발광면적에서 더욱 균일한 전류분포를 도모할 수 있으며, 결과적으로 발광효율을 향상시킬 수 있다.
본 실시형태와 같이, 1번째의 제1 LED 셀(A1)은 상기 기판(31) 상면의 제3 변(e3)을 따라 1번째의 제2 LED 셀(B1)까지 연장되도록 형성될 수 있다. 또한, 마지막인 3번째의 제2 LED 셀(B3)은 상기 기판(31) 상면의 제4 변(e4)을 따라 3번째의 제1 LED 셀(A3)까지 연장되도록 형성될 수 있다. 이러한 셀의 크기와 형상을 조정함으로써 더욱 높은 집적도를 실현할 수 있다.
상기 교류구동 발광장치는 상기 1번째 제1 LED 셀(A1)의 제1 전극 및 상기 1번째 제2 LED 셀(B1)의 제2 전극에 연결된 제1 외부전극(P1)과, 3번째 제1 LED 셀(A3)의 제2 전극 및 3번째 제2 LED 셀(B3)의 제2 전극에 연결된 제2 외부전극(P2)을 갖는다.
바람직하게, 도2에 도시된 바와 같이, 상기 제1 외부전극(P1)은 상기 1번째의 제1 LED 셀(A1) 상에 위치하며, 상기 제2 외부전극(P2)은 상기 3번째의 제2 LED 셀(B3) 상에 위치할 수 있다.
연장된 LED 셀(A1,B3)이 다른 셀에 비해 상대적으로 넓은 발광면적을 갖도록 설계하기에 유리하므로, 외부전극을 위한 면적을 확보하기 용이할 수 있다.
도3a 내지 도3d는 도2에 도시된 발광 장치의 측단면도이다.
본 실시형태에 따른 교류 구동 발광장치의 제1 내지 제3 LED 셀은 상기 기판(31) 상에 순차적으로 성장된 제1 도전형 반도체층(34), 활성층(35) 및 제2 도전형 반도체층(36)으로부터 얻어질 수 있다.
즉, 기판(31) 전체 상면에 성장된 발광구조를 위한 제1 도전형 반도체층(34), 활성층(35) 및 제2 도전형 반도체층(36)을 적절한 분리공정을 통해 각 셀 단위로 분리시킴으로써 도1에 도시된 다수의 제1 내지 제3 LED 셀의 배열형태를 얻을 수 있다.
도3a 내지 도3d는 도2에 도시된 발광 장치의 측단면도이며, 바람직하게 채용될 수 있는 각 셀 단위의 분리형태를 나타내며, 각 도면을 통해서 도2에 도시된 구조를 보다 상세히 설명하기로 한다.
도3a는 도2에 도시된 발광장치를 X1-X1'선을 따라 절개해 본 단면도이다.
도3a를 참조하면, 1번째 제1 LED 셀(A1)과 2 번째 제1 LED 셀(A2)은 기판영역까지 노출시키는 완전분리공정(I1)에 의해 분리되는데 반하여, 2번째 제1 LED 셀(A2)과 3번째 제1 LED 셀(A3)은 제1 도전형 반도체층 영역까지만 노출시키는 반분리공정(I2)으로 구분될 수 있다. 바람직하게, 2번째 제1 LED 셀(A2)과 3번째 제1 LED 셀(A3)은 상기 제1 도전형 반도체층(34)의 노출된 영역에 형성된 제2 전극(37')을 공유할 수 있다.
이와 같이, 원하는 LED 구동회로가 유지되는 범위에서 부분적으로 반분리공정을 적용하고, 그 노출된 제1 도전형 반도체층영역에 제2 전극(37')을 형성하여 인접한 셀간의 공유 전극으로서 제공함으로써 공정을 단순화하고 집적화도를 보다 향상시킬 수 있다.
도3b는 도2에 도시된 발광장치를 X2-X2'선을 따라 절개해 본 단면도이다.
도3b에 도시된 바와 같이, 1번째 제1 LED 셀(A1)과 3 번째 제2 LED 셀(B3)은 완전분리공정(I1)에 의해 제3 LED 셀들(C1,C2)과 분리되며, 제2 LED 셀(B1,B2)은 서로 완전분리공정(I1)에 의해 분리된다.
도3c는 도2에 도시된 발광장치를 Y1-Y1'선을 따라 절개해 본 단면도이다.
도3c에 도시된 바와 같이, 제1 LED 셀(A1)과 제2 LED 셀(B3) 및 제3 LED 셀은 서로 완전분리공정(I1)에 의해 분리된다. 각 셀의 전극간의 배선(39)은 앞서 설명한 바와 같이 에어 브릿지 또는 와이어에 의해 구현될 수 있다.
도3d는 도2에 도시된 발광장치를 Y2-Y2'선을 따라 절개해 본 단면도이다.
도3d에 도시된 바와 같이, 1번째의 제1 LED 셀(A1)과 1번째 제2 LED 셀(B1)은 완전분리공정(I1)에 의해 분리된다. 이와 유사하게, 마지막인 3 번째의 제1 및 제3 LED 셀(A3,B3)의 분리 및 연결형태도 유사하게 이해될 수 있다.
물론, 본 실시형태와 달리,, 상기 제1 내지 제3 LED 셀은 모두 상기 기판까지 노출된 영역(완전분리공정)에 의해 인접한 다른 LED 셀과 분리되도록 형성될 수 있으며, 공유전극 없이 각 셀마다 개별 제1 및 제2 전극을 갖도록 형성할 수 있다.
도2에 도시된 바와 같이, 집적도를 향상시키고 다른 LED 셀의 전극간의 연결을 위한 배선이 짧은 길이를 갖도록, 상기 제3 LED 셀(C1,C2)은 전극이 연결된 2개의 제1 LED 셀(A1,A2/A2,A3)과 전극이 연결된 2개의 제2 LED 셀(B1,B2/B2,B3)과 인접하도록 배열되는 것이 바람직하다.
도2에 도시된 바와 같이, 상기 제3 LED 셀(C1,C2)은 각각 그 배열방향으로 기울어진 평행사변형인 상면을 갖도록 형성될 수 있다. 상기 제3 LED 셀의 제1 및 제2 전극(37,38)은 각각 상기 제3 LED 셀 상면에서 경사진 양변에 인접하여 형성된 것이 바람직하다. 이러한 제3 LED 셀(C1,C2)의 설계는 전극배선연결을 더욱 짧게 구현할 수 있으며, 이로써 배선형성과정에서 발생할 수 있는 불량을 감소시킬 수있다.
배선연결이 더욱 간소하게 구현될 수 있도록, 상기 제1 LED 셀(A1,A2,A3)의 제1 및 제2 전극(37,38)은 각각 해당 LED 셀 상면에서 그 제1 LED 셀의 배열방향과 수직인 양 변에 인접하도록 형성되며, 상기 제2 LED 셀(B1,B2,B3)의 제1 및 제2 전극(37,38)은 각각 해당 LED 셀 상면에서 그 제2 LED 셀의 배열방향과 수직인 양 변에 인접하도록 형성된 것이 바람직하다.
이와 같이, 본 실시형태에 따른 교류구동 발광장치는 다수의 LED 셀을 포함하는 구조를 갖는다.
이 경우에, 통상적으로 특정 셀에 전압이 집중되는 것을 방지하기 위해서 상기 제1 내지 제3 LED 셀은 거의 동일한 발광면적을 갖도록 설계되지만, 본 발명에서는 각 셀의 위치에 따른 접합부 온도의 차이로 인한 문제를 완화시킬 수 있는 조건으로 설계된다.
본 명세서에서 사용되는 "발광면적"이라는 용어는, 발광에 가담하는 평면적을 의미하는 것으로서, 각 셀의 활성층의 면적으로 이해할 수 있다.
모든 LED 셀을 동일한 발광면적으로 구현할 경우에는, 다른 구동 주파수 때문에 각 LED 셀의 위치에 따라 접합온도(junction temperature)가 상이하다. 이로 인해, 구동시 각 셀의 온도와 수명이 서로 상이해진다.
도4a는, 도2에 도시된 배열에서 각 셀의 면적이 동일한 경우에, 접합온도와 과열온도(overheating temperature)를 나타낸다.
도4a를 참조하면, 중앙에 위치한 제3 LED 셀(C1,C2)은 사이드에 위치한 제1 및 제2 LED 셀(A1-A3,B1-B3)보다 높은 접합온도를 갖는다. 이로 인해 제3 LED 셀(C1,C2)은 제1 및 제2 LED 셀보다 빨리 열화된다. 그 결과, 높은 온도에서 오랜시간 동작한 경우에, 중앙에 위치한 제3 LED 셀(C1,C2)은 저전류에서의 발광효율이 상대적으로 저하된다.
본 발명에서는 셀간의 불균형한 접합온도 등의 문제를 해결하기 위해서 발광면적의 비율을 조정하는 방안을 제공한다. 즉, 중앙에 위치한 제3 LED 셀의 발광면적을 적정한 범위에서 제1 및 제2 LED 셀의 발광면적보다 크게 갖도록 함으로써 접 합온도의 차이를 완화시킨다.
도4b는, 제1 및 제2 LED 셀의 발광면적보다 제3 LED 셀의 발광면적을 증가시킨 형태에 대한 측정결과이다. 보다 구체적으로, 제3 LED 셀(C1,C2)을 제1 및 제2 LED 셀(A1-A3, B1-B3)과 거의 동일한 단폭을 갖도록 설계하되, 제3 LED 셀의 발광면적이 제1 및 제2 LED 셀의 발광면적의 1.45배가 되도록 제3 LED 셀의 장폭(W)을 증가시킨 형태(도2 참조)에 대한 측정된 결과이다.
도4b에 나타난 바와 같이, 제3 LED 셀의 접합온도 및 과열온도가 도4a의 결과에 비해서 제1 및 제2 LED 셀의 접합온도 및 과열온도와 유사해진 것을 확인할 수 있다.
이와 같이, 중앙에 위치한 제3 LED 셀의 발광면적과 사이드에 위치한 제1 및 제2 LED 셀의 발광 면적이 동일한 경우(도4a)에, 최대 접합 온도와 평균 접합온도모두 심각한 차이가 발생한다. 하지만, 본 발명에 따른 접합온도 차이의 감소 방안으로서 LED 셀의 면적을 조정한 결과, 즉, 중앙에 위치한 제3 LED셀을 사이드에 위치한 제1 및 제2 LED 셀보다 다소 크게 함으로써 접합온도의 차이를 크게 완화시킬 수 있다. 따라서, 높은 온도에서 오랜시간 동작한 경우에, 중앙에 위치한 제3 LED 셀(C1,C2)이 보다 빨리 열화되어 저전류에서의 발광효율이 상대적으로 저하되는 문제를 완화시킬 수 있다.
본 발명에 따른 배열형태에서, 제3 LED 셀의 발광면적 비율이 제1 및 제2 LED 셀보다 지나치게 큰 경우에는 오히려 제1 및 제2 LED 셀의 빠른 열화가 발생될 수 있으므로, 적정한 범위로 제한할 필요가 있다. 바람직하게, 중앙에 위치한 제3 LED 셀의 발광면적은 제1 및 제2 LED 셀의 발광면적에 대해 1.3∼1.6 배 정도인 것이 바람직하다.
한편, 이러한 제3 LED 셀의 상대적인 면적 증가는 교류 전압의 전체 주기에서 동작하는 면적비율이 증가되므로, 전체 동일한 기판 면적에서 동일한 배열형태로 구현된 형태에 비해 1∼3%의 발광 효율의 향상을 기대할 수 있는 부가적인 장점을 제공한다.
도1에 도시된 LED 사다리망 구동회로는 다양한 LED 배열형태로 구현될 수 있으며, 예를 들어 도2에 도시된 형태 외에도 도5에 도시된 예로도 구현될 수 있다..
도5에 도시된 발광장치에서, 각 셀은 앞선 실시형태와 유사하게 기판(41) 상에 제1 도전형 반도체층(44), 활성층(미도시) 및 제2 도전형 반도체층(46)을 순차적으로 형성한 후에, 적절한 셀단위의 분리공정을 통해 얻어진 구조일 수 있다. 각 셀단위 분리공정에 의해서 얻어진 형태는 도3a 내지 도3d에서 설명된 형태와 유사한 구조로 이해될 수 있다.
본 실시형태에서, 상기 제3 LED 셀(C1,C2)은 대향하는 2개의 장변과 대향하는 2개의 단변으로 이루어진 거의 직사각형인 상면을 갖는 형태로 제공된다. 물론 엄밀한 의미에서 직사각형만이 아니라, 더욱 높은 집적도를 갖도록 부분적으로 변형된 거의 직사각형을 포함하는 의미로 이해할 수 있다.
본 실시형태에서, 상기 제3 LED 셀(C1,C2)의 제1 및 제2 전극(47,48)은 각각 상기 직사각형인 상면 중 2개의 장변에 인접하도록 형성될 수 있다.
이 경우에, 상기 제3 LED 셀(C1,C2)은 그 장변이 상기 제3 LED 셀(C1,C2)의 배열방향과 거의 수직이 되도록 배열되는 것이 바람직하다.
또한, 상기 제1 LED 셀(A1-A3)의 제1 및 제2 전극(47,48)은 각각 상기 제1 LED 셀(A1-A3) 상면에서 그 제1 LED 셀의 배열방향과 평행인 양 변에 인접하도록 형성되고, 상기 제2 LED 셀(B1-B3)의 제1 및 제2 전극(47,48)은 각각 상기 제2 LED 셀(B1-B3) 상면에서 그 제2 LED 셀의 배열방향과 평행인 양 변에 인접하도록 형성되는 것이 바람직하다.
본 발명의 보다 용이한 이해를 위해서, 제1 및 제2 LED 셀이 3개이고, 제3 LED 셀의 1개인 발광장치를 예시하여 설명하였으나, 더 많은 수의 LED 셀을 갖는 실시형태에서도 유사하게 적용될 수 있다.
본 발명은 특정 셀의 개수로 정의하지 않고 일반화하면 아래와 같이 표현될 수 있다.
즉, 본 발명에 따른 교류 구동 발광장치에서, 제1 및 제2 LED 셀은 K개(여기서, K는 3 이하의 정수임)이고 서로 나란히 열을 형성하도록 배열된 형태이며, 제3 LED 셀은 K-1개이고 제1 및 제2 LED 셀의 열 사이에 배열된 형태일 수 있다. 이 경우에, 제1 내지 제3 LED 셀의 전극연결은 아래와 같이 표현될 수 있다.
특정 배열방향으로 상기 제1 내지 제3 LED 셀의 순서로 정의할 때에, m번째(여기서, m은 K보다 작은 홀수임) 제3 LED 셀의 제1 전극은 m번째와 m+1번째 제1 LED 셀의 제2 전극에 연결되고, m번째 제3 LED 셀의 제2 전극은 m 번째와 m+1번째 제2 LED 셀의 제1 전극에 연결된다. n번째(여기서, n은 K보다 작은 짝수임) 제3 LED 셀의 제1 전극은 n번째와 n+1번째 제2 LED 셀의 제2 전극에 연결되고, n번째 제3 LED 셀의 제2 전극은 n 번째와 n+1번째 제1 LED 셀의 제1 전극에 연결된다.
1번째 제1 LED 셀의 제1 전극과 1번째 제2 LED 셀의 제2 전극에 서로 연결되어 제1 외부전극으로 제공될 접점을 형성하고, 마지막인 K 번째에 해당되는 제1 및 제2 LED 셀의 전극 중 제3 LED 셀에 연결되지 않은 전극에 서로 연결되어 제2 외부전극으로 제공될 접점을 형성한다.
나아가, 본 발명에서는 상술된 제1 내지 제3 LED 셀의 배열 및 연결형태에서, 중앙에 위치한 제3 LED 셀은 그 양측에 배열된 제1 및 제2 LED 셀의 발광면적 보다 1.3배 내지 1.6배의 발광면적을 갖도록 설계된다. 이로써, 발광장치를 구성하는 LED 셀이 그 위치에 따라 접합온도 차이가 크게 발생되는 것을 방지할 수 있으며, 고온의 장기구동시에 저전류에서의 셀영역에 따라 발광강도가 달라지는 문제를 완화시킬 수 있다.
또한, 도3a 내지 도3d에서 설명된 셀간의 분리형태는, 아래와 같이 일반화되어 설명될 수 있다.
즉, m 번째 제2 LED 셀과 m+1번째 제2 LED 셀의 모든 쌍은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되고, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유하도록 설계할 수 있다. 이와 유사하게, n 번째 제1 LED 셀과 n+1번째 제1 LED 셀의 모든 쌍은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유하도록 설계할 수 있다.
이 경우에, 나머지 다른 인접한 제1 내지 제3 LED 셀은 상기 기판영역까지 노출된 완전분리공정을 통해서 분리하는 것이 바람직하다.
도6은 본 발명의 바람직한 실시형태에 따른 발광장치를 나타내는 평면도이며, 도7은 도6에 도시된 발광장치의 등가회로를 나타낸다.
도6에 도시된 발광장치(100)는, 기판(101)과 그 기판(101) 상에 나란히 형성된 제1 내지 제3 사다리망 회로 LED 어레이(110,120,130)를 포함한다. 상기 제1 내지 제3 사다리망 회로 LED 어레이(110,120,130)는 각각 일변으로부터 대향하는 다른 변을 향해 배열된다(점선방향 참조).
상기 제1 내지 제3 사다리망 회로 LED 어레이(110,120,130) 각각은 기판(101) 상면에 일렬로 배열된 13개의 제1 LED 셀(110A,120A,130A) 및 제2 LED 셀(110B,120B,130B)과, 상기 기판(100) 상면에서 상기 제1 및 제2 LED 셀(110A,120A,130A와 110B,120B,130B)의 열 사이에 그 열들과 평행하게 일렬로 배열된 12개의 제3 LED 셀(110C,120C,130C)을 포함한다.
또한, 상기 제1 내지 제3 사다리망 회로 LED 어레이(110,120,130)는, 사다리망 회로를 구현하기 위한 제1 내지 제3 LED 셀간의 연결형태를 갖는다. 이러한 연결형태는 도2에 예시된 LED 셀 간의 연결과 유사한 방식으로 구현될 수 있다.
추가적으로, 상기 각 사다리망 회로형 LED 어레이에서, 상기 제3 LED 셀은 상기 제1 및 제2 LED 셀의 발광면적의 1.3 배 내지 1.6배의 발광면적을 가짐으로써 각 위치에 따른 접합온도의 편차문제를 완화시킬 수 있다. 보다 바람직하게 상기 제3 LED 셀의 발광면적은 제1 및 제2 LED 셀의 발광면적의 1.45배로 설계한다.
이하, 본 실시형태에서 채용된 LED 셀간의 연결을 보다 용이하게 설명하기 위해서, 상기 복수의 제1 내지 제3 LED 셀을 각각 특정 배열방향(여기서는 우측에서 좌측으로의 방향)으로의 순서로 지칭한다.
m번째(여기서, m은 13보다 작은 홀수임) 제3 LED 셀(110C,120C,130C)의 제1 전극(117,127,137)은 m번째와 m+1번째 제1 LED 셀(110A,120A,130A)의 제2 전극(118,128,138)에 연결된다. m번째 제3 LED 셀(110C,120C,130C)의 제2 전극(118,128,138)은 m 번째와 m+1번째 제2 LED 셀(110B,120B,130B)의 제1 전극(117,127,137)에 연결된다.
n번째(여기서, n은 13보다 작은 짝수임) 제3 LED 셀(110C,120C,130C)의 제1 전극(117,127,137)은 n번째와 n+1번째 제2 LED 셀(110B,120B,130B)의 제2 전극(118,128,138)에 연결된다. n번째 제3 LED 셀(110C,120C,130C)의 제2 전극(118,128,138)은 n 번째와 n+1번째 제1 LED 셀(110A,120A,130A)의 제1 전극(117,127,137)에 연결된다.
1번째 제1 LED 셀의 제1 전극과 1번째 제2 LED 셀의 제2 전극은 서로 연결되고, 마직막 번째 제1 및 제2 LED 셀의 전극 중 제3 LED 셀에 연결되지 않은 전극, 즉 13번째 제1 LED 셀의 제2 전극과 제13번째 제2 LED 셀의 제1 전극은 서로 연결된다.
이러한 LED 셀의 전극간의 연결은 배선수단(119,129,139)으로 구현될 수 있다. 예를 들어, 공지된 배선수단으로는 이에 한정되지는 않으나, 에어브릿지 또는 와이어 등이 있을 수 있다.
앞서 설명한 바와 같이, 도2 및 도3a 내지 도3d에 도시되어 설명된 사항은 본 실시형태와 모순되지 않는 한 본 실시형태에 대한 설명으로 결합되어 이해될 수 있다.
예를 들어, 상기 제1 내지 제3 LED 셀은 모두 기판(101) 상에 순차적으로 성장된 제1 도전형 반도체층(104), 활성층(105) 및 제2 도전형 반도체층(106)의 적층체를 적절한 분리공정을 통해 얻어진 구조일 수 있다(도7a 내지 도7c 참조). 또한, 제1 및 제3 LED 셀은 제1 전극이 인접한 2개의 셀 단위로 공유되도록 제1 도전형 반도체층까지만 노출되도록 분리될 수 있다(도3a 참조).
또한, 제3 LED 셀(110C,120C,130C)은 도시된 바와 같이 각각 그 배열방향으로 기울어진 평행사변형인 상면을 갖도록 형성될 수 있다. 상기 제3 LED 셀(110C,120C,130C)의 제1 및 제2 전극(117,127,137과 118,128,138)은 각각 상기 제3 LED 셀 상면에서 경사진 양변에 인접하여 형성된 것이 바람직하다. 이러한 제3 LED 셀(110C,120C,130C)의 설계는 전극배선을 단축시킬 수 있다.
나아가, 배선연결이 더욱 간소하게 구현될 수 있도록, 상기 제1 LED 셀(110A,120A,130A)의 제1 및 제2 전극(117,127,137과 118,128,138)은 각각 해당 LED 셀 상면에서 그 제1 LED 셀의 배열방향과 수직인 양 변에 인접하도록 형성되며, 상기 제2 LED 셀(110C,120C,130C)의 제1 및 제2 전극(117,127,137과 118,128,138)은 각각 해당 LED 셀 상면에서 그 제2 LED 셀의 배열방향과 수직인 양 변에 인접하도록 형성된 것이 바람직하다.
본 실시형태에서, 상기 제2 사다리망 회로 LED 어레이(120)는 상기 제1 및 제3 사다리망 회로 LED 어레이(110,130) 사이에 위치하도록 배열된다.
바람직하게, 상기 제1 및 제2 사다리망 회로형 LED 어레이(110, 120)는 각각의 제2 LED 셀(110B,120B)의 열이 서로 인접하도록 배열되며, 상기 제2 및 제3 사다리망 회로형 LED 어레이(120, 130)는 각각의 제1 LED 셀(120A,130A)의 열이 서로 인접하도록 배열된다.
이러한 배열을 통해 아래에서 설명된 사다리망 회로간의 연결을 용이하게 구현할 수 있다. 즉, 본 실시형태에서, 상기 제2 사다리망 회로 LED 어레이(120)는 양단에서 인접한 제1 및 제3 사다리망 회로 LED 어레이(110,130)와 전기적으로 연결된다.
본 실시형태에서는, 3개의 사다리망 회로 LED 어레이를 갖는 발광장치를 예시하였으나, 사다리망 회로 LED 어레이의 수에 한정되지 않는다. 예를 들어, 본 발명은 2개의 사다리망 회로 LED 어레이만을 갖는 형태로도 구현될 수 있으며, 4개 이상의 사다리망 회로 LED 어레이로 구현될 수도 있다. 물론, 각 사다리망 회로 LED 어레이에 속하는 LED 셀의 수도 도시된 형태에 한정되지 않는 것은 당업자에게 자명할 것이다.
본 발명의 제1 실시형태에서 제안된 LED 사다리망 회로는 ESD 강화 측면에서 변형되어 실시될 수 있다. 본 발명의 제2 실시형태에 따른 발광장치에 적용되는 구동회로는 ESD 특성이 강화된 새로운 LED 사다리망 회로(도9 및 도11 참조)이다.
도8a 및 도8b는 제1 실시형태의 사다리망 LED 구동 회로에서 작동시에 일 LED에 인가된 역방향 전압을 설명하기 위한 회로도이며, 도9a 및 도9b는 제2 실시형태에 따른 사다리망 LED 구동 회로에서 작동시에 일 LED에 인가된 역방향 전압을 설명하기 위한 회로도이다.
우선, 도8a에 도시된 바와 같이, 특정 반주기에서 제1 전류루프(L1)에 따라 제1 그룹의 LED 소자(C1-A1-C2-B2-C3-A3-C4) 구동될 때에, 구동되지 않는 LED 소자(B1,A2,B3)는 역전압이 인가된 상태에 존재한다.
이러한 상태는, 도8a를 재구성한 도8b를 참조하여 보다 용이하게 이해할 수 있을 것이다.
도8b에 나타난 바와 같이, 제1 전류루프(L1)에서 구동되지 않는, 즉 역방향전압상태에 위치한 LED 소자(예, B1) 개수와 순방향 전압상태에 위치한 LED 소자(예, C1,A1,C2) 개수의 비율은 1:3이 된다. 본 구동회로에 사용되는 LED 소자는 적 어도 동작 한계치 전압의 3배에 해당되는 역방향 전압을 견딜 수 있는 역방향 전압 특성이 요구된다.
이에 반해, 본 실시형태에서는, 각 브랜치의 위치에 따라 LED 개수를 조정하여 역전압 특성을 개선한다.
즉, 도9a에 도시된 바와 같이, 특정 반주기에서 제1 전류루프(L1)에 따라 제1 그룹의 LED 소자(C1-A11-A12-C2-B21-B22-C3-A31-A31-C4) 구동될 때에, 구동되지 않는 LED 소자(B11,B12,A21,A22,B31,B32)는 역전압이 인가된 상태에 존재한다.
도9a를 재구성한 도9b를 참조하면, 제1 전류루프(L1)에서 구동되지 않는, 즉 역방향 전압상태에 위치한 LED 소자(예, B11,B12) 개수와 순방향 전압에 위치한 LED 소자(예, C1-A11-A12-C2) 개수의 비율은 2:4, 즉 1:2가 된다.
따라서, 본 구동회로에 사용되는 LED 소자는 적어도 동작 한계치 전압의 2배에 해당되는 역방향 전압만을 견딜 수 있는 역방향 전압 특성이 요구된다.
도9a에 도시된 회로를 사용하면, 역방향 전압 비율이 도8a에 도시된 회로의 1:3 비보다 크게 감소된 1:2의 비를 가질 수 있다. 즉, 본 실시형태에 따르면, 역전압 특성이 종래에 비해 1.5배 가량 향상될 수 있다.
예를 들어, 도8a와 같은 종래의 회로에서 2000 V까지가 한계치였다고 하면, 도9a의 회로에서는 3000V 정도까지 한계치기 증가되는 것으로 이해될 수 있다.
따라서, ESD 특성이나 임펄스 노이즈 테스트(impulse noise test)와 같은 전기적 시험에 보다 우수한 특성을 기대할 수 있다. 이러한 개선효과는 본 구동회로가 구현된 장치를 사용하는 경우뿐만 아니라, 제조공정에서도 제조수율을 높일 수 있는 장점을 제공한다.
상술된 제2 실시형태에서는, 제1 및 제2 접점 사이에서 n개(여기서, n은 n≥2인 양의 정수임)의 제1 중간접점에 의해 나란히 연결된 (n-1)개의 제1 브랜치와, 상기 제1 브랜치와 병렬로 상기 제1 및 제2 접점 사이에서 n개의 제2 중간접점에 의해 나란히 연결된 (n-1)개의 제2 브랜치와, 동일한 m번째의 제1 및 제2 중간접점을 각각 연결하는 n개의 중간 브랜치를 가지며, 상기 각각의 브랜치에는 적어도 하나의 LED 셀이 배치되는 적어도 하나의 사다리망 회로를 포함한다.
앞서 설명한 바와 같이, 본 실시형태에서, 상기 각 제1 및 제2 브랜치에 속하는 LED 셀의 개수는 상기 각 중간 브랜치에 속하는 LED 셀의 개수보다 많으므로, ESD 특성을 강화할 수 있다. 특히, 도9a에 도시된 예와 같이, 상기 각 제1 및 제2 브랜치에 속하는 LED 셀을 2개로, 상기 각 중간 브랜치에 속하는 LED 셀을 1개로 설계하는 것이 바람직하다.
또한, 제1 실시형태에서 각 셀의 위치에 따른 접합온도의 차이를 완화하는 방안이 유사하게 적용될 수 있다. 즉, 상기 중간 브랜치에 속하는 LED 셀은 상기 제1 및 제2 브랜치에 속하는 LED 셀의 발광면적의 1.3 배 내지 1.6배의 발광면적을 갖는다.
여기서, m은 상기 제1 접점으로부터 상기 (n-1)개의 제1 및 제2 브랜치와 상기 n개의 중간접점의 순서를 정의하는 양의 정수라고 정의할 때에, 2개의 전류 루프를 형성하도록 각 브랜치의 LED 셀을 배열한다.
상기 제1 전류 루프는 상기 제1 및 제2 접점 사이에 인가되는 교류전압의 제1 반주기에서 2m번째의 제1 브랜치와 (2m-1)번째의 제2 브랜치 및 상기 n개의 중간 브랜치에 속하는 제1 그룹의 LED 셀이 직렬로 연결되어 구동된다. 상기 제2 전류 루프는 상기 교류전압의 제2 반주기에서 (2m-1)번째의 제1 브랜치와 2m번째의 제2 브랜치 및 상기 n개의 중간 브랜치에 속하는 제2 그룹의 LED 셀이 직렬로 연결되어 구동된다.
도10은 본 발명의 바람직한 제2 실시형태에 따른 발광장치를 나타내는 평면도이며, 도11은 도10에 도시된 발광장치의 등가회로를 나타낸다.
도10에 도시된 발광장치(200)는, 도6에 도시된 실시형태와 유사하게 기판과 그 기판 상에 나란히 형성된 제1 내지 제4 사다리망 회로 LED 어레이(210,220,230,240)를 포함한다. 상기 제1 내지 제4 사다리망 회로 LED 어레이(210,220,230,240)는 각각 일변으로부터 대향하는 다른 변을 향해 배열된다.
상기 제1 내지 제4 사다리망 회로 LED 어레이(210,220,230,240) 각각은 기판 상면에 일렬로 배열된 11개의 제1 LED 셀(210A,220A,230A,240A) 및 제2 LED 셀(210B,220B,230B,240B)과, 상기 기판 상면에서 상기 제1 및 제2 LED 셀(210A,220A,230A,240A와 210B,220B,230B,240A)의 열 사이에 그 열들과 평행하게 일렬로 배열된 6개의 제3 LED 셀(210C,220C,230C,240C)을 포함한다.
도9a에서 설명된 형태에서, 제1 및 제2 LED 셀은 각각 제1 및 제2 브랜치에 속하는 LED 셀로, 제3 LED 셀은 중간 브랜치에 속하는 LED 셀로 이해할 수 있다.
또한, 상기 제1 내지 제4 사다리망 회로 LED 어레이(210,220,230,240)는, 중간 브랜치 사이의 제1 및 제2 LED 셀은 각각 2개 씩 직렬로 연결된 형태를 갖는 점을 제외하고, 도2에 예시된 LED 셀 간의 연결과 유사한 방식으로 구현될 수 있다.
추가적으로, 상기 각 사다리망 회로형 LED 어레이에서, 상기 제3 LED 셀은 상기 제1 및 제2 LED 셀의 발광면적의 1.3 배 내지 1.6배의 발광면적을 가짐으로써 각 위치에 따른 접합온도의 편차문제를 완화시킬 수 있다.
이하, 본 실시형태에서 채용된 LED 셀간의 연결을 보다 용이하게 설명하기 위해서, 상기 복수의 제1 내지 제3 LED 셀을 각각 특정 배열방향(여기서는 우측에서 좌측으로의 방향)으로의 순서로 지칭한다.
각 LED 셀의 구현은, 본 실시형태와 모순되지 않는 한 도2 및 도3a 내지 도3d에 도시되어 설명된 사항이 본 실시형태에 대한 설명으로 결합되어 이해될 수 있다.
본 실시형태에서는, 3개의 사다리망 회로 LED 어레이를 갖는 발광장치를 예시하였으나, 사다리망 회로 LED 어레이의 수에 한정되지 않는다. 예를 들어, 본 발명은 2개의 사다리망 회로 LED 어레이만을 갖는 형태로도 구현될 수 있으며, 4개 이상의 사다리망 회로 LED 어레이로 구현될 수도 있다. 물론, 각 사다리망 회로 LED 어레이에 속하는 LED 셀의 수도 도시된 형태에 한정되지 않는 것은 당업자에게 자명할 것이다.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
도1은 본 발명에 채용가능한 LED 구동회로의 일 예를 나타낸다.
도2는 도1의 회로에 따른 발광 장치를 나타내는 평면도이다.
도3a 내지 도3d는 도2에 도시된 발광 장치의 측단면도이다.
도4a 및 도4b는 도2에 도시된 발광장치에서 LED 셀의 면적비에 따른 접합온도 및 과열온도의 특성을 나타내는 그래프이다.
도5는 본 발명의 다른 배열예에 따른 발광 장치를 나타내는 평면도이다.
도6은 본 발명의 바람직한 제1 실시형태에 따른 발광장치를 나타내는 평면도이다.
도7은 도6에 도시된 발광장치의 등가회로를 나타낸다.
도8a 및 도8b는 제1 실시형태의 사다리망 LED 구동 회로에서 작동시에 일 LED에 인가된 역방향 전압을 설명하기 위한 회로도이다.
도9a 및 도9b는 본 발명의 제2 실시형태(ESD 강화 예)에 따른 사다리망 LED 구동 회로에서 작동시에 일 LED에 인가된 역방향 전압을 설명하기 위한 회로도이다.
도10은 본 발명의 바람직한 제2 실시형태에 따른 발광장치를 나타내는 평면도이다.
도11은 도10에 도시된 발광장치의 등가회로를 나타낸다.

Claims (22)

  1. 기판;
    상기 기판 상면에 일렬로 배열된 K개(여기서, K는 3 이하의 정수임)의 제1 LED 셀;
    상기 기판 상면에 상기 제1 LED 셀의 열과 평행하게 일렬로 배열된 K개의 제2 LED 셀; 및
    상기 기판 상면에서 상기 제1 및 제2 LED 셀의 열 사이에 일렬로 배열된 K-1개의 제3 LED 셀을 포함하며,
    특정 배열방향으로 상기 제1 내지 제3 LED 셀의 순서로 정의할 때에, m번째(여기서, m은 K보다 작은 홀수임) 제3 LED 셀의 제1 전극은 m번째와 m+1번째 제1 LED 셀의 제2 전극에 연결되고, m번째 제3 LED 셀의 제2 전극은 m 번째와 m+1번째 제2 LED 셀의 제1 전극에 연결되고, n번째(여기서, n은 K보다 작은 짝수임) 제3 LED 셀의 제1 전극은 n번째와 n+1번째 제2 LED 셀의 제2 전극에 연결되고, n번째 제3 LED 셀의 제2 전극은 n 번째와 n+1번째 제1 LED 셀의 제1 전극에 연결되며,
    1 번째 제1 LED 셀의 제1 전극과 1 번째 제2 LED 셀의 제2 전극에 연결된 제1 외부전극과, K 번째 제1 및 제2 LED 셀의 전극 중 제3 LED 셀에 연결되지 않은 전극에 연결된 제2 외부전극을 더 포함하며,
    상기 제3 LED 셀의 발광면적은 상기 제1 및 제2 LED 셀의 발광면적의 1.3 배 내지 1.6배인 것을 특징으로 하는 교류구동 발광장치.
  2. 제1항에 있어서,
    상기 제1 내지 3 LED 셀의 제1 및 제2 전극은 각각 해당 셀 상면에서 대향하는 양변에 인접하도록 위치하며, 해당 변에 따라 연장된 부분을 갖는 것을 특징으로 하는 교류구동 발광장치.
  3. 제1항에 있어서,
    상기 제3 LED 셀은 전극이 연결된 2개의 제1 LED 셀과 전극이 연결된 2개의 제2 LED 셀과 인접하도록 배열된 것을 특징으로 하는 교류구동 발광장치.
  4. 제3항에 있어서,
    상기 제3 LED 셀은 각각 그 배열방향으로 기울어진 평행사변형인 상면을 갖는 것을 특징으로 하는 교류구동 발광장치.
  5. 제3항에 있어서,
    상기 제3 LED 셀의 제1 및 제2 전극은 각각 상기 제3 LED 셀 상면에서 경사진 양변에 인접하여 형성된 것을 특징으로 하는 교류구동 발광장치.
  6. 제5항에 있어서,
    상기 제1 LED 셀의 제1 및 제2 전극은 각각 상기 제1 LED 셀 상면에서 그 제1 LED 셀의 배열방향과 수직인 양 변에 인접하도록 형성되며, 상기 제2 LED 셀의 제1 및 제2 전극은 각각 상기 제2 LED 셀 상면에서 그 제2 LED 셀의 배열방향과 수직인 양 변에 인접하도록 형성된 것을 특징으로 하는 교류구동 발광장치.
  7. 제3항에 있어서,
    상기 제1 내지 제3 LED 셀은 각각 대향하는 2개의 장변과 대향하는 2개의 단변으로 이루어진 거의 직사각형인 상면을 가지며,
    상기 제1 내지 제3 LED 셀의 제1 및 제2 전극은 각각 상기 직사각형인 상면 중 2개의 장변에 인접하도록 형성된 것을 특징으로 하는 교류구동 발광장치.
  8. 제7항에 있어서,
    상기 제1 내지 제3 LED 셀은 그 단변이 특정 LED 셀의 배열방향과 거의 수직이 되도록 배열되는 것을 특징으로 하는 교류구동 발광장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 1 번째의 제1 LED 셀은 상기 기판 상면의 제3 변을 따라 상기 1 번째의 제2 LED 셀에 인접하도록 연장되며,
    상기 K 번째의 제2 LED 셀은 상기 기판 상면의 제4 변을 따라 상기 K 번째의 제1 LED 셀에 인접하도록 연장된 것을 특징으로 하는 교류구동 발광장치,
  10. 제9항에 있어서,
    상기 제1 외부 전극은 상기 1번째의 제1 LED 셀 상에 위치하며, 상기 제2 외부 전극은 상기 K 번째의 제2 LED 셀 상에 위치하는 것을 특징으로 하는 교류구동 발광장치.
  11. 제1항에 있어서,
    상기 제1 내지 제3 LED 셀은 각각 상기 기판 상에 순차적으로 성장된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 것을 특징으로 하는 교류구동 발광장치.
  12. 제11항에 있어서,
    적어도 한 쌍의 m 번째 제2 LED 셀과 m+1번째 제2 LED 셀은, 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되고, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유하는 것을 특징으로 하는 교류구동 발광장치.
  13. 제11항 또는 제12항에 있어서,
    적어도 한 쌍의 n 번째 제1 LED 셀과 n+1번째 제1 LED 셀은, 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되고, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유하는 것을 특징으로 하는 교류구동 발광장치.
  14. 제11항에 있어서,
    각 쌍의 m 번째 제2 LED 셀과 m+1번째 제2 LED 셀은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유하고,
    각 쌍의 n 번째 제1 LED 셀과 n+1번째 제1 LED 셀은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 하나의 제1 전극을 공유하고,
    나머지 다른 인접한 제1 내지 제3 LED 셀은 상기 기판까지 노출된 영역에 의해 분리된 것을 특징으로 하는 교류구동 발광장치.
  15. 기판; 및
    상기 기판 상면에 나란히 형성된 적어도 제1 및 제2 사다리망 회로 LED 어레이를 포함하며,
    상기 제1 및 제2 사다리망 회로형 LED 어레이 각각은,
    상기 기판 상면에 일렬로 배열된 K개(여기서, K는 3 이하의 정수임)의 제1 LED 셀과, 상기 기판 상면에 상기 제1 LED 셀의 열과 평행하게 일렬로 배열된 K개의 제2 LED 셀과, 상기 기판 상면에서 상기 제1 및 제2 LED 셀의 열 사이에 일렬로 배열된 K-1개의 제3 LED 셀을 포함하며,
    상기 제1 및 제2 사다리망 회로형 LED 어레이는 각각의 제2 LED 셀의 열이 서로 인접하도록 배열되고,
    특정 배열방향으로 상기 제1 내지 제3 LED 셀의 순서를 정의할 때에, m번째(여기서, m은 K보다 작은 홀수임) 제3 LED 셀의 제1 전극은 m번째와 m+1번째 제1 LED 셀의 제2 전극에 연결되고, m번째 제3 LED 셀의 제2 전극은 m 번째와 m+1번째 제2 LED 셀의 제1 전극에 연결되고, n번째(여기서, n은 K보다 작은 짝수임) 제3 LED 셀의 제1 전극은 n번째와 n+1번째 제2 LED 셀의 제2 전극에 연결되고, n번째 제3 LED 셀의 제2 전극은 n 번째와 n+1번째 제1 LED 셀의 제1 전극에 연결되며,
    1 번째 제1 LED 셀의 제1 전극과 1 번째 제2 LED 셀의 제2 전극은 서로 연결되고, K 번째 제1 및 제2 LED 셀의 전극 중 제3 LED 셀에 연결되지 않은 전극은 서로 연결되고,
    상기 제1 사다리망 회로형 LED 어레이의 K 번째 제2 LED 셀과 상기 제2 사다리망 회로형 LED 어레이의 K 번째의 제2 LED 셀 중 제3 LED 셀에 연결되지 않은 전극은 서로 연결되고,
    상기 각 사다리망 회로형 LED 어레이에서, 상기 제3 LED 셀의 발광면적은 상기 제1 및 제2 LED 셀의 발광면적의 1.3 배 내지 1.6배인 것을 특징으로 하는 교류구동 발광장치.
  16. 제15항에 있어서,
    상기 각 사다리망 회로형 LED 어레이의 상기 제1 내지 제3 LED 셀은 상기 기판 상에 순차적으로 성장된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 것을 특징으로 하는 교류구동 발광장치.
  17. 제16항에 있어서,
    상기 각 사다리망 회로형 LED 어레이에서 상기 제1 및 제2 LED 셀의 개수(K)는 홀수이며,
    상기 제1 사다리망 회로형 LED 어레이의 K 번째 제2 LED 셀과 상기 제2 사다리망 회로형 LED 어레이의 K 번째의 제2 LED 셀은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 하나의 제1 전극을 공유하는 것을 특징으로 하는 교류구동 발광장치.
  18. 제15항에 있어서,
    상기 기판 상면에 일렬로 배열된 K개(여기서, K는 3 이하의 정수임)의 제1 LED 셀과, 상기 기판 상면에 상기 제1 LED셀의 열과 평행하게 일렬로 배열된 K개의 제2 LED 셀과, 상기 기판 상면에서 상기 제1 및 제2 LED 셀의 열 사이에 일렬로 배열된 K-1개의 제3 LED 셀을 포함하며, 상기 제1 사다리망 회로 LED 어레이에서의 제1 내지 제3 LED 셀의 전극 연결형태와 동일한 형태의 전극연결형태를 갖는 제3 사다리망 회로형 LED 어레이를 더 포함하며,
    상기 제3 사다리망 회로형 LED 어레이의 제1 LED 셀은 상기 제2 사다리망 회로형 LED 어레이의 제1 LED 셀과 인접하여 나란히 배열되고,
    상기 제2 사다리망 회로형 LED 어레이의 1번째의 제1 LED 셀과 상기 제2 사다리망 회로형 LED 어레이의 1번째의 제1 LED 셀 중 제3 LED 셀에 연결되지 않은 전극은 서로 연결된 것을 특징으로 하는 교류구동 발광장치.
  19. 제18항에 있어서,
    상기 각 사다리망 회로형 LED 어레이의 제1 내지 제3 LED 셀은 상기 기판 상에 순차적으로 성장된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 것을 특징으로 하는 교류구동 발광장치.
  20. 제19항에 있어서,
    상기 각 사다리망 회로형 LED 어레이에서 상기 제1 및 제2 LED 셀의 개수(K)는 홀수이며,
    상기 제1 사다리망 회로형 LED 어레이의 K 번째의 제2 LED 셀과 상기 제2 사다리망 회로형 LED 어레이의 K 번째의 제2 LED 셀은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 제1 전극을 공유하며,
    상기 제2 사다리망 회로형 LED 어레이의 1번째의 제1 LED 셀과 상기 제3 사다리망 회로형 LED 어레이의 1번째의 제1 LED 셀은 상기 제1 도전형 반도체층이 노출된 영역에 의해 서로 분리되며, 상기 제1 도전형 반도체층의 노출된 영역에 형성된 제2 전극을 공유하는 것을 특징으로 하는 교류구동 발광장치.
  21. 제1 및 제2 접점 사이에서 n개(여기서, n은 n≥2인 양의 정수임)의 제1 중간 접점에 의해 나란히 연결된 (n-1)개의 제1 브랜치와, 상기 제1 브랜치와 병렬로 상기 제1 및 제2 접점 사이에서 n개의 제2 중간접점에 의해 나란히 연결된 (n-1)개의 제2 브랜치와, 동일한 m번째의 제1 및 제2 중간접점을 각각 연결하는 n개의 중간 브랜치를 가지며, 상기 각각의 브랜치에는 적어도 하나의 LED 셀이 배치되는 적어도 하나의 사다리망 회로 - m은 상기 제1 접점으로부터 상기 (n-1)개의 제1 및 제2 브랜치와 상기 n개의 중간접점의 순서를 정의하는 양의 정수임-;
    상기 제1 및 제2 접점 사이에 인가되는 교류전압의 제1 반주기에서 2m번째의 제1 브랜치와 (2m-1)번째의 제2 브랜치 및 상기 n개의 중간 브랜치에 속하는 제1 그룹의 LED 셀이 직렬로 연결되어 구동되는 제1 전류 루프; 및, 상기 교류전압의 제2 반주기에서 (2m-1)번째의 제1 브랜치와 2m번째의 제2 브랜치 및 상기 n개의 중간 브랜치에 속하는 제2 그룹의 LED 셀이 직렬로 연결되어 구동되는 제2 전류 루프를 포함하며,
    상기 각 제1 및 제2 브랜치에 속하는 LED 셀의 개수는 상기 각 중간 브랜치에 속하는 LED 셀의 개수보다 크며,
    상기 중간 브랜치에 속하는 LED 셀의 발광면적은 상기 제1 및 제2 브랜치에 속하는 LED 셀의 발광면적의 1.3 배 내지 1.6배인 것을 특징으로 하는 교류구동 발광장치.
  22. 제1항에 있어서,
    상기 각 제1 및 제2 브랜치에 속하는 LED 셀의 수는 2개이며, 상기 각 중간 브랜치에 속하는 LED 셀의 수는 1개인 것을 특징으로 하는 교류구동 발광장치.
KR1020080086467A 2008-09-02 2008-09-02 교류구동 발광장치 KR100961110B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080086467A KR100961110B1 (ko) 2008-09-02 2008-09-02 교류구동 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080086467A KR100961110B1 (ko) 2008-09-02 2008-09-02 교류구동 발광장치

Publications (2)

Publication Number Publication Date
KR20100027524A true KR20100027524A (ko) 2010-03-11
KR100961110B1 KR100961110B1 (ko) 2010-06-07

Family

ID=42178480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086467A KR100961110B1 (ko) 2008-09-02 2008-09-02 교류구동 발광장치

Country Status (1)

Country Link
KR (1) KR100961110B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5328726B2 (ja) 2009-08-25 2013-10-30 三星ディスプレイ株式會社 薄膜蒸着装置及びこれを利用した有機発光ディスプレイ装置の製造方法
JP5677785B2 (ja) 2009-08-27 2015-02-25 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜蒸着装置及びこれを利用した有機発光表示装置の製造方法
US8876975B2 (en) 2009-10-19 2014-11-04 Samsung Display Co., Ltd. Thin film deposition apparatus
KR101084184B1 (ko) 2010-01-11 2011-11-17 삼성모바일디스플레이주식회사 박막 증착 장치
KR101174875B1 (ko) 2010-01-14 2012-08-17 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용한 유기 발광 디스플레이 장치의 제조방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR101193186B1 (ko) 2010-02-01 2012-10-19 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용한 유기 발광 디스플레이 장치의 제조방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR101156441B1 (ko) 2010-03-11 2012-06-18 삼성모바일디스플레이주식회사 박막 증착 장치
KR101202348B1 (ko) 2010-04-06 2012-11-16 삼성디스플레이 주식회사 박막 증착 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
US8894458B2 (en) 2010-04-28 2014-11-25 Samsung Display Co., Ltd. Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
KR101223723B1 (ko) 2010-07-07 2013-01-18 삼성디스플레이 주식회사 박막 증착 장치, 이를 이용한 유기 발광 디스플레이 장치의 제조방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR101723506B1 (ko) 2010-10-22 2017-04-19 삼성디스플레이 주식회사 유기층 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR101738531B1 (ko) 2010-10-22 2017-05-23 삼성디스플레이 주식회사 유기 발광 디스플레이 장치의 제조 방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR20120045865A (ko) 2010-11-01 2012-05-09 삼성모바일디스플레이주식회사 유기층 증착 장치
KR20120065789A (ko) 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 유기층 증착 장치
KR101760897B1 (ko) 2011-01-12 2017-07-25 삼성디스플레이 주식회사 증착원 및 이를 구비하는 유기막 증착 장치
KR101840654B1 (ko) 2011-05-25 2018-03-22 삼성디스플레이 주식회사 유기층 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR101852517B1 (ko) 2011-05-25 2018-04-27 삼성디스플레이 주식회사 유기층 증착 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
KR101857249B1 (ko) 2011-05-27 2018-05-14 삼성디스플레이 주식회사 패터닝 슬릿 시트 어셈블리, 유기막 증착 장치, 유기 발광 표시장치제조 방법 및 유기 발광 표시 장치
KR101826068B1 (ko) 2011-07-04 2018-02-07 삼성디스플레이 주식회사 유기층 증착 장치
US9461277B2 (en) 2012-07-10 2016-10-04 Samsung Display Co., Ltd. Organic light emitting display apparatus
KR102013315B1 (ko) 2012-07-10 2019-08-23 삼성디스플레이 주식회사 유기 발광 디스플레이 장치의 제조 방법 및 이에 따라 제조된 유기 발광 디스플레이 장치
KR101632298B1 (ko) 2012-07-16 2016-06-22 삼성디스플레이 주식회사 평판 표시장치 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747594B2 (ja) 2005-02-09 2011-08-17 株式会社村田製作所 Ｌｅｄ照明装置
KR100843402B1 (ko) 2007-06-22 2008-07-03 삼성전기주식회사 Ｌｅｄ 구동회로 및 ｌｅｄ 어레이 장치

Also Published As

Publication number Publication date
KR100961110B1 (ko) 2010-06-07

Similar Documents

Publication Publication Date Title
KR100961110B1 (ko) 교류구동 발광장치
KR101025972B1 (ko) 교류 구동 발광 장치
US9252326B2 (en) Light emitting device having a plurality of light emitting cells
KR100843402B1 (ko) Ｌｅｄ 구동회로 및 ｌｅｄ 어레이 장치
US8188489B2 (en) Light emitting diode for AC operation
EP2401775B1 (en) Light sources utilizing segment leds to compensate for manufacturing variations in the light output of individual segmented leds
US6635902B1 (en) Serial connection structure of light emitting diode chip
US8736181B2 (en) AC driven light emitting device
CN103765496B (zh) 在大面积矩阵中分布和连接led的拓扑结构
KR101361109B1 (ko) 교류 구동 발광 장치
KR101038808B1 (ko) 교류구동 백색 발광장치
KR100998014B1 (ko) 교류구동 발광장치
KR101609866B1 (ko) 발광 다이오드
KR101001242B1 (ko) 교류용 발광 다이오드
KR20110029273A (ko) 전파 발광셀 및 반파 발광셀을 갖는 교류용 발광 다이오드
KR101087650B1 (ko) 순방향 직렬접속된 발광셀 어레이의 접속구조
KR20120066974A (ko) 교류구동 발광장치
KR20110103649A (ko) 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
N231 Notification of change of applicant
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee