KR20100022663A - Nitride semiconductor substrate and manufacturing method thereof - Google Patents

Nitride semiconductor substrate and manufacturing method thereof Download PDF

Info

Publication number
KR20100022663A
KR20100022663A KR1020080081283A KR20080081283A KR20100022663A KR 20100022663 A KR20100022663 A KR 20100022663A KR 1020080081283 A KR1020080081283 A KR 1020080081283A KR 20080081283 A KR20080081283 A KR 20080081283A KR 20100022663 A KR20100022663 A KR 20100022663A
Authority
KR
South Korea
Prior art keywords
substrate
nitride semiconductor
nitride
balls
layer
Prior art date
Application number
KR1020080081283A
Other languages
Korean (ko)
Inventor
김지훈
이호준
김지원
전수인
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080081283A priority Critical patent/KR20100022663A/en
Publication of KR20100022663A publication Critical patent/KR20100022663A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

PURPOSE: A nitride semiconductor substrate and a manufacturing method thereof are provided to manufacture a excellent nitride semiconductor substrate by shielding an electric wave with a mask layer and a sphere ball. CONSTITUTION: In a nitride semiconductor substrate and a manufacturing method thereof, a mask layer(30) grows on a material substrate(10). The mask layer has an irregular cluster type. The mask layer shields the electric potential electric wave. The nitride semiconductor layer is formed on the substrate. The mask layer is comprised of siN and mgN or ZnN.

Description

질화물 반도체 기판 및 그 제조 방법{Nitride semiconductor substrate and manufacturing method thereof}Nitride semiconductor substrate and manufacturing method thereof

본 발명은 질화물 반도체 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 제조 공정이 간단하고 우수한 품질의 질화물 반도체 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor substrate and a method for manufacturing the same, and more particularly, to a nitride semiconductor substrate having a simple manufacturing process and having excellent quality.

최근, 고 효율의 단파장 광소자에 대한 수요가 늘어남에 따라, 이러한 용도에 적합한 것으로 알려져 있는 화합물 반도체에 대한 연구가 많이 진행되고 있다.Recently, as the demand for high-efficiency short-wavelength optical devices increases, many researches have been conducted on compound semiconductors known to be suitable for such applications.

특히, 질화 갈륨(GaN)은 우르자이트(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 3.4 eV의 직접천이형 밴드갭을 가질 뿐만 아니라 InN 및 AlN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전 조성 범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색 표시 및 발광소자 재료로서 가장 각광받고 있다. 그러나, 고품질의 질화 갈륨(GaN) 기판은 그 제조가 무척 까다로워 그 제조 비용이나 시간이 많이 들고 있다.In particular, gallium nitride (GaN) is a nitride semiconductor having a urzite structure, which has a direct transition bandgap of 3.4 eV corresponding to the blue wavelength band of visible light at room temperature, and forms an electroluminescent solid with InN and AlN. It is possible to make a large adjustment and exhibits the characteristics of the direct transition type semiconductor within the entire composition range of the electroluminescent solid, and thus it is the most popular blue light and light emitting device material. However, high quality gallium nitride (GaN) substrates are very difficult to manufacture and are costly and time consuming to manufacture.

일반적으로 고품질 질화 갈륨(GaN) 기판의 제조에는 선택영역 에피성장 방법 인 ELO(Epitaxial Lateral Overgrowth) 또는 Pendeo 성장 방식이 주로 사용되고 있다. 이러한 ELO 또는 Pendeo 성장 방식은 스트라이프 형태의 SiO2 마스크를 사용하여 기판과 GaN 결정 사이에 존재하는 격자상수 차이와 열팽창 계수 차이에 의한 스트레스 발생을 감소시키고 있다.In general, high-quality gallium nitride (GaN) substrates are mainly used for epitaxial lateral overgrowth (ELO) or pendeo growth. The ELO or Pendeo growth method reduces the occurrence of stress due to the lattice constant difference and thermal expansion coefficient difference between the substrate and the GaN crystal using a stripe SiO 2 mask.

예를 들어, 공개특허공보 제2000-66758호에는, 도 1에 도시된 바와 같이, 기판(10) 상에 GaN 박막(11)을 성장시킨 후, GaN 박막(11)이 성장된 기판(10)을 반응기에서 꺼낸 다음 증착장비에 장입하여 GaN 박막(11) 상에 SiO2 박막(12)을 형성시키고, SiO2 박막(12)이 증착된 기판(10)을 증착장비에서 꺼낸 후 마스크 공정을 이용하여 SiO2 마스크 패턴(12)을 형성한 뒤에 이를 다시 반응기에 장입하여 GaN 박막(13)을 형성하는 방법이 개시되어 있다.For example, in Japanese Patent Application Laid-Open No. 2000-66758, as shown in FIG. 1, after the GaN thin film 11 is grown on the substrate 10, the substrate 10 having the GaN thin film 11 grown thereon. to the contents in the following vapor-deposit device out of the reactor to form a SiO 2 thin film 12 on the GaN thin film 11 and, SiO 2 thin film 12 is to use a masking process and then out of the deposition equipment, the substrate (10) is deposited A method of forming a GaN thin film 13 by forming a SiO 2 mask pattern 12 and then charging the same again into a reactor is disclosed.

또한, 등록특허 제0588439호에는, 도 2에 도시된 바와 같이, 사파이어로 이루어진 기판(1) 상에 버퍼층(2)을 통해 하부층(3)을 형성한 후, 복수의 개구부(4c)가 형성된 SiO2로 이루어진 제1 마스크층(4a) 사이로 GaN으로 이루어진 제1 선택 성장층(5a)을 선택적으로 성장시키고, 그 위에 동일하게 제2 마스크층(4b)을 통해 제2 선택 성장층(5b)을 성장시키는 방법이 개시되어 있다.In addition, as shown in FIG. 2, after forming the lower layer 3 through the buffer layer 2 on the substrate 1 made of sapphire, as shown in FIG. 2, SiO having a plurality of openings 4c formed therein. 2, a first mask layer (4a) between the grown selectively the first selective growth layer (5a) made of GaN, equal to a second selection by a mask layer (4b) on the growth layer (5b) made of a A method of growing is disclosed.

이와 같이, 종래의 ELO 성장 방식을 이용한 질화 갈륨(GaN) 기판의 제조 방법은 마스크 패턴을 이용하여 전위 전파를 차단함으로써, 질화 갈륨 기판의 결함을 줄이고 있다. 그러나, 이러한 방법은 상술한 바와 같이 복잡하고 고 비용이 드는 마스크 형성공정을 수반하고, 공정 시간 또한 오래 거릴뿐 아니라 재현성과 수율에 도 문제점이 있다.As described above, in the conventional method of manufacturing a gallium nitride (GaN) substrate using the ELO growth method, a defect of the gallium nitride substrate is reduced by blocking potential propagation using a mask pattern. However, this method involves a complicated and expensive mask forming process as described above, and not only takes a long time but also has problems in reproducibility and yield.

본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 저렴하고 간단한 제조 공정으로 특성이 우수한 질화물 반도체 기판을 제조할 수 있는 질화물 반도체 기판의 제조 방법과 그 질화물 반도체 기판을 제공하는 데에 있다.The present invention has been made to solve the above problems, and to provide a method for producing a nitride semiconductor substrate and a nitride semiconductor substrate capable of producing a nitride semiconductor substrate with excellent properties in a low cost and simple manufacturing process.

본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.Other objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. Also, it will be readily appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

상기와 같은 목적을 달성하기 위하여 본 발명에서는 별도의 패터닝 공정 없이 불규칙한 클러스터 형태로 형성된 마스크층과, 구형의 볼들을 이용하여 전위 전파를 차단함으로써, 저렴하고 간단한 제조 공정으로 특성이 우수한 질화물 반도체 기판을 제조할 수 있다.In order to achieve the above object, the present invention provides a nitride semiconductor substrate having excellent characteristics in an inexpensive and simple manufacturing process by blocking potential propagation using a mask layer formed in an irregular cluster shape and a spherical ball without a separate patterning process. It can manufacture.

즉, 본 발명의 일실시예에 따른 질화물 반도체 기판의 제조 방법은 (a) 기재 기판 상에 전위 전파를 차단하는 불규칙한 클러스터 형태의 마스크층을 별도의 패터닝 공정 없이 성장시키는 단계; 및 (b) 상기 마스크층이 형성된 기판 상에 질화물 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 한다.That is, the method of manufacturing a nitride semiconductor substrate according to an embodiment of the present invention comprises the steps of: (a) growing an irregular cluster-type mask layer that blocks potential propagation on a substrate substrate without a separate patterning process; And (b) forming a nitride semiconductor layer on the substrate on which the mask layer is formed.

여기서, 상기 마스크층은 SiN, MgN 또는 ZnN으로 이루어진 것이 바람직하다.Here, the mask layer is preferably made of SiN, MgN or ZnN.

또한, 상기 (a) 단계는, 질소 소스 가스와 실리콘 소스 가스를 공급하면서 1030 내지 1050℃의 온도범위에서 2 내지 10분 동안 수행함으로서 질화 규소(SiN) 마스크층을 형성하는 것이 바람직하다.In addition, the step (a), it is preferable to form a silicon nitride (SiN) mask layer by performing for 2 to 10 minutes in a temperature range of 1030 to 1050 ℃ while supplying a nitrogen source gas and a silicon source gas.

아울러, 상기 (a), (b) 단계를 2회 이상 반복적으로 수행하는 것이 바람직하다.In addition, it is preferable to perform the steps (a), (b) repeatedly two or more times.

한편, 상기 (a) 단계 이전에, 상기 기재 기판과 상기 질화물 반도체층의 결정학적 차이를 완화시켜 상기 질화물 반도체층의 결정 결함 밀도를 최소화하기 위하여 상기 기재 기판과 상기 질화물 반도체층 사이에 버퍼층을 형성하는 단계;를 더 포함하는 것이 바람직하다.Meanwhile, before the step (a), a buffer layer is formed between the substrate substrate and the nitride semiconductor layer in order to alleviate the crystallographic difference between the substrate substrate and the nitride semiconductor layer to minimize the crystal defect density of the nitride semiconductor layer. It is preferable to further include;

또한, 상기 버퍼층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 것이 바람직하다.In addition, the buffer layer is preferably made of GaN, AlN, AlGaN or a combination thereof.

본 발명의 다른 실시예에 따른 질화물 반도체 기판의 제조 방법은 (a) 기재 기판 상에 질화 인듐(InN) 도트(dot)들을 성장시키는 단계; (b) 상기 질화 인듐 도트들 사이에 구형의 볼(ball)들을 산포시키는 단계; 및 (c) 상기 구형의 볼들이 산포된 기판 상에 질화물 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 한다.In another embodiment, a method of manufacturing a nitride semiconductor substrate includes: (a) growing indium nitride (InN) dots on a base substrate; (b) scattering spherical balls between the indium nitride dots; And (c) forming a nitride semiconductor layer on the substrate on which the spherical balls are scattered.

여기서, 상기 (b) 단계와 (c) 단계 사이에, 상기 질화 인듐 도트 상에 인듐갈륨나이트라이드(InGaN)를 성장시키는 단계;를 더 포함하는 것이 바람직하다.Here, the step (b) and (c), the step of growing indium gallium nitride (InGaN) on the indium nitride dot; preferably further comprises a.

또한, 상기 (a) 단계는, 질소 소스 가스와 인듐 소스 가스를 공급하면서 600 내지 700℃의 온도범위에서 60 내지 90초 동안 수행되는 것이 바람직하다.In addition, the step (a) is preferably performed for 60 to 90 seconds in the temperature range of 600 to 700 ℃ while supplying a nitrogen source gas and indium source gas.

아울러, 상기 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타 이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어진 것이 바람직하다.In addition, the spherical balls are silicon oxide (SiO 2 ) balls, sapphire (Al 2 O 3 ) balls, titanium oxide (TiO 2 ) balls, zirconium oxide (ZrO 2 ) balls, Y 2 O 3 -ZrO 2 balls , Copper oxide (CuO, Cu 2 O) balls, tantalum oxide (Ta 2 O 5 ) balls, PZT (Pb (Zr, Ti) O 3 ) balls, Nb 2 O 5 balls, FeSO 4 balls, Fe 3 O 4 balls , Fe 2 O 3 balls, Na 2 SO 4 balls, GeO 2 balls, or CdS ball is preferable.

더욱이, 상기 (a) 내지 (c)단계를 2회 이상 반복적으로 수행하는 것이 바람직하다.Moreover, it is preferable to repeat steps (a) to (c) two or more times.

또한, 상기 (a) 단계 이전에, 상기 기재 기판과 상기 질화물 반도체층의 결정학적 차이를 완화시켜 상기 질화물 반도체층의 결정 결함 밀도를 최소화하기 위하여 상기 기재 기판과 상기 질화물 반도체층 사이에 버퍼층을 형성하는 단계;를 더 포함하는 것이 바람직하다.In addition, before the step (a), to form a buffer layer between the substrate substrate and the nitride semiconductor layer in order to alleviate the crystallographic difference between the substrate substrate and the nitride semiconductor layer to minimize the crystal defect density of the nitride semiconductor layer. It is preferable to further include;

여기서, 상기 버퍼층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 것이 바람직하다.Here, the buffer layer is preferably made of GaN, AlN, AlGaN or a combination thereof.

본 발명의 또 다른 실시예에 따른 질화물 반도체 기판의 제조 방법은 (a) 기재 기판 상에 버퍼층을 형성하는 단계; (b) 상기 버퍼층 상에 전위 전파를 차단하는 불규칙한 클러스터 형태의 마스크층을 별도의 패터닝 공정 없이 성장시키는 단계; (c) 상기 마스크층이 형성된 기판 상에 질화물 반도체층을 형성하는 단계; (d) 상기 질화물 반도체층 상에 질화 인듐(InN) 도트(dot)들을 성장시키는 단계; (e) 상기 질화 인듐 도트들 사이에 구형의 볼(ball)들을 산포시키는 단계; 및 (f) 상기 구형의 볼들이 산포된 기판 상에 질화물 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 한다.In another aspect, a method of manufacturing a nitride semiconductor substrate includes: (a) forming a buffer layer on a substrate substrate; (b) growing an irregular cluster-type mask layer on the buffer layer to block dislocation propagation without a separate patterning process; (c) forming a nitride semiconductor layer on the substrate on which the mask layer is formed; (d) growing indium nitride (InN) dots on the nitride semiconductor layer; (e) scattering spherical balls between the indium nitride dots; And (f) forming a nitride semiconductor layer on the substrate on which the spherical balls are scattered.

여기서, 상기 (e) 단계와 (f) 단계 사이에, 상기 질화 인듐 도트 상에 인듐갈륨나이트라이드(InGaN)를 성장시키는 단계;를 더 포함하는 것이 바람직하다.Here, the step of growing indium gallium nitride (InGaN) on the indium nitride dot between the step (e) and (f).

한편, 본 발명의 다른 측면에 따른 질화물 반도체 기판은 기재 기판; 상기 기재 기판 상에 형성된 불규칙한 클러스터 형태의 마스크층; 및 상기 마스크층이 형성된 기판 상에 형성된 질화물 반도체층;을 포함하는 것을 특징으로 한다.On the other hand, the nitride semiconductor substrate according to another aspect of the present invention is a substrate substrate; A mask layer having an irregular cluster shape formed on the base substrate; And a nitride semiconductor layer formed on the substrate on which the mask layer is formed.

본 발명의 또 다른 측면에 따른 반도체 기판은 기재 기판; 상기 기재 기판 상에 형성된 질화 인듐 도트들; 상기 질화 인듐 도트들 사이에 산포된 구형의 볼들; 및 상기 구형의 볼들과 질화 인듐 도트들 상에 형성된 질화물 반도체층;을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, a semiconductor substrate includes: a substrate substrate; Indium nitride dots formed on the base substrate; Spherical balls scattered between the indium nitride dots; And a nitride semiconductor layer formed on the spherical balls and the indium nitride dots.

본 발명의 또 다른 측면에 따른 반도체 기판은 기재 기판; 상기 기재 기판 상에 형성된 클러스터 형태의 마스크층; 상기 마스크층이 형성된 기판 상에 형성된 질화물 반도체층; 상기 질화물 반도체층 상에 형성된 질화 인듐 도트들; 상기 질화 인듐 도트들 사이에 형성된 구형의 볼들; 및 상기 구형의 볼들과 질화 인듐 도트들 상에 형성된 질화물 반도체층;을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, a semiconductor substrate includes: a substrate substrate; A mask layer having a cluster shape formed on the base substrate; A nitride semiconductor layer formed on the substrate on which the mask layer is formed; Indium nitride dots formed on the nitride semiconductor layer; Spherical balls formed between the indium nitride dots; And a nitride semiconductor layer formed on the spherical balls and the indium nitride dots.

여기서, 상기 질화 인듐 도트들 상에 형성된 인듐갈륨나이트라이드 도트들;을 더 포함하는 것이 바람직하다.Herein, indium gallium nitride dots formed on the indium nitride dots may be further included.

본 발명에 의하면 별도의 패터닝 공정 없이 형성된 불규칙한 클러스터 형태의 마스크층과, 구형의 볼들이 반도체 층으로 전파되는 전위를 차단함으로써, 복잡한 마스크 형성공정 없이도 간단하고 저렴하게 우수한 특성을 나타내는 질화물 반 도체 기판을 제조할 수 있다.According to the present invention, a nitride semiconductor substrate exhibiting excellent characteristics simply and inexpensively without a complicated mask forming process is blocked by blocking a potential of an irregular cluster-shaped mask layer formed without a separate patterning process and spherical balls propagating into a semiconductor layer. It can manufacture.

또한, 질화 인듐 도트 상에 인듐갈륨나이트라이드(InGaN)층을 형성하고, 그 위에 질화 갈륨(GaN)층을 성장시킴으로써, 층간 격자상수 차이를 줄여 결정결함을 줄일 수 있는 효과가 있다.In addition, by forming an indium gallium nitride (InGaN) layer on the indium nitride dot, and growing a gallium nitride (GaN) layer thereon, there is an effect that can reduce the crystal defects by reducing the interlayer lattice constant difference.

이하에서는 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

도 3은 본 발명의 일실시예에 따른 질화물 반도체 기판의 제조 방법을 순차적으로 도시한 공정 단면도이다.3 is a cross-sectional view sequentially illustrating a method of manufacturing a nitride semiconductor substrate according to an embodiment of the present invention.

도면을 참조하여 본 실시예에 따른 질화물 반도체 기판의 제조 방법을 설명하면 다음과 같다.Referring to the drawings, a method for manufacturing a nitride semiconductor substrate according to the present embodiment is as follows.

먼저, 실리콘 또는 사파이어 등의 기재 기판(10)을 MOCVD(Metal Organic Chemical Vapor Deposition) 장치에 장입하여 기판(10)의 전면(全面)에 도 3a에 도시된 바와 같이 버퍼층(20)을 성장시킨다. MOCVD 방법을 이용하여 버퍼층(20)을 형성하는 방법을 설명하면, 개별적인 라인을 통해 반응전구체들을 소정의 흐름 속도로 반응기 내로 주입하고, 반응기를 적절한 압력, 온도로 유지하면서 상기 반응전구체들을 화학 반응시켜 목표하는 두께의 버퍼층(20)을 형성한다. 이러한 버퍼층(20)은 도면에 단층으로 도시되었으나, 다층으로 이루어질 수도 있으며, 서로 다른 물질의 복합막으로 구성할 수도 있다.First, a substrate substrate 10, such as silicon or sapphire, is charged to a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus to grow a buffer layer 20 on the entire surface of the substrate 10 as shown in FIG. 3A. Referring to the method of forming the buffer layer 20 by using the MOCVD method, the reaction precursors are introduced into the reactor through a separate line at a predetermined flow rate, and the reaction precursors are chemically reacted while maintaining the reactor at an appropriate pressure and temperature. A buffer layer 20 of a desired thickness is formed. Although the buffer layer 20 is illustrated as a single layer in the drawing, it may be made of a multilayer, or may be composed of a composite film of different materials.

상기 버퍼층(20)은 기재 기판(10)과 후속 공정에서 성장될 질화물 반도체층의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화하기 위하여 형성한다. 따라서, 버퍼층(20)은 후속 공정에서 형성될 질화물 반도체층과의 결정 특성이 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 즉, 나중에 형성되는 질화물 반도체층과 결정 구조가 동일 또는 유사하거나, 격자 상수가 동일 또는 유사하거나, 열팽창 계수가 동일 또는 유사한 물질로 형성하는 것이 바람직하다. 바람직하게는, 나중에 형성될 질화물 반도체층과 결정 구조가 동일하고 격자 상수 차이가 적어도 20％ 이내인 물질로 형성한다.The buffer layer 20 is formed to reduce the crystallographic difference between the substrate substrate 10 and the nitride semiconductor layer to be grown in a subsequent process and thereby minimize the crystal defect density. Accordingly, the buffer layer 20 preferably uses a chemically stable material having similar crystal characteristics to that of the nitride semiconductor layer to be formed in a subsequent process. That is, it is preferable that the nitride semiconductor layer formed later be formed of a material having the same or similar crystal structure, the same or similar lattice constant, or the same or similar thermal expansion coefficient. Preferably, the nitride semiconductor layer to be formed later is formed of a material having the same crystal structure and having a lattice constant difference of at least 20%.

구체적으로, 버퍼층(20)은 반도체층이 후술하는 바와 같이 질화물계 화합물 반도체로 이루어지는 경우, GaN 템플레이트(template), GaN막, AlN막, AlGaN막 또는 이들의 조합막 등으로 형성할 수 있다. 이 경우 반응전구체는 트리메틸알루미늄(TMAl), 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3 등을 사용할 수 있 고, 질화물 소스 가스는 암모니아(NH3), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C4H9)H2)을 사용할 수 있다. 일반적으로 GaN 저온 버퍼층의 경우에는 400~800℃의 온도 범위에서 10~40nm의 두께로 성장시키며, AlN 또는 AlGaN 버퍼층의 경우에는 400~1200℃의 온도 범위에서 10~200nm의 두께로 성장시킨다.Specifically, the buffer layer 20 may be formed of a GaN template, a GaN film, an AlN film, an AlGaN film, or a combination thereof, when the semiconductor layer is made of a nitride compound semiconductor as described below. In this case, the reaction precursor may be trimethylaluminum (TMAl), trimethylgallium (TMGa), triethylgallium (TEGa) or GaCl 3 , and the nitride source gas may be ammonia (NH 3 ), nitrogen or tert-butylamine ( Tertiarybutylamine (N (C 4 H 9 ) H 2 ) can be used, and in general, the GaN low temperature buffer layer grows to a thickness of 10-40 nm in the temperature range of 400-800 ° C., and 400 in the case of AlN or AlGaN buffer layer. It is grown to a thickness of 10 ~ 200nm in the temperature range of ~ 1200 ℃.

이어서, 도 3b에 도시된 바와 같이, 상기 버퍼층(20) 상에 마스크층으로서 질화 규소(SiN)층(30)을 성장시킨다. 질화 규소층(30)은 버퍼층(20) 상에 질소 소스 가스로서 NH3를 주입한 상태에서 1030 내지 1050℃의 온도범위에서 2 내지 10분동안 실리콘 소스 가스로서 SiH4 또는 Si2H6를 수십 sccm 주입하여 성장시킨다. 이렇게 성장된 질화 규소층(30)은 도 4에 도시된 바와 같이, 불규칙한 클러스터(cluster) 형태로 상기 버퍼층(20) 상에 형성된다. 즉, 버퍼층(20) 상에 증착되는 질화 규소층(30)은 다공성의(porous) 층으로 성장되고, 이 다공성의 질화 규소층(30) 사이로 노출된 버퍼층(20)이 후속하는 질화물 반도체층의 성장시 시드(seed) 역할을 하게 된다. 여기서, 본 실시예에서는 마스크층으로서 질화 규소(SiN)층을 예로 들어 설명하지만, 본 발명이 이에 한정되는 것은 아니며, MgN, ZnN 등 다른 물질들도 사용 가능하다.Subsequently, as shown in FIG. 3B, a silicon nitride (SiN) layer 30 is grown on the buffer layer 20 as a mask layer. The silicon nitride layer 30 contains SiH 4 or Si 2 H 6 as a silicon source gas for 2 to 10 minutes at a temperature range of 1030 to 1050 ° C. with NH 3 injected as a nitrogen source gas on the buffer layer 20. Grown by sccm injection. The silicon nitride layer 30 thus grown is formed on the buffer layer 20 in an irregular cluster form as shown in FIG. 4. That is, the silicon nitride layer 30 deposited on the buffer layer 20 is grown into a porous layer, and the buffer layer 20 exposed between the porous silicon nitride layers 30 is followed by the nitride semiconductor layer. It will be seeded during growth. Here, although the silicon nitride (SiN) layer is described as an example in the mask layer, the present invention is not limited thereto, and other materials such as MgN and ZnN may be used.

다음으로, 질화 규소층(30)이 성장된 기판 상에 MBE(Molecular Beam Epitaxy)법, HVPE(Hydride Vapor Phase Epitaxy)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용하여 질화 갈륨(GaN)층(40)을 증착한다. 여기서, 본 실시예에서는 질화물 반도체로서 질화 갈륨을 예로 들어 설명하지만, 본 발명이 이에 한정되는 것은 아니며, AlN, InN, 또는 이들의 조합막(GaxAlyInzN, x+y+z=1) 등 다른 질화물 반도체에도 적용될 수 있다.Next, gallium nitride (GaN) is deposited on the substrate on which the silicon nitride layer 30 is grown by using a molecular beam epitaxy (MBE) method, a hybrid vapor phase epitaxy (HVPE) method, or a metal organic chemical vapor deposition (MOCVD) method. Deposit layer 40. Here, in the present embodiment, a gallium nitride is used as the nitride semiconductor as an example, but the present invention is not limited thereto, and AlN, InN, or a combination thereof (Ga x Al y In z N, x + y + z = It can also be applied to other nitride semiconductors.

MOCVD(Metal Organic Chemical Vapor Deposition)법을 이용하여 질화 갈륨층(40)을 형성하는 방법을 설명하면, 먼저 기판을 반응기 내로 장입하고, 반응전구체들을 운반기체를 이용하여 반응기 내로 각각 주입한다. 이어서, 소정 범위의 온도와 소정 범위의 압력에서 상기 반응전구체들을 화학 반응시켜 질화 갈륨층(40)을 성장시킨다. 여기서, 반응전구체로는 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3을 사용할 수 있고, 질화물 소스 가스는 암모니아(NH3), 질소 또는 터셔리부틸아민(Tertiarybutylamine(N(C4H9)H2)을 사용할 수 있다. 반응기의 온도는 900~1150℃가 적절하고, 압력은 10-5~2000mmHg가 적절하다.Referring to the method of forming the gallium nitride layer 40 using MOCVD (Metal Organic Chemical Vapor Deposition) method, the substrate is first charged into the reactor, and the reaction precursors are injected into the reactor using a carrier gas. Subsequently, the gallium nitride layer 40 is grown by chemically reacting the reaction precursors at a predetermined range of temperature and a predetermined range of pressure. Here, trimethylgallium (TMGa), triethylgallium (TEGa) or GaCl 3 may be used as the reaction precursor, and the nitride source gas may be ammonia (NH 3 ), nitrogen, or tertiarybutylamine (N (C 4 H). 9 ) H 2 ) can be used, the temperature of the reactor is appropriate 900 ~ 1150 ℃, the pressure is 10 -5 ~ 2000mmHg.

MOCVD법을 이용하여 반응전구체로는 트리메틸갈륨(TMGa)을 사용하고, 질화물 소스 가스로는 암모니아(NH3)를 사용하여 질화 갈륨(GaN) 박막을 형성하는 과정을 반응식으로 나타내면 다음과 같다.A process of forming a gallium nitride (GaN) thin film using trimethylgallium (TMGa) as a reaction precursor and ammonia (NH 3 ) as a nitride source gas using the MOCVD method is as follows.

Ga(CH3)3＋NH3 → Ga(CH3)3·NH3 Ga (CH 3 ) 3 + NH 3 → Ga (CH 3) 3 · NH 3

트리메틸갈륨(TMGa)과 암모니아(NH3)가 유입되어 Ga(CH3)3·NH3가 생성된다. Trimethylgallium (TMGa) and ammonia (NH 3 ) are introduced to form Ga (CH 3 ) 3 .NH 3 .

Ga(CH3)3·NH3는 기판 상에서 열분해되면서 질화 갈륨 박막이 형성되게 되는 데, 다음과 같은 반응에 의해 질화 갈륨막이 형성되게 된다.Ga (CH 3 ) 3 .NH 3 forms a gallium nitride thin film as it is thermally decomposed on a substrate. A gallium nitride film is formed by the following reaction.

Ga(CH3)3·NH3 → GaN＋nCH4＋1/2(3-n)H2 Ga (CH 3) 3 · NH 3 ≧ GaN + nCH 4 +1/2 (3-n) H 2

질화 갈륨층(40)은 버퍼층(20) 상에서 클러스터(cluster) 또는 섬(island) 형태로 성장하여 기판(버퍼층)에 흡착되게 되는데, 질화 규소층(30)의 표면보다는 노출된 버퍼층(20)의 상부에서 더 빠르게 성장되어 클러스터 형태로 형성된 질화 규소층(30) 사이를 채우고 질화 규소층(30) 위까지 성장된다. 질화 규소층(30) 위까지 성장된 질화 갈륨층(40)은 이웃하는 노출부로부터 성장된 질화 갈륨층(40)과 서로 합쳐져서 연속적인 박막 형태를 이룬다. 이렇게 버퍼층(20)의 노출부로부터 성장된 질화 갈륨층(40)을 측면 방향으로 계속적으로 성장시켜 서로 붙은 질화 갈륨층(40)을 형성하고, 원하는 두께에 이를 때까지 계속 성장시키면, 도 3c에 도시된 바와 같은 연결된 형태의 질화 갈륨층(40)이 얻어진다. 이때 질화 갈륨층(40)의 두께는 품질의 요구 수준 또는 사양에 따라 적절히 조절 가능하다. The gallium nitride layer 40 grows in a cluster or island form on the buffer layer 20 to be adsorbed onto the substrate (buffer layer), rather than the surface of the silicon nitride layer 30 of the exposed buffer layer 20. It grows faster at the top, fills between the silicon nitride layers 30 formed in the form of clusters, and grows up to the silicon nitride layer 30. The gallium nitride layer 40 grown up to the silicon nitride layer 30 merges with the gallium nitride layer 40 grown from a neighboring exposed portion to form a continuous thin film form. The gallium nitride layer 40 grown from the exposed portion of the buffer layer 20 continuously grows laterally to form the gallium nitride layer 40 adhered to each other, and continues to grow until the desired thickness is reached. A gallium nitride layer 40 in connected form as shown is obtained. At this time, the thickness of the gallium nitride layer 40 can be appropriately adjusted according to the quality requirements or specifications.

도 3c에 도시된 바와 같이, 본 실시예에 따르면, 불규칙한 클러스터 형태로 형성된 질화 규소층(30)이 전위(25)를 차단하여 질화 갈륨층(40)의 결함을 저감한다.As shown in FIG. 3C, according to the present embodiment, the silicon nitride layer 30 formed in the form of an irregular cluster blocks the potential 25 to reduce the defect of the gallium nitride layer 40.

한편, HVPE(Hydride Vapor Phase Epitaxy)법을 이용하여 질화 갈륨층(40)을 형성하는 방법을 설명하면, 반응기 안에 Ga 금속을 수납한 용기를 배치해 두고, 상기 용기 주위에 설치한 히터로 가열하여 Ga 융액을 만든다. 이렇게 얻은 Ga 융액과 HCl을 반응시켜 GaCl 가스를 만든다. Meanwhile, a method of forming the gallium nitride layer 40 by using the HVPE (Hydride Vapor Phase Epitaxy) method is described. A container containing Ga metal is disposed in a reactor, and heated by a heater installed around the container. Make Ga melt. The Ga melt thus obtained is reacted with HCl to form GaCl gas.

이를 반응식으로 나타내면 다음과 같다.This is represented by the following scheme.

Ga(l)+HCl(g) → GaCl(g)+1/2H2(g)Ga (l) + HCl (g) → GaCl (g) + 1 / 2H 2 (g)

GaCl 가스와 암모니아(NH3)을 반응시키면 질화 갈륨층이 형성되게 되는데, 다음과 같은 반응에 의해 질화 갈륨층이 형성되게 된다.When GaCl gas reacts with ammonia (NH 3 ), a gallium nitride layer is formed. The gallium nitride layer is formed by the following reaction.

GaCl(g)+NH3 → GaN+HCl(g)+H2 GaCl (g) + NH 3 ≧ GaN + HCl (g) + H 2

이때 반응되지 않은 기체는 다음과 같은 반응에 의해 배기되게 된다. At this time, the unreacted gas is exhausted by the following reaction.

HCl(g)+NH3 → NH4Cl(g)HCl (g) + NH 3 → NH 4 Cl (g)

HVPE(Hydride Vapor Phase Epitaxy)법은 100㎛/hr 정도의 빠른 성장률로 후막 성장이 가능하므로 높은 생산성을 얻을 수 있다.HVPE (Hydride Vapor Phase Epitaxy) method is capable of thick film growth at a rapid growth rate of about 100 μm / hr, thereby obtaining high productivity.

이상과 같이, 본 실시예에 따르면 전위가 감소된 질화 갈륨 기판을 얻을 수 있는데, 여기에 이하에 상술하는 공정을 더 함으로써 더욱 고품질의 질화 갈륨 기판을 얻을 수 있다.As described above, according to the present embodiment, a gallium nitride substrate having a reduced electric potential can be obtained, and a gallium nitride substrate of higher quality can be obtained by adding the above-described steps.

즉, 상술한 바와 같이 질화 갈륨층(40)이 형성된 기판 상에 반응전구체인 트리메틸인듐(TMIn)과 질화물 소스 가스인 암모니아(NH3)를 사용하여 질화 인듐(InN) 도트(dot)(50)들을 성장시킨다. MOCVD 방법을 이용하여 질화 인듐 도트(50)들을 형성하는 방법을 설명하면, 반응기 내로 개별적인 라인을 통해 상기 반응전구체들을 소정의 흐름 속도로 주입하고, 600 내지 700℃의 온도범위에서 60 내지 90초 동안 상기 반응전구체들을 화학 반응시켜 질화 인듐(InN)을 성장시킨다. 그러면, 질화 인듐(InN)은 질화 갈륨(GaN) 보다 격자 상수가 더 크기 때문에 압축응력에 의해 도 3d에 도시된 바와 같이, 섬(island) 형태로 성장하게 된다.That is, indium nitride (InN) dots 50 using trimethyl indium (TMIn), which is a reaction precursor, and ammonia (NH 3 ), which is a nitride source gas, are formed on the substrate on which the gallium nitride layer 40 is formed as described above. Grow them. Referring to the method of forming the indium nitride dots 50 using the MOCVD method, the reaction precursors are injected into the reactor through a separate line at a predetermined flow rate, and for 60 to 90 seconds at a temperature range of 600 to 700 ° C. The reaction precursors are chemically reacted to grow indium nitride (InN). Then, indium nitride (InN) has a larger lattice constant than gallium nitride (GaN), and thus grows in island form by compressive stress, as shown in FIG. 3D.

이어서, 도 3e에 도시된 바와 같이, 질화 인듐 도트(50)들이 형성된 기판 상에 구형의 볼(ball)(60)들을 산포시켜 질화 인듐 도트(50)들 사이에 채운다. 상기 구형의 볼(60)들은 질화 규소층(30)과 마찬가지로 전위 전파를 차단시키는 마스크층 역할을 하며, 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr, Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼 또는 CdS 볼 등 다양한 재료로 만들거나 구입하여 준비할 수 있다. 또한, 구형 볼(60)의 크기(직경)는 최종 완성품인 질화물 반도체 소자의 종류와 크기에 따라 수 ㎚ ~ 수십 ㎛까지 다양하게 선택할 수 있다.Subsequently, as shown in FIG. 3E, spherical balls 60 are dispersed and filled between the indium nitride dots 50 on the substrate on which the indium nitride dots 50 are formed. Like the silicon nitride layer 30, the spherical balls 60 serve as a mask layer for blocking potential propagation, and include silicon oxide (SiO 2 ) balls, sapphire (Al 2 O 3 ) balls, and titanium oxide (TiO 2 ). Ball, zirconium oxide (ZrO 2 ) ball, Y 2 O 3 -ZrO 2 ball, copper oxide (CuO, Cu 2 O) ball, tantalum oxide (Ta 2 O 5 ) ball, PZT (Pb (Zr, Ti) O 3 ) It can be made or purchased from various materials such as balls, Nb 2 O 5 balls, FeSO 4 balls, Fe 3 O 4 balls, Fe 2 O 3 balls, Na 2 SO 4 balls, GeO 2 balls or CdS balls. In addition, the size (diameter) of the spherical ball 60 can be variously selected from several nm to several tens of micrometers according to the type and size of the nitride semiconductor element as the final finished product.

산화실리콘(SiO2) 볼을 예로 들어 그 제조 방법을 설명하면, 먼저 구형의 볼(60)을 만들기 위하여 TEOS(tetraethyl orthosilicate)를 무수 에탄올에 녹여 제1 용액을 만든다. 또한 암모니아 에탄올 용액과 순수와 에탄올을 섞어 제2 용액을 제조한다. 암모니아는 구형의 볼을 만들기 위한 촉매제로 작용한다. 이어서, 제1 용액과 제2 용액을 섞은 후, 소정 온도에서 소정 시간 동안 교반하면 구형의 산화실리콘 볼이 만들어진다. 이렇게 하여 얻어진 구형 볼이 포함된 용액으로부터 원심 분리를 통하여 구형의 볼을 분리한 후에 에탄올로 씻어주고, 에탄올 용액에 재분산시켜 슬러리(slurry)와 유사한 형태의 구형 볼이 분산된 용액을 얻는다. 구형의 볼은 제조 조건, 즉 반응 시간, 온도, 반응 물질의 양에 따라 그 크기를 다양하게 제조할 수 있다.Taking the silicon oxide (SiO 2 ) ball as an example, a method of manufacturing the same is first prepared by dissolving TEOS (tetraethyl orthosilicate) in anhydrous ethanol to make a spherical ball 60. In addition, a second solution is prepared by mixing ammonia ethanol solution with pure water and ethanol. Ammonia acts as a catalyst to make spherical balls. Subsequently, the first solution and the second solution are mixed and then stirred at a predetermined temperature for a predetermined time to form a spherical silicon oxide ball. The spherical balls are separated from the solution containing the spherical balls by centrifugation, washed with ethanol, and redispersed in an ethanol solution to obtain a solution in which spherical balls in a slurry-like form are dispersed. Spherical balls can be manufactured in various sizes depending on the production conditions, that is, reaction time, temperature, and amount of reactant.

이렇게 얻어진 구형의 볼(60)들이 분산된 용액을 드롭(drop), 딥핑(dipping), 스핀 코팅(spin coating)과 같은 방법을 이용하여 질화 인듐 도트(50)들이 형성된 기판 상에 코팅한다. 그러면, 섬 형태로 형성된 질화 인듐 도트(50)들 사이의 질화 갈륨층(40)이 노출된 부위에 구형 볼(60)들이 코팅된다.The spherical balls 60 thus obtained are coated onto a substrate on which indium nitride dots 50 are formed by using a method such as drop, dipping, and spin coating. Then, spherical balls 60 are coated on the exposed portions of the gallium nitride layer 40 between the indium nitride dots 50 formed in an island shape.

그런 다음, 질화 인듐 도트(50)들 사이에 구형의 볼(60)들이 채워진 기판 상에 인듐갈륨나이트라이드(InGaN)층(70)을 성장시킨다. 이때, 인듐갈륨나이트라이드층(70)은 구형의 볼(60)들 위에는 성장되지 않으며, 질화 인듐 도트(50) 위에만 성장되어 도 3f에 도시된 바와 같이, 수직 성장하게 된다. 여기서, 인듐갈륨나이트라이드층(70)을 형성하는 것은, 하부의 질화 갈륨층(40)에서의 전위가 질화 인듐 도트(50)를 따라 전파되는 것을, 인듐갈륨나이트라이드층(70)을 삽입하여 격자상수 차이를 줄임으로써 결정 결함을 감소시키기 위함이나, 요구되는 품질 사양에 따라서는 인듐갈륨나이트라이드층(70)을 생략할 수도 있다. 또한, 인듐갈륨나이트라이드층(70)은 인듐과 갈륨의 조성비를 단계적 또는 연속적으로 조절(위로 갈수록 인듐이 감소하도록)하여 성장시킬 수도 있다.Then, an indium gallium nitride (InGaN) layer 70 is grown on a substrate filled with spherical balls 60 between the indium nitride dots 50. In this case, the indium gallium nitride layer 70 is not grown on the spherical balls 60, but is grown only on the indium nitride dot 50 to grow vertically, as shown in FIG. 3F. In this case, the indium gallium nitride layer 70 is formed by inserting the indium gallium nitride layer 70 by discharging the electric potential in the lower gallium nitride layer 40 along the indium nitride dot 50. In order to reduce crystal defects by reducing the lattice constant difference, the indium gallium nitride layer 70 may be omitted depending on the required quality specification. In addition, the indium gallium nitride layer 70 may be grown by controlling the composition ratio of indium and gallium stepwise or continuously (so that indium decreases upward).

이어서, 인듐갈륨나이트라이드층(70)이 성장된 기판 상에, 전술한 질화 갈륨층(40)과 마찬가지로, MBE(Molecular Beam Epitaxy)법, HVPE(Hydride Vapor Phase Epitaxy)법 또는 MOCVD(Metal Organic Chemical Vapor Deposition)법 등을 이용하여, 도 3g에 도시된 바와 같이, 질화 갈륨층(80)을 증착하여 질화물 반도체 기판을 제조한다.Subsequently, on the substrate on which the indium gallium nitride layer 70 is grown, similarly to the above-described gallium nitride layer 40, a molecular beam epitaxy (MBE) method, a hydraulic vapor phase epitaxy (HVPE) method, or a metal organic chemical (MOCVD) By using a vapor deposition method or the like, as shown in FIG. 3G, a gallium nitride layer 80 is deposited to manufacture a nitride semiconductor substrate.

한편, 본 실시예에서는 전위 전파를 이중으로 차단하기 위해 먼저, 질화 규소층(30)을 형성하고, 그 뒤에 구형의 볼(60)들을 질화 인듐 도트(50)들 사이에 산포시키는 것으로 설명하였으나, 그 순서는 바뀔 수 있다. 즉, 구형의 볼(60)들과 질화 인듐/인듐갈륨나이트라이드(InGaN) 도트(50/70)를 먼저 형성하고, 질화 갈륨층을 성장시킨 뒤에, 질화 규소층(30)을 형성하고 다시 질화 갈륨층을 성장시킬 수도 있다.Meanwhile, in the present embodiment, in order to block the electric potential double, first, the silicon nitride layer 30 is formed, and then, the spherical balls 60 are dispersed between the indium nitride dots 50. The order can be reversed. That is, the spherical balls 60 and indium nitride / indium gallium nitride (InGaN) dots 50/70 are first formed, the gallium nitride layer is grown, and then the silicon nitride layer 30 is formed and nitrided again. The gallium layer can also be grown.

또한, 본 발명의 다른 실시예로서 도 5에 도시된 바와 같이, 버퍼층(20)이 형성된 기판 상에 전위를 차단하는 마스크층으로서 질화 규소층(30a)을 형성하고 질화 갈륨층(40a)을 성장시킨 후, 질화 갈륨층(40a) 상에 다시 마스크층으로서 질화 규소층(30b)을 형성하고 질화 갈륨층(40b)을 성장시킴으로써, 이중으로 전위 전파를 차단할 수 있다. As another embodiment of the present invention, as shown in FIG. 5, the silicon nitride layer 30a is formed as a mask layer for blocking potential on the substrate on which the buffer layer 20 is formed, and the gallium nitride layer 40a is grown. After this, the silicon nitride layer 30b is formed again on the gallium nitride layer 40a as a mask layer, and the gallium nitride layer 40b is grown, whereby dislocation propagation can be blocked twice.

또한, 또 다른 실시예로서, 도 6에 도시된 바와 같이, 버퍼층(20) 상에 질화 인듐 도트(50)들을 성장시켜 그 사이에 구형의 볼(60a)들을 산포하고 인듐갈륨나이트라이드층(70a)을 성장시킨 뒤에 질화 갈륨층(30a)을 증착하는 공정을 2회 이상 진행하여도 이중으로 전위 전파를 차단할 수 있다.In addition, as another embodiment, as shown in FIG. 6, indium nitride dots 50 are grown on the buffer layer 20 to disperse spherical balls 60a therebetween and indium gallium nitride layer 70a. After the growth of), even if the process of depositing the gallium nitride layer 30a is performed two or more times, the electric potential propagation can be blocked twice.

즉, 전위 전파를 차단하는 차단층인 질화 규소층(30)과 구형의 볼(60)층을 혼합하거나, 질화 규소층(30) 또는 구형의 볼(60)층을 각각 2층이상으로 형성하여 반도체 층으로 전파되는 전위를 차단할 수도 있다.That is, the silicon nitride layer 30 and the spherical ball 60 layer, which are blocking layers for blocking electric potential propagation, are mixed, or the silicon nitride layer 30 or the spherical ball 60 layer is formed in two or more layers, respectively. It is also possible to block the electric potential propagating to the semiconductor layer.

상술한 바와 같이, 본 발명에 따르면 기판 상에 질화 규소층(30)을 클러스터 형태로 성장시키고, 구형의 볼(60)들을 코팅하여 반도체 층으로 전파되는 전위를 이중으로 차단함으로써, 복잡한 패터닝 공정 없이도 간단하고 저렴하게 우수한 특성을 나타내는 질화물 반도체 기판을 제조할 수 있다.As described above, according to the present invention by growing the silicon nitride layer 30 in the form of a cluster on the substrate, by coating the spherical balls 60 to block the potential propagated to the semiconductor layer double, even without complicated patterning process It is possible to manufacture a nitride semiconductor substrate showing excellent characteristics simply and inexpensively.

또한, 질화 인듐(InN) 도트(dot) 상에 인듐갈륨나이트라이드(InGaN)층을 형성하고, 그 위에 질화 갈륨(GaN)층을 성장하게 되면 층간 격자상수 차이가 줄어들어 격자상수 차이에서 오는 결함을 줄일 수 있다.In addition, when an indium gallium nitride (InGaN) layer is formed on an indium nitride (InN) dot, and a gallium nitride (GaN) layer is grown thereon, the lattice constant difference between layers decreases, thereby eliminating defects resulting from the lattice constant difference. Can be reduced.

이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.Although the present invention has been described above by means of limited embodiments and drawings, the present invention is not limited thereto and will be described below by the person skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of the claims.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 전술된 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.The following drawings, which are attached to this specification, illustrate exemplary embodiments of the present invention, and together with the detailed description of the present invention serve to further understand the technical spirit of the present invention, the present invention includes matters described in such drawings. It should not be construed as limited to.

도 1 및 도 2는 종래의 ELO(Epitaxial Lateral Overgrowth) 방법으로 제조된 질화 갈륨 기판의 단면을 나타낸 단면도이다.1 and 2 are cross-sectional views showing a cross section of a gallium nitride substrate manufactured by a conventional Epitaxial Lateral Overgrowth (ELO) method.

도 3a 내지 도 3g는 본 발명의 일실시예에 따른 질화물 반도체 기판의 제조 방법을 순차적으로 도시한 공정 단면도이다.3A to 3G are cross-sectional views sequentially illustrating a method of manufacturing a nitride semiconductor substrate according to an embodiment of the present invention.

도 4는 본 발명에 따른 질화물 반도체 기판의 제조 공정에서 버퍼층 상에 질화 규소층이 성장된 모습을 나타낸 사진이다.4 is a photograph showing a silicon nitride layer grown on a buffer layer in a manufacturing process of a nitride semiconductor substrate according to the present invention.

도 5는 본 발명의 다른 실시예에 따른 질화물 반도체 기판의 단면을 도시한 단면도이다.5 is a cross-sectional view illustrating a cross section of a nitride semiconductor substrate according to another exemplary embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 질화물 반도체 기판의 단면을 도시한 단면도이다.6 is a cross-sectional view showing a cross section of a nitride semiconductor substrate according to another embodiment of the present invention.

Claims (19)

(a) 기재 기판 상에 전위 전파를 차단하는 불규칙한 클러스터 형태의 마스크층을 별도의 패터닝 공정 없이 성장시키는 단계; 및(a) growing an irregular cluster-type mask layer on the substrate substrate to block dislocation propagation without a separate patterning process; And (b) 상기 마스크층이 형성된 기판 상에 질화물 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.(b) forming a nitride semiconductor layer on the substrate having the mask layer formed thereon. 제 1항에 있어서,The method of claim 1, 상기 마스크층은 SiN, MgN 또는 ZnN으로 이루어진 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The mask layer is a method of manufacturing a nitride semiconductor substrate, characterized in that consisting of SiN, MgN or ZnN. 제 1항에 있어서,The method of claim 1, 상기 (a) 단계는,In step (a), 질소 소스 가스와 실리콘 소스 가스를 공급하면서 1030 내지 1050℃의 온도범위에서 2 내지 10분 동안 수행함으로서 질화 규소(SiN) 마스크층을 형성하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.A silicon nitride (SiN) mask layer is formed by performing a nitrogen source gas and a silicon source gas for 2 to 10 minutes at a temperature range of 1030 to 1050 ° C. 제 1항 내지 제 3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 (a), (b) 단계를 2회 이상 반복적으로 수행하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The method of manufacturing a nitride semiconductor substrate, characterized in that the steps (a), (b) are repeatedly performed two or more times. 제 1항 내지 제 3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 (a) 단계 이전에, 상기 기재 기판과 상기 질화물 반도체층의 결정학적 차이를 완화시켜 상기 질화물 반도체층의 결정 결함 밀도를 최소화하기 위하여 상기 기재 기판과 상기 질화물 반도체층 사이에 버퍼층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.Before the step (a), forming a buffer layer between the substrate substrate and the nitride semiconductor layer in order to alleviate the crystallographic difference between the substrate substrate and the nitride semiconductor layer to minimize the crystal defect density of the nitride semiconductor layer The manufacturing method of the nitride semiconductor substrate characterized by including further. 제 5항에 있어서,The method of claim 5, 상기 버퍼층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The buffer layer is GaN, AlN, AlGaN or a method for producing a nitride semiconductor substrate, characterized in that consisting of a combination thereof. (a) 기재 기판 상에 질화 인듐(InN) 도트(dot)들을 성장시키는 단계;(a) growing indium nitride (InN) dots on the substrate substrate; (b) 상기 질화 인듐 도트들 사이에 구형의 볼(ball)들을 산포시키는 단계; 및(b) scattering spherical balls between the indium nitride dots; And (c) 상기 구형의 볼들이 산포된 기판 상에 질화물 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.(c) forming a nitride semiconductor layer on the substrate on which the spherical balls are scattered. 제 7항에 있어서,The method of claim 7, wherein 상기 (b) 단계와 (c) 단계 사이에, 상기 질화 인듐 도트 상에 인듐갈륨나이트라이드(InGaN)를 성장시키는 단계;를 더 포함하는 것을 특징으로 하는 질화물 반 도체 기판의 제조 방법.Growing an indium gallium nitride (InGaN) on the indium nitride dots between the steps (b) and (c); and further comprising a nitride semiconductor substrate. 제 7항 또는 제 8항에 있어서,The method according to claim 7 or 8, 상기 (a) 단계는,In step (a), 질소 소스 가스와 인듐 소스 가스를 공급하면서 600 내지 700℃의 온도범위에서 60 내지 90초 동안 수행되는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The method of manufacturing a nitride semiconductor substrate, characterized in that carried out for 60 to 90 seconds at a temperature range of 600 to 700 ℃ while supplying a nitrogen source gas and an indium source gas. 제 7항 또는 제 8항에 있어서,The method according to claim 7 or 8, 상기 구형의 볼은 산화실리콘(SiO2) 볼, 사파이어(Al2O3) 볼, 산화타이타늄(TiO2) 볼, 산화지르코늄(ZrO2) 볼, Y2O3-ZrO2 볼, 산화구리(CuO, Cu2O) 볼, 산화탄탈륨(Ta2O5) 볼, PZT(Pb(Zr,Ti)O3) 볼, Nb2O5 볼, FeSO4 볼, Fe3O4 볼, Fe2O3 볼, Na2SO4 볼, GeO2 볼, 또는 CdS 볼로 이루어진 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The spherical balls are silicon oxide (SiO 2 ) balls, sapphire (Al 2 O 3 ) balls, titanium oxide (TiO 2 ) balls, zirconium oxide (ZrO 2 ) balls, Y 2 O 3 -ZrO 2 balls, copper oxide ( CuO, Cu 2 O) balls, tantalum oxide (Ta 2 O 5 ) balls, PZT (Pb (Zr, Ti) O 3 ) balls, Nb 2 O 5 balls, FeSO 4 balls, Fe 3 O 4 balls, Fe 2 O A method for producing a nitride semiconductor substrate, comprising 3 balls, Na 2 SO 4 balls, GeO 2 balls, or CdS balls. 제 7항 또는 제 8항에 있어서,The method according to claim 7 or 8, 상기 (a) 내지 (c)단계를 2회 이상 반복적으로 수행하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The method of manufacturing a nitride semiconductor substrate, characterized in that the steps (a) to (c) is repeatedly performed two or more times. 제 7항 또는 제 8항에 있어서,The method according to claim 7 or 8, 상기 (a) 단계 이전에, 상기 기재 기판과 상기 질화물 반도체층의 결정학적 차이를 완화시켜 상기 질화물 반도체층의 결정 결함 밀도를 최소화하기 위하여 상기 기재 기판과 상기 질화물 반도체층 사이에 버퍼층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.Before the step (a), forming a buffer layer between the substrate substrate and the nitride semiconductor layer in order to alleviate the crystallographic difference between the substrate substrate and the nitride semiconductor layer to minimize the crystal defect density of the nitride semiconductor layer The manufacturing method of the nitride semiconductor substrate characterized by including further. 제 12항에 있어서,The method of claim 12, 상기 버퍼층은 GaN, AlN, AlGaN 또는 이들의 조합막으로 이루어진 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.The buffer layer is GaN, AlN, AlGaN or a method for producing a nitride semiconductor substrate, characterized in that consisting of a combination thereof. (a) 기재 기판 상에 버퍼층을 형성하는 단계;(a) forming a buffer layer on the substrate substrate; (b) 상기 버퍼층 상에 전위 전파를 차단하는 불규칙한 클러스터 형태의 마스크층을 별도의 패터닝 공정 없이 성장시키는 단계;(b) growing an irregular cluster-type mask layer on the buffer layer to block dislocation propagation without a separate patterning process; (c) 상기 마스크층이 형성된 기판 상에 질화물 반도체층을 형성하는 단계;(c) forming a nitride semiconductor layer on the substrate on which the mask layer is formed; (d) 상기 질화물 반도체층 상에 질화 인듐(InN) 도트(dot)들을 성장시키는 단계;(d) growing indium nitride (InN) dots on the nitride semiconductor layer; (e) 상기 질화 인듐 도트들 사이에 구형의 볼(ball)들을 산포시키는 단계; 및(e) scattering spherical balls between the indium nitride dots; And (f) 상기 구형의 볼들이 산포된 기판 상에 질화물 반도체층을 형성하는 단계;를 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.(f) forming a nitride semiconductor layer on the substrate on which the spherical balls are scattered. 제 14항에 있어서,The method of claim 14, 상기 (e) 단계와 (f) 단계 사이에, 상기 질화 인듐 도트 상에 인듐갈륨나이트라이드(InGaN)를 성장시키는 단계;를 더 포함하는 것을 특징으로 하는 질화물 반도체 기판의 제조 방법.Growing an indium gallium nitride (InGaN) on the indium nitride dot between the steps (e) and (f). 기재 기판;Base substrate; 상기 기재 기판 상에 형성된 불규칙한 클러스터 형태의 마스크층; 및A mask layer having an irregular cluster shape formed on the base substrate; And 상기 마스크층이 형성된 기판 상에 형성된 질화물 반도체층;을 포함하는 것을 특징으로 하는 질화물 반도체 기판.And a nitride semiconductor layer formed on the substrate on which the mask layer is formed. 기재 기판;Base substrate; 상기 기재 기판 상에 형성된 질화 인듐 도트들;Indium nitride dots formed on the base substrate; 상기 질화 인듐 도트들 사이에 산포된 구형의 볼들; 및Spherical balls scattered between the indium nitride dots; And 상기 구형의 볼들과 질화 인듐 도트들 상에 형성된 질화물 반도체층;을 포함하는 것을 특징으로 하는 질화물 반도체 기판.And a nitride semiconductor layer formed on the spherical balls and the indium nitride dots. 기재 기판;Base substrate; 상기 기재 기판 상에 형성된 클러스터 형태의 마스크층;A mask layer having a cluster shape formed on the base substrate; 상기 마스크층이 형성된 기판 상에 형성된 질화물 반도체층;A nitride semiconductor layer formed on the substrate on which the mask layer is formed; 상기 질화물 반도체층 상에 형성된 질화 인듐 도트들;Indium nitride dots formed on the nitride semiconductor layer; 상기 질화 인듐 도트들 사이에 형성된 구형의 볼들; 및Spherical balls formed between the indium nitride dots; And 상기 구형의 볼들과 질화 인듐 도트들 상에 형성된 질화물 반도체층;을 포함하는 것을 특징으로 하는 질화물 반도체 기판.And a nitride semiconductor layer formed on the spherical balls and the indium nitride dots. 제 17항 또는 제 18항에 있어서,The method of claim 17 or 18, 상기 질화 인듐 도트들 상에 형성된 인듐갈륨나이트라이드 도트들;을 더 포함하는 것을 특징으로 하는 질화물 반도체 기판.Indium gallium nitride dots formed on the indium nitride dots; nitride semiconductor substrate further comprising a.
KR1020080081283A 2008-08-20 2008-08-20 Nitride semiconductor substrate and manufacturing method thereof KR20100022663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080081283A KR20100022663A (en) 2008-08-20 2008-08-20 Nitride semiconductor substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080081283A KR20100022663A (en) 2008-08-20 2008-08-20 Nitride semiconductor substrate and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20100022663A true KR20100022663A (en) 2010-03-03

Family

ID=42175119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080081283A KR20100022663A (en) 2008-08-20 2008-08-20 Nitride semiconductor substrate and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20100022663A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541771B2 (en) 2010-12-17 2013-09-24 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN113161225A (en) * 2021-01-14 2021-07-23 镓特半导体科技（上海）有限公司 Semiconductor structure, self-supporting gallium nitride layer and preparation method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541771B2 (en) 2010-12-17 2013-09-24 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN113161225A (en) * 2021-01-14 2021-07-23 镓特半导体科技（上海）有限公司 Semiconductor structure, self-supporting gallium nitride layer and preparation method thereof
CN113161225B (en) * 2021-01-14 2024-02-06 镓特半导体科技（上海）有限公司 Semiconductor structure, self-supporting gallium nitride layer and preparation method thereof

Similar Documents

Publication Publication Date Title
KR100712753B1 (en) Compound semiconductor device and method for manufacturing the same
KR100831843B1 (en) Compound semiconductor substrate grown on metal layer, method for manufacturing the same, and compound semiconductor device using the same
KR101355593B1 (en) Methods for producing improved epitaxial materials
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
KR100901822B1 (en) Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
KR100994643B1 (en) Manufacturing method of compound semiconductor substrate using spherical balls, compound semiconductor substrate and compound semiconductor device using the same
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
WO2011009093A2 (en) A method of forming a group iii-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (hvpe)
TWI221638B (en) Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
KR100921789B1 (en) Method for preparing compound semiconductor substrate
KR20150124025A (en) Method of growing nitride single crystal and method of manufacturing nitride semiconductor device
JP4996448B2 (en) Method for creating a semiconductor substrate
JP2009208991A (en) Method for producing nitride semiconductor substrate
KR20100104997A (en) Nitride semiconductor substrate having dislocation blocking layer and manufacturing method thereof
KR20020065892A (en) Method of fabricating group-ⅲ nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
KR101142082B1 (en) Nitride semiconductor substrate and manufacturing method thereof, and nitride semiconductor device using it
KR20100022663A (en) Nitride semiconductor substrate and manufacturing method thereof
JP3946976B2 (en) Semiconductor device, epitaxial substrate, semiconductor device manufacturing method, and epitaxial substrate manufacturing method
KR100932615B1 (en) Compound semiconductor substrate using roughened sapphire base substrate and its manufacturing method, high brightness light emitting device using same and manufacturing method thereof
JP2007266157A (en) Method for manufacturing semiconductor single crystal substrate, and semiconductor device
US20090309189A1 (en) Method for the growth of indium nitride
CN115050860B (en) Preparation method and device of semiconductor light-emitting structure based on III-nitride quantum dots
EP1898449B1 (en) Compound semiconductor devices and methods of manufacturing the same
LI MOCVD GROWTH OF GAN ON 200MM SI AND ADDRESSING FOUNDRY COMPATIBILITY ISSUES

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application