KR20100016655A - 적응적 연속-시간 필터를 조절하기 위한 위상-고정 루프 기반 제어기 - Google Patents

적응적 연속-시간 필터를 조절하기 위한 위상-고정 루프 기반 제어기 Download PDF

Info

Publication number
KR20100016655A
KR20100016655A KR1020097024004A KR20097024004A KR20100016655A KR 20100016655 A KR20100016655 A KR 20100016655A KR 1020097024004 A KR1020097024004 A KR 1020097024004A KR 20097024004 A KR20097024004 A KR 20097024004A KR 20100016655 A KR20100016655 A KR 20100016655A
Authority
KR
South Korea
Prior art keywords
word
bit
controller
receiver
output
Prior art date
Application number
KR1020097024004A
Other languages
English (en)
Other versions
KR101504775B1 (ko
Inventor
에드워드 유쏘피안
데이비드 야테스
앨리 엠. 이즈마일
제프리 해처
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20100016655A publication Critical patent/KR20100016655A/ko
Application granted granted Critical
Publication of KR101504775B1 publication Critical patent/KR101504775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/021—Amplifier, e.g. transconductance amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/028—Resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/03—Type of tuning
    • H03H2210/036—Stepwise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/04—Filter calibration method
    • H03H2210/043—Filter calibration method by measuring time constant
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

직접 변환 RF(radio-frequency) 수신기는 제어기 및 적응적 연속-시간 필터를 포함한다. 적응적 연속-시간 필터는 연속-시간 필터의 특성을 조절하기 위해 제어기에 의해 생성된 다중-비트 제어 신호를 수신한다. 제어기는 제어기 및 적응적 연속-시간 필터를 구현하는 데에 이용되는 반도체 재료의 공정 편차에 응답하여 다중-비트 제어 신호를 생성한다. 적응적 연속-시간 필터를 조정하는 방법은 RC 시간 상수를 결정하는 단계, RC 시간 상수를 디지털 워드로 변환하는 단계, 제어 비트를 생성하기 위해 디지털 워드의 선택 비트를 미리 결정된 기준 워드의 각 비트와 비교하는 단계, RC 시간 상수를 변경하기 위해 제어 비트를 조절가능한 엘리먼트에 인가하는 단계, 결정하는 단계, 변환하는 단계, 비교하는 단계 및 인가하는 단계를 제어 비트들이 출력 워드를 생성할 때까지 반복하는 단계, 및 출력 워드를 적응적 연속-시간 필터에 제공하는 단계를 포함한다.
Figure P1020097024004
연속-시간, 직접 변환, 다중-비트, 디지털 워드, 제어 비트, 공정 편차

Description

적응적 연속-시간 필터를 조절하기 위한 위상-고정 루프 기반 제어기{PHASE-LOCKED LOOP BASED CONTROLLER FOR ADJUSTING AN ADAPTIVE CONTINUOUS-TIME FILTER}
RF(Radio frequency) 트랜스시버(transceiver)들은 휴대용 통신 디바이스들, (휴대 전화기들), PDA들 및 다른 통신 디바이스들과 같은 많은 양방향 통신 디바이스들에서 발견된다. RF 트랜스시버는 통신 디바이스가 동작하는 특정 통신 프로토콜에 의해 지시되는 RF 신호들을 송신하고 수신해야 한다. 예를 들면, RF 통신 프로토콜들은 진폭 변조, 주파수 변조, 위상 변조, 또는 이들의 조합을 포함한다. 전형적인 CDMA(code-division multiple-access) 통신 시스템은 수신된 기본대역 신호로부터 적절한 데이터 또는 출력 신호를 분리하기 위해 매칭 필터를 갖는 직접-변환 수신기(direct-conversion receiver)를 이용한다.
호모다인(homodyne), 싱크로다인(synchrodyne), 제로 IF(zero-intermediate frequency) 수신기로서 또한 알려진 직접-변환 수신기는 AM(amplitude-modulated) 신호들을 복조하는 유일한 시스템을 이용하는 라디오 수신기 디자인이다. 그것은 수신된 신호를 변조하기 위해, 요망되는 신호의 캐리어(carrier)에 주파수 동기화된 국부 발진기(local oscillator)를 이용한다. 그 후, 기본대역 신호.
결과적으로, 필터 조정(tuning) 또는 조절은 종종 직접-변환 및 낮은(low)- IF 수신기들에서 수행된다. 각각의 필터 회로들의 물리적 영역 요건들 및 동적 범위 제한들에 기인하여 스위칭된-커패시터 필터(switched-capacitor filter)들 대신에 채널 선택을 위해 연속-시간 필터들을 설계하는 것이 더욱 편리하다는 것이 잘 확립되었다. 그러나, 연속-시간 필터들은, 그들의 컷-오프(cut-off) 주파수가 필터를 구현하는 데에 이용된 다양한 구성 요소들의 제조 공정 편차 및 동작 온도에 민감한 요인(즉, RC(resistor-capacitor) 시간 상수)에 의존하기 때문에 조정을 요구한다.
CDMA 응용들에서, 수신 채널에 대해, 인-밴드 블록커 프로파일(in-band blocker profile)은 컷-오프 주파수가 공칭 컷-오프 주파수의 ±2.5% 내로 정확해야 한다는 것을 지시한다. 공정 편차에 기인하는 연속-시간 필터에 대한 컷-오프 주파수의 제1 모의 편차는 능동 연속-시간 필터의 컷-오프 주파수가 공정 편차에 기인하여 공칭 컷-오프 주파수의 ±10.0%보다 더 많이 변할 것이라는 것을 나타낸다. 온도 편차에 기인하는 연속-시간 필터에 대한 컷-오프 주파수의 제2 모의 편차는 ±1.0%보다 더 작다. 결과적으로, 연속-시간 필터의 컷-오프 주파수에 대한 적어도 공정 편차의 영향을 무효화시키는 조정 스킴(tuning scheme)이 요망된다.
연속-시간 필터들을 조정하기 위한 몇몇의 종래의 방법들이 존재한다. 하나의 일반적인 방법은 그의 발진 주파수(oscillation frequency)가 슬레이브(slave)의(즉, 매칭 필터의) 컷-오프 주파수에 비례하는 마스터 VCO(voltage-controlled oscillator)를 구성하는 것이다. 이러한 경우에, 조정은 PLL(phase-locked loop)에 의해 수행된다. 일반적으로, 필터는 피드백 경로에 배열된 저항들 및 커패시터 들과 연산 증폭기(operational amplifier)의 조합을 포함한다. 이러한 배열에서는, 저항값 및 커패시턴스 중 하나 또는 양쪽 모두가 피드백 경로의 선택 저항들 및 커패시터들을 이산적으로 스위칭함으로써 조절될 수 있기 때문에 디지털 PLL이 이용될 수 있다. 이 방법은, VCO를 구현하기 위해 요구되는 추가적인 회로 영역 및 요망되는 수준으로 마스터 및 슬레이브 필터들을 매칭시키기 위해 요구되는 비교적 큰 구성 요소들의 비용으로 양호한 정확성을 제공한다.
연속-시간 필터를 조정하기 위한 두 번째 방법은 집적 회로 상의 RC-시간 상수를 추정하는 것에 의한 것이다. 이것은 일반적으로 요망되는 응답을 달성하기 위해 전원 또는 전류원으로 RC 부하를 충전하고 RC-시간 상수를 조절함으로써 달성된다. 그러나, 고-주파수 응용들의 경우에, 이 방법은 구성 요소 부정합 및 증폭기 오프셋들에 대한 민감성으로부터 곤란을 겪는다.
CDMA 표준은 적어도 두 개의 추가적인 문제점들을 제공한다. 첫째, CDMA 표준은 필터들을 검사하고/검사하거나 조절할 타임 슬롯을 제공하지 않는다. 둘째, CDMA 표준은, 호스트 통신 디바이스가 동작하는 동안 필터 성능이 열화되지 말아야 할 것을 지시한다.
[개요]
직접-변환 RF 수신기의 실시예들은 제어기 및 연속-시간 필터를 포함하는 직접-변환 수신 경로를 포함한다. 연속-시간 필터는 연속-시간 필터의 특성을 조절하기 위해 제어기에 의해 생성된 다중-비트 제어 신호(multiple-bit control signal)를 수신한다. 제어기는 제어기 및 연속-시간 필터를 구현하기 위해 이용된 반도체 재료의 공정 편차에 응답하여 다중-비트 제어 신호를 생성한다.
적응적(adaptive) 연속-시간 필터를 조정하는 방법의 실시예는, RC-시간 상수를 결정하는 단계, 상기 RC-시간 상수를 디지털 워드(word)로 변환하는 단계, 제어 비트를 생성하기 위해 상기 디지털 워드의 선택 비트를 미리 결정된 기준(reference) 워드의 각 비트에 비교하는 단계, 상기 RC-시간 상수를 변경하기 위해 상기 제어 비트를 조절가능한 엘리먼트에 인가하는 단계, 상기 결정하는 단계, 변환하는 단계, 비교하는 단계 및 인가하는 단계를 상기 제어 비트들이 출력 워드를 생성할 때까지 반복하는 단계, 및 상기 출력 워드를 상기 적응적 연속-시간 필터에 제공하는 단계를 포함한다.
이하의 특징들 및 상세한 설명은 총망라한 것은 아니다. 개시된 실시예들은, 본 기술 분야에 통상의 지식을 가진 자가 필터의 출력에서의 반도체 제조 공정 편차에 기인하는 효과를 상쇄하도록 연속-시간 필터를 조절하기 위한 제어기를 만들고 이용할 수 있도록 하기 위해 예시되고 설명된다. 연속-시간 필터를 조절하는 제어기 및 방법의 다른 실시예들, 특징들 및 이점들은 이하의 도면들 및 상세한 설명의 고찰을 통해 본 기술 분야에 숙련된 자들에게 명백하거나 또는 명백하게 될 것이다. 모든 그러한 추가적인 실시예들, 특징들 및 이점들은 첨부된 청구항들에서 정의되는 것과 같은 회로들 및 방법들의 범주 내에 있다.
연속-시간 필터를 조절하는 제어기 및 방법은 이하의 도면들을 참조하여 더욱 잘 이해될 수 있다. 도면들 내의 구성 요소들은 반드시 비례에 따라 그려지지 는 않았고, 그 대신에 작동 원리들을 명확히 나타내는 것에 역점을 두었다. 또한, 도면들에서, 동일한 참조 번호들은 상이한 도면들에 걸쳐 대응하는 파트들을 지시한다.
도 1은 간략화된 휴대용 트랜스시버를 나타내는 블록도.
도 2는 도 1의 제어기의 실시예를 나타내는 개략도.
도 3은 예시의 기본대역 채널 상의 도 1의 제어기 및 연속-시간 필터의 상호 작용의 결과를 나타내는 그래프.
도 4는 더욱 상세하게 도 2의 제어기의 실시예를 나타내는 블록도.
도 5는 도 4의 발진기의 실시예를 나타내는 개략도.
도 6은 도 4의 엘리먼트들의 배열의 실시예를 나타내는 개략도.
도 7은 도 4의 엘리먼트들의 배열의 대안 실시예를 나타내는 개략도.
도 8은 연속-시간 필터를 조절하는 방법의 실시예를 나타내는 흐름도.
CDMA 통신 시스템에서 동작하는 휴대용 트랜스시버를 특히 참조하여 설명되지만, 제어기는 연속-시간 필터를 조절하는 것이 바람직한 임의의 시스템에서 구현될 수 있다. 제어기는 다중-비트 출력 워드를 생성하기 위해 발진기의 출력과 기준 워드의 비교에 응답하여 발진기의 출력을 변환하고 연속 근사 레지스터들(successive approximation registers)의 세트를 제어하는 데에 디지털 PLL을 이용한다. 다중-비트 출력 워드는 필터를 구현하는 데에 이용되는 저항들 및 커패시터들의 공정 편차를 고려하는 필터 응답을 생성하기 위해 적응적 연속-시간 필터에 대한 제어 입력으로서 인가된다. 제어기는 반도체 다이의 공정 편차를 처리하는 고속 응답을 요구하는 응용들에 적합하다.
발진기는 RC 시간 상수 및 저항들의 비에 의해서만 결정되는 주파수를 갖는 출력 신호를 생성하는 비안정 멀티바이브레이터(multivibrator)를 포함한다. 그 결과, 반도체 다이 상의 다양한 회로들에 걸친 RC 시간 상수와 비안정 멀티바이브레이터의 출력 주파수 사이에 우수한 정합(match)이 존재한다. 발진기의 출력은 스위칭된 저항 또는 커패시터 회로망들을 이용하여, 이산적인 방식으로 조절된다. 출력 또는 제어 워드는 발진기를 제어하는 데에 이용되는 회로망의 복제(duplicate)와 함께 구성되는 적응적 연속-시간 필터에 전달된다. 미리 결정된 기준 워드는 제어 워드의 반복적인 결정이 발진기의 제어가능한 범위의 일부만을 커버하도록 이용된다. 바람직한 실시예에서, 출력 또는 제어 워드의 몇몇 비트들은 제어기가 출력 워드를 생성하는데 걸리는 시간을 더 감소시키도록 디지털 논리 전압 레벨에 고정되거나 배선에 의해 접속된다(hardwired).
제어기는 하드웨어, 소프트웨어, 또는 하드웨어 및 소프트웨어의 조합으로 구현될 수 있다. 하드웨어로 구현될 때, 제어기는 전문화된 하드웨어 엘리먼트들 및 로직을 이용하여 구현될 수 있다. 제어기가 부분적으로 소프트웨어로 구현될 때, 소프트웨어 부분은 기준 워드를 정확하게 제어하기 위해 이용될 수 있다. 소프트웨어는 메모리에 저장되어, 적합한 명령어 실행 시스템(예를 들면, 마이크로프로세서)에 의해 실행될 수 있다. 제어기의 하드웨어 구현은 본 기술 분야에 모두 공지된 이하의 기술들 중 임의의 것 또는 그 조합을 포함한다: 이산 전자 부품들, 신호들에 대하여 논리 기능들을 구현하기 위한 논리 게이트들을 갖는 이산 논리 회로(들), 적합한 논리 게이트들을 갖는 특수 용도의 집적 회로(ASIC), PGA(programmable gate array)(들), FPGA(field programmable gate array), 등.
제어기와 연관된 소프트웨어는 다중-비트 저장 엘리먼트를 판독하기 위한 실행가능한 명령어들의 정렬된 리스트를 포함할 수 있고, 컴퓨터-기반 시스템, 프로세서-포함 시스템과 같은 명령어 실행 시스템, 장치, 또는 디바이스, 또는, 그 명령어 실행 시스템, 장치, 또는 디바이스로부터 명령어들을 페치(fetch)하여 명령어들을 실행할 수 있는 다른 시스템에 의해 또는 그와 함께 이용하기 위한 임의의 컴퓨터-판독가능 매체로 구현될 수 있다.
본 명세서의 문맥에서, "컴퓨터-판독가능 매체"는 명령어 실행 시스템, 장치, 또는 디바이스에 의해 또는 그와 함께 이용하기 위한 프로그램을 포함하거나, 저장하거나, 통신하거나, 전파하거나, 또는 전송할 수 있는 임의의 수단들일 수 있다. 컴퓨터-판독가능 매체는, 예를 들면, 전자적, 자기적, 광학적, 전자기적, 적외선, 또는 반도체 시스템, 장치, 디바이스, 또는 전파 매체일 수 있지만 이들에 제한되는 것은 아니다. 컴퓨터-판독가능 매체의 더욱 구체적인 예들(비-망라 리스트)은 이하를 포함할 것이다: 하나 이상의 전선을 갖는 전기 연결(전자적), 휴대용 컴퓨터 디스켓(자기적), RAM(random access memory), ROM(read-only memory), EPROM(erasable progamable read-only memory) 또는 플래시 메모리(자기적), 광 섬유(광학적), 및 휴대용 CDROM(compact disc read-only memory)(광학적). 컴퓨터-판독가능 매체는, 프로그램이, 예를 들면, 종이 또는 다른 매체의 광학적 스캐닝을 통해 전자적으로 캡쳐(capture)된 후, 컴파일되거나, 해석되거나, 또는 필요하다면, 적당한 방식으로 다르게 처리되고, 그 후 컴퓨터 메모리에 저장될 수 있기 때문에, 프로그램이 인쇄된 종이 또는 다른 적합한 매체일 수도 있다는 것에 유의한다.
도 1은 간략화된 휴대용 트랜스시버(100)를 나타내는 블록도이다. 간략함을 위해, 휴대용 트랜스시버(100)의 기본 구성 요소들만이 예시되고 설명된다. 휴대용 트랜스시버(100)는 모두 기본대역 서브시스템(110)에 연결된 스피커(102), 디스플레이(104), 키보드(106) 및 마이크(108)를 포함한다. 특정한 실시예에서, 휴대용 트랜스시버(100)는, 예를 들면, 모바일 셀룰러-유형 전화기와 같은 휴대용 이동통신 핸드셋일 수 있지만, 이에 제한되는 것은 아니다. 스피커(102) 및 디스플레이(104)는, 본 기술 분야에 숙련된 자들에 알려진 바와 같이, 연결들(112 및 114)을 통해, 각각 기본대역 서브시스템(110)으로부터 신호들을 수신한다. 유사하게, 키보드(106) 및 마이크(108)는 연결들(116 및 118)을 통해 기본대역 서브시스템(110)에 각각 신호들을 제공한다. 기본대역 서브시스템(110)은 버스(128)를 통해 통신하는 마이크로프로세서(μP)(120), 메모리(122), 아날로그 회로(124), DSP(digital signal processor)(126), 제어기(200) 및 적응적 연속-시간 필터(CTF로 표기됨)(250)를 포함한다. 단일 연결로서 도시되어 있지만, 버스(128)는 기본대역 서브시스템(110) 내의 디바이스들 또는 서브시스템들 사이에 필요에 따라 연결되는 많은 수의 버스들을 이용하여 구현될 수 있다. 마이크로프로세서(120) 및 메모리(122)는 휴대용 트랜스시버(100)에 대한 신호 타이밍, 처리 및 저장 기능들을 제공한다. 소프트웨어로 구현되는 휴대용 트랜스시버(100)의 부분들은 메모리(122)에 저장된다. 예를 들면, 도시된 실시예에서, 메모리(122)는 마이크로프로세서(120), DSP(126), 제어기에 의해, 또는 메모리(122)에 통신적으로 연결된 다른 회로들 및 프로세서들에 의해 실행될 수 있는 트랜스시버 소프트웨어(125)를 포함한다.
아날로그 회로(124)는 기본대역 서브시스템(110) 내의 수신되고 내부적으로 생성된 양쪽 모두의 신호들에 대해 아날로그 처리 기능들을 제공한다. 이들 내부적으로 생성된 신호들 중 일부는 RF(radio-frequency) 서브시스템(130)을 통한 송신을 위해 지정될 수 있다. 기본대역 서브시스템(110)은 버스(128) 및 신호 변환기들을 통해 RF 서브시스템(130)과 통신한다. 따라서, RF 서브시스템(130)은 아날로그 및 디지털 컴포넌트들 양쪽 모두를 포함한다. 일반적으로, RF 서브시스템(130)은 송신기(140), 송신/수신 스위치(165), 수신기(170), 및 합성기(190)를 포함한다. 이 예에서, 수신된 신호들은 아날로그-디지털 변환기(ADC)(134)를 통해 수신기(170)에서 기본대역 서브시스템(110)으로 통신된다. 유사하게, 기본대역 서브시스템 처리된 신호들은 디지털-아날로그 변환기(DAC)(132)를 통해 기본대역 서브시스템(110)에서 송신기(140)로 통신된다.
DAC(132)는 동-위상(in-phase)(I) 및 직각-위상(quadrature-phase)(Q) 성분들, 또는 정보 신호(즉, 송신될 신호)의 위상 및 진폭 성분들 중 어느 하나에 작용할 수 있다. I 및 Q 신호들의 경우에, 변조기(152)는 본 기술 분야에 알려진 바와 같은 I/Q 변조기이며, 한편으로, 위상 및 진폭 성분들의 경우에, 변조기(152)는 위상 성분들만 이용하는 위상 변조기로서 동작하고, 전력 제어 엘리먼트(158)에, 변화하지 않은 진폭 성분을 전달한다. RF 서브시스템(130) 내의 다양한 구성 요소들에 제어 신호들을 제공하는 (도시되지 않은) 하나 이상의 추가적인 DAC가 추가될 수 있다.
변조기(152)는 연결(193)을 통해 합성기(190)에 의해 제공되는 "국부 발진기" 또는 "LO" 신호로 칭해지는 주파수 기준 신호 상에 DAC(132)로부터 수신된 I 및 Q 정보 신호들, 또는 위상 정보 신호 중 어느 하나를 변조한다. 이 예에서, 변조기(152)는 상향변환기(upconverter)(150)의 일부분이나, 변조기(152)가 상향변환기(150)로부터 분리될 수도 있다는 것이 이해되어야 한다.
변조기(152)는 또한 연결(155)을 통해 전력 제어 엘리먼트(158)에 입력하기 위한 요망되는 진폭 변조(AM) 신호 성분들만을 포함하는 IF(intermediate frequency) 신호를 공급한다. 연결(155)을 통해 변조기(152)에 의해 공급되는 AM 신호는 전력 제어 엘리먼트(158)에 연관된 기준 가변 이득 엘리먼트(reference variable gain element)에 공급된다. 변조기(152)에 의해 공급된 AM 신호는 일정한(평균) 전력 레벨을 갖는 IF(intermediate frequency) AM 신호이다.
합성기(190)는 상향변환기(150)가 변조된 신호를 변환할 적절한 주파수를 결정한다. 합성기(190)는, 대략 2.5 내지 3.0 GHz(gigahertz)의 중심 주파수에서 각각 동작하는 하나 이상의 VCO(voltage-controlled oscillator), 및 주파수 분할기들을 이용하여 송신기(140)에 그리고 수신기(170)에 요망되는 LO 신호들을 제공한다.
상향변환기(150)는 연결(153)을 통해 적절한 송신 주파수에서 위상 변조된 신호를 전력 증폭기(160)로 공급한다. 전력 증폭기(160)는 연결(162)을 통해 안테나(164)로 송신하기 위해 연결(153) 상의 위상-변조된 신호를, 제어 인터페이스(159)를 통해 전력 제어 엘리먼트(158)에 의해 지시되는 바와 같은, 적당한 전력 레벨로 증폭한다. 예시적으로, 스위치(166)는 연결(162) 상의 증폭된 신호가 안테나(164)를 통해 전송될지 또는 안테나(164)로부터 수신된 신호가 수신기(170)의 필터(172)에 공급될지를 제어한다. 스위치(166)의 동작은 연결(165)을 통해 기본대역 서브시스템(110)으로부터의 제어 신호에 의해 제어된다.
예시된 실시예에서, 연결(162) 상의 증폭된 송신 신호 전력의 일부가 연결(163)을 통해 전력 제어 엘리먼트(158)에 공급될 수 있다. 전력 제어 엘리먼트(158), 연결(159) 및 연결(163)은, 연결(153) 상의 신호가 증폭되어야 하는 전력에 관하여 전력 증폭기(160)에 지시하는 연결(159) 상의 제어 신호를 제공하는 폐-루프(closed-loop) 전력 제어 시스템을 형성하도록 결합한다. 전력 제어 엘리먼트(158)는 또한 연결(191)을 통해 합성기(190)로부터의 LO 신호를 수신하고, 이는 전력 제어 엘리먼트(158)를 상향변환기(150)에 의해 제공되는 신호와의 동기를 유지시킨다.
안테나(164)에 의해 수신된 신호는, 기본대역 서브시스템(110)에 의해 결정되는 적절한 시간에서, 스위치(166)를 통해 수신 필터(172)로 향하게 될 수 있다. 수신 필터(172)는 수신된 신호를 필터링하고 연결(173) 상에서 LNA(low noise amplifier)(174)에 필터링된 신호를 제공한다. 단일 LNA(174)가 도 1에 도시되어 있지만, 휴대용 트랜스시버(100)가 동작하는 주파수 또는 주파수들에 따라, 복수의 LNA들이 일반적으로 이용된다는 것은 물론이다. 수신 필터(172)는 휴대용 트랜스시버(100)가 동작하는 특정한 셀룰러 시스템의 모든 채널들을 통과시키는 대역통과 필터일 수 있다. 예로서, 1900MHz CDMA 시스템의 경우, 수신 필터(172)는 5MHz의 확산-스펙트럼 대역폭에 걸친, 1897.5MHz에서 1902.5MHz까지의 모든 주파수들을 통과시킬 것이다. 수신 필터(172)는 요망되는 영역 밖의 모든 주파수들을 거부한다. LNA(174)는 연결(173) 상의 매우 약한 신호를 하향변환기(downconverter)(176)가 수신된 주파수로부터 기본대역 주파수로 신호를 변환할 수 있는 레벨로 증폭한다. 대안적으로, LNA(174) 및 하향변환기(176)의 기능성은, 예를 들면, LNB(low noise block downconverter)와 같은, 그러나 이에 제한되지 않는 다른 엘리먼트들을 이용하여 달성될 수 있다. 이 예에서, 수신기(170)는 수신된 RF 신호가 기본대역 신호로 직접 하향변환되는 DCR(direct conversion receiver)로서 동작한다.
하향변환기(176)는 연결(195)을 통해 합성기(190)로부터 하나 이상의 LO 신호를 수신한다. 이 실시예에서, LO 신호들은, 수신 신호 경로에서 다중 위상 필터들 또는 큰 인덕턴스들을 이용하지 않고 동-위상 및 직각-위상 수신 신호들의 주파수 변환을 제공하도록 대략 45도 만큼 위상이 천이된다. 합성기(190)는 연결(175)을 통해 LNA(174)로부터 수신된 신호를 변환하기 위한 주파수를 결정한다. DCR의 경우에, 수신된 신호는 기본대역 주파수들(예를 들면, 약 100kHz에서 약 630kHz까지)로 직접 변환된다. 하향변환기(176)는 연결(177)을 통해 채널 필터(178)에 하향변환된 신호를 보낸다. 채널 필터(178)는 연결(179)을 통해 복조기(180)에 전달하기 위한 요망되는 통과대역을 선택한다. 복조기(180)는 확산 스펙트럼 QPSK 코딩된 신호로부터 송신된 신호 정보(데이터 및/또는 음성)를 복구하고, 연결(182)을 통해 이 정보를 나타내는 신호를 ADC(134)에 제공한다. ADC(134)는 이들 아날로그 신호들을 기본대역 주파수의 디지털 신호로 변환하고 그들을 버스(128)를 통해 추가적인 처리를 위해 하나 이상의 마이크로프로세서(120) 또는 DSP(126)에 전송한다.
도 2는 도 1의 제어기(200)의 실시예를 나타내는 개략도이다. 제어기(200)는 연결(210)을 따라 인에이블(enable) 신호 입력을, 연결(212)을 따라 시스템 클록 신호를, 그리고 연결(215)을 따라 기준 워드를 수신한다. 반복 처리에서, 제어기(200)는 연결(220)을 따라 전달되는 다중-비트 출력 또는 제어 워드를 생성한다. 제어기(200)는 RC 시간 상수 리플리케이터(replicator), 타이밍 블록(206), 디지타이저(digitizer)(208) 및 워드 생성기(216)를 포함한다. 도 2에 도시된 바와 같이, RC 시간 상수 리플리케이터(204)는 연결(210), 연결(220) 및 연결(211)에 연결된다. RC 시간 상수 리플리케이터(204)는 반도체 재료 상에서 구현된 저항들 및 커패시터들에 대한 RC 시간 상수의 함수인 주파수에서 진동하는 시변(time-varying) 출력 신호를 생성한다. 시변 출력 신호는 연결(211)을 따라 디지타이저(208)에 인가된다. 타이밍 블록(206)은 연결(212)을 따라 시스템 클록 신호를 수신하고 연결(209)을 통해 제1 타이밍 신호를 디지타이저(208)에 전달하고 연결(207)을 통해 제2 타이밍 신호를 워드 생성기(216)에 전달한다. 디지타이저(208)는 연결(209)을 따라 타이밍 블록(206)에 의해 전달되는 타이밍 제어 신호에 따라서 연결(211)을 따라 RC 시간 상수 리플리케이터(204)에 의해 전달되는 시변 출력 신호의 신호 천이들의 수에 응답하여 다중 출력 디지털 신호를 생성한다. 다중 출력 디지털 신호는 연결(213)을 따라 디지타이저(208)로부터 워드 생성기(216)로 전달된다. 워드 생성기(216)는 디지타이저 출력 신호 및 기준 워드를 수신하고 연결(207)을 따라 타이밍 블록(206)에 의해 전달되는 제2 타이밍 신호에 따라서 출력 워드 또는 정정 신호를 생성한다. 출력 워드 또는 정정 신호는 요망되는 방식으로 출력 응답을 조절하기 위해 하나 이상의 저항성 또는 용량성(capacitive)의 엘리먼트를 조절하도록 RC 시간 상수 리플리케이터(204)에 연결(225)을 따라 반환된다.
예를 들면, 연결(211)을 따라 전달되는 시변 출력 신호가, RC 시간 상수 리플리케이터(204) 내의 저항들 및 커패시터들과 동일한 반도체 다이 상의 저항들 및 커패시터들로 구현되는 능동 필터에서 하나 이상의 바람직하지 않은 특성을 야기하는, 기대된 것보다 더 작은 RC 시간 상수를 나타낼 때, 연결(220) 상의 출력 워드는 제어되는 방식으로 RC 시간 상수를 증가시키도록 RC 시간 상수 리플리케이터(204)에 지시한다. RC 시간 상수 리플리케이터(204)의 조절된 출력 신호는 요망되는 출력 응답이 얻어질 때까지 연속적으로 더 미세한 제어 조절들을 생성하도록 디지타이저(208) 및 워드 생성기(216)에 전달된다. 시변 출력 신호가, RC 시간 상수 리플리케이터(204) 내의 저항들 및 커패시터들과 동일한 반도체 다이 상의 저항들 및 커패시터들로 구현되는 능동 필터에서 하나 이상의 바람직하지 않은 특성을 야기하는, 기대된 것보다 더 큰 RC 시간 상수를 나타낼 때, 연결(220) 상의 출력 워드는 제어되는 방식으로 RC 시간 상수를 감소시키도록 RC 시간 상수 리플리케이터(204)에 지시한다. 전술한 바와 같이, RC 시간 상수 리플리케이터(204)의 조절된 출력 신호는 타이밍 블록(206)으로부터의 제1 및 제2 타이밍 신호들에 의해 정의된 바와 같은 요망되는 응답 시간이 얻어질 때까지 제어기(200)에 의해 처리된다. 출력 워드는 그 후 적응적 연속-시간 필터(250)(도 1)와 같은 능동 필터들을 조절하기 위한 응용에 대해 이용가능하다.
도 3은 예시의 통과대역 상의 도 1의 제어기(200) 및 연속-시간 필터(250)의 상호작용의 결과를 나타내는 그래프이다. 대역통과 필터들은 하부와 상부 컷오프 한계 사이의 범위의 주파수들을 송신하게 해준다. 이들 필터들은 주어진 주파수 범위 내의 신호 선택에 대해서 이상적이다. 종래의 필터 전송 기능들은 수동 또는 능동 회로 토폴로지(topology)들로 구현된다. 수동 필터 회로들은 개별 저항들, 커패시터들 및 인덕터들을 이용하는 반면에; 능동 필터 회로들은 다양한 피드백 배열들의 저항들 및 커패시터들을 갖는 연산 증폭기들을 이용한다. 지정된 피드백 토폴로지에서 저항 및 커패시터 값들을 선택함으로써 그리고 필터의 증폭기 이득을 조절함으로써 능동 필터들에서 유일한 필터 전송 기능 특성들이 구현된다. 이상적인 대역통과 필터의 경우, 필터의 전송 기능은 필터의 통과대역 내의 어떠한 진폭 편차들 없이 범위 또는 대역 내의 모든 주파수들에 균등하게 적용된다. 통과대역 밖의 주파수들에서의 신호들은 급격하게 감쇠되거나 또는 차단된다. 필터의 전력 응답이 요망되는 출력 전압의 50% 또는
Figure 112009070708713-PCT00001
(0.707)로 떨어지는 주파수들은 "컷오프" 주파수들로서 정의된다. 보데 플롯들(bode plots)은 이들 컷오프 주파수들을 필터의 응답 궤적의 평평한 중간 부분보다 3 데시벨 아래에 위치시킨다.
도 3의 플롯에서, 필터 출력은 데시벨의 크기(진폭) 및 kHz의 주파수의 함수로서 도시된다. 궤적(300)은 약 100kHz에서 약 630kHz까지의 통과대역(310)을 갖는 예시의 대역통과 필터 출력을 도시한다. 궤적(320) 및 오른쪽 지시 화살표에 의해 도시되는 바와 같이, 필터 회로의 저항값과 커패시턴스의 곱의 크기의 감소는 고주파수 컷오프 주파수가 공칭 630kHz로부터 증가하게 한다. 반대로, 궤적(330) 및 왼쪽 지시 화살표는, 필터 회로의 저항값과 커패시턴스의 곱의 크기의 증가가 고주파수 컷오프 주파수가 공칭 630kHz로부터 감소하게 하는 것을 보여준다. 따라서, 반도체-기반 저항성 및 용량성의 엘리먼트들을 만들기 위해 이용되는 반도체 제조 공정의 공정 편차는 필터의 컷오프 주파수에 바람직하지 않은 영향을 미칠 수 있다.
도 4는 더욱 상세하게 도 2의 제어기(200)의 실시예를 나타내는 블록도이다. 제어기(200)는 발진기(400), OR 게이트(430), 리플 카운터(440), 비교기(450) 및 연속 근사 레지스터들(successive approximation registers)(460)을 포함한다. 발진기(400)는 연결(210) 상에서 수신된 인에이블 신호에 따라 동작하고, OR 게이트(430)의 제1 입력에 연결되는 연결(211)을 따라 시변 출력 신호를 생성한다. OR 게이트(430)의 출력은 연결(432)을 통해 리플 카운터(440)의 입력에 연결된다. 리플 카운터(440)는 연결(213)을 따라 다중 비트 출력을 생성한다. 리플 카운터(440)로부터의 그리고 연결(215)을 따라 제공되는 기준 워드로부터의 다중-비트 출력의 각 비트들은 비교기(450)에 전달된다. 비교기(450)는 리플 카운터(440) 및 기준 워드로부터의 각 비트들이 일치하지 않을 때 오류 비트를 생성한다. 오류 비트는 연결(452)을 통해 출력 또는 제어 워드의 각 비트들을 생성하는 연속 근사 레지스터들(460)에 전달된다. 출력 워드는 버스(128)(도 1)를 통해 연속-시간 필터(250)(도 1)에 또는 반도체 공정 편차를 고려하여 아날로그 회로(124)에 연결(220)을 통해 전달된다. 도 4에 도시된 바와 같이, 출력 워드는 발진기(400)에 의해 생성된 출력 신호의 주파수를 조절하기 위해 연결(225)을 통해 발진기(400) 내부의 엘리먼트들의 배열(470)에 반환된다.
리플 카운터(440) 및 연속 근사 레지스터들(460)은 타이밍 블록(206)으로부터의 각 신호들에 따라 동작한다. 이 점에 있어서, 타이밍 블록(206)은 연결(212) 상에서 시스템 기준 클록을 수신하고 연결(209)을 따라 OR 게이트(430)의 제1 입력에 제1 타이밍 신호를 전달한다. 타이밍 블록(206)은 연결(207)을 따라 연속 근사 레지스터들(460)에 제2 타이밍 신호를 전달한다. 예시의 실시예에서, 연결(212) 상에서 제공된 시스템 클록은 19.2MHz의 주파수를 가지며, 출력 또는 제어 워드는 8 비트들로 구성되며 8-비트 워드 중 세 개의 최상위(most significant) 비트들은 각 디지털 전압 레벨들에 고정되거나 또는 배선에 의해 접속되고 다섯(5) 개의 최하위(least significant) 비트들은 발진기(400)의 출력 주파수를 제어가능하게 변경하도록 엘리먼트들의 배열(470)을 조절하기 위해 이용된다. 배선에 의해 연결된 8-비트 출력 워드 중 세(3) 개의 최상위 비트들에 의해, 제어기(200)는 28-3 클록 사이클들에서 출력 워드를 생성한다. 19.2 MHz의 기준 또는 시스템 클록 주파수를 이용하여, 제어기(200)는 2μSec 미만의 시간 안에 출력 워드를 생성한다.
도 5는 도 4의 발진기(400)의 실시예를 나타내는 개략도이다. 발진기(400)는 연결(210)을 통해 DC 전원을 수신하고 연결(211) 상에서 시변 출력 신호를 생성한다. 발진기(400)는 플러스 피드백 루프(502) 및 마이너스 피드백 루프(516) 및 전기 접지에 연결된 연결(514)과 함께 구성된 연산 증폭기(510)로 구현되는 비안정 멀티바이브레이터(501)를 포함한다. 플러스 피드백 루프(502)는 연산 증폭기(510)의 출력에서의 연결(503), 저항(506)(R1) 및 노드(507)와 연산 증폭기(510)의 플러스 입력 사이의 연결(508)을 포함한다. 마이너스 피드백 루프(516)는 연산 증폭기(510)의 출력에서의 연결(509), 저항(700)(RV) 및 노드(505)와 연산 증폭기(510)의 반전 또는 마이너스 입력 사이의 연결(512)을 포함한다. 비안정 멀티바이브레이터(501)는 노드(507)와 전기 접지 사이에 연결된 저항(504)(R2) 및 노드(505)와 전기 접지 사이에 연결된 커패시터(600)를 더 포함한다. 아래의 수학식 1은 발진기(400)에 의해 생성된 시변 출력 신호의 주기가 R1, R2, RV 및 CV의 함수인 것을 나타낸다. 수학식 2는 시변 신호의 주기와 주파수 사이의 공지된 관계를 나타낸다.
Figure 112009070708713-PCT00002
Figure 112009070708713-PCT00003
따라서, 시변 출력 신호의 주파수는 저항들(R1 및 R2)의 저항값들의 비율 및 가변 커패시터(600)(CV)의 커패시턴스 및 저항(700)(RV)의 함수이다.
도 5에서 추가적으로 도시된 바와 같이, 출력 워드는 연결(220)을 따라 워드 생성기(216)(도 2)로부터 수신되고, 발진기(400)의 출력을 조절하기 위해 가변 커패시터(600) 및 가변 저항(700) 중 하나 또는 양쪽 모두를 설정하기 위해 출력 워드를 이용하는 엘리먼트들의 배열(470)에 전달된다. 그러한 회로 배열들이 대안 실시예들은 도 6 및 7과 함께 이하에 설명된다.
도 6은 도 4의 엘리먼트들의 배열(470)의 실시예를 나타내는 개략도이다. 엘리먼트들의 배열(470)은 도 5의 비안정 멀티바이브레이터(501)의 연산 증폭기(510)의 출력과 전기 접지 사이에 연결되고, 연산 증폭기(510)의 출력은 연결(211)을 통해 연결된다. 또한, 저항(700) 및 가변 커패시터(600) 사이의 노드(605)는 연결(512)을 통해 연산 증폭기(510)의 반전 입력에 연결된다.
가변 커패시터(600)는 출력 워드의 대응하는 비트의 스위치된 제어 하의 각 커패시터가 병렬로 연결된 커패시터들의 회로망을 포함한다. C pF(picofarads)의 커패시턴스를 갖는 커패시터(610)는 예시의 5-비트 출력 워드(220)의 비트(B4)의 상태에 따라 동작하는 스위치(611)와 직렬로 연결된다. C/2 pF의 커패시턴스를 갖는 커패시터(620)는 비트(B3)의 상태에 따라 동작하는 스위치(621)와 직렬로 연결된다. C/4 pF의 커패시턴스를 갖는 커패시터(630)는 비트(B2)의 상태에 따라 동작하는 스위치(631)와 직렬로 연결된다. C/8 pF의 커패시턴스를 갖는 커패시터(640)는 비트(B1)의 상태에 따라 동작하는 스위치(641)와 직렬로 연결된다. C/16 pF의 커패시턴스를 갖는 커패시터(650)는 비트(B0)의 상태에 따라 동작하는 스위치(651)와 직렬로 연결된다. 따라서, 가변 커패시터(600)의 커패시턴스는 32개(2N)의 이산 값들 중 하나의 값으로 제어가능하게 조절될 수 있다. 저항(700)이 일정하게 유지될 때, RC 시간 상수는 스위치(611), 스위치(621), 스위치(631), 스위치(641) 및 스위치(651) 중 하나 이상의 스위치를 제어가능하게 열거나 또는 닫음으로써 이산적으로 조절된다.
대안적인 배열들이 가능하며 예상된다. 예를 들면, 다양한 커패시턴스들을 갖는 하나 이상의 커패시터는 도시된 커패시터들 중 하나 이상의 커패시터에 직렬로 추가될 수 있다. 추가적인 예로서, 예시의 커패시터들 중 임의의 하나의 커패시터의 커패시턴스 및 대응하는 제어 비트의 이진 가중치 사이의 관계는 바뀔 수 있다. 즉, 출력 워드(220)의 제어 비트(B0)가 가변 커패시터(600)의 전체 값에 C/16 pF의 커패시턴스를 추가시키는 대신에, 커패시터(650)가 C/12의 커패시턴스를 갖는 커패시터에 의해 교체되는 경우, 스위치(651)를 닫는 것은 출력 워드(220)의 이진 값에 더 이상 직접 관련되지 않는 커패시턴스를 추가한다.
도 7은 도 4의 엘리먼트들의 배열(470)의 대안 실시예를 나타내는 개략도이다. 엘리먼트들의 배열(470)은 도 5의 비안정 멀티바이브레이터(501)의 연산 증폭기의 출력과 전기 접지 사이에 연결되고, 연산 증폭기(510)의 출력은 연결(211)을 통해 엘리먼트들의 배열(470)에 연결된다. 또한, 가변 저항(700) 및 커패시터(610) 사이의 노드(705)는 연결(512)을 통해 연산 증폭기(510)의 반전 입력에 연결된다.
가변 저항(700)은, 저항(711)을 제외한, 출력 워드의 대응하는 비트의 스위치된 제어 하의 각각의 개별 저항이 직렬로 연결된 저항들의 회로망을 포함한다. R kOhms의 저항값을 갖는 저항(711)은 저항(721), 저항(731), 저항(741), 저항(751) 및 저항(761)에 연결된다. 저항 회로망 내의 각각의 연속하는 저항은 이전의 저항보다 2N의 인수(factor) 더 높은 저항값을 갖는다. 2R kOhms의 저항값을 갖는 저항(721)은 비트(B0)에 따라 동작하는 스위치(720)에 병렬로 연결된다. 4R kOhms의 저항값을 갖는 저항(731)은 비트(B1)에 따라 동작하는 스위치(730)에 병렬로 연결된다. 8R kOhms의 저항값을 갖는 저항(741)은 비트(B2)에 따라 동작하는 스위치(740)에 병렬로 연결된다. 16R kOhms의 저항값을 갖는 저항(751)은 비트(B3)에 따라 동작하는 스위치(750)에 병렬로 연결된다. 32R kOhms의 저항값을 갖는 저항(761)은 비트(B4)에 따라 동작하는 스위치(760)에 병렬로 연결된다. 따라서 가변 저항(700)의 저항값은 32(2N)개의 이산 값들 중 하나의 값으로 제어가능하게 조절될 수 있다. 커패시터(610)가 일정하게 유지될 때, RC 시간 상수는 스위치(720), 스위치(730), 스위치(740), 스위치(750) 및 스위치(760) 중 하나 이상의 스위치를 제어가능하게 열거나 또는 닫음으로써 이산적으로 조절된다.
대안적인 배열들이 가능하며 예상된다. 예를 들면, 다양한 저항값들을 갖는 하나 이상의 저항은 도시된 저항들 중 하나 이상의 저항에 병렬 연결된 배열로 추가될 수 있다. 추가적인 예로서, 예시의 저항들 중 임의의 하나의 저항의 저항값과 대응하는 제어 비트의 이진 가중치는 바뀔 수 있다. 즉, 출력 워드(220)의 제어 비트(B0)가 가변 저항(700)의 전체 값에 2R kOhms의 저항값을 추가시키는 대신에, 저항(721)이 3R의 저항값을 갖는 저항에 의해 교체되는 경우, 비트(B0)를 통해 스위치(720)를 여는 것은 출력 워드(220)의 이진 값에 더 이상 직접 관련되지 않는 저항값을 추가한다.
도 8은 적응적 연속-시간 필터를 조절하는 방법(800)의 실시예를 나타내는 흐름도이다. 도 8의 흐름도는 정정 또는 출력 워드를 생성하는 데에 이용될 수 있는 하나 이상의 통신적으로 연결된 회로 또는 디바이스에 연관된 회로 엘리먼트들, 소프트웨어 및/또는 펌웨어를 통한 가능한 구현의 기능성 및 동작을 나타낸다. 전술한 바와 같이, 출력 워드는 연속-시간 필터를 조절하기 위해 제어 인터페이스에 전달될 수 있다. 이 점에 있어서, 각 블록은 반도체-기반 저항들 및 커패시터들의 각 저항값 및 커패시턴스 값들에 대한 공정 편차의 영향을 무효로 하기 위해 이용될 수 있는 제어 입력을 생성하는 방법의 실시예를 함께 설명하는 기능 또는 기능 들의 집합을 나타낸다. 일부 실시예들에서, 블록과 연관된 기능(들)은 지정된 기능(들)을 구현하기 위한 하나 이상의 실행가능한 명령어를 포함하는 코드의 모듈, 세그먼트 또는 부분에서 구현될 수 있고/있거나 다르게 모델링될 수 있다.
방법(800)은 RC 시간 상수가 결정되는 블록(802)에서 시작한다. 그 다음, 블록(804)에서, RC 시간 상수는 디지털 워드로 변환된다. 그 후, 블록(806)에 표시된 바와 같이, 디지털 워드 중 선택 비트는 제어 비트를 생성하기 위해 미리 결정된 기준 워드의 각 비트와 비교된다. 블록(808)에서, 제어 비트는 RC 시간 상수를 조절하기 위해 조절 가능한 엘리먼트에 인가된다. 판정 블록(810)에서, 각 제어 비트가 처리되었는지에 대한 판정이 행해진다. "예"로 표기된 판정 블록(810)을 빠져나가는 흐름 제어 화살표에 의해 표시된 바와 같이, 처리하기 위한 추가적인 제어 비트들이 존재하는 것으로 판정될 때, 블록(802)에서 블록(808)까지의 연관된 기능들은 반복된다. 그렇지 않은 경우, "아니오"로 표기된 판정 블록(810)을 빠져나가는 흐름 제어 화살표에 의해 표시된 바와 같이, 처리하기 위한 추가적인 제어 비트들이 존재하지 않는 것으로 판정될 때, 이전에 결정된 제어 비트들을 포함하는 출력 워드가 적응적 연속-시간 필터에 전달되는 블록(812)에서 처리를 계속한다.
도 8의 흐름도는 실행의 특정한 순서를 나타내지만, 연속해서 일어나는 것으로 도시된 예시된 도면들 중 두 개 이상의 블록들에 연관된 기능들이 동시에, 부분적으로 동시에, 또는 대안적인 순서로 실행될 수 있다는 것이 이해될 것이다. 예를 들면, 처리될 마지막 제어 비트의 요망되는 상태가 결정될 때까지 각각의 비트 들을 버퍼링하는 것보다는 각 비트가 결정될 때, 출력 워드의 각 비트를 연속-시간 필터로 전달하는 것이 가능하다. 또한, 임의의 수의 카운터들, 상태 변수들, 경고 세마포어들(warning semaphores), 또는 메시지들이 증진된 효용, 성능 측정, 장애 처리(troubleshooting) 등의 목적들을 위해, 본원에서 설명된 논리적 흐름에 추가될 수 있을 것이다. 모든 이러한 변종들은 연속-시간 필터를 조절하는 본 시스템들 및 방법들의 범주 내에 있다.
전술한 설명은 예시하고 설명하기 위해 제공되었다. 총망라하거나 또는 개시된 정확한 형태들로 청구항들의 범주를 제한하려는 것은 아니다. 변경들 또는 변종들은 상기 교시들에 비추어 가능하다. 그러나, 논의된 실시예들은 본 기술 분야에 통상의 지식을 가진 자가 적응적 연속-시간 필터를 조절하는 위상-고정 루프 기반 제어기 및 방법들의 다양한 실시예들을 활용할 수 있게 하기 위해 선택되었고 설명되었다. 모든 이러한 변경들 및 변종들은 그들이 공정하고 합법적으로 자격을 받는 범위(breadth)에 따라 해석될 때 첨부된 청구항들의 범주 내에 있다.

Claims (20)

  1. 직접 변환 RF(radio-frequency) 수신기로서,
    제어기; 및
    적응적 연속-시간 필터(adaptive continuous-time filter)
    를 포함하고, 상기 적응적 연속-시간 필터는 상기 제어기에 의해 생성된 다중-비트 제어 신호를 수신하도록 구성되고, 상기 다중-비트 제어 신호는 상기 제어기 및 상기 적응적 연속-시간 필터를 구현하는 데에 이용되는 반도체 재료의 공정 편차에 응답하는 직접 변환 RF 수신기.
  2. 제1항에 있어서, 상기 제어기는 시스템 클록(clock) 및 인에이블(enable) 신호 양쪽 모두에 응답하는 직접 변환 RF 수신기.
  3. 제2항에 있어서, 상기 제어기는 기준 워드(reference word)에 응답하는 직접 변환 RF 수신기.
  4. 제1항에 있어서, 상기 제어기는 RC 시간 상수에 응답하는 주파수를 갖는 신호를 생성하도록 구성되는 발진기(oscillator)를 포함하는 직접 변환 RF 수신기.
  5. 제4항에 있어서, 상기 제어기는 상기 시스템 클록에 응답하는 디지털 위상- 고정 루프(digital phase-locked loop)를 포함하는 직접 변환 RF 수신기.
  6. 제5항에 있어서, 상기 제어기는 차동(difference) 신호를 생성하기 위해 상기 RC 시간 상수의 디지털 표현과 기준 워드를 비교하도록 구성된 비교기(comparator)를 포함하는 직접 변환 RF 수신기.
  7. 제6항에 있어서, 상기 제어기는 상기 차동 신호 및 상기 디지털 위상-고정 루프의 제1 출력을 수신하고 출력 워드를 생성하도록 구성된 연속 근사 레지스터들(successive approximation registers)의 세트를 포함하는 직접 변환 RF 수신기.
  8. 제7항에 있어서, 상기 제어기는 상기 출력 워드에 응답하는 엘리먼트들의 제1 배열을 포함하는 직접 변환 RF 수신기.
  9. 제8항에 있어서, 상기 엘리먼트들의 제1 배열은 커패시터들을 포함하는 직접 변환 RF 수신기.
  10. 제8항에 있어서, 상기 엘리먼트들의 제1 배열은 저항들을 포함하는 직접 변환 RF 수신기.
  11. 제8항에 있어서, 상기 적응적 연속-시간 필터는 상기 엘리먼트들의 제1 배열 을 복제하도록(duplicate) 구성된 엘리먼트들의 제2 배열을 포함하는 직접 변환 RF 수신기.
  12. 적응적 연속-시간 필터를 조정(tunning)하는 방법으로서,
    RC 시간 상수를 결정하는 단계;
    상기 RC 시간 상수를 디지털 워드로 변환하는 단계;
    제어 비트를 생성하기 위해 상기 디지털 워드의 선택 비트를 미리 결정된 기준 워드의 각 비트와 비교하는 단계;
    상기 RC 시간 상수를 변경하기 위해 상기 제어 비트를 조절가능한 엘리먼트에 인가하는 단계;
    상기 제어 비트들이 요망되는 수의 비트들의 출력 워드를 생성할 때까지 상기 결정하는 단계, 변환하는 단계, 비교하는 단계 및 인가하는 단계를 반복하는 단계; 및
    상기 출력 워드를 적응적 연속-시간 필터에 제공하는 단계
    를 포함하는 적응적 연속-시간 필터 조정 방법.
  13. 제12항에 있어서, RC 시간 상수를 결정하는 단계는 저항값들의 비(ratio of resistances)에 응답하는 발진기를 이용하는 것을 포함하는 적응적 연속-시간 필터 조정 방법.
  14. 제12항에 있어서, RC 시간 상수를 결정하는 단계는 비안정 멀티바이브레이터(astable multivibrator)를 이용하는 것을 포함하는 적응적 연속-시간 필터 조정 방법.
  15. 제12항에 있어서, 상기 RC 시간 상수를 디지털 워드로 변환하는 단계는 위상-고정 루프에 기준 클록을 적용하는 것을 포함하는 적응적 연속-시간 필터 조정 방법.
  16. 제15항에 있어서, 상기 RC 시간 상수를 디지털 워드로 변환하는 단계는 발진기의 출력 및 상기 위상-고정 루프의 출력을 게이팅하는(gating) 것을 포함하는 적응적 연속-시간 필터 조정 방법.
  17. 제12항에 있어서, 상기 제어 비트를 인가하는 단계는 피드백 경로 내에 커패시터를 제어가능하게 삽입하는 것을 포함하는 적응적 연속-시간 필터 조정 방법.
  18. 제17항에 있어서, 상기 커패시터는 상기 출력 워드의 상기 제어 비트의 각 가중치에 상응하는 커패시턴스를 갖는 적응적 연속-시간 필터 조정 방법.
  19. 제12항에 있어서, 상기 제어 비트를 인가하는 단계는 피드백 경로의 저항을 제어가능하게 우회하는(bypassing) 것을 포함하는 적응적 연속-시간 필터 조정 방 법.
  20. 제19항에 있어서, 상기 저항은 상기 출력 워드의 상기 제어 비트의 각 가중치에 상응하는 저항값을 갖는 적응적 연속-시간 필터 조정 방법.
KR1020097024004A 2007-04-19 2008-04-18 적응적 연속-시간 필터를 조절하기 위한 위상-고정 루프 기반 제어기 KR101504775B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/737,426 US7869780B2 (en) 2007-04-19 2007-04-19 Phase-locked loop based controller for adjusting an adaptive continuous-time filter
US11/737,426 2007-04-19
PCT/US2008/060719 WO2009005874A2 (en) 2007-04-19 2008-04-18 Phase-locked loop based controller for adjusting an adaptive continuous-time filter

Publications (2)

Publication Number Publication Date
KR20100016655A true KR20100016655A (ko) 2010-02-12
KR101504775B1 KR101504775B1 (ko) 2015-03-20

Family

ID=39871598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024004A KR101504775B1 (ko) 2007-04-19 2008-04-18 적응적 연속-시간 필터를 조절하기 위한 위상-고정 루프 기반 제어기

Country Status (4)

Country Link
US (4) US7869780B2 (ko)
EP (1) EP2137827B1 (ko)
KR (1) KR101504775B1 (ko)
WO (1) WO2009005874A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115041A (ko) * 2015-02-04 2017-10-16 테라다인 인코퍼레이티드 조정된 단일 클록 소스 동기 직렬화기­역직렬화기 프로토콜을 사용하는 고속 데이터 전송

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7869780B2 (en) 2007-04-19 2011-01-11 Skyworks Solutions, Inc. Phase-locked loop based controller for adjusting an adaptive continuous-time filter
US7724096B2 (en) * 2007-09-28 2010-05-25 Broadcom Corporation Method and system for signal generation via a PLL with undersampled feedback
US20090085674A1 (en) * 2007-09-28 2009-04-02 Ahmadreza Rofougaran Method and system for signal generation via a pll with digital phase detection
US20090085678A1 (en) * 2007-09-28 2009-04-02 Ahmadreza Rofougaran Method and system for signal generation via a digitally controlled oscillator
US7683722B2 (en) * 2007-09-28 2010-03-23 Broadcom Corporation Method and system for signal generation via a PLL with DDFS feedback path
US8369452B2 (en) 2007-12-07 2013-02-05 Micron Technology, Inc. Majority detector apparatus, systems, and methods
US8086190B2 (en) * 2008-03-27 2011-12-27 Broadcom Corporation Method and system for reconfigurable devices for multi-frequency coexistence
US20090243741A1 (en) * 2008-03-27 2009-10-01 Ahmadreza Rofougaran Method and system for processing signals via an oscillator load embedded in an integrated circuit (ic) package
US7782145B2 (en) * 2008-03-28 2010-08-24 Broadcom Corporation Method and system for frequency tuning based on characterization of an oscillator
US8364433B1 (en) * 2008-12-18 2013-01-29 Integrated Device Technology, Inc. Accurate resistance capacitance (RC) time constant calibration with metal-oxide-metal (MOM) capacitors for precision frequency response of integrated filters
US8761324B1 (en) * 2009-07-10 2014-06-24 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for phase signaling
US8275336B2 (en) * 2010-06-23 2012-09-25 Richwave Technology Corp. Apparatus and method for digitally controlling capacitance
US8983417B2 (en) * 2012-01-03 2015-03-17 Silicon Laboratories Inc. Low-cost receiver using integrated inductors
US20150091523A1 (en) * 2013-10-02 2015-04-02 Mediatek Singapore Pte. Ltd. Wireless charger system that has variable power / adaptive load modulation
US10498308B2 (en) 2013-11-27 2019-12-03 Telefonaktiebolaget Lm Ericsson (Publ) Circuit for calibration measurements, method, computer program, and electronic device
US9306531B2 (en) * 2014-03-06 2016-04-05 Linear Technology Corporation Exponential ROM table tuning using trim for frequency agile analog filters
US10441843B2 (en) 2015-10-28 2019-10-15 Wei-Teh Ho Stepper exercise machine with adjustable resistance
WO2019027209A1 (ko) * 2017-07-31 2019-02-07 엘지전자 주식회사 무선 통신 시스템에서 lte 및 nr에 기반한 신호 송수신 방법 및 이를 위한 장치
KR102001367B1 (ko) * 2018-06-25 2019-07-19 어보브반도체 주식회사 적외선 학습신호처리회로

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163218A (en) * 1976-09-13 1979-07-31 Wu William I L Electronic multiple device control system
US5117205A (en) * 1990-05-01 1992-05-26 U.S. Philips Corporation Electrically controllable oscillator circuit, and electrically controllable filter arrangement comprising said circuits
US5179302A (en) * 1991-04-03 1993-01-12 Loral Aerospace Corp. Tunable data filter
US5303406A (en) * 1991-04-29 1994-04-12 Motorola, Inc. Noise squelch circuit with adaptive noise shaping
CA2073944C (en) * 1991-07-26 2000-09-19 Woo H. Paik Carrier phase recovery for an adaptive equalizer
US5345119A (en) * 1992-09-16 1994-09-06 At&T Bell Laboratories Continuous-time filter tuning with a delay-locked-loop in mass storage systems or the like
US5671252A (en) * 1994-09-21 1997-09-23 Analog Devices, Inc. Sampled data read channel utilizing charge-coupled devices
US5596600A (en) * 1995-04-06 1997-01-21 Mayflower Communications Company, Inc. Standalone canceller of narrow band interference for spread spectrum receivers
US5731737A (en) * 1996-04-16 1998-03-24 International Business Machines Corporation Method and apparatus for reducing clock switching noise in continuous time filters
US6285709B1 (en) * 1997-10-31 2001-09-04 3 Com Corporation Error filtering in a hybrid equalizer system
GB9916907D0 (en) * 1999-07-19 1999-09-22 Cambridge Silicon Radio Ltd Variable oscillator
SE519372C2 (sv) * 2001-03-09 2003-02-18 Nat Semiconductor Corp Metod och krets för filtertrimning
US7830956B2 (en) * 2003-02-05 2010-11-09 Fujitsu Limited Method and system for processing a sampled signal
US7002417B2 (en) * 2003-03-21 2006-02-21 Nokia Corporation RC and SC filter compensation in a radio transceiver
US7016406B1 (en) * 2003-04-29 2006-03-21 Scintera Networks Adaptation structure and methods for analog continuous time equalizers
TW589785B (en) * 2003-08-01 2004-06-01 Winbond Electronics Corp Digitally controlled tuner circuit
US7103334B1 (en) * 2003-10-15 2006-09-05 National Semiconductor Corporation Method and system for tuning quality factor in high-Q, high-frequency filters
US7522847B2 (en) * 2003-12-19 2009-04-21 Broadcom Corporation Continuous time filter-decision feedback equalizer architecture for optical channel equalization
US7697898B2 (en) * 2004-02-13 2010-04-13 Freescale Semiconductor, Inc Method and apparatus for processing a frequency modulated (FM) signal using an adaptive equalizer
US7339442B2 (en) * 2005-07-07 2008-03-04 Freescale Semiconductor, Inc. Baseband RC filter pole and on-chip current tracking system
US7869780B2 (en) * 2007-04-19 2011-01-11 Skyworks Solutions, Inc. Phase-locked loop based controller for adjusting an adaptive continuous-time filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170115041A (ko) * 2015-02-04 2017-10-16 테라다인 인코퍼레이티드 조정된 단일 클록 소스 동기 직렬화기­역직렬화기 프로토콜을 사용하는 고속 데이터 전송

Also Published As

Publication number Publication date
US20160087605A1 (en) 2016-03-24
EP2137827A4 (en) 2012-04-18
US20080258806A1 (en) 2008-10-23
US9236851B2 (en) 2016-01-12
EP2137827B1 (en) 2016-08-10
EP2137827A2 (en) 2009-12-30
US8135365B2 (en) 2012-03-13
WO2009005874A2 (en) 2009-01-08
KR101504775B1 (ko) 2015-03-20
US20120133426A1 (en) 2012-05-31
US20110075777A1 (en) 2011-03-31
US9673783B2 (en) 2017-06-06
WO2009005874A3 (en) 2009-06-25
US7869780B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
KR101504775B1 (ko) 적응적 연속-시간 필터를 조절하기 위한 위상-고정 루프 기반 제어기
JP5634713B2 (ja) アナログフィルタの帯域幅制御方法、帯域幅制御装置、および集積回路
US9031527B1 (en) Iterative filter circuit calibration
US7463086B2 (en) Apparatus and method for tuning a band pass filter
US7002417B2 (en) RC and SC filter compensation in a radio transceiver
US20100323643A1 (en) Frequency synthesis
US7676211B2 (en) Reconfigurable baseband filter
EP1880475A2 (en) Amplitude calibration element for an enhanced data rates for gsm evolution (edge) polar loop transmitter
JP2010119074A (ja) 制御回路
US8457567B2 (en) Amplitude modulation controller for polar transmitter
KR20080036941A (ko) 직접 및 극 변조에서 디지털 트래킹을 위한 방법 및 시스템
US7065336B2 (en) Analog base band unit for a RF receiver and method for using the same
US8531325B2 (en) Combined complex real mode delta-sigma ADC
Lee Multi-Mode, Multi-Band Active-RC Filter and Tuning Circuits for SDR Applications
US7546100B2 (en) System for generating amplitude matched 45 degree phase separated local oscillator signals
Pu et al. A CMOS baseband complex bandpass filter with a new Automatic tuning method for PHS applications
EP1271770B1 (en) Analog base band unit for RF receiver and method for using the same
JP2010093361A (ja) フィルタ回路
US20050258897A1 (en) Amplifier arrangement and method for the compensation of a signal component in an amplifier arrangement
WO2017143610A1 (zh) 跟踪滤波电路、射频前端模块及通信终端
JP2012023433A (ja) カットオフ周波数自動調整回路及び携帯情報端末
JP2009094734A (ja) カットオフ周波数自動調整回路及び携帯情報端末
KR20100078231A (ko) 무선 통신 시스템의 참조 귀환 회로를 이용한 필터링 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180307

Year of fee payment: 4