KR20100013982A

KR20100013982A - Resistor of flash memory device and method of fabrication the same

Info

Publication number: KR20100013982A
Application number: KR1020080075746A
Authority: KR
Inventors: 이영복
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-08-01
Filing date: 2008-08-01
Publication date: 2010-02-10

Abstract

PURPOSE: A resistor of a flash memory device and a method of fabrication the same are provided to implement a resistor with uniform resistance by forming a conductive film to have a uniform thickness. CONSTITUTION: A first insulating layer(101) is formed on a semiconductor substrate(100). A trench for a register is formed on the first insulating layer. A conductive film(104) for the register is formed in the trench for the register. The conductive film for the register is a polysilicon layer. The conductive film for the register has the uniform thickness. A second insulating layer(105) is formed on the first insulating layer including the conductive film for the register. A contact(107) is passed through a second insulating layer and is connected to both ends of the conductive film for the register.

Description

Register of semiconductor memory device and manufacturing method thereof {Resistor of flash memory device and method of fabrication the same}

본 발명은 반도체 메모리 소자의 레지스터 및 이의 제조 방법에 관한 것으로, 저항 값이 균일한 반도체 메모리 소자의 레지스터 및 이의 제조 방법을 제공하는 데 있다.The present invention relates to a resistor of a semiconductor memory device and a method of manufacturing the same, and to providing a resistor and a method of manufacturing the semiconductor memory device having a uniform resistance value.

일반적으로 NAND형 반도체 메모리 소자는 파울러-노드하임(Fowler-Nordheim; FN) 터널링 현상을 이용하여 플로 팅 게이트에 전자를 주입함으로써 데이터 프로그램을 수행하며, 대용량 및 높은 집적도를 제공한다.In general, NAND type semiconductor memory devices perform data programs by injecting electrons into the floating gate using a Fowler-Nordheim (FN) tunneling phenomenon to provide a large capacity and high integration.

상기 NAND형 반도체 메모리 소자는 다수의 셀 블럭으로 구성된다. 하나의 셀 블럭은 데이터를 저장하기 위한 다수의 셀이 직렬 연결되어 하나의 스트링을 구성하는 다수의 셀 스트링, 셀 스트링과 드레인 및 셀 스트링과 소오스 사이에 각각 형성된 드레인 선택 트랜지스터 및 소오스 선택 트랜지스터로 구성된다. 그리고, 셀의 프로그램, 소거 및 독출 동작을 위한 소정의 바이어스를 생성하고 이를 전달 하는 다수의 회로 소자가 형성된 주변 회로 영역이 존재한다.The NAND semiconductor memory device is composed of a plurality of cell blocks. One cell block includes a plurality of cell strings in which a plurality of cells for storing data are connected in series to form a single string, a drain select transistor and a source select transistor formed between the cell string and the drain and the cell string and the source, respectively. do. In addition, there is a peripheral circuit region in which a plurality of circuit elements are formed to generate and transfer predetermined biases for program, erase and read operations of the cell.

여기서, NAND형 반도체 메모리 셀은 반도체 기판상의 소정 영역에 소자 분리막을 형성한 후 반도체 기판 상부의 소정 영역에 터널 산화막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층된 게이트를 형성하고, 게이트 양측에 접합부를 형성하여 구성된다. 그리고, 반도체 메모리 소자의 셀 영역에 플로팅 게이트와 컨트롤 게이트가 형성되는 동안 주변 회로 영역의 소정 영역에 레지스터를 형성하게 된다.Here, in the NAND type semiconductor memory cell, an isolation layer is formed in a predetermined region on the semiconductor substrate, and then a gate in which a tunnel oxide film, a floating gate, a dielectric layer, and a control gate are stacked is formed in a predetermined region on the semiconductor substrate, and the junctions are formed on both sides of the gate. It is formed by forming. In addition, a resistor is formed in a predetermined region of the peripheral circuit region while the floating gate and the control gate are formed in the cell region of the semiconductor memory device.

도 1은 종래 기술에 따른 반도체 메모리 소자의 레지스터 형성 방법을 설명하기 위한 소자의 단면도이다.1 is a cross-sectional view of a device for describing a method of forming a resistor of a semiconductor memory device according to the related art.

도 1을 참조하면, 반도체 기판(10) 상에 게이트 절연막(11)을 형성하고, 플로팅 게이트용 도전막(12)을 형성한다. 이 후, 플로팅 게이트용 도전막(12)의 양단부가 노출되도록 플로팅 게이트용 도전막(12) 보다 임계치수가 작은 유전체막(13), 콘트롤 게이트용 도전막(14), 및 금속 게이트막(15)을 순차적으로 형성한다. 이 후, 전체 구조 상에 층간 절연막(16)을 형성하고, 층간 절연막(16)을 식각하여 플로팅 게이트용 도전막(12)의 양단부가 노출되는 콘택홀을 형성한다. 이 후, 콘택홀을 도전물질로 채워 콘택(17)을 형성한다.Referring to FIG. 1, a gate insulating film 11 is formed on a semiconductor substrate 10, and a conductive film 12 for a floating gate is formed. Thereafter, the dielectric film 13 having a smaller critical dimension than the floating gate conductive film 12, the control gate conductive film 14, and the metal gate film 15 so that both ends of the floating gate conductive film 12 are exposed. To form sequentially. Thereafter, the interlayer insulating film 16 is formed over the entire structure, and the interlayer insulating film 16 is etched to form contact holes in which both ends of the conductive film 12 for floating gates are exposed. Thereafter, the contact hole is filled with a conductive material to form the contact 17.

상술한 종래 기술에 따른 반도체 메모리 소자의 레지스터 형성 방법은 반도체 메모리 소자의 제조 공정 중 고전압 영역상에 형성되는 게이트 절연막(11)의 두께가 셀 영역 또는 저전압 영역상에 형성되는 게이트 절연막(11)의 두께보다 두껍게 형성된다. 이로 인하여 후속 형성되는 플로팅 게이트용 도전막(12)은 고전압 영 역과 셀 영역 또는 저전압 영역과의 경계부분에서 단차가 발생하게 된다. 이로 인하여 후속 레지스터의 역할을 하게 되는 플로팅 게이트용 도전막(12)의 두께에 변화가 발생하게 되어 저항값이 일정치 않게 되는 문제점이 발생하게 된다.In the above-described conventional method of forming a semiconductor memory device, in the process of manufacturing a semiconductor memory device, the thickness of the gate insulating film 11 formed on the high voltage region is formed on the cell region or the low voltage region. It is formed thicker than its thickness. As a result, the stepped portion of the floating gate conductive layer 12 formed at the boundary between the high voltage region and the cell region or the low voltage region is generated. As a result, a change occurs in the thickness of the conductive film 12 for the floating gate, which serves as a subsequent resistor, resulting in a problem that the resistance value is not constant.

본 발명이 이루고자 하는 기술적 과제는 반도체 메모리 소자의 레지스터 형성 공정시, 셀 게이트 패턴을 형성한 후 전체 구조 상에 제1 층간 절연막내에 트렌치를 형성한 후 이를 도전 물질로 채워 균일한 두께의 레지스터를 형성함으로써 저항값이 균일한 레지스터를 형성할 수 있는 반도체 메모리 소자의 레지스터를 제공하는 데 있다.The technical problem to be achieved in the present invention is to form a trench in the first interlayer insulating film over the entire structure after forming the cell gate pattern in the register formation process of the semiconductor memory device, and then filled with a conductive material to form a resist having a uniform thickness The present invention provides a resistor of a semiconductor memory device capable of forming a resistor having a uniform resistance value.

본 발명의 일실시 예에 따른 반도체 메모리 소자의 레지스터는 반도체 기판 상에 형성된 제1 절연막과, 상기 제1 절연막 상부에 형성된 레지스터용 트렌치와, 상기 레지스터용 트렌치에 형성된 레지스터용 도전막과, 상기 레지스터용 도전막을 포함한 상기 제1 절연막 상에 형성된 제2 절연막, 및 상기 제2 절연막을 관통하여 상기 레지스터용 도전막 양단부와 연결된 콘택을 포함한다.In an embodiment, a resistor of a semiconductor memory device may include a first insulating film formed on a semiconductor substrate, a resistor trench formed on the first insulating film, a resistor conductive film formed in the resistor trench, and the resistor; A second insulating film formed on the first insulating film including the conductive film, and a contact connected to both ends of the conductive film for the resistor through the second insulating film.

상기 레지스터용 도전막은 폴리 실리콘막이다.The resistor conductive film is a polysilicon film.

상기 레지스터용 도전막 두께가 균일하다.The resist conductive film thickness is uniform.

본 발명의 일실시 예에 따른 반도체 메모리 소자의 레지스터 형성 방법은 반도체 기판 상에 제1 절연막을 형성하는 단계와, 상기 제1 절연막을 식각하여 레지스터용 트렌치를 형성하는 단계와, 상기 레지스터용 트렌치를 도전물질로 채워 레 지스터 도전막을 형성하는 단계와, 상기 레지스터 도전막을 포함한 상기 제1 절연막 상에 제2 절연막을 형성하는 단계와, 상기 제2 절연막을 식각하여 상기 레지스터 도전막의 양단부가 노출되는 콘택홀들을 형성하는 단계, 및 상기 콘택홀들을 도전물질로 채워 콘택을 형성하는 단계를 포함한다.According to an embodiment of the present disclosure, a method of forming a resistor of a semiconductor memory device may include forming a first insulating film on a semiconductor substrate, forming a trench for a resistor by etching the first insulating film, and forming a trench for the resistor. Forming a resist conductive film by filling with a conductive material, forming a second insulating film on the first insulating film including the resistor conductive film, and etching the second insulating film to expose both ends of the resistor conductive film. Forming the contacts, and filling the contact holes with a conductive material to form a contact.

상기 제1 절연막을 형성한 후, 평탄화 공정을 실시하여 상기 제1 절연막의 상부를 평탄화하는 단계를 더 포함한다.After forming the first insulating film, and further performing a planarization process to planarize the upper portion of the first insulating film.

상기 레지스터용 도전막은 폴리 실리콘막으로 형성한다.The resistor conductive film is formed of a polysilicon film.

상기 레지스터용 도전막을 형성하는 단계는 상기 레지스터용 트렌지스터를 포함한 상기 제1 절연막 상에 상기 도전물질을 형성하는 단계, 및 상기 제1 절연막이 노출되도록 화학적 기계적 연마 공정(chemical mechanical polishing)을 실시하여 상기 레지스터용 도전막을 형성하는 단계를 포함한다.The forming of the conductive film for the resistor may include forming the conductive material on the first insulating film including the resistor transistor, and performing a chemical mechanical polishing process to expose the first insulating film. Forming a conductive film for a resistor.

본 발명의 일실시 예에 따르면, 반도체 메모리 소자의 레지스터 형성 공정시, 셀 게이트 패턴을 형성한 후 전체 구조 상에 제1 층간 절연막을 형성한다. 이 후, 제1 층간 절연막을 식각하여 레지스터용 트렌치를 형성하고 이를 도전 물질로 채워 레지스터를 형성한다. 이 후, 레지스터를 포함한 전체 구조 상에 제2 층간 절연막을 형성하고 이를 식각하여 레지스터의 양단부가 노출되는 콘택홀을 형성한 후 이를 도전 물질로 채워 콘택을 형성한다. 이로 인하여 일정 두께를 유지하는 균일한 레지스터를 형성함으로써 저항값이 균일한 레지스터를 형성할 수 있다.According to an embodiment of the present invention, during the register formation process of a semiconductor memory device, after forming a cell gate pattern, a first interlayer insulating layer is formed on the entire structure. Thereafter, the first interlayer insulating layer is etched to form a trench for resistors, and then filled with a conductive material to form a resistor. Thereafter, a second interlayer insulating film is formed on the entire structure including the resistor, and the second interlayer insulating film is etched to form contact holes exposing both ends of the resistor, and then filled with a conductive material to form a contact. Thus, by forming a uniform resistor that maintains a constant thickness, it is possible to form a resistor having a uniform resistance value.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and the scope of the present invention is not limited to the embodiments described below. Only this embodiment is provided to complete the disclosure of the present invention and to fully inform those skilled in the art, the scope of the present invention should be understood by the claims of the present application.

도 2a 내지 도 2e는 본 발명의 일실시 예에 따른 반도체 메모리 소자의 레지스터 형성 방법을 설명하기 위한 소자의 단면도이다.2A through 2E are cross-sectional views of devices for describing a method of forming a resistor in a semiconductor memory device according to an embodiment of the present invention.

도 2a를 참조하면, 반도체 기판(100) 상에 제1 층간 절연막(101) 및 하드 마스크막(102)을 형성한다.Referring to FIG. 2A, a first interlayer insulating film 101 and a hard mask film 102 are formed on a semiconductor substrate 100.

제1 층간 절연막(101)을 형성하기 전에 반도체 기판(100) 상에 반도체 메모리 셀용 게이트 패턴 및 저전압 또는 고전압 영역 상에 트랜지스터용 게이트 패턴을 형성하는 것이 바람직하다.Before forming the first interlayer insulating layer 101, it is preferable to form a gate pattern for a semiconductor memory cell on the semiconductor substrate 100 and a gate pattern for a transistor on a low voltage or high voltage region.

제1 층간 절연막(101)은 산화막으로 형성하는 것이 바람직하다. 제1 층간 절연막(101)을 형성한 후, 평탄화 공정을 실시하여 제1 층간 절연막(101)의 상부를 평탄하게 하는 것이 바람직하다.The first interlayer insulating film 101 is preferably formed of an oxide film. After forming the first interlayer insulating film 101, it is preferable to perform a planarization process to planarize the upper portion of the first interlayer insulating film 101.

도 2b를 참조하면, 하드 마스크막(102) 상에 포토 레지스트 패턴을 형성한 후, 이를 이용한 식각 공정으로 하드 마스크막(102)을 패터닝한다. 이 후, 패터닝된 하드 마스크막(102)을 이용한 식각 공정을 실시하여 제1 층간 절연막(101)을 식각하여 레지스터용 트렌치(103)를 형성한다.Referring to FIG. 2B, after forming a photoresist pattern on the hard mask layer 102, the hard mask layer 102 is patterned by an etching process using the photoresist pattern. Thereafter, an etching process using the patterned hard mask layer 102 is performed to etch the first interlayer insulating layer 101 to form the trenches 103 for resistors.

도 2c를 참조하면, 하드 마스크막을 제거한 후, 트렌치(103)를 포함한 전체 구조 상에 도전 물질을 형성한다. 이 후, 제1 층간 절연막(101)이 노출되도록 화학적 기계적 연마 공정(chemical mechanical polishing;CMP)을 실시하여 도전 물질이 트렌치(103) 내에 잔류하도록 하여 레지스터용 도전막(104)을 형성한다. 레지스터용 도전막(104)은 폴리 실리콘막으로 형성하는 것이 바람직하다. 이로 인하여 레지스터용 도전막(104)은 균일한 두께로 형성할 수 있다.Referring to FIG. 2C, after removing the hard mask layer, a conductive material is formed on the entire structure including the trench 103. Thereafter, a chemical mechanical polishing (CMP) process is performed to expose the first interlayer insulating film 101 so that the conductive material remains in the trench 103 to form the conductive film 104 for the resistor. The resistor conductive film 104 is preferably formed of a polysilicon film. For this reason, the resist electrically conductive film 104 can be formed in uniform thickness.

도 2d를 참조하면, 레지스터용 도전막(104)을 포함한 전체 구조 상에 제2 층간 절연막(105)을 형성한다. 제2 층간 절연막(105)은 산화막으로 형성하는 것이 바람직하다.Referring to FIG. 2D, a second interlayer insulating film 105 is formed over the entire structure including the resistor conductive film 104. The second interlayer insulating film 105 is preferably formed of an oxide film.

이 후, 식각 공정을 실시하여 레지스터용 도전막(104)의 양단부가 노출되는 콘택홀(106)을 형성한다.Thereafter, an etching process is performed to form contact holes 106 exposing both ends of the resist conductive film 104.

도 2e를 참조하면, 콘택홀(106)을 포함한 전체 구조 상에 도전물질을 형성한 후, 제2 층간 절연막(105)이 노출되도록 화학적 기계적 연마 공정(chemical mechanical polishing;CMP)을 실시하여 콘택홀(106)을 도전 물질로 채워 콘택(107)을 형성한다.Referring to FIG. 2E, after the conductive material is formed on the entire structure including the contact hole 106, a chemical mechanical polishing process (CMP) is performed to expose the second interlayer insulating layer 105. 106 is filled with a conductive material to form a contact 107.

도 3은 종래에 주변 회로 영역 상에 게이트 패턴 형성 공정시 동일 공정으로 형성된 폴리 레지스터와 본 발명의 따른 층간 절연막 상에 형성된 레지스터 패턴의 저항 변화를 나타내는 그래프이다.3 is a graph showing a resistance change between a polyresist formed in the same process during the gate pattern formation process on the peripheral circuit region and a resistor pattern formed on the interlayer insulating film according to the present invention.

도 3을 참조하면, 종래 기술에 따른 레지스터 보다 본언 발명에 따른 레지스터 패턴의 저항의 균일도가 일정한 것으로 나타나 있다.3, the uniformity of the resistance of the resistor pattern according to the present invention is shown to be more constant than the resistor according to the prior art.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 101 : 제1 층간 절연막100 semiconductor substrate 101 first interlayer insulating film

102 : 하드마스크막 103 : 레지스터용 트렌치102: hard mask film 103: trench for the register

104 : 레지스터용 도전막 105 : 제2 층간 절연막104: conductive film for resistor 105: second interlayer insulating film

106 : 콘택홀 107 : 콘택106: contact hole 107: contact

Claims

A first insulating film formed on the semiconductor substrate;

A trench for resistors formed over the first insulating film;

A resist conductive film formed in the register trench;

A second insulating film formed on the first insulating film including the resistor conductive film; And

And a contact connected to both ends of the resistor conductive film through the second insulating film.

The method of claim 1,

The resistor conductive film is a resistor of a semiconductor memory device which is a polysilicon film.

The method of claim 1,

And a resistor having a uniform thickness of the conductive film for the resistor.

Forming a first insulating film on the semiconductor substrate;

Etching the first insulating layer to form a trench for a resistor;

Filling the register trench with a conductive material to form a resist conductive film;

Forming a second insulating film on the first insulating film including the resistor conductive film;

Etching the second insulating layer to form contact holes exposing both ends of the resistor conductive layer; And

Forming a contact by filling the contact holes with a conductive material.

The method of claim 4, wherein

After forming the first insulating film,

And planarizing an upper portion of the first insulating layer by performing a planarization process.

The method of claim 4, wherein

And the resist conductive film is formed of a polysilicon film.

The method of claim 4, wherein

Forming the conductive film for the resistor is

Forming the conductive material on the first insulating film including the resistor transistor; And

And forming a conductive film for the resistor by performing a chemical mechanical polishing process so that the first insulating film is exposed.