KR20100012246A - 플라즈마 표시 패널의 구동방법 - Google Patents

Abstract

본 발명의 실시예에 의한 플라즈마 표시 패널의 구동방법은, 다수의 주사 전극과 유지 전극 및 이들과 교차하는 방향으로 형성되는 어드레스 전극에 의해 용량성 부하가 형성되며, 상기 어드레스 전극에 전기적으로 연결된 인덕터와 상기 용량성 부하의 공진을 이용하여 상기 어드레스 전극에 어드레스 전압을 인가하는 어드레스 에너지 회수 회로(AERC)를 포함하는 플라즈마 표시 패널의 구동 방법에 있어서, 어드레스 기간에서, 제 1주사 전극 라인에 스캔 신호가 인가될 때 AERC에 의한 어드레스 신호가 인가되는 단계와; 상기 어드레스 신호의 인가가 완료된 시점에서 상기 제 1주사 전극 라인과 인접한 제 2주사 전극 라인에 스캔 신호가 인가되는 단계가 포함됨을 특징으로 한다.

Description

플라즈마 표시 패널의 구동방법{driving method of Plasma Display Panel}

본 발명은 플라즈마 표시 패널의 구동방법에 관한 것이다.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다.

플라즈마 표시 패널에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.

상기 플라즈마 표시 패널은 일반적으로 각 서브필드가 리셋 기간, 어드레스 기간, 유지 기간으로 이루어짐으로써 구동된다.

이 때, 리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이고, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이며, 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전 을 수행하는 기간이다.

일반적으로 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하, 패널 커패시터라 함)로 작용하기 때문에 패널에는 커패시턴스가 존재하게 된다.

따라서, 상기 어드레스 기간에 어드레싱을 위한 파형을 인가하기 위해서는 어드레싱을 위한 전력 이외에 상기 커패시턴스에 소정의 전압을 발생시키는 전하 주입용 무효 전력이 많이 필요하게 되는데, 이는 어드레스 소비 전력 증가의 원인이 된다.

또한, 패널의 해상도가 높아질수록 상기 전극들간의 간격이 줄고, 방전 셀 수가 증가하며, 방전 셀의 크기가 작아지게 됨에 따라 상기 어드레스 소비 전력 증가는 더 큰 문제로 나타난다.

본 발명은 어드레스 ERC 채택시에 저 방전 발생 가능성을 개선하는 플라즈마 표시 패녈의 구동방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 플라즈마 표시 패널의 구동방법은, 다수의 주사 전극과 유지 전극 및 이들과 교차하는 방향으로 형성되는 어드레스 전극에 의해 용량성 부하가 형성되며, 상기 어드레스 전극에 전기적으로 연결된 인덕터와 상기 용량성 부하의 공진을 이용하여 상기 어드레스 전극에 어드레스 전압을 인가하는 어드레스 에너지 회수 회로(AERC)를 포함하는 플라즈마 표시 패널의 구동 방법에 있어서,

어드레스 기간에서, 제 1주사 전극 라인에 스캔 신호가 인가될 때 AERC에 의한 어드레스 신호가 인가되는 단계와; 상기 어드레스 신호의 인가가 완료된 시점에서 상기 제 1주사 전극 라인과 인접한 제 2주사 전극 라인에 스캔 신호가 인가되는 단계가 포함됨을 특징으로 한다.

또한, 상기 어드레스 신호는 어드레스 전압(Va) 인가 전, 후에 LC 공진 파형을 가지며, 상기 어드레스 신호의 인가가 완료되는 시점은 상기 어드레스 전압(Va) 인가 후 LC 공진 파형의 인가가 완료되는 시점임을 특징으로 한다.

또한, 상기 스캔 신호는 음의 레벨의 전압(VscL)이며, 상기 제 1주사 전극 라인에 스캔 신호가 인가된 시점 이후부터 상기 제 2주사 전극 라인에 스캔 신호가 인가되기 전까지 상기 제 2주사 전극 라인에는 양의 레벨의 전압(VscH)이 인가됨을 특징으로 한다.

이와 같은 본 발명에 의하면, AERC가 구비된 플라즈마 표시 패널의 경우에도 선택된 방전 셀에서 발생되는 저 방전 문제를 극복 할 수 있으며, 이를 통해 고 해상도 추세의 플라즈마 표시 패널에 대해 소비전력 증가를 줄이면서, 저 방전에 의한 화질 저하를 극복할 수 있게 된다.

본 발명의 실시예에 대한 설명에 앞서 어드레스 소비전력 증가를 줄이기 위해 어드레스 에너지 회수 회로(Address Energy Recovery Circuit, 이하 'AERC'라 함)가 구비된 플라즈마 표시 패널 구동방법에 대해 설명하도록 한다.

도 1은 AERC가 구비된 플라즈마 표시 패널의 구동 파형도이다.

단, 설명의 편의를 위하여 하나의 서프필드 구간을 그 예로 설명하도록 한다.

도 1에 나타낸 바와 같이 플라즈마 표시 패널의 구동 방법에 따르면 각 서브필드는 리셋 기간(reset period)(Pr), 어드레스 기간(address period)(Pa) 및 유지 기간(sustain period)(Ps)으로 이루어진다.

리셋 기간(Pr)은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간(Pa)은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀( 어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 그리고 유지 기간(Ps)은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.

상기 플라즈마 표시 패널의 구동 파형에서 어드레스 기간(Pa)을 보면, 어드레스 기간(Pa)에서는 표시하고자 하는 방전 셀을 선택하기 위해 순차적으로 주사 전극(Y)과 어드레스 전극(A)에 스캔 펄스 및 어드레스 펄스가 인가된다. 이 때, 스캔 펄스는 다른 주사 전극(Y)을 VscH 전압으로 유지한 상태에서 주사 전극(Y)에 순차적으로 VscL 전압을 인가하여 주사 전극(Y)을 선택하는 펄스이고 어드레스 펄스는 VscL 전압이 인가된 주사 전극(Y)에 의해 형성되는 방전 셀 중 선택하고자 하는 방전 셀을 형성하는 어드레스 전극(A)에 어드레스 전압(Va)을 인가하는 펄스이다.

이렇게 하면, 어드레스 전극(A)에 인가된 전압(Va)과 주사 전극(Y)에 인가된 전압(VscL)의 차이에 의해 어드레스 방전이 이루어진다.

앞서 언급한 바와 같이 주사 전극과 유지 전극 사이, 어드레스 전극이 형성된 면과 주사 및 유지 전극이 형성된 면 사이의 방전 공간 등은 용량성 부하(이하, 패널 커패시터라 함)로 작용하기 때문에 패널에는 커패시턴스가 존재하게 된다. 따라서, 어드레싱을 위한 파형을 인가하기 위해서는 어드레싱을 위한 전력 이외에 커패시턴스에 소정의 전압을 발생시키는 전하 주입용 무효 전력이 많이 필요하게 되는데, 이는 어드레스 소비 전력 증가의 원인이 된다.

또한, 패널의 해상도가 높아질수록 상기 전극들간의 간격이 줄고, 방전 셀 수가 증가하며, 방전 셀의 크기가 작아지게 됨에 따라 상기 어드레스 소비 전력 증 가는 더 큰 문제로 나타난다.

이와 같이 소비 전력이 높은 경우 어드레스 전극의 구동 IC의 부하가 증가하여 발열이 증가하고 이에 따라 구동 IC가 파괴될 수 있으므로, 이를 극복하기 위해 어드레스 구동 IC에는 무효 전력을 회수하여 재사용하는 에너지 회수 회로 즉, 어드레스 에너지 회수 회로(Address Energy Recovery Circuit, 이하 'AERC'라 함)가 포함된다.

이러한 AERC는 어드레스 전극에 전기적으로 연결된 인덕터와 상기 용량성 부하의 공진을 이용하여 무효 전력을 회수하여 재사용하는 방법으로, 공진을 이용하여 하드 스위칭을 줄이는 방식이다.

그러나, 상기 AERC를 이용하면, 무효 전력을 회수하여 재사용할 수는 있지만 어드레스 전극에 인가되는 파형이 상승하는 기간과 하강하는 기간에서 LC공진 모양의 파형을 가지므로, 선택된 방전 셀에서의 방전이 약해지는 단점이 있다. 이는 하기된 도 2에 의해 설명된다.

도 2a는 도 1에 도시된 종래의 플라즈마 표시 패널 구동의 문제점을 나타내는 도면이고, 도 2b는 이에 대한 측정 파형도이다.

도 2a 및 도 2b를 참조하면, AERC를 이용할 경우 어드레스 전극에 인가되는 파형이 상승하는 기간과 하강하는 기간에서 LC공진 모양의 파형을 갖는다. 이에 따라 LC 공진 이후에 어드레스 전극에 Va 전압이 인가되므로 상기 공진 시간 즉, 상승하는 기간만큼 Va 전압의 인가 시기가 늦어져 어드레스 방전이 늦게 형성된다.

반면에 각 주사 전극 라인별로 인가되는 스캔 펄스는 앞서 언급한 바와 같이 순차적으로 VscL 전압이 인가된다. 즉, 도시된 바와 같이 제 1주사 전극 라인(Y1)의 스캔 후 곧바로 제 2주사 전극 라인(Y2)의 스캔이 수행된다.

그러나, 앞서 언급한 바와 같이 어드레스 전극에 인가되는 파형은 어드레스 전압(Va) 인가 전후에 LC공진 파형을 가지므로 실질적으로 제 1주사 전극 라인(Y1)에서 선택된 방전 셀에서 제 2주사 전극 라인(Y2)에서 선택된 방전 셀로 데이터가 일부 넘어가 실질적으로 선택된 방전 셀 즉, 제 1주사 전극 라인(Y1)에서 선택된 방전 셀에서 어드레스 방전이 잘 일어나지 않게 되어 저 방전이 발생되는 단점이 있다.

본 발명은 이와 같은 단점을 극복하고자 하는 것으로, AERC가 구비된 플라즈마 표시 패널의 구동방법에 있어서, 주사 전극 라인 별로 순차적으로 인가되는 스캔 펄스가 소정 간격 즉, 어드레스 펄스의 LC 공진 영향을 고려한 간격만큼 딜레이되어 입력되도록 구현됨을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.

도 3은 본 발명의 실시예에 의한 플라즈마 표시 패널의 구동 파형도이며, 설명의 편의를 위하여 하나의 서프필드 구간을 그 예로 설명하도록 한다.

도 3을 참조하면, 본 발명의 실시예에 의한 플라즈마 표시 패널의 구동 방법의 경우도 각 서브필드는 리셋 기간(reset period)(Pr), 어드레스 기간(address period)(Pa) 및 유지 기간(sustain period)(Ps)으로 이루어진다.

어드레스 기간에서는 방전 셀 중에서 표시하고자 하는 방전 셀을 선택하기 위해 주사 전극(Y)에 음의 레벨의 VscL 전압을 인가하여 스캔 동작을 수행할 때, 어드레스 에너지 회수 회로(AERC)의 동작을 통해 어드레스 전극(A)에 도시된 바와 같은 어드레스 전압(Va)을 인가하고, 이후 유지 기간에서는 플라즈마 표시 장치의 계조를 표현하기 위해 주사 전극(Y)과 유지 전극(X)간에 교차로 유지 전압(Vs)을 인가함으로써 어드레스 기간에서 선택된 셀을 방전시킨다.

앞서 도 2a 및 도 2b를 통해 설명한 바와 같이 일반적인 플라즈마 표시 패널은 AERC가 동작됨에 따라 어드레스 전극에 인가되는 파형이 상승하는 기간과 하강하는 기간에서 LC공진 모양의 파형을 갖게 됨으로써, Va 전압 인가 전후에 LC공진 파형을 가지므로 제 1주사 전극 라인(Y1)에서 선택된 방전 셀에서 제 2주사 전극 라인(Y2)에서 선택된 방전 셀로 데이터가 일부 넘어가 실제 선택된 방전 셀 즉, 첫번째 주사 전극 라인에서 선택된 방전 셀에서 어드레스 방전이 잘 일어나지 않게 되어 저 방전이 발생되는 문제가 있었다.

본 발명은 이러한 문제를 극복하기 위하여 도 3에 도시된 바와 같이 주사 전극 라인 별로 순차적으로 인가되는 스캔 펄스가 소정 간격 즉, 어드레스 펄스의 LC 공진 영향을 고려한 간격만큼 딜레이되어 입력되도록 구현됨을 특징으로 한다. 이는 하기된 도 4에 의해 상세히 설명된다.

도 4a는 도 3에 도시된 본 발명의 실시예에 의한 플라즈마 표시 패널 구동 방법의 어드레스 기간 일부를 나타내는 도면이고, 도 4b는 이에 대한 측정 파형도이다.

도 4a 및 도 4b를 참조하면, 본 발명의 실시예에서는 AERC 구동에 의해 발생 되는 어드레스 전압(Va) 인가 전, 후의 LC공진 파형의 문제점을 극복하기 위하여 각 주사 전극 라인별로 순차적으로 인가되는 스캔 펄스 즉, 음의 레벨의 VscL 전압이 상기 LC공진에 의해 늘어진 어드레스 신호의 간격만큼 딜레이되어 입력되도록 구현됨을 특징으로 한다.

즉, 종래의 경우에는 도 2a에 도시된 바와 같이 제 1주사 전극 라인(Y1)의 스캔 후 곧바로 제 2주사 전극 라인(Y2)의 스캔이 수행되었으나, 본 발명의 실시예의 경우에는 도 4a에 도시된 바와 같이 제 1주사 전극 라인(Y1)의 스캔 후 곧바로 제 2주사 전극 라인(Y2)의 스캔이 수행되지 않고, 상기 AERC 구동에 의해 어드레스 파형이 늘어지는 기간만큼 딜레이되어 스캔이 수행되는 것이다.

결과적으로 본원 발명에 의한 구동 방법에 의하면, 어드레스 구간에서 AERC를 사용하여 어드레싱을 수행하는 경우, 제 1주사 전극 라인(Y1)에 스캔 신호(VscL 전압)가 인가될 때 AERC에 의한 데이터 신호 즉, 어드레스 파형이 인가된다.

이 때, 상기 어드레스 파형이 LC 공진에 의해 Va 전압 인가 후 소정 기간 늘어져 인가되는 것을 고려하여 상기 어드레스 펄스의 인가가 완료된 시점에 제 2주사 전극 라인(Y2)에 순차적으로 스캔 신호(VscL 전압)가 인가되는 것이다.

즉, 상기 제 1주사 전극 라인(Y1)에 스캔 신호(VscL 전압)가 인가된 후 제 2주사 전극 라인(Y1)에 스캔 신호(VscL 전압)가 인가됨에 있어, 상기 어드레스 파형의 LC 공진에 의한 영향을 고려하여 상기 스캔 신호 인가 사이에 소정의 시간 간격이 유지되며, 상기 간격 동안에는 양의 레벨인 VscH 전압이 인가된다.

이와 같은 구동을 통하여 AERC 구동 방식을 사용할 경우에도 실질적으로 선 택된 방전 셀에서의 어드레스 저 방전 문제를 극복할 수 있게 되는 것이다.

도 1은 AERC가 구비된 플라즈마 표시 패널의 구동 파형도.

도 2a는 도 1에 도시된 종래의 플라즈마 표시 패널 구동의 문제점을 나타내는 도면.

도 2b는 도 2a에 대한 측정 파형도.

도 3은 본 발명의 실시예에 의한 플라즈마 표시 패널의 구동 파형도.

도 4a는 도 3에 도시된 본 발명의 실시예에 의한 플라즈마 표시 패널 구동 방법의 어드레스 기간 일부를 나타내는 도면.

도 4b는 도 4a에 대한 측정 파형도.

Claims (4)

1. 다수의 주사 전극과 유지 전극 및 이들과 교차하는 방향으로 형성되는 어드레스 전극에 의해 용량성 부하가 형성되며, 상기 어드레스 전극에 전기적으로 연결된 인덕터와 상기 용량성 부하의 공진을 이용하여 상기 어드레스 전극에 어드레스 전압을 인가하는 어드레스 에너지 회수 회로(AERC)를 포함하는 플라즈마 표시 패널의 구동 방법에 있어서,

   주사전압 또는 비주사전압 중 어느 하나의 전압이 각 주사전극 라인별로 인가되는 어드레스 기간에서,

   제 1주사 전극 라인에 스캔 신호가 인가될 때 AERC에 의한 어드레스 신호가 인가되는 단계와;

   상기 어드레스 신호의 인가가 완료된 후 상기 제 1주사 전극 라인과 인접한 제 2주사 전극 라인에 스캔 신호가 인가되는 단계가 포함됨을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
2. 제 1항에 있어서,

   상기 어드레스 신호는 어드레스 전압(Va) 인가 전, 후에 LC 공진 파형을 가짐을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
3. 제 2항에 있어서,

   상기 어드레스 신호의 인가가 완료되는 시점은 상기 어드레스 전압(Va) 인가 후 LC 공진 파형의 인가가 완료되는 시점임을 특징으로 하는 플라즈마 표시 패널의 구동 방법.
4. 제 1항에 있어서,

   상기 제 1주사 전극 라인에 스캔 신호가 인가된 시점 이후부터 상기 제 2주사 전극 라인에 스캔 신호가 인가되기 전까지 상기 제 2주사 전극 라인에는 비주사전압이 인가됨을 특징으로 하는 플라즈마 표시 패널의 구동 방법.

Images