KR20100005601A - Method for forming pattern of semiconductor device - Google Patents

Method for forming pattern of semiconductor device Download PDF

Info

Publication number
KR20100005601A
KR20100005601A KR1020080065696A KR20080065696A KR20100005601A KR 20100005601 A KR20100005601 A KR 20100005601A KR 1020080065696 A KR1020080065696 A KR 1020080065696A KR 20080065696 A KR20080065696 A KR 20080065696A KR 20100005601 A KR20100005601 A KR 20100005601A
Authority
KR
South Korea
Prior art keywords
mask
hole pattern
pattern
photoresist
semiconductor device
Prior art date
Application number
KR1020080065696A
Other languages
Korean (ko)
Inventor
송주경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080065696A priority Critical patent/KR20100005601A/en
Publication of KR20100005601A publication Critical patent/KR20100005601A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE: A pattern formation method of a semiconductor device is provided to secure a DOF margin at the edge of a cell by forming a hole pattern using a high transmittance mask. CONSTITUTION: A pattern formation method of a semiconductor device comprises applying a positive photoresist on an etching target film(210) in which a hole pattern is to be formed, exposing the positive photoresist at the outline of a hole pattern using a first mask, applying a negative photoresist on the exposed positive photoresist, exposing the negative photoresist using a second mask, developing the negative and positive photoresist to expose the part of the etching target film in which a hole pattern is to be formed, and etching the exposed part of the etching target film to form a hole pattern.

Description

반도체 소자의 패턴 형성방법{Method for forming pattern of semiconductor device}Method for forming pattern of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 캐패시터의 스토리지 노드와 같은 홀(hole) 패턴을 형성하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a hole pattern, such as a storage node of a capacitor.

반도체 집적회로장치는 갈수록 고집적화 및 고성능화되고 있으며, 이에 따라 반도체 집적회로장치의 피처 사이즈(feature size)도 지속적으로 미세화가 진전되고 있다. 반도체 집적회로장치의 제조에 사용되는 포토리소그래피 공정은 포토마스크 상의 집적회로 패턴을 반도체기판으로 전사하기 위한 공정이다. 반도체 집적회로장치의 고집적화, 고성능화 및 패턴의 미세화를 달성하기 위해서는 포토리소그래피 공정의 발전이 뒷받침되어야 한다. 예컨대, 임계 치수(Critical Dimension; CD)가 미세한 피처(feature)의 패턴을 형성하는 것이 가능해야 하며, 포토마스크 상의 패턴 모양이나 패턴 밀도 등에 관계없이 원하는 치수 및 형상의 패턴을 반도체기판 상에 구현할 수 있어야 한다. 그런데, 포토마스크 패턴의 미세화가 가속화되면서 광 근접 효과(Optical Proximity Effect, OPE)로 인한 문제가 크게 대두하게 되었다. 광 근접 효과(OPE) 중에서 특히 포토마스크 상의 패턴 밀도의 차이에 따른 이 미지 왜곡이 주요한 해결과제로 등장하였다.BACKGROUND OF THE INVENTION Semiconductor integrated circuit devices are becoming increasingly integrated and high performance. As a result, feature sizes of semiconductor integrated circuit devices are continuously miniaturized. The photolithography process used in the manufacture of semiconductor integrated circuit devices is a process for transferring an integrated circuit pattern on a photomask to a semiconductor substrate. In order to achieve high integration, high performance, and miniaturization of semiconductor integrated circuit devices, the development of the photolithography process must be supported. For example, the critical dimension (CD) should be able to form a pattern of fine features, and the pattern of the desired dimensions and shapes can be implemented on the semiconductor substrate regardless of the pattern shape or pattern density on the photomask. Should be However, as the miniaturization of the photomask pattern is accelerated, problems due to the optical proximity effect (OPE) have emerged. Among the optical proximity effects (OPE), image distortion due to the difference in the pattern density on the photomask has emerged as a major challenge.

한편, 반도체 소자를 위한 패턴을 형성할 때에는 양산을 위해 충분한 마진(margin)을 확보해야 한다. 특히, 디자인 룰(design rule)이 50nm 이하로 줄어들면서 공정 마진의 중요성이 더욱 강조되고 있다. 특히, 반도체 메모리소자의 스토리지 노드 컨택홀을 형성하기 위한 사진공정에서 충분한 촛점심도(Depth Of Focus; DOF) 마진을 갖도록 형성하기를 요구한다. 그러나, 반도체 제조기술이 발달함에 따라 구현할 홀(hole)의 크기가 작아지면서, 특히 셀 영역의 가장자리에 배치된 홀 패턴에서 DOF가 급격히 떨어지는 문제가 발생하고 있다. 스토리지 노드의 경우 셀 영역 가장자리에서 공정 마진이 급격하게 줄어들어 공정상 심각한 문제를 발생시킬 수 있다. 종래에는 셀 영역 가장자리에서의 마진을 높이기 위해 메인 셀에서 요구하는 홀 크기보다 크게 구성하는데 이러한 방법으로도 충분한 DOF 마진을 얻기는 힘든 실정이다.Meanwhile, when forming a pattern for a semiconductor device, a sufficient margin must be secured for mass production. In particular, as the design rule is reduced to 50 nm or less, the importance of process margin is further emphasized. In particular, it is required to form a sufficient depth of focus (DOF) margin in a photolithography process for forming a storage node contact hole of a semiconductor memory device. However, with the development of semiconductor manufacturing technology, as the size of holes to be implemented is reduced, in particular, a problem in which DOF sharply drops in a hole pattern disposed at the edge of the cell region occurs. In the case of storage nodes, process margins can be drastically reduced at the edge of the cell area, which can cause serious process problems. Conventionally, in order to increase the margin at the edge of the cell region, it is configured to be larger than the hole size required by the main cell, but it is difficult to obtain sufficient DOF margin even with this method.

본 발명이 이루고자 하는 기술적 과제는 셀 영역 가장자리에서의 DOF의 감소없이 홀 패턴을 형성할 수 있는 반도체 소자의 패턴 형성방법을 제공하는 데 있다.An object of the present invention is to provide a method of forming a pattern of a semiconductor device capable of forming a hole pattern without reducing the DOF at the edge of the cell region.

상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 소자의 패턴 형성방법은, 홀 패턴이 형성될 식각 대상막 상에 포지티브 포토레지스트를 도포하는 단계와, 홀 패턴의 외곽에 더미 홀 패턴을 구비하는 제1 마스크를 이용하여 포지티브 포토레지스트를 노광하는 단계와, 노광된 포지티브 포토레지스트 상에 네가티브 포토레지스트를 도포하는 단계와, 제2 마스크를 사용하여 네가티브 포토레지스트를 노광하는 단계와, 네가티브 및 포지티브 포토레지스트를 현상하여 홀 패턴이 형성될 영역의 식각 대상막을 노출시키는 단계, 및 노출된 영역의 식각 대상막을 식각하여 홀 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method including: applying a positive photoresist on an etching target layer on which a hole pattern is to be formed; Exposing the positive photoresist using one mask, applying the negative photoresist on the exposed positive photoresist, exposing the negative photoresist using a second mask, and negative and positive photoresist And developing the etch target layer in the region where the hole pattern is to be formed, and etching the etch target layer in the exposed region to form the hole pattern.

상기 제1 마스크는 위상반전마스크일 수 있다.The first mask may be a phase inversion mask.

상기 제2 마스크는 홀 패턴 영역을 노출시키는 구조로 이루어질 수 있다.The second mask may be configured to expose a hole pattern region.

상기 제2 마스크는 투과율이 20％ 이상인 고 투과율 마스크일 수 있다.The second mask may be a high transmittance mask having a transmittance of 20% or more.

상기 홀 패턴은 제2 마스크를 투과한 빛의 강도에 반전을 일으키는 크기일 수 있다.The hole pattern may be sized to invert the intensity of light transmitted through the second mask.

본 발명에 의한 반도체 소자의 패턴 형성방법에 따르면, 고 투과율 마스크의 특성을 이용하여 홀 패턴을 형성함으로써 셀 가장자리에서의 DOF 마진을 확보할 수 있고, 반도체 소자의 제조 수율을 향상시킬 수 있다.According to the method for forming a pattern of a semiconductor device according to the present invention, by forming the hole pattern by using the characteristics of the high transmittance mask, it is possible to ensure the DOF margin at the cell edge, and to improve the manufacturing yield of the semiconductor device.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 1은 고 투과율 마스크(high transmission mask)를 이용하여 홀 패턴을 노광할 때 홀 패턴의 크기에 따른 광 강도(intensity)의 변화를 나타낸 도면이다.FIG. 1 is a view illustrating a change in intensity according to the size of a hole pattern when the hole pattern is exposed using a high transmission mask.

도면에서, 상측은 고 투과율 마스크 상에서의 홀 패턴을 나타내고, 하측은 그에 따른 광 강도를 나타내고 있다. 도시된 바와 같이, 투과율이 20％ 이상인 고 투과율 마스크에서는 홀 패턴의 경우 특정한 홀 패턴 크기, 즉 패턴 폭(width)이 120nm 정도에서 광 강도에 반전이 일어나는 현상을 보이고 있다. 이는, 포지티브 포토레지스트(positive PR)를 사용할 경우 처음에는 홀(hole)이 형성되다가 나중에는 그 역상인 필라(pillar)가 형성됨을 뜻한다. 반대로, 네가티브 포토레지스트(negative PR)인 경우 처음에는 필라(pillar)가 형성되다가 나중에 홀(hole)로 형성된다.In the figure, the upper side shows the hole pattern on the high transmittance mask, and the lower side shows the light intensity accordingly. As shown, in the high transmittance mask having a transmittance of 20% or more, the hole pattern has a phenomenon in which light intensity is reversed at a specific hole pattern size, that is, about 120 nm. This means that when a positive PR is used, a hole is first formed, and then a pillar which is the reverse phase is formed later. In contrast, in the case of negative PR, pillars are first formed and later formed into holes.

도 2는 고 투과율 마스크를 이용하여 반도체 소자의 패턴을 형성하는 방법을 설명하기 위해 도시한 도면이다.2 is a diagram illustrating a method of forming a pattern of a semiconductor device using a high transmittance mask.

(a)는 6％의 투과율을 나타내는 위상반전마스크(PSM)의 패턴 배치를 나타낸 것으로, 실제 구현하고자 하는 홀 패턴(110) 외에, 상기 홀 패턴(110)의 외곽에 더미 홀 패턴들(120)이 배치된다. 더미 홀 패턴들(120)은 가장자리에 배치된 홀 패턴이 내부에 배치된 홀 패턴과 동일하게 밀집된 환경에서 노광될 수 있도록 한다.(a) shows a pattern arrangement of a phase inversion mask (PSM) having a transmittance of 6%. In addition to the hole pattern 110 to be actually implemented, the dummy hole patterns 120 are formed outside the hole pattern 110. Is placed. The dummy hole patterns 120 allow the hole pattern disposed at the edge of the dummy hole patterns 120 to be exposed in the same dense environment as the hole pattern disposed therein.

(b)는 투과율이 20％ 이상인 고 투과율 마스크의 패턴 배치를 나타낸 것으로, 실제 반도체기판 상에 형성될 홀 패턴(130)만 노출시키고, 홀 패턴의 외곽에 배치된 더미 홀 패턴과 홀 패턴이 형성되지 않을 영역들은 오픈시키지 않도록 구성된다. 이는, 도 1에서 설명한 바와 같이, 패턴의 폭(width)이 일정 크기, 예를 들면 120nm 이하가 되면 노광시 광 강도에 반전이 일어나는 고 투과율 마스크의 특성을 이용하기 위한 것이다.(b) shows a pattern arrangement of a high transmittance mask having a transmittance of 20% or more, exposing only the hole pattern 130 to be formed on the actual semiconductor substrate, and forming a dummy hole pattern and a hole pattern disposed outside the hole pattern. Areas that will not be configured are configured not to open. As described with reference to FIG. 1, the purpose of the present invention is to use a characteristic of a high transmittance mask in which inversion occurs in light intensity upon exposure when the width of the pattern becomes a predetermined size, for example, 120 nm or less.

(c)는 (a)와 (b)의 두 마스크를 이용하여 반도체기판 상에 구현한 홀 패턴들(140)을 나타낸 것으로, 더미 홀 패턴들은 반도체기판 상에 구현되지 않고 홀 패턴만이 구현된 것을 나타내고 있다.(c) shows the hole patterns 140 implemented on the semiconductor substrate using two masks (a) and (b), wherein the dummy hole patterns are not implemented on the semiconductor substrate but only the hole patterns are implemented. It is shown.

도 3 내지 도 6은 본 발명에 따른 반도체 소자의 패턴 형성방법을 설명하기 위한 단면도들이다.3 to 6 are cross-sectional views illustrating a method of forming a pattern of a semiconductor device according to the present invention.

도 3을 참조하면, 반도체기판(200) 상에 홀 패턴이 형성될 식각 대상막(210)을 형성한다. 상기 식각 대상막(210)은 예를 들면 캐패시터의 스토리지 노드가 형성될 산화막이 될 수 있다. 도시되지 않았지만, 상기 반도체기판(200) 상에는 트랜지스터와 같은 하부 구조가 구비될 수 있다.Referring to FIG. 3, an etching target layer 210 on which a hole pattern is to be formed is formed on the semiconductor substrate 200. The etching target layer 210 may be, for example, an oxide layer on which a storage node of a capacitor is to be formed. Although not shown, a lower structure such as a transistor may be provided on the semiconductor substrate 200.

상기 식각 대상막(210)의 전면에 포지티브 포토레지스트를 도포하여 제1 포토레지스트막(220)을 형성한다. 다음에, 홀 패턴 형성을 위한 포토마스크(300)를 사용하여 제1 포토레지스트막(220)을 노광한다. 상기 포토마스크(300)로 6％ 정도의 투과율을 갖는 위상반전마스크(PSM)를 사용할 수 있다. 상기 포토마스크(300)에는, 도 2에 도시된 바와 같이 실제 구현하고자 하는 홀 패턴 외에 홀 패턴의 외곽에 더미 홀 패턴들이 배치되어 있다. 따라서, 셀 가장자리에 배치된 홀 패턴도 내부에 배치된 홀 패턴과 동일하게 밀집된 환경에서 노광될 수 있다. 이 더미 홀 패턴들은 현상 단계에서는 오픈되지 않는다.A positive photoresist is coated on the entire surface of the etching target layer 210 to form a first photoresist layer 220. Next, the first photoresist film 220 is exposed using the photomask 300 for forming the hole pattern. As the photomask 300, a phase inversion mask (PSM) having a transmittance of about 6% may be used. In the photomask 300, dummy hole patterns are disposed outside the hole pattern in addition to the hole pattern to be actually implemented as illustrated in FIG. 2. Therefore, the hole pattern disposed at the cell edge may also be exposed in the same dense environment as the hole pattern disposed therein. These dummy hole patterns are not opened at the development stage.

제1 포토레지스트막(220)은 포지티브 포토레지스트이므로, 빛에 의해 노광된 홀 패턴 영역(225)은 현상 단계에서 현상액에 의해 제거되기 쉬운 상태가 된다.Since the first photoresist film 220 is a positive photoresist, the hole pattern region 225 exposed by light is likely to be removed by the developer in the developing step.

도 4를 참조하면, 제1 포토레지스트막에 대한 노광을 수행한 상태에서, 제1 포토레지스트막(220, 225) 상에 네가티브 포토레지스트를 도포하여 제2 포토레지스트막(230)을 형성한다.Referring to FIG. 4, a negative photoresist is coated on the first photoresist films 220 and 225 in a state where the first photoresist film is exposed to form a second photoresist film 230.

다음에, 고 투과율 마스크(400)를 이용하여 제2 포토레지스트막(230)을 노광한다. 고 투과율 마스크(400)는 20％ 이상의 투과율을 갖는 마스크로, 홀 패턴이 형성될 영역만을 노출시키는 구조로 되어 있다. 따라서, 노광 결과 홀 패턴이 형성될 영역의 제2 포토레지스트막(230)은 빛에 의해 노광되고, 홀 패턴이 형성되지 않을 영역과 셀 가장자리의 제2 포토레지스트막(235)은 고 투과율 마스크(400)에 의해 빛이 차단되어 노광되지 않는다.Next, the second photoresist film 230 is exposed using the high transmittance mask 400. The high transmittance mask 400 is a mask having a transmittance of 20% or more, and has a structure of exposing only a region where a hole pattern is to be formed. Accordingly, as a result of the exposure, the second photoresist film 230 in the region where the hole pattern is to be formed is exposed by light, and the region in which the hole pattern is not to be formed and the second photoresist layer 235 at the edge of the cell have a high transmittance mask ( The light is blocked by 400) and is not exposed.

도 5를 참조하면, 제1 및 제2 포토레지스트를 현상액을 이용하여 현상하면, 네가티브 포토레지스트로 이루어진 제2 포토레지스트막(230)의 경우 노광된 부분(도 4의 235)이 제거되고, 포지티브 포토레지스트로 이루어진 제1 포토레지스트 막(220)의 경우에도 노광된 부분이 제거되어 스토리지 노드와 같은 홀 패턴이 형성된다.Referring to FIG. 5, when the first and second photoresists are developed using a developer, an exposed portion (235 of FIG. 4) is removed in the case of the second photoresist film 230 made of a negative photoresist and is positive. In the case of the first photoresist film 220 made of photoresist, the exposed portion is removed to form a hole pattern like a storage node.

네가티브 포토레지스트는 노광되지 않은 부분이 현상액에 의해 용해되기 쉬운 상태로 변화되지만, 일정 크기 이하의 패턴에서는 광 강도에 반전이 일어나는 고 투과율 마스크의 특성상 고 투과율 마스크를 이용한 상기 노광 단계에서 광 강도에 반전이 일어나므로, 노광된 부분의 제2 포토레지스트막이 현상액에 의해 제거된다. 따라서, 셀 외곽에 배치된 더미 홀 패턴들은 상기 고 투과율 마스크를 이용한 노광단계에서 노광되지 않아 현상 결과 실제 홀 패턴으로 구현되지 않는다.The negative photoresist is changed to a state in which the unexposed portion is easily dissolved by the developer, but due to the characteristics of the high transmittance mask in which the light intensity is reversed in a pattern of a predetermined size or less, the negative photoresist is reversed in the light intensity in the exposure step using the high transmittance mask. As this occurs, the second photoresist film in the exposed portion is removed by the developer. Therefore, the dummy hole patterns disposed outside the cell are not exposed in the exposure step using the high transmittance mask, so that the development does not result in the actual hole pattern.

도 6을 참조하면, 제1 및 제2 포토레지스트 패턴(도 5의 220, 230)을 마스크로 하여 식각 대상막(210)을 패터닝하여 홀 패턴(240)을 형성하고 제1 및 제2 포토레지스트 패턴을 제거한다.Referring to FIG. 6, the etching target layer 210 is patterned using the first and second photoresist patterns 220 and 230 as a mask to form a hole pattern 240, and the first and second photoresist are formed. Remove the pattern.

이와 같이, 고 투과율 마스크와 포지티브 및 네가티브 포토레지스트를 사용하여 셀 에지에서의 DOF의 감소없이 홀 패턴을 구현할 수 있다.As such, a high transmittance mask and positive and negative photoresists can be used to implement hole patterns without reducing the DOF at the cell edges.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

도 1은 고 투과율 마스크(high transmission mask)를 이용하여 홀 패턴을 노광할 때 홀 패턴의 크기에 따른 광 강도(intensity)의 변화를 나타낸 도면이다.FIG. 1 is a view illustrating a change in intensity according to the size of a hole pattern when the hole pattern is exposed using a high transmission mask.

도 2는 고 투과율 마스크를 이용하여 반도체 소자의 패턴을 형성하는 방법을 설명하기 위해 도시한 도면이다.2 is a diagram illustrating a method of forming a pattern of a semiconductor device using a high transmittance mask.

도 3 내지 도 6은 본 발명에 따른 반도체 소자의 패턴 형성방법을 설명하기 위한 단면도들이다.3 to 6 are cross-sectional views illustrating a method of forming a pattern of a semiconductor device according to the present invention.

Claims (5)

홀 패턴이 형성될 식각 대상막 상에 포지티브 포토레지스트를 도포하는 단계;Applying a positive photoresist on the etching target layer on which the hole pattern is to be formed; 상기 홀 패턴의 외곽에 더미 홀 패턴을 구비하는 제1 마스크를 이용하여 상기 포지티브 포토레지스트를 노광하는 단계;Exposing the positive photoresist by using a first mask having a dummy hole pattern outside the hole pattern; 노광된 상기 포지티브 포토레지스트 상에 네가티브 포토레지스트를 도포하는 단계;Applying a negative photoresist on the exposed positive photoresist; 제2 마스크를 사용하여 상기 네가티브 포토레지스트를 노광하는 단계;Exposing the negative photoresist using a second mask; 상기 네가티브 및 포지티브 포토레지스트를 현상하여 홀 패턴이 형성될 영역의 상기 식각 대상막을 노출시키는 단계; 및Developing the negative and positive photoresists to expose the etch target layer in a region where a hole pattern is to be formed; And 노출된 영역의 상기 식각 대상막을 식각하여 홀 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.Forming a hole pattern by etching the etch target layer in the exposed region. 제1항에 있어서,The method of claim 1, 상기 제1 마스크는 위상반전마스크인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.And the first mask is a phase inversion mask. 제1항에 있어서,The method of claim 1, 상기 제2 마스크는 홀 패턴 영역을 노출시키는 구조로 이루어진 것을 특징으 로 하는 반도체 소자의 패턴 형성방법.And the second mask has a structure exposing the hole pattern region. 제1항에 있어서,The method of claim 1, 상기 제2 마스크는 투과율이 20％ 이상인 고 투과율 마스크인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.And wherein said second mask is a high transmittance mask having a transmittance of 20% or more. 제1항에 있어서,The method of claim 1, 상기 홀 패턴은 상기 제2 마스크를 투과한 빛의 강도에 반전을 일으키는 크기인 것을 특징으로 하는 반도체 소자의 패턴 형성방법.The hole pattern is a pattern forming method of a semiconductor device, characterized in that the size of the reversal to the intensity of the light transmitted through the second mask.
KR1020080065696A 2008-07-07 2008-07-07 Method for forming pattern of semiconductor device KR20100005601A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080065696A KR20100005601A (en) 2008-07-07 2008-07-07 Method for forming pattern of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080065696A KR20100005601A (en) 2008-07-07 2008-07-07 Method for forming pattern of semiconductor device

Publications (1)

Publication Number Publication Date
KR20100005601A true KR20100005601A (en) 2010-01-15

Family

ID=41814960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065696A KR20100005601A (en) 2008-07-07 2008-07-07 Method for forming pattern of semiconductor device

Country Status (1)

Country Link
KR (1) KR20100005601A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761591B2 (en) 2015-09-08 2017-09-12 Samsung Electronics Co., Ltd. Method of forming semiconductor device including edge chip and related device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761591B2 (en) 2015-09-08 2017-09-12 Samsung Electronics Co., Ltd. Method of forming semiconductor device including edge chip and related device
US9935111B2 (en) 2015-09-08 2018-04-03 Samsung Electronics Co., Ltd. Method of forming semiconductor device including edge chip and related device

Similar Documents

Publication Publication Date Title
CN105097455A (en) Reticle and method of fabricating the same
KR20120126442A (en) Method for forming pattern of Semiconductor Device
KR100907898B1 (en) Semiconductor device manufacturing method
JP2008153373A (en) Method for manufacturing semiconductor device
KR20090097471A (en) Exposure mask and method for forming semiconductor device by using the same
KR100732749B1 (en) Mask for Forming Minute Pattern
KR20100005601A (en) Method for forming pattern of semiconductor device
CN109935515A (en) The method for forming figure
KR20050016152A (en) Method for preparing design pattern, method for manufacturing photomask, method for forming resist pattern and method for manufacturing semiconductor device
KR20120081653A (en) Method for manufacturing mask of semiconductor device
KR100602129B1 (en) Method for forming pattern using multi-level exposure process
KR20100011489A (en) Method for forming the contact hole of semiconductor device
KR20100070927A (en) Patterning method of semiconductor device using developable barc
US8765329B2 (en) Sub-resolution rod in the transition region
US8242021B2 (en) Method for manufacturing semiconductor device
KR100919344B1 (en) Method of forming a micro pattern in a semiconductor device
KR0126878B1 (en) Half tone mask fabrication method using cr mask
KR100882730B1 (en) Method for fabricating mask
KR101057184B1 (en) Manufacturing method of photo mask
US7919228B2 (en) Method of forming pattern of semiconductor device
KR20070033586A (en) Fine resist film pattern formation method using double exposure
KR100914296B1 (en) Method for fabricating photomask having assist pattern
JP2008091848A (en) Method of forming pattern of semiconductor device
KR20090071047A (en) Method for forming pattern in semiconductor device
KR20040003949A (en) Method for forming the minute pattern of semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid