KR20100001707A - Ceramic package - Google Patents

Ceramic package Download PDF

Info

Publication number
KR20100001707A
KR20100001707A KR1020080061724A KR20080061724A KR20100001707A KR 20100001707 A KR20100001707 A KR 20100001707A KR 1020080061724 A KR1020080061724 A KR 1020080061724A KR 20080061724 A KR20080061724 A KR 20080061724A KR 20100001707 A KR20100001707 A KR 20100001707A
Authority
KR
South Korea
Prior art keywords
package body
package
ceramic
external connection
connection terminal
Prior art date
Application number
KR1020080061724A
Other languages
Korean (ko)
Inventor
최두환
최재선
도복남
양은수
서명선
Original Assignee
주식회사 엠디티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠디티 filed Critical 주식회사 엠디티
Priority to KR1020080061724A priority Critical patent/KR20100001707A/en
Publication of KR20100001707A publication Critical patent/KR20100001707A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

PURPOSE: A ceramic package is provided to adjust adhesive position of an external connector by receiving a groove portion of the external connector easily. CONSTITUTION: A ceramic package(1) comprises a package body(10) and a plurality of external connectors(20). The package body has a cavity for accepting the semiconductor chip. The package body is formed with ceramics. A plurality of external connectors are attached to the sidewall of a package body. A plurality of external connectors are electrically connected to a plurality of electrical terminals of the semiconductor chip. The groove portion(40) is formed on the sidewall of the package body. One end of each external connector is accepted to the groove portion. A plurality of connector regions(30) are formed within the cavity of the package body.

Description

세라믹 패키지{Ceramic Package}Ceramic Package {Ceramic Package}

본 발명은 반도체칩을 수납하기 위한 세라믹 패키지에 관한 것으로서, 특히 세라믹 패키지에 부착되는 외부접속단자가 상기 패키지 본체의 정확한 위치에 부착될 수 있는 세라믹 패키지에 관한 것이다.The present invention relates to a ceramic package for accommodating a semiconductor chip, and more particularly, to a ceramic package in which an external connection terminal attached to a ceramic package can be attached to a correct position of the package body.

반도체 패키지는 반도체칩 등을 수납하기 위한 부품이다. 이러한 반도체 패키지는 반도체 소자에 필요한 전력을 공급하고, 반도체 소자에서 발생 되는 열을 방출시키며, 외부로부터 반도체 소자를 보호하는 기능을 가진다. The semiconductor package is a component for accommodating a semiconductor chip or the like. Such a semiconductor package has a function of supplying power required for a semiconductor device, dissipating heat generated from the semiconductor device, and protecting the semiconductor device from the outside.

이러한 반도체 패키지는 제조 목적 및 방법에 따라 다양하게 구분되는데, 특히 신호 전송 라인 임피던스 변동을 최소화하면서 신호 전송 라인의 저항 손실을 최소화하고, 인접 신호 전송 라인들 사이의 용량성 연결을 감소시키며 전력 및 접지 연결부들의 유도성 연결을 감소시키기 위하여 세라믹 재료를 사용하는 세라믹 패키지가 많이 사용된다.These semiconductor packages are classified according to manufacturing purpose and method, in particular, minimizing signal transmission line impedance variation, minimizing resistance loss of signal transmission lines, reducing capacitive connections between adjacent signal transmission lines, and reducing power and ground. Many ceramic packages using ceramic materials are used to reduce the inductive connection of the connections.

상기 세라믹 패키지의 일례가 도 1 내지 도 3에 도시되어 있다. 도 1 내지 도 3을 참조하면, 상기 세라믹 패키지(101)는 반도체칩(2)을 수용하는 캐비티(11)를 가지며 세라믹으로 이루어진 패키지 본체(10)와, 와이어(5)에 의해 상기 반도체 칩(2)의 각 전기단자(2a)와 전기적으로 연결되는 복수의 단자부(30)와, 상기 패키지 본체(10)의 측벽에 부착되며 상기 반도체칩(2)의 각 전기단자(2a)와 전기적으로 연결되는 복수의 외부접속단자(20)를 포함하여 구성된다.One example of the ceramic package is shown in FIGS. 1 to 3, the ceramic package 101 has a cavity 11 accommodating the semiconductor chip 2, and includes a package body 10 made of ceramic and a wire 5. A plurality of terminal portions 30 electrically connected to the respective electrical terminals 2a of 2) and attached to sidewalls of the package body 10 and electrically connected to the electrical terminals 2a of the semiconductor chip 2. It is configured to include a plurality of external connection terminal 20 to be.

상기 반도체칩(2)은 접착제(6)를 이용하여 상기 패키지 본체(10)의 캐비티(11) 바닥에 접착된다. 상기 반도체칩(2)의 고정 후에, 상기 반도체칩(2)의 각 전기단자(2a)와 패키지 본체(10)의 단자부(30)는 와이어(5)에 의해 전기적으로 연결된다. 상기 와이어 본딩 작업이 끝난 후에, 덮개(3)로 상기 캐비티(11)를 밀폐하는 봉합 작업을 함으로써, 상기 반도체칩(2)은 외부환경으로부터 보호된다.The semiconductor chip 2 is bonded to the bottom of the cavity 11 of the package body 10 using an adhesive 6. After the fixing of the semiconductor chip 2, each electric terminal 2a of the semiconductor chip 2 and the terminal portion 30 of the package body 10 are electrically connected by a wire 5. After the wire bonding operation is finished, the semiconductor chip 2 is protected from the external environment by sealing the cavity 11 with the lid 3.

상기 외부접속단자(20)는 상기 세라믹 패키지(101)를 회로기판(미도시) 등과 같은 외부장치에 연결하기 위한 것으로서, 상기 패키지 본체(10)의 평탄한 측벽에 프린팅되는 도체인쇄부(12)에 솔더링에 의해 부착된다. 상기 도체인쇄부(12)은 상기 단자부(30)와 전기적으로 연결되어 있다. 그러므로 상기 외부접속단자(20)가 상기 외부장치에 접속되면 상기 패키지 본체(10)의 단자부(30)가 상기 외부장치에 전기적으로 연결되는 상태가 된다.The external connection terminal 20 is for connecting the ceramic package 101 to an external device such as a circuit board (not shown). The external connection terminal 20 is connected to the conductive printed portion 12 printed on the flat sidewall of the package body 10. It is attached by soldering. The conductor printing part 12 is electrically connected to the terminal part 30. Therefore, when the external connection terminal 20 is connected to the external device, the terminal portion 30 of the package body 10 is electrically connected to the external device.

그런데 상기 종래의 세라믹 패키지(101)에서는, 상기 도체인쇄부(12)이 상기 패키지 본체(10)의 평탄한 측벽에 프린팅되므로, 상기 외부접속단자(20)를 상기 도체인쇄부(12)에 부착하는 과정에서 상기 외부접속단자(20)의 부착 위치 조절이 어려워서, 상기 외부접속단자(20)가 상기 도체인쇄부(12)을 이탈하여 부착되는 경우가 종종 발생하는 문제점이 있다. However, in the conventional ceramic package 101, since the conductor printing portion 12 is printed on the flat side wall of the package body 10, the external connection terminal 20 is attached to the conductor printing portion 12. It is difficult to adjust the attachment position of the external connection terminal 20 in the process, there is a problem that often occurs when the external connection terminal 20 is attached to leave the conductor printed portion 12.

이렇게 상기 외부접속단자(20)가 상기 도체인쇄부(12)에 정확하게 부착되지 못하고 이탈하여 부착되는 경우에는, 불량률 증가에 따른 세라믹 패키지의 제조비 상승과 제조 소요 시간의 지연이 발생되는 문제점이 있다.When the external connection terminal 20 is attached to the conductor printed part 12 without being attached correctly, there is a problem in that the manufacturing cost of the ceramic package is increased and the time required for the manufacturing is increased due to an increase in the defective rate.

따라서, 본 발명은 상기 문제를 해결하기 위해 안출된 것으로서, 그 목적은 상기 패키지 본체에 부착되는 외부접속단자의 일단부가 상기 패키지 본체의 정확한 위치에 부착될 수 있도록 구조가 개선된 세라믹 패키지를 제공하기 위함이다.Accordingly, the present invention has been made to solve the above problems, and an object thereof is to provide a ceramic package having an improved structure so that one end of an external connection terminal attached to the package body can be attached to the correct position of the package body. For sake.

상기 목적을 달성하기 위하여 본 발명에 따른 세라믹 패키지는, 복수의 전기단자를 가지는 반도체칩을 수용하며 세라믹으로 이루어진 패키지 본체와, 상기 패키지 본체의 측벽에 부착되며 상기 반도체칩의 각 전기단자와 전기적으로 연결되는 복수의 외부접속단자를 포함하여 구성되며, 상기 패키지 본체의 측벽에 복수의 홈부가 형성되고, 상기 각 외부접속단자의 일단부가 상기 패키지 본체의 측벽에 형성된 홈부에 수용된 상태로 상기 패키지 본체에 부착되는 것을 특징으로 한다.In order to achieve the above object, a ceramic package according to the present invention includes a package body made of ceramic and having a semiconductor chip having a plurality of electrical terminals and attached to a sidewall of the package body and electrically connected to each electrical terminal of the semiconductor chip. And a plurality of grooves formed on sidewalls of the package body, and one end of each external connection terminal is accommodated in a groove portion formed on the sidewall of the package body. It is characterized by being attached.

이상에서 설명한 바와 같이 본 발명에 따르면, 상기 외부접속단자의 일단부가 상기 패키지 본체의 측벽에 형성된 홈부에 수용된 상태로 상기 패키지 본체에 부착됨으로써, 상기 외부접속단자가 상기 패키지 본체의 정확한 위치에 부착되는 효과가 있다.As described above, according to the present invention, one end of the external connection terminal is attached to the package body in a state accommodated in a groove formed in the side wall of the package body, whereby the external connection terminal is attached to the correct position of the package body. It works.

이하에서, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 세라믹 패키지의 사시도이며, 도 5는 도 4에 도시된 세라믹 패키지의 V-V선 단면도이다. 도 6은 도 5에 도시된 세라믹 패키지의 VI-VI선 단면도이다.Figure 4 is a perspective view of a ceramic package according to an embodiment of the present invention, Figure 5 is a cross-sectional view taken along the line V-V of the ceramic package shown in FIG. 6 is a cross-sectional view taken along the line VI-VI of the ceramic package shown in FIG.

도 4 내지 도 6을 참조하면, 본 발명의 바람직한 실시예에 따른 세라믹 패키지(1)는, 도 1 내지 도 3에 도시된 종래의 세라믹 패키지(101)와 마찬가지로, 반도체칩(2) 등을 수납하기 위한 것이다. 이 세라믹 패키지(1)는 패키지 본체(10), 외부접속단자(20)를 포함하여 구성된다. 4 to 6, the ceramic package 1 according to the preferred embodiment of the present invention, like the conventional ceramic package 101 shown in FIGS. 1 to 3, houses the semiconductor chip 2 and the like. It is to. The ceramic package 1 includes a package body 10 and an external connection terminal 20.

상기 패키지 본체(10)는 세라믹으로 제조된다. 상기 패키지 본체(10)는 수용공간인 캐비티(11)를 가지는데, 이 캐비티(11)에 복수의 전기단자(2a)를 가지는 반도체칩(2)이 수용된다. The package body 10 is made of ceramic. The package body 10 has a cavity 11, which is an accommodation space, in which a semiconductor chip 2 having a plurality of electrical terminals 2a is accommodated.

상기 패키지 본체(10)의 캐비티(11) 내부에는 복수개의 단자부(30)가 마련되어 있다. 상기 반도체칩(2)의 각 전기단자(2a)와 상기 각 단자부(30)는 와이어(5)에 의해 전기적으로 연결된다.A plurality of terminal parts 30 are provided in the cavity 11 of the package body 10. Each electrical terminal 2a of the semiconductor chip 2 and each terminal portion 30 are electrically connected by a wire 5.

상기 패키지 본체(10)의 측벽에는 복수의 홈부(40)가 형성되어 있다. 상기 각 홈부(40)는 상기 패키지 본체(10)의 바닥부에서 상기 패키지 본체(10)의 상부를 향하여 연장된 형태로 형성되어 있다. 상기 홈부(40)에는 금속으로 이루어진 도체막(41)이 형성되어 있으며, 상기 도체막(41)은 상기 단자부(30)와 각각 전기적으로 연결되어 있다.A plurality of grooves 40 are formed on sidewalls of the package body 10. Each of the grooves 40 is formed to extend from the bottom of the package body 10 toward the top of the package body 10. A conductive film 41 made of metal is formed in the groove part 40, and the conductive film 41 is electrically connected to the terminal part 30, respectively.

상기 외부접속단자(20)는 상기 세라믹 패키지(1)가 회로기판(미도시) 등과 같은 외부장치에 전기적으로 연결된 상태로 장착될 수 있도록 하는 것이다. 상기 각 외부접속단자(20)의 일단부(도 4 및 도 5에서는 상단부)는 상기 패키지 본체(10)의 측벽에 형성된 홈부(40)에 수용된 상태로 솔더링에 의하여 상기 도체막(41)에 부착된다. 상기 각 외부접속단자(20)의 타단부(도 4 및 도 5에서는 하단부)는 상기 패키지 본체(10)의 바닥면보다 아래쪽으로 연장된다.The external connection terminal 20 allows the ceramic package 1 to be mounted in an electrically connected state to an external device such as a circuit board (not shown). One end (the upper end in FIGS. 4 and 5) of each external connection terminal 20 is attached to the conductor film 41 by soldering in a state accommodated in the groove 40 formed in the side wall of the package body 10. do. The other end (lower end in FIGS. 4 and 5) of each external connection terminal 20 extends downward from the bottom surface of the package body 10.

이하 상기 홈부(40)와 상기 도체막(41)을 형성하는 일례에 대하여 상세히 설명하기로 한다.Hereinafter, an example of forming the groove part 40 and the conductive film 41 will be described in detail.

도 7을 참조하여 설명하면, 먼저 통상의 그린 시트 적층법 등으로, 상기 패키지 본체(10)가 될 세라믹 단위체(10a)가 가로 세로 방향으로 다수 배열되는 어레이 기판(200)에 상기 홈부(40)를 이루게 될 구멍(40a)을 형성한다. 이러한 구멍의 형성 후에, 상기 구멍(40a)들 모두에 대하여 동시에 도체막(41)을 형성하고, 상기 어레이 기판(200)으로부터 상기 세라믹 단위체(10a) 각각을 분리라인(7)을 따라서 절삭하여 분리하면 상기 구멍(40a)이 양분되면서 상기 홈부(40)가 측벽에 형성된 상기 패키지 본체(10)가 완성된다.Referring to FIG. 7, first, the groove part 40 is arranged on an array substrate 200 in which a plurality of ceramic units 10a to be the package body 10 are arranged in a horizontal and vertical direction by a conventional green sheet laminating method. A hole 40a to be formed is formed. After the formation of these holes, the conductor film 41 is formed simultaneously on all of the holes 40a, and each of the ceramic units 10a is cut along the separation line 7 from the array substrate 200 and separated. When the hole 40a is bisected, the package body 10 having the groove 40 formed on the sidewall is completed.

상기 구멍에 상기 도체막(41)을 형성하는 방법으로는, 도체 페이스트를 인쇄하는 방법을 사용하거나, 상기 구멍(40a)이 관통하는 부분만의 세라믹 그린 시트를 적층하고 상기 구멍(40a)을 절삭한 후에 도체 페이스트 흡입법을 이용하여 상기 도체막(41)을 형성한 후에 다른 세라믹 그린 시트를 적층하여 상기 패키지 본체(10)의 상부를 폐쇄하는 방법을 사용할 수 있다.As the method of forming the conductor film 41 in the hole, a method of printing a conductor paste is used, or a ceramic green sheet of only a portion through which the hole 40a penetrates is laminated and the hole 40a is cut. After the conductor film 41 is formed by using a conductive paste suction method, another ceramic green sheet may be stacked to close the upper portion of the package body 10.

상기한 방법으로 상기 외부접속단자(20)를 상기 패키지 본체(10)에 부착하게 되면, 도 1 내지 도 3에서 설명한 종래의 세라믹 패키지(101)의 경우와는 달리 상기 홈부(40)에 상기 외부접속단자(20)의 일단부가 수용되므로 상기 외부접속단자(20)의 부착 위치를 조절하기가 쉬워져서 불량률이 현저히 감소하는 효과가 있다.When the external connection terminal 20 is attached to the package main body 10 in the above-described manner, unlike the conventional ceramic package 101 described with reference to FIGS. Since one end of the connection terminal 20 is accommodated, the attachment position of the external connection terminal 20 can be easily adjusted, and the defective rate is remarkably reduced.

또한 상기 홈부(40)에 상기 외부접속단자(20)의 일단부가 수용되므로 상기 외부접속단자(20)가 상기 패키지 본체(10)의 1개의 면과 접촉하는 종래의 세라믹 패키지(101)의 경우와는 달리, 상기 외부접속단자(20)가 상기 홈부(40)의 3개의 면에 둘러싸이는 효과가 있으므로 강한 부착 강도를 가지는 효과도 있다.In addition, since one end of the external connection terminal 20 is accommodated in the groove portion 40, the external connection terminal 20 is in contact with one surface of the package body 10, as in the case of the conventional ceramic package 101. In contrast, since the external connection terminal 20 has an effect of being surrounded by three surfaces of the groove portion 40, there is also an effect having a strong adhesion strength.

또한 종래의 세라믹 패키지(101)의 경우에는 상기 도체인쇄부(12)을 상기 패키지 본체(10)의 측벽에 인쇄하는 공정이 어렵고, 상기 패키지 본체(10)의 양 측벽에 상기 도체인쇄부(12)을 인쇄하는 경우에는 대량 생산시의 공정이 복잡해지는 문제점도 있다. 그러나 본 발명의 실시예에서는 상기 패키지 본체(10)가 될 세라믹 단위체(10a)가 가로 세로 방향으로 다수 형성되어 있는 어레이 기판(200) 상태에서 한꺼번에 상기 도체막(41)들을 상기 홈부(40)에 형성할 수 있으므로 공정이 단순해지는 효과도 있다.In addition, in the case of the conventional ceramic package 101, the process of printing the conductive printed portion 12 on the sidewall of the package body 10 is difficult, and the conductive printed portion 12 on both sidewalls of the package body 10 is difficult. ), There is also a problem that the process of mass production becomes complicated. However, in the exemplary embodiment of the present invention, in the state of the array substrate 200 in which a plurality of ceramic units 10a to be the package main body 10 are formed in the horizontal and vertical directions, the conductor films 41 are simultaneously disposed on the grooves 40. Since it can form, the process becomes simple.

한편 도 8에는 본 발명에 따른 다른 실시예인 세라믹 패키지(1a)의 단면도가 도시되어 있다. 이 세라믹 패키지(1a)의 상기 외부접속단자(20a)는 상기 패키지 본체(10)의 바닥부를 향하여 "J"자 형태로 굽어진 형상을 가진다. 이러한 형상을 가지게 되면, 상기 세라믹 패키지(1a)가 상기 외부장치에 부착되는 경우, 상기 패키 지 본체(10)의 바닥부와 상기 외부장치와의 사이에 일정한 공간이 확보됨으로써, 상기 세라믹 패키지(1a)의 냉각효율이 높아지는 효과가 있다. 8 is a cross-sectional view of a ceramic package 1a according to another embodiment of the present invention. The external connection terminal 20a of the ceramic package 1a has a shape that is bent in a “J” shape toward the bottom of the package body 10. When the ceramic package 1a is attached to the external device, the ceramic package 1a may have a predetermined space between the bottom of the package body 10 and the external device. ), The cooling efficiency is increased.

도 8에 도시된 세라믹 패키지(1a)에서의 패키지 본체(10)와 단자부(30)는 도 4 내지 도 6을 참조하면서 설명한 실시예에서의 패키지 본체(10)및 단자부(30)와 동일한 구성 및 기능을 가지는 것이므로 그에 대한 더 이상의 상세한 설명은 생략한다.The package body 10 and the terminal portion 30 in the ceramic package 1a shown in FIG. 8 have the same configuration as the package body 10 and the terminal portion 30 in the embodiment described with reference to FIGS. Since it has a function, a detailed description thereof will be omitted.

상기한 실시예들에서는 상기 어레이 기판(200)의 구멍(40a)을 사각형 형상으로 형성하였으나, 원형 등 다양한 모양을 가질 수 있음은 물론이다.In the above embodiments, the hole 40a of the array substrate 200 is formed in a rectangular shape, but may have various shapes such as a circle.

이상으로 본 발명을 설명하였는데, 본 발명의 기술적 범위는 상술한 실시예에 기재된 내용으로 한정되는 것은 아니며, 해당 기술분야의 통상의 지식을 가진 자에 의해 수정 또는 변경된 등가의 구성은 본 발명의 기술적 사상의 범위를 벗어나지 않는 것임은 명백하다.Although the present invention has been described above, the technical scope of the present invention is not limited to the contents described in the above-described embodiments, and equivalent configurations modified or changed by those skilled in the art may be described. Obviously, it is not beyond the scope of thought.

도 1은 종래의 세라믹 패키지의 사시도이다.1 is a perspective view of a conventional ceramic package.

도 2는 종래의 세라믹 패키지의 II-II선 단면도이다.2 is a cross-sectional view taken along the line II-II of the conventional ceramic package.

도 3은 종래의 세라믹 패키지의 III-III선 단면도이다.3 is a cross-sectional view taken along line III-III of a conventional ceramic package.

도 4는 본 발명의 일 실시예에 따른 세라믹 패키지의 사시도이다.4 is a perspective view of a ceramic package according to an embodiment of the present invention.

도 5는 도 4에 도시된 세라믹 패키지의 V-V선 단면도이다.5 is a cross-sectional view taken along the line V-V of the ceramic package shown in FIG.

도 6은 도 5에 도시된 세라믹 패키지의 VI-VI선 단면도이다.6 is a cross-sectional view taken along the line VI-VI of the ceramic package shown in FIG.

도 7은 본 발명의 일 실시예에 따른 어레이 기판의 평면도이다.7 is a plan view of an array substrate according to an embodiment of the present invention.

도 8은 본 발명에 따른 다른 실시예인 세라믹 패키지의 단면도이다.8 is a cross-sectional view of a ceramic package according to another embodiment of the present invention.

* 도면의 주요부위에 대한 부호의 설명 *Explanation of symbols on major parts of drawing

1 : 세라믹 패키지 2 : 반도체칩1: ceramic package 2: semiconductor chip

3 : 덮개 5 : 와이어3: cover 5: wire

6 : 접착제 10 : 패키지 본체6: adhesive 10: package body

20 : 외부접속단자 30 : 단자부20: External connection terminal 30: Terminal part

40 : 홈부 41 : 도체막40: groove 41: conductor film

200 : 어레이 기판200: array substrate

Claims (1)

복수의 전기단자를 가지는 반도체칩을 수용하며 세라믹으로 이루어진 패키지 본체와, 상기 패키지 본체의 측벽에 부착되며 상기 반도체칩의 각 전기단자와 전기적으로 연결되는 복수의 외부접속단자를 포함하는 세라믹 패키지에 있어서,In a ceramic package containing a semiconductor package having a plurality of electrical terminals, a package body made of ceramic, and a plurality of external connection terminals attached to the side wall of the package body and electrically connected to each of the electrical terminals of the semiconductor chip. , 상기 패키지 본체의 측벽에 복수의 홈부가 형성되고, 상기 각 외부접속단자의 일단부가 상기 패키지 본체의 측벽에 형성된 홈부에 수용된 상태로 상기 패키지 본체에 부착되는 것을 특징으로 하는 세라믹 패키지.And a plurality of grooves are formed on sidewalls of the package body, and one end of each external connection terminal is attached to the package body in a state of being accommodated in a groove portion formed on the sidewall of the package body.
KR1020080061724A 2008-06-27 2008-06-27 Ceramic package KR20100001707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080061724A KR20100001707A (en) 2008-06-27 2008-06-27 Ceramic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061724A KR20100001707A (en) 2008-06-27 2008-06-27 Ceramic package

Publications (1)

Publication Number Publication Date
KR20100001707A true KR20100001707A (en) 2010-01-06

Family

ID=41811979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061724A KR20100001707A (en) 2008-06-27 2008-06-27 Ceramic package

Country Status (1)

Country Link
KR (1) KR20100001707A (en)

Similar Documents

Publication Publication Date Title
CN108022899B (en) Power module having lead member and method of manufacturing the same
US6084294A (en) Semiconductor device comprising stacked semiconductor elements
KR930024134A (en) Multilayer semiconductor multi-chip module and manufacturing method thereof
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
KR20010034154A (en) Semiconductor component with several substrate layers and at least one semiconductor chip and method for producing a semiconductor component
KR101207882B1 (en) package module
CN105814682A (en) Semiconductor device
JP2002506289A (en) Semiconductor device having a large number of semiconductor chips
KR20080026783A (en) Stacked semiconductor package
TWI420988B (en) Apparatus and method for vertically-structured passive components
US20170105303A1 (en) Discrete packaging adapter for connector
JPH0730059A (en) Multichip module
JP2001196526A (en) Multi-bare chip mounted body, multichip package, semiconductor device and electronic unit
US7425160B2 (en) Stackable connector
JP4208490B2 (en) Semiconductor power module and manufacturing method thereof
US20210111109A1 (en) Flat no-lead package with surface mounted structure
WO2014166692A1 (en) Contact mechanism for electrical substrates
KR20100001707A (en) Ceramic package
CN212676245U (en) Laminated plate and surface-coating-free three-dimensional packaging structure
JP3159950B2 (en) Socket for mounting semiconductor package
CN212393005U (en) MEMS microphone and packaging structure thereof
CN110832773B (en) Package for housing electronic component, electronic device, and electronic module
KR200205182Y1 (en) Stackable pin grid array package
JP3840116B2 (en) Multi-wiring board
CN111866683A (en) Packaging method, MEMS microphone and packaging structure thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application