KR20090131040A - 돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법 - Google Patents

돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR20090131040A
KR20090131040A KR1020080056811A KR20080056811A KR20090131040A KR 20090131040 A KR20090131040 A KR 20090131040A KR 1020080056811 A KR1020080056811 A KR 1020080056811A KR 20080056811 A KR20080056811 A KR 20080056811A KR 20090131040 A KR20090131040 A KR 20090131040A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
housing
package
diode chip
Prior art date
Application number
KR1020080056811A
Other languages
English (en)
Other versions
KR101039496B1 (ko
Inventor
김재필
김영우
심재민
송상빈
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020080056811A priority Critical patent/KR101039496B1/ko
Publication of KR20090131040A publication Critical patent/KR20090131040A/ko
Application granted granted Critical
Publication of KR101039496B1 publication Critical patent/KR101039496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

발광다이오드 패키지 및 그의 제조방법을 제공한다. 상기 발광다이오드 패키지는 패키지 기판을 구비한다. 상기 패키지 기판 상에 발광다이오드 칩이 배치된다. 상기 패키지 기판 상에 요철부가 형성된다. 상기 요철부는 상기 발광다이오드 칩의 주변부에 위치한다. 상기 발광다이오드 칩 상에 돔형 봉지층이 제공된다.

Description

돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법{Light emitting diode package having dome type encapsulation layer and method for fabricating the same}
본 발명은 발광다이오드 패키지에 관한 것으로, 더욱 자세하게는 돔형 봉지층을 구비하는 발광다이오드 패키지에 관한 것이다.
발광다이오드(Light Emitting Diode; LED)는 전류를 빛으로 변환시키는 반도체 소자로서, 디스플레이 소자의 광원으로 주로 이용되고 있다. 이러한 발광다이오드는 기존의 광원에 비해 극소형이며, 소비전력이 적고, 수명이 길며, 반응속도가 빠른 등 매우 우수한 특성을 나타낸다. 이와 더불어서, 자외선과 같은 유해파를 방출하지 않으며, 수은 및 기타 방전용 가스를 사용하지 않으므로 환경 친화적이다.
이러한 발광다이오드로부터의 광추출 효율을 증가시키기 위하여 상기 발광다이오드 상에 미리 성형된 돔형 렌즈를 설치할 수 있다. 이 때, 상기 발광다이오드와 상기 돔형 렌즈 사이에는 봉지재가 충전될 수 있다. 그러나, 이러한 돔형 렌즈를 배치시키는 형태는 공정성이 떨어지고 제조원가가 높아 광범위하게 이용되기는 힘들다.
본 발명이 해결하고자 하는 과제는 패키지 공정을 단순화하면서도 광추출효율을 향상시킬 수 있는 발광다이오드 패키지를 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드 패키지를 제공한다. 상기 발광다이오드 패키지는 패키지 기판을 구비한다. 상기 패키지 기판 상에 발광다이오드 칩이 배치된다. 상기 패키지 기판 상에 요철부가 형성된다. 상기 요철부는 상기 발광다이오드 칩의 주변부에 위치한다. 상기 발광다이오드 칩 상에 돔형 봉지층이 제공된다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 발광다이오드 패키지의 제조방법을 제공한다. 먼저, 소자 영역 및 상기 소자 영역을 둘러싸는 주변 영역을 구비하는 패키지 기판의 주변 영역 상에 요철부를 형성한다. 상기 소자 영역 상에 발광다이오드 칩을 배치한다. 상기 발광다이오드 칩 상에 봉지 유체를 도팅하여 돔형 봉지층을 형성한다.
본 발명에 따르면, 요철부를 형성함으로써 봉지 유체의 흐름성을 제어할 수 있다. 구체적으로, 상기 봉지 유체가 상기 발광다이오드 칩 상에 도팅될 때 상기 요철부에 의해 진행이 차단되어 상기 봉지 유체의 퍼짐이 차단될 수 있다. 상기 봉지 유체의 퍼짐이 차단됨에 따라 돔형 봉지층을 높게 형성할 수 있어, 상기 발광다이오드 칩을 신뢰성 있게 보호할 뿐 아니라 광추출 효율을 향상시킬 수 있다. 나아가, 돔형 봉지층의 형성 위치를 용이하게 제어할 수 있어 다수 개의 발광다이오드 패키지를 하나의 기판 상에서 제작할 때, 다수 개의 발광다이오드 패키지들 사이의 광추출 효율 및 광 확산각의 편차를 줄일 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드 패키지를 나타낸 상면도이다. 도 2는 도 1의 절단선 I-I를 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 소자 영역 및 상기 소자 영역을 둘러싸는 주변 영역을 구비하는 패키지 기판(11)을 제공한다. 상기 패키지 기판(11)은 실리콘 기판, 금속 기판, 세라믹 기판 또는 수지기판일 수 있다. 상기 소자 영역은 후술하는 발광다이오드 반도체 칩이 실장되는 영역이고, 상기 주변영역은 그 외의 영역일 수 있다.
상기 패키지 기판(11)의 소자 영역 상에 본딩 패드들(21, 22)을 형성할 수 있다. 상기 패키지 기판(11)의 외측부에는 상기 본딩 패드들(21, 22)에 각각 연결된 외부 연결단자들(미도시)이 배치될 수 있다. 상기 본딩 패드들(21, 22) 및 상기 외부 연결단자들은 리드 프레임에 구비된 것들일 수 있다. 상기 본딩 패드들(21, 22)은 구리, 니켈, 또는 철을 함유할 수 있다.
상기 패키지 기판(11)의 하부면 상에 히트 싱크(30)가 배치될 수 있다. 상기 히트 싱크(30)는 금속막일 수 있다.
상기 패키지 기판(11)의 주변 영역 상에 캐버티(12a)를 갖는 하우징(12)을 배치할 수 있다. 상기 캐버티(12a) 내에 상기 본딩 패드들(21, 22)의 일부들이 노출될 수 있다. 상기 하우징(12)은 실리콘, 금속, 세라믹 또는 수지로 형성될 수 있다. 또한, 상기 하우징(12)은 몰딩법에 의해 형성되거나, 상기 패키지 기판(11) 상에 하우징층을 형성한 후 패터닝하는 방법에 의해 형성될 수도 있다.
상기 패키지 기판(11)과 상기 하우징(12)은 서로 분리되지 않은 일체형일 수 있다. 이 경우에, 상기 패키지 기판(11)과 상기 하우징(12)은 상기 본딩 패드들(21, 22)을 사이에 두고 일체로 사출성형된 것일 수 있다.
상기 하우징(12)의 상부 표면에 요철부(50)를 형성할 수 있다. 구체적으로, 상기 요철부(50)는 상기 하우징(12)의 상부 표면 상에 형성될 수 있다. 또한, 상기 요철부(50)는 상기 소자영역을 차례로 둘러싸는 다수 개의 돌출부들(51, 52, 53, 54)일 수 있다. 예를 들어, 제1 돌출부(51)가 상기 소자영역을 둘러싸고, 상 기 제1 돌출부(51)와 이격된 제2 돌출부(52)가 상기 제1 돌출부(51)를 둘러싸는 형태를 가질 수 있다. 상기 돌출부들(51, 52, 53, 54)은 두 겹 이상인 것이 바람직하다. 상기 돌출부들(51, 52, 53, 54)은 도시된 바와 같이 원형 고리형태일 수 있으나 이에 한정되지 않고, 사각형 고리 형태를 가질 수 있다. 상기 돌출부들(51, 52, 53, 54)은 실리콘, 금속, 세라믹 또는 수지로 형성될 수 있다. 또한, 상기 돌출부들(51, 52, 53, 54)은 몰딩법에 의해 형성되거나, 상기 하우징(12) 상에 돌출층을 형성한 후 패터닝하는 방법에 의해 형성될 수도 있다.
상기 캐버티(12a) 내에 노출된 본딩 패드들 중 하나(22)에 발광다이오드 칩(40)를 배치한다. 상기 발광다이오드 칩(40)는 n형 반도체층, p형 반도체층 및 이들 사이에 개재된 활성층을 구비한다. 이러한 발광다이오드는 상기 n형 반도체층과 상기 p형 반도체층 사이에 전계를 인가할 때, 전자와 정공이 재결합하면서 발광한다. 상기 발광다이오드는 GaAlAs계, AlGaIn계, AlGaInP계, AlGaInPAs계, GaN계 중 어느 하나일 수 있다. 또한, 상기 발광다이오드은 가시광, 자외선광 또는 적외선광을 방출하는 소자일 수 있다.
상기 발광다이오드 칩(40)은 n 전극과 p 전극을 상부면에 모두 형성한 수평형 소자 또는 n 전극과 p 전극이 각각 상하부면들에 형성된 수직형 소자일 수 있다. 상기 수평형 발광다이오드 칩의 경우에, 상기 n 전극과 상기 p 전극은 와이어들(45)을 통해 상기 본딩 패드들(21, 22)에 각각 전기적으로 연결될 수 있다. 그러나, 이에 한정되지 않고, 상기 발광다이오드 칩(40)은 플립(flip)되어 상기 본딩 패드들(21, 22)에 도전성 볼들(미도시)을 사용하여 표면 실장될 수도 있다. 한편, 상기 수직형 발광다이오드 칩의 경우에는, 하부면에 위치한 전극이 전도성 접착제등을 매개로 하여 상기 본딩 패드들 중 하나(22)에 전기적으로 접착되고, 상부면에 위치한 전극은 와이어를 통해 상기 본딩 패드들 중 나머지 하나(21)에 전기적으로 연결될 수 있다.
상기 하우징(12)의 적어도 캐버티(12a)의 측벽들 상에는 광반사 물질(15)이 위치할 수 있다. 이 경우에, 상기 광반사 물질(15)은 상기 발광다이오드 칩(40)에서 방출된 광을 반사시켜 광추출 효율을 향상시킬 수 있다. 상기 하우징(12)의 상부면은 상기 발광다이오드 칩(40)의 상부면보다 높은 레벨에 위치하는 것이 바람직하다. 이 경우에, 상기 발광다이오드 칩(40)에서 방출되는 광이 상기 캐버티(12a)의 측벽들 상에 위치한 광반사 물질(15)에 의해 반사되는 비율을 높일 수 있다.
상기 발광다이오드 칩(40) 상에 봉지 유체를 도팅(dotting)하여 돔형 봉지층(60)을 형성할 수 있다. 상기 돔형 봉지층(60)을 형성하는 것은 상기 봉지 유체를 도팅한 후, 상기 도팅된 봉지 유체를 경화시키는 것을 더 포함할 수 있다.
상기 봉지 유체를 도팅하는 것은 프린팅법 또는 디스펜싱법을 사용하여 수행할 수 있다. 상기 봉지 유체는 졸 형태일 수 있으며, 도팅된 후에는 겔 형태로 변환된다. 이러한 봉지 유체는 요변성(thixotropy)이 높을 것이 요구된다. 요변성이 비교적 높은 봉지 유체는 도팅된 후 쉽게 겔 형태로 변하고, 겔 상태에서의 점도는 상대적으로 높아 거의 유동성이 없다. 따라서, 상기 돔형 봉지층(60)의 높이를 용이하게 조절할 수 있다. 또한, 요변성이 비교적 높은 봉지 유체는 졸 형태에서의 점도는 상대적으로 낮은데, 이 경우 봉지 유체를 도팅한 후 유체의 테일이 단 시간 내에 사라지기 때문에 작업성이 좋다. 그러나, 이 경우에는 봉지 유체가 흘러내릴 수 있는 문제점이 있다.
한편, 본 실시예에서는 상기 요철부(50) 즉, 상기 돌출부들을 형성함으로써, 상기 봉지 유체의 흐름성을 제어할 수 있다. 다시 말해서, 상기 봉지 유체가 상기 발광다이오드 칩(40) 상에 도팅될 때 상기 요철부(50)에 의해 진행이 차단되어 상기 봉지 유체의 퍼짐이 차단될 수 있다. 상기 요철부(50)가 복수 개인 경우, 이중삼중으로 봉지 유체의 퍼짐을 차단할 수 있다. 상기 봉지 유체의 퍼짐이 차단됨에 따라 상기 돔형 봉지층(60)을 높게 형성할 수 있어, 상기 발광다이오드 칩(40)을 신뢰성 있게 보호할 뿐 아니라 광추출 효율을 향상시킬 수 있다. 나아가, 돔형 봉지층(60)의 형성 위치를 용이하게 제어할 수 있어 다수 개의 발광다이오드 패키지를 하나의 기판 상에서 제작할 때, 다수 개의 발광다이오드 패키지들 사이의 광추출 효율 및 광 확산각의 편차를 줄일 수 있다.
상기 봉지 유체는 광투과성 수지일 수 있으며, 예를 들어 상기 광투과성 수지는 실리콘(silicone) 수지 또는 에폭시 수지일 수 있다. 상기 봉지 유체는 상기 광투과성 수지 내에 나노 입자를 더 함유할 수 있다. 상기 나노 입자는 실리카 나노 입자, 산화알루미늄 나노 입자 또는 산화아연 나노 입자일 수 있다.
상기 봉지 유체 즉, 상기 돔형 봉지층(60)은 형광체(phosphore)를 더 포함할 수 있다. 이로써, 상기 발광다이오드에서 발생된 광을 더 낮은 파장의 광으로 변환시켜 백색 소자를 구현할 수 있다. 일 예로서, 상기 발광다이오드가 자외선을 발생시키는 소자인 경우에, 상기 돔형 봉지층(60) 내에 적색 형광체, 녹색 형광체 및 청색 형광체를 구비시켜 백색 소자를 구현할 수 있고, 상기 발광다이오드가 청색을 발생시키는 소자인 경우에 상기 돔형 봉지층(60) 내에 황색 형광체를 구비시켜 백색 소자를 구현할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 발광다이오드 패키지를 나타낸 단면도이다. 본 실시예에 따른 발광다이오드 패키지는 후술하는 것을 제외하고는 도 1 및 도 2를 참조하여 설명한 발광다이오드 패키지와 유사하다.
도 3을 참조하면, 발광다이오드 칩(40) 상에 봉지 유체를 도팅할 때 상기 봉지 유체가 양측으로 퍼지는 경우를 도시한다. 이 경우에도, 상기 다중의 요철부들(50)이 상기 봉지 유체의 퍼짐을 방지할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 발광다이오드 패키지를 나타낸 단면도이다. 본 실시예에 따른 발광다이오드 패키지는 후술하는 것을 제외하고는 도 1 및 도 2를 참조하여 설명한 발광다이오드 패키지와 유사하다.
도 4를 참조하면, 발광다이오드 칩(40) 상에 봉지 유체를 도팅할 때 정렬 오류가 발생하여 상기 봉지 유체가 일측으로 퍼지는 경우를 도시한다. 이 경우에도, 상기 다중의 요철부들(50)이 상기 봉지 유체의 퍼짐을 방지하여 정렬 오류를 줄일 수 있다.
도 5는 본 발명의 다른 실시예에 따른 발광다이오드 패키지를 나타낸 단면도 이다. 본 실시예에 따른 발광다이오드 패키지는 후술하는 것을 제외하고는 도 1 및 도 2를 참조하여 설명한 발광다이오드 패키지와 유사하다.
도 5를 참조하면, 하우징(12)의 상부 표면에 요철부를 형성할 수 있다. 구체적으로, 상기 요철부는 상기 하우징(12)의 상부 표면 내에 형성된 홈(G)일 수 있다. 상기 홈(G)은 상기 소자영역을 차례로 둘러싸도록 다수 개(12a, 12b, 12c)로 형성될 수 있다. 예를 들어, 제1 홈(12a)이 소자영역을 둘러싸고, 상기 제1 홈(12a)와 이격된 제2 홈(12b)이 상기 제1 홈(12a)를 둘러싸는 형태를 가질 수 있다. 상기 홈(G)은 상기 하우징(12)을 형성함과 동시에 형성할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
도 1은 본 발명의 일 실시예에 따른 발광다이오드 패키지를 나타낸 상면도이다.
도 2는 도 1의 절단선 I-I를 따라 취해진 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 발광다이오드 패키지를 나타낸 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광다이오드 패키지를 나타낸 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 발광다이오드 패키지를 나타낸 단면도이다.

Claims (12)

  1. 패키지 기판;
    상기 패키지 기판 상에 배치된 발광다이오드 칩;
    상기 패키지 기판 상에 형성되고 상기 발광다이오드 칩의 주변부에 위치하는 요철부; 및
    상기 발광다이오드 칩 상에 제공된 돔형 봉지층을 포함하는 발광다이오드 패키지.
  2. 제1항에 있어서,
    상기 요철부는 상기 발광다이오드 칩을 차례로 둘러싸는 다수 개의 돌출부들을 구비하는 발광다이오드 패키지.
  3. 제1항에 있어서,
    상기 패키지 기판 상에 캐비티를 구비하는 하우징을 더 포함하고,
    상기 발광다이오드 칩은 상기 캐비티 내에 배치되며,
    상기 요철부는 상기 하우징의 상부 표면에 배치된 발광다이오드 패키지.
  4. 제3항에 있어서,
    상기 하우징의 상부면은 상기 발광다이오드 칩의 상부면보다 높은 레벨에 위 치하는 발광다이오드 패키지.
  5. 제3항에 있어서,
    상기 요철부는 상기 하우징의 상부 표면 상에 배치된 돌출부인 발광다이오드 패키지.
  6. 제3항에 있어서,
    상기 요철부는 상기 하우징의 상부 표면 내에 형성된 홈인 발광다이오드 패키지.
  7. 소자 영역 및 상기 소자 영역을 둘러싸는 주변 영역을 구비하는 패키지 기판의 주변 영역 상에 요철부를 형성하는 단계;
    상기 소자 영역 상에 발광다이오드 칩을 배치하는 단계; 및
    상기 발광다이오드 칩 상에 봉지 유체를 도팅하여 돔형 봉지층을 형성하는 단계를 포함하는 발광다이오드 패키지 제조방법.
  8. 제7항에 있어서,
    상기 봉지 유체를 도팅하는 것은 프린팅법 또는 디스펜싱법을 사용하여 수행하는 발광다이오드 패키지 제조방법.
  9. 제7항에 있어서,
    상기 요철부는 상기 발광다이오드 칩을 차례로 둘러싸는 다수 개의 돌출부들을 구비하는 발광다이오드 패키지 제조방법.
  10. 제7항에 있어서,
    상기 요철부를 형성하기 전에,
    상기 패키지 기판 상에 캐비티를 구비하는 하우징을 설치하는 단계를 더 포함하고,
    상기 발광다이오드 칩은 상기 캐비티 내에 배치되며,
    상기 요철부는 상기 하우징의 상부 표면에 형성하는 발광다이오드 패키지 제조방법.
  11. 제10항에 있어서,
    상기 하우징의 상부 표면 상에 돌출부를 형성하여 상기 요철부를 구현하는 발광다이오드 패키지 제조방법.
  12. 제10항에 있어서,
    상기 하우징의 상부 표면 내에 홈을 형성하여 상기 요철부를 구현하는 발광다이오드 패키지 제조방법.
KR1020080056811A 2008-06-17 2008-06-17 돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법 KR101039496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080056811A KR101039496B1 (ko) 2008-06-17 2008-06-17 돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080056811A KR101039496B1 (ko) 2008-06-17 2008-06-17 돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090131040A true KR20090131040A (ko) 2009-12-28
KR101039496B1 KR101039496B1 (ko) 2011-06-08

Family

ID=41690346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056811A KR101039496B1 (ko) 2008-06-17 2008-06-17 돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101039496B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110119931A (ko) * 2010-04-28 2011-11-03 엘지이노텍 주식회사 발광 소자, 그 제조 방법, 및 발광 소자 패키지
KR20110126793A (ko) * 2010-05-18 2011-11-24 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435361C (zh) * 2005-05-31 2008-11-19 新灯源科技有限公司 半导体发光元件封装结构
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
KR100793338B1 (ko) * 2006-02-23 2008-01-11 삼성전기주식회사 발광 다이오드 모듈
JP2008071859A (ja) * 2006-09-13 2008-03-27 Shin Etsu Chem Co Ltd 微小電子部品の封止方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110119931A (ko) * 2010-04-28 2011-11-03 엘지이노텍 주식회사 발광 소자, 그 제조 방법, 및 발광 소자 패키지
KR20110126793A (ko) * 2010-05-18 2011-11-24 엘지이노텍 주식회사 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지

Also Published As

Publication number Publication date
KR101039496B1 (ko) 2011-06-08

Similar Documents

Publication Publication Date Title
US9929330B2 (en) Light emitting diode package
KR101028304B1 (ko) 발광 장치
KR100818518B1 (ko) Ｌｅｄ 패키지
TWI419372B (zh) 發光二極體的封裝結構與封裝製程
TWI542039B (zh) 發光二極體封裝以及承載板
KR101618029B1 (ko) 발광 소자 패키지 및 그 제조방법
KR20120094279A (ko) 발광소자 패키지 및 그 제조방법
KR20090104577A (ko) 멀티칩 ｌｅｄ 패키지
KR101012936B1 (ko) 광투과성 기판을 사용하여 봉지된 발광다이오드 패키지 및 그의 제조방법
KR20120094280A (ko) 발광소자 패키지 및 그 제조방법
KR101186648B1 (ko) Ｌｅｄ 패키지 및 그의 제조 방법
KR20130107536A (ko) Ｌｅｄ패키지 및 그 제조방법
KR20120024104A (ko) 발광 소자
JP2007096361A (ja) 発光装置
KR101039496B1 (ko) 돔형 봉지층을 갖는 발광다이오드 패키지 및 그의 제조방법
KR20130117107A (ko) 발광다이오드 패키지
KR101733043B1 (ko) 반도체 발광소자 및 이의 제조방법
KR20170069331A (ko) 반도체 발광소자
KR101248515B1 (ko) 발광 다이오드
KR20170036295A (ko) 반도체 발광소자 및 이의 제조방법
KR101374899B1 (ko) 발광 다이오드
KR101806790B1 (ko) 반도체 발광소자
KR100766445B1 (ko) 발광 다이오드
KR20120139651A (ko) 발광 다이오드
KR20130104944A (ko) 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee