KR20090120680A - Reading out method for non volatile memory device - Google Patents

Reading out method for non volatile memory device Download PDF

Info

Publication number
KR20090120680A
KR20090120680A KR1020080046608A KR20080046608A KR20090120680A KR 20090120680 A KR20090120680 A KR 20090120680A KR 1020080046608 A KR1020080046608 A KR 1020080046608A KR 20080046608 A KR20080046608 A KR 20080046608A KR 20090120680 A KR20090120680 A KR 20090120680A
Authority
KR
South Korea
Prior art keywords
latch
data
data stored
read
voltage
Prior art date
Application number
KR1020080046608A
Other languages
Korean (ko)
Inventor
정승현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080046608A priority Critical patent/KR20090120680A/en
Publication of KR20090120680A publication Critical patent/KR20090120680A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

PURPOSE: A reading method of a nonvolatile memory device capable of reducing a time for extracting operation is provided to output an LSB bit by outputting the LSB bit previously extracted from MSB bit. CONSTITUTION: A reading method of a nonvolatile memory device capable of reducing a time for extracting operation is as follows. First and second latches are initialized. The threshold voltage of a memory cell resets the data stored in the first latch according to the first read voltage(310). The threshold voltage of the memory cell read data stored in the first latch and the second latch resets(330). The data stored in the second latch is outputted to the outside(340).

Description

불휘발성 메모리 장치의 독출 방법{Reading out method for non volatile memory device}Reading out method for non volatile memory device

본원 발명은 불휘발성 메모리 장치의 독출 방법에 관한 것이다.The present invention relates to a method of reading a nonvolatile memory device.

최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.Recently, there is an increasing demand for a nonvolatile memory device that can be electrically programmed and erased and that does not require a refresh function to rewrite data at regular intervals.

상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.The nonvolatile memory cell is an electric program / eraseable device that performs program and erase operations by changing a threshold voltage of a cell while electrons are moved by a strong electric field applied to a thin oxide film.

이러한 불휘발성 메모리 장치의 프로그램 방식에는, 셀에 서로 다른 두 개의 상태를 저장시키는 싱글 레벨 셀 프로그램, 셀에 서로 다른 둘 이상의 상태를 저장시키는 멀티 레벨 셀 프로그램 방식이 사용된다. 최근에는 불휘발성 메모리 장치의 저장용량을 증가시키기 위하여 멀티 레벨 셀 프로그램 방식이 많이 사용되고 있다. 다만 하나의 셀에 서로 다른 둘 이상의 상태가 저장되므로 독출 동작에 있어 데이터를 읽어내는 방식이 복잡하고, 소요되는 시간도 증가하는 문제점이 있다.In the nonvolatile memory device, a single level cell program for storing two different states in a cell and a multilevel cell program method for storing two or more different states in a cell are used. Recently, in order to increase the storage capacity of a nonvolatile memory device, a multi-level cell program method is widely used. However, since two or more different states are stored in one cell, a method of reading data in a read operation is complicated, and the time required for reading is increased.

전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 독출 동작에 소요되는 시간을 감소시킬 수 있는 불휘발성 메모리 장치의 독출 방법을 제공하는 것이다.An object of the present invention to solve the above problems is to provide a read method of a nonvolatile memory device that can reduce the time required for a read operation.

전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 독출 방법은 제1 및 제2 래치를 초기화시키는 단계와, 메모리 셀의 문턱전압이 제1 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계와, 메모리 셀의 문턱전압이 제2 독출전압 보다 큰지 여부에 따라 제1 래치 및 제2 래치에 저장된 데이터를 재설정하는 단계와, 상기 제2 래치에 저장된 데이터를 외부로 출력시키는 단계와, 메모리 셀의 문턱전압이 제3 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of reading a nonvolatile memory device, the method comprising: initializing first and second latches; Resetting the data; resetting the data stored in the first latch and the second latch according to whether the threshold voltage of the memory cell is greater than the second read voltage; and outputting the data stored in the second latch to the outside. And resetting data stored in the first latch according to whether the threshold voltage of the memory cell is greater than the third read voltage.

또한 본원 발명의 불휘발성 메모리 장치의 독출 방법은 제1 및 제2 래치를 초기화시키는 단계와, 메모리 셀 및 플래그 셀에 대하여 제1 독출전압에 따라 독출동작을 수행하는 단계와, 상기 메모리 셀의 문턱전압이 제1 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계와, 상기 플래그 셀의 문턱전압이 제1 독출전압 보다 작은 경우, 상기 제1 래치에 저장된 데이터를 출력시키는 단계를 수행하는 단계와, 상기 플래그 셀의 문턱전압이 제1 독출전압 보다 큰 경우, 상기 메모리 셀의 문턱전압이 제2 독출전압 보다 큰지 여부에 따라 제1 래치 및 제2 래치에 저장된 데이터를 재설정하는 단계, 상기 제2 래치에 저장된 데이터를 외부로 출력시키는 단계 및 상기 메모리 셀의 문턱전압이 제3 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계를 수행하는 단계를 포함하는 것을 특징으로 한다.In addition, the read method of the nonvolatile memory device of the present invention comprises the steps of: initializing the first and second latches, performing a read operation on the memory cells and the flag cells according to the first read voltage, and the threshold of the memory cells. Resetting data stored in the first latch according to whether the voltage is greater than the first read voltage, and outputting the data stored in the first latch when the threshold voltage of the flag cell is smaller than the first read voltage. And resetting data stored in the first latch and the second latch according to whether the threshold voltage of the memory cell is greater than the second read voltage when the threshold voltage of the flag cell is greater than the first read voltage. Outputting the data stored in the second latch to the outside, and determining whether the threshold voltage of the memory cell is greater than a third read voltage. And resetting the stored data.

전술한 본원 발명의 구성에 따라 불휘발성 메모리 장치의 독출 동작에 소요되는 시간을 단축시킬 수 있다. 특히 MSB 비트의 독출과정중에 이미 독출된 LSB 비트를 외부로 출력시킬 수 있는바, LSB 비트를 출력시키는데 별도의 시간이 소요되지 않는다. According to the above-described configuration of the present invention, the time required for the read operation of the nonvolatile memory device can be shortened. In particular, the LSB bit, which has already been read, can be output to the outside during the reading of the MSB bit. Therefore, no time is required to output the LSB bit.

이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.

도 1은 본원 발명에 적용되는 멀티 레벨 셀 프로그램의 개념을 설명하기 위한 도면이고, 도 2는 본원 발명에 적용되는 불휘발성 메모리 장치의 개략도이며, 도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법을 도시한 순서도이다.1 is a view for explaining the concept of a multi-level cell program applied to the present invention, Figure 2 is a schematic diagram of a nonvolatile memory device applied to the present invention, Figure 3 is a nonvolatile according to an embodiment of the present invention A flowchart illustrating a method of reading a memory device.

본원 발명에 적용되는 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방식에서는 메인 셀 이외에 플래그 셀을 구비하여, MSB 프로그램의 수행 여부를 판단한다. 즉, 메인 셀의 프로그램시에 플래그 셀도 프로그램하여 LSB 프로그램만 수행한 상태인지, MSB 프로그램을 수행한 상태인지를 확인할 수 있다.In the multi-level cell program method of the nonvolatile memory device according to the present invention, a flag cell is provided in addition to the main cell to determine whether to execute the MSB program. That is, the flag cell may also be programmed during the programming of the main cell to determine whether only the LSB program has been executed or whether the MSB program has been performed.

LSB 프로그램만을 수행한 경우, 제1 독출전압(R1)을 기준으로 독출하면 메인 셀은 상기 제1 독출전압보다 문턱전압이 작은 셀('11')들과, 상기 제1 독출전압 보다 문턱전압이 큰 셀('10')들로 구분된다. 또한 플래그 셀은 LSB 프로그램만 수행한 상태이므로, 제1 독출전압보다 문턱전압이 낮은 상태만 존재한다.When only the LSB program is executed, when the first read voltage R1 is read, the main cell includes cells '11' having a threshold voltage smaller than the first read voltage and a threshold voltage greater than the first read voltage. It is divided into large cells '10'. In addition, since the flag cell is only in the state of performing the LSB program, only the state in which the threshold voltage is lower than the first read voltage exists.

MSB 프로그램을 수행한 후에는, 제1 내지 제3 독출전압(R1, R2, R3)을 기준으로 독출 동작을 수행한다. 상기 독출전압을 기준으로 독출하여 서로 다른 네 가지 상태를 구분할 수 있다. 즉, 상기 세 개의 독출 전압을 기준으로 독출하여 MSB 비트를 구분하고, 제2 독출전압(R2)을 기준으로 독출하여 LSB 비트를 구분할 수 있다.After performing the MSB program, a read operation is performed based on the first to third read voltages R1, R2, and R3. Four different states may be distinguished by reading based on the read voltage. That is, the MSB bits may be read based on the three read voltages and the LSB bits may be read based on the second read voltage R2.

이제 본원 발명에 따른 독출 방법을 살펴보기로 한다.Now, the reading method according to the present invention will be described.

도 2를 참조하면, 본원 발명에 적용되는 불휘발성 메모리 장치의 페이지 버퍼는 적어도 두 개의 래치(210, 220)를 포함하고 있어야 한다. 제1 래치 및 제2 래치 모두 상기 페이지 버퍼의 상세 구성은 추가 도면을 통해 추후에 살펴보기로 한다. Referring to FIG. 2, the page buffer of the nonvolatile memory device according to the present invention should include at least two latches 210 and 220. The detailed configuration of the page buffer for both the first latch and the second latch will be described later through additional drawings.

도 3을 참조하면, 먼저 제1 독출전압(R1)에 따라 메인 셀 및 플래그 셀을 독 출하여 독출된 데이터를 제1 래치에 저장한다(단계 310).Referring to FIG. 3, first, the main cell and the flag cell are read according to the first read voltage R1 and the read data is stored in the first latch (step 310).

독출 동작은 불휘발성 메모리 장치의 통상적인 독출 방법에 따른다. 즉, 감지노드(SO)를 하이레벨로 프리차지시키고, 이를 독출 대상셀과 접속된 비트라인과 접속시켜, 독출 대상 셀의 상태에 따라 비트라인의 전압레벨이 변화하도록 한다. 독출 대상 셀의 문턱전압이 독출 기준전압 보다 작은 경우에는 독출 대상 셀이 턴온되어, 셀 스트링을 통해 전류 경로가 형성된다. 따라서 비트라인이 로우 레벨로 디스차지되고, 감지노드의 전압레벨도 로우 레벨이 된다. 그러나 독출 대상 셀의 문턱전압이 독출 기준전압 보다 큰 경우에는 독출 대상 셀이 턴오프되어, 셀 스트링을 통해 전류 경로가 형성되지 않는다. 따라서 비트라인이 하이 레벨을 유지하고, 감지노드의 전압레벨도 하이 레벨이 된다.The read operation is in accordance with a conventional read method of the nonvolatile memory device. That is, the sensing node SO is precharged to a high level and connected to the bit line connected to the read target cell so that the voltage level of the bit line changes according to the state of the read target cell. If the threshold voltage of the read target cell is smaller than the read reference voltage, the read target cell is turned on to form a current path through the cell string. Therefore, the bit line is discharged to the low level, and the voltage level of the sensing node is also at the low level. However, when the threshold voltage of the read target cell is greater than the read reference voltage, the read target cell is turned off, so that a current path is not formed through the cell string. Therefore, the bit line maintains a high level, and the voltage level of the sensing node also becomes high.

본원 발명에서도 독출 셀의 문턱전압이 제1 독출전압(R1)보다 큰 경우에는 감지노드(SO)가 하이레벨을 유지하고, 제1 독출전압(R1)보다 작은 경우에는 감지노드(SO)가 로우레벨로 천이된다. 따라서 감지노드(SO)에 인가되는 전압에 따라 제1 래치(210)에 특정 데이터를 저장시킬 수 있다.In the present invention, when the threshold voltage of the read cell is greater than the first read voltage R1, the sensing node SO maintains a high level, and when the sensing node SO is smaller than the first read voltage R1, the sensing node SO is low. Transition to level. Accordingly, specific data may be stored in the first latch 210 according to the voltage applied to the sensing node SO.

다음으로, 플래그 셀의 문턱전압이 제1 독출전압보다 큰지 여부를 판단한다(단계 320). 상기 메인 셀과 플래그 셀에 대한 독출동작은 동시에 수행된다. 상기 판단결과 플래그 셀의 문턱전압이 제1 독출전압보다 작은 경우에는 LSB 프로그램만 수행된 것으로 판단하고, 제1 래치에 저장된 데이터를 제2 래치로 전송하여 외부로 출력시킨다(단계 360, 370). 이때, 상기 제1 래치(210)가 입출력부(230)와 직접 접 속되는 경우에는 별도의 전송단계(360)를 수행하지 않고, 바로 데이터 출력을 한다. 한편, 이때 출력되는 데이터는 LSB 비트이다.Next, it is determined whether the threshold voltage of the flag cell is greater than the first read voltage (step 320). Read operations to the main cell and the flag cell are performed at the same time. As a result of the determination, when the threshold voltage of the flag cell is smaller than the first read voltage, it is determined that only the LSB program is executed, and the data stored in the first latch is transferred to the second latch and output to the second latch (steps 360 and 370). In this case, when the first latch 210 is directly connected to the input / output unit 230, the data is output immediately without performing a separate transmission step 360. Meanwhile, the output data at this time is the LSB bit.

상기 판단결과 플래그 셀의 문턱전압이 제1 독출전압보다 큰 경우에는 MSB 프로그램이 수행된 것으로 판단하고, 제2 독출전압에 따른 독출동작, 제3 전압에 따른 독출동작을 수행한다(단계 330, 340, 350).As a result of the determination, when the threshold voltage of the flag cell is greater than the first read voltage, it is determined that the MSB program is performed, and the read operation according to the second read voltage and the read operation according to the third voltage are performed (steps 330 and 340). , 350).

상기 단계(310)에서는 제1 독출전압에 따라 이미 독출동작을 수행하였는바 제1 래치(210)에 데이터가 저장된다. 이때, 독출 대상 셀이 제1 상태('11')인 경우 제1 래치(210)에 제1 데이터가 저장된다고 가정하면, 제2 상태('01'), 제3 상태('10'), 제4 상태('00')인 경우에는 제2 데이터가 저장된다.In operation 310, data is stored in the first latch 210 because the read operation has already been performed according to the first read voltage. In this case, when it is assumed that the first data is stored in the first latch 210 when the read target cell is in the first state '11', the second state '01', the third state '10', In the fourth state '00', the second data is stored.

이와 같은 상태에서 제2 독출전압(R2)에 따라 메인 셀의 독출 동작을 수행하여 제1 및 제2 래치(210, 220)에 각각 데이터를 저장한다(단계 330). 제1 래치(210)의 경우, 종전에 저장된 데이터에 누적하여 저장 된다. 제2 래치(210)의 경우 래치가 초기화된 후 최초로 저장된다.In this state, the main cell read operation is performed according to the second read voltage R2 to store data in the first and second latches 210 and 220, respectively (step 330). In the case of the first latch 210, the first latch 210 is accumulated and stored in previously stored data. In the case of the second latch 210, the latch is initialized and then stored for the first time.

상기 제2 독출전압(R2) 보다 문턱전압이 큰 셀의 경우에는 래치에 제2 데이터가 저장되도록 설정된다. 그러나 상기 제2 독출전압(R2) 보다 문턱전압이 작은 셀의 경우에는 래치에 저장된 데이터가 변경되지 않는다.In the case of a cell having a threshold voltage larger than the second read voltage R2, the second data is stored in the latch. However, in the case of a cell having a threshold voltage smaller than the second read voltage R2, the data stored in the latch is not changed.

따라서 제1 래치의 경우, 제1 상태 셀의 경우 종전 저장된 제1 데이터, 제2 상태 셀의 경우 종전 저장된 제2 데이터가 그대로 유지된다. 그리고 제3 및 제4 상 태 셀은 제1 데이터가 저장된다. 한편 제2 래치의 경우, 제1 데이터가 저장되도록 초기화되므로, 제1 및 제2 상태 셀은 초기값인 제1 데이터가 그대로 유지된다. 그리고 제3 및 제4 상태 셀은 제2 데이터가 저장된다. 즉, 제1 래치와 제2 래치에 저장되는 상태가 달라지며, 이 두 데이터를 조합하면 LSB 비트와 MSB 비트를 알 수 있다. 다만 LSB 비트의 경우 제2 독출전압(R2)에 따른 독출 동작으로 완벽하게 구분이 가능하므로, 현 단계 수행후에 바로 제2 래치에 저장된 데이터를 외부로 출력시킨다.Therefore, in the case of the first latch, the previously stored first data in the case of the first state cell and the previously stored second data in the case of the second state cell are maintained. In the third and fourth state cells, first data is stored. Meanwhile, in the case of the second latch, since the first data is initialized to be stored, the first data, which is the initial value, is maintained in the first and second state cells. Second data is stored in the third and fourth state cells. That is, the states stored in the first latch and the second latch are different, and combining the two data shows the LSB bit and the MSB bit. However, since the LSB bit can be perfectly classified into a read operation according to the second read voltage R2, the data stored in the second latch is immediately output to the outside immediately after performing the current step.

즉, 제2 독출전압에 따른 독출동작을 수행하여 제1 및 제2 래치에 저장시키고, 제2 래치에 저장된 LSB 데이터를 외부로 출력시킨다(단계 340). 이때, 제1 래치는 앞선 단계에서 저장된 데이터와 누적저장된다.That is, the read operation according to the second read voltage is performed and stored in the first and second latches, and the LSB data stored in the second latch is output to the outside (step 340). At this time, the first latch is accumulated and stored with the data stored in the previous step.

다음으로 제3 독출전압(R3)에 따라 메인 셀의 독출 동작을 수행하여 제1 래치(210)에 데이터를 저장한다(단계 350). 제1 래치(210)의 경우, 종전에 저장된 데이터에 누적하여 저장 된다. 앞선 단계(350)에서와 달리 제3 독출 전압에 따라 LSB 비트가 구분되지 않으므로, 제2 래치를 이용한 독출동작은 수행하지 않는다. Next, a read operation of the main cell is performed according to the third read voltage R3 to store data in the first latch 210 (step 350). In the case of the first latch 210, the first latch 210 is accumulated and stored in previously stored data. Unlike the previous step 350, since the LSB bit is not divided according to the third read voltage, the read operation using the second latch is not performed.

상기 제3 독출전압(R3) 보다 문턱전압이 큰 셀의 경우에는 래치에 제2 데이터가 저장되도록 설정된다. 그러나 상기 제3 독출전압(R3) 보다 문턱전압이 작은 셀의 경우에는 래치에 저장된 데이터가 변경되지 않는다.In the case of a cell having a threshold voltage larger than the third read voltage R3, the second data is stored in the latch. However, in the case of a cell having a threshold voltage smaller than the third read voltage R3, the data stored in the latch is not changed.

따라서 제1 래치의 경우, 제1 상태 셀의 경우 종전 저장된 제1 데이터, 제2 상태 셀의 경우 종전 저장된 제2 데이터, 제3 상태 셀의 경우 종전 저장된 제1 데 이터가 그대로 유지된다. 그리고 제4 상태 셀은 제0 데이터가 저장된다. Accordingly, in the case of the first latch, previously stored first data in the case of the first state cell, previously stored second data in the case of the second state cell, and previously stored first data in the case of the third state cell are maintained. The fourth state cell stores zero data.

다음으로 제1 래치에 저장된 데이터를 제2 래치로 전송하여 외부로 출력시킨다(단계 360, 370). 이때, 상기 제1 래치(210)가 입출력부(230)와 직접접속되는 경우에는 별도의 전송단계(360)를 수행하지 않고, 바로 데이터 출력을 한다. 한편, 이때 출력되는 데이터는 MSB 비트이다.Next, the data stored in the first latch is transferred to the second latch and output to the outside (steps 360 and 370). In this case, when the first latch 210 is directly connected to the input / output unit 230, the data is output immediately without performing a separate transmission step 360. Meanwhile, the output data at this time is the MSB bit.

페이지 버퍼의 구체적인 예를 들어 좀더 상세히 설명하기로 한다.A concrete example of the page buffer will be described in more detail.

도 4는 본원 발명에 적용되는 불휘발성 메모리 장치의 페이지 버퍼를 도시한 회로도이고, 도 5는 본원 발명에 따른 독출 동작에 따라 각 래치에 저장되는 데이터를 표시한 표이다.4 is a circuit diagram illustrating a page buffer of a nonvolatile memory device according to the present invention, and FIG. 5 is a table showing data stored in each latch according to a read operation according to the present invention.

상기 페이지 버퍼(400)는 제1 래치(410), 제1 데이터 설정부(412), 제1 데이터 전송부(414), 제2 래치(420), 제2 데이터 설정부(422), 데이터 변환부(424), 제2 데이터 전송부(426), 제3 래치(430), 제3 데이터 설정부(432), 제3 데이터 전송부(434), 감지노드 프리차지부(440), 제1 및 제2 접지전압 공급부(442, 444), 데이터 입출력부(460)를 포함한다. The page buffer 400 includes a first latch 410, a first data setting unit 412, a first data transmission unit 414, a second latch 420, a second data setting unit 422, and data conversion. The unit 424, the second data transmitter 426, the third latch 430, the third data setter 432, the third data transmitter 434, the sensing node precharge unit 440, and the first And second ground voltage supply units 442 and 444 and data input / output unit 460.

도 3의 순서도와 도 5를 참조하여, 본원 발명의 독출방법을 설명하기로 한다.The reading method of the present invention will be described with reference to the flowchart of FIG. 3 and FIG. 5.

먼저 제1 독출전압(R1)에 따라 메인셀과 플래그 셀을 독출하여 제1 래치(410)에 저장한다(단계 310).First, the main cell and the flag cell are read and stored in the first latch 410 according to the first read voltage R1 (step 310).

제1 래치(410)의 제1 노드(LSB_N)는 하이레벨로 초기화된다. 즉 감지노드(SO)를 프리차지시켜 제2 접지전압 공급부(444)를 통해 접지전압을 공급하고, 제1 데이터 설정부(412)의 제1 스위칭 소자(N412)를 턴온시켜, 상기 제1 노드(LSB_N)를 하이레벨로 초기화시킨다. 마찬가지 방법으로 제1 접지전압 공급부(442)와 제2 데이터 설정부(422)를 이용하여 제2 래치(420)의 제1 노드(MSB_N)가 하이레벨로 초기화된다. The first node LSB_N of the first latch 410 is initialized to a high level. That is, the sensing node SO is precharged to supply the ground voltage through the second ground voltage supply unit 444, the first switching element N412 of the first data setting unit 412 is turned on, and the first node is turned on. Initialize (LSB_N) to a high level. In the same manner, the first node MSB_N of the second latch 420 is initialized to a high level by using the first ground voltage supply unit 442 and the second data setting unit 422.

이러한 상황에서 독출 대상 셀의 문턱전압이 제1 독출전압(R1) 보다 작은 경우에는 상기 감지노드(SO)가 로우 레벨이 된다. 따라서 제2 접지전압 공급부(444)가 동작하지 않아, 제1 데이터 설정부(412)에 제2 데이터 설정신호(LSBSET)가 인가되어도, 제1 노드(LSB_N)에 저장된 데이터가 그대로 유지된다.In this situation, when the threshold voltage of the read target cell is smaller than the first read voltage R1, the sensing node SO is at a low level. Therefore, even if the second ground voltage supply unit 444 does not operate and the second data setting signal LSBSET is applied to the first data setting unit 412, the data stored in the first node LSB_N is maintained.

다음으로, 독출 대상 셀의 문턱전압이 제1 독출전압(R1) 보다 큰 경우에는 상기 감지노드(SO)가 하이 레벨이 된다. 따라서 제2 접지전압 공급부(444)가 동작하고, 이때 제1 데이터 설정부(412)에 제2 데이터 설정신호(LSBSET)가 인가되면, 제1 노드(LSB_N)에 로우 레벨 데이터가 저장된다. 따라서 독출 대상 셀이 제1 상태('11')인 경우 제1 래치(410)의 제1 노드(LSB_N)에 하이레벨 데이터가 저장되고, 제2 상태('01'), 제3 상태('10'), 제4 상태('00')인 경우에는 로우레벨 데이터가 저장된다. 제2 래치(420)의 제1 노드(MSB_N)의 경우, 제2 접지전압 공급부(442)도 동작을 하게되나, 제2 데이터 설정부(422)를 동작시키지 않으므로 초기상태가 그대로 유지된다. Next, when the threshold voltage of the cell to be read is greater than the first read voltage R1, the sensing node SO is at a high level. Accordingly, when the second ground voltage supply unit 444 operates and the second data setting signal LSBSET is applied to the first data setting unit 412, low level data is stored in the first node LSB_N. Therefore, when the read target cell is in the first state '11', the high level data is stored in the first node LSB_N of the first latch 410, and the second state '01' and the third state (' 10 '), in the fourth state' 00 ', low-level data is stored. In the case of the first node MSB_N of the second latch 420, the second ground voltage supply unit 442 also operates, but the initial state is maintained as it is because the second data setting unit 422 is not operated.

다음으로, 플래그 셀의 상태에 따라 제2 및 제3 독출동작을 계속 수행하는지 여부를 판단하는 단계(320)는 앞서와 동일하게 수행한다.Next, the step 320 of determining whether to continue to perform the second and third read operations according to the state of the flag cell is performed in the same manner as described above.

다음으로, 제2 독출전압(R2)에 따라 메인셀을 독출하여 제1 래치(410) 및 제2 래치(420)에 저장한다(단계 330).Next, the main cell is read and stored in the first latch 410 and the second latch 420 according to the second read voltage R2 (step 330).

제1 독출동작이 끝난상태에서 제1 래치(410)의 제1 노드(LSB_N)에 저장된 데이터와, 제2 래치(420)의 제1 노드(MSB_N)에 저장된 데이터는 도 5와 같다.Data stored in the first node LSB_N of the first latch 410 and data stored in the first node MSB_N of the second latch 420 when the first read operation is finished are shown in FIG. 5.

이러한 상황에서 독출 대상 셀의 문턱전압이 제2 독출전압(R2) 보다 작은 경우에는 상기 감지노드(SO)가 로우 레벨이 된다. 따라서 제2 접지전압 공급부(444)가 동작하지 않아, 제1 데이터 설정부(412)에 제1 데이터 설정신호(LSBRST)가 인가되어도, 제1 노드(LSB_N)에 저장된 데이터가 그대로 유지된다.In this situation, when the threshold voltage of the read target cell is smaller than the second read voltage R2, the sensing node SO is at a low level. Therefore, even if the second ground voltage supply unit 444 does not operate and the first data setting signal LSBRST is applied to the first data setting unit 412, the data stored in the first node LSB_N is maintained as it is.

다음으로, 독출 대상 셀의 문턱전압이 제2 독출전압(R2) 보다 큰 경우에는 상기 감지노드(SO)가 하이 레벨이 된다. 따라서 제2 접지전압 공급부(444)가 동작하고, 이때 제1 데이터 설정부(412)에 제1 데이터 설정신호(LSBRST)가 인가되면, 제1 노드(LSB_N)에 하이 레벨 데이터가 저장된다. 따라서 독출 대상 셀이 제1 상태('11')인 경우 제1 래치(410)의 제1 노드(LSB_N)에 하이레벨 데이터가 저장되고, 제2 상태('01')인 경우에는 로우 레벨 데이터, 제3 상태('10'), 제4 상태('00')인 경우에는 하이레벨 데이터가 저장된다. Next, when the threshold voltage of the cell to be read is greater than the second read voltage R2, the sensing node SO is at a high level. Therefore, when the second ground voltage supply unit 444 operates and the first data setting signal LSBRST is applied to the first data setting unit 412, high level data is stored in the first node LSB_N. Therefore, high level data is stored in the first node LSB_N of the first latch 410 when the cell to be read is in the first state '11', and low level data in the second state '01'. In the third state '10' and the fourth state '00', high level data is stored.

한편, 이 단계(340)에서는 제2 데이터 설정부(422)에 제2 데이터 설정신호(MSBSET)를 인가시키는바 이에 따라 제2 래치에도 데이터가 저장된다. 즉 독출 대상 셀의 문턱전압이 제2 독출전압(R2) 보다 큰 경우에는 상기 감지노드(SO)가 하이 레벨이 된다. 따라서 제1 접지전압 공급부(442)가 동작하고, 이때 제2 데이터 설정부(422)에 제2 데이터 설정신호(MSBSET)가 인가되면, 제1 노드(MSB_N)에 로우 레벨 데이터가 저장된다. 따라서 독출 대상 셀이 제1 상태('11'), 제2 상태('01')인 경우 제2 래치(420)의 제1 노드(MSB_N)에 하이레벨 데이터가 저장되고, 제3 상태('10'), 제4 상태('00')인 경우에는 로우레벨 데이터가 저장된다. Meanwhile, in step 340, the second data setting signal MSBSET is applied to the second data setting unit 422, so that data is also stored in the second latch. That is, when the threshold voltage of the cell to be read is greater than the second read voltage R2, the sensing node SO is at a high level. Therefore, when the first ground voltage supply unit 442 operates and the second data setting signal MSBSET is applied to the second data setting unit 422, low level data is stored in the first node MSB_N. Therefore, when the read target cell is in the first state '11' and the second state '01', the high level data is stored in the first node MSB_N of the second latch 420, and the third state (' 10 '), in the fourth state' 00 ', low-level data is stored.

그 결과 제2 독출동작을 수행한 경우 제2 래치(420)에 저장된 데이터만으로 LSB 비트의 상태를 확인할 수 있다. 따라서 제2 래치(420)에 저장된 LSB 데이터를 외부로 출력하는 단계를 수행한다(단계 340).As a result, when the second read operation is performed, the state of the LSB bit may be confirmed using only data stored in the second latch 420. Therefore, the step of outputting the LSB data stored in the second latch 420 to the outside (step 340).

제2 래치(420)의 제1 노드(MSB_N)에 저장된 데이터는 데이터 입출력부(460)를 통하여 외부로 출력된다. 즉 데이터 변환부(424), 제1 스위칭소자(N466), 제2 스위칭소자(N468)를 거쳐 외부로 출력된다.Data stored in the first node MSB_N of the second latch 420 is output to the outside through the data input / output unit 460. That is, the data is output to the outside through the data converter 424, the first switching device N466, and the second switching device N468.

다음으로, 제3 독출전압(R3)에 따라 메인셀을 독출하여 제1 래치(410)에 저장한다(단계 350).Next, the main cell is read and stored in the first latch 410 according to the third read voltage R3 (step 350).

제2 독출동작이 끝난상태에서 제1 래치(410)의 제1 노드(LSB_N)에 저장된 데이터와, 제2 래치(420)의 제1 노드(MSB_N)에 저장된 데이터는 도 5와 같다.The data stored in the first node LSB_N of the first latch 410 and the data stored in the first node MSB_N of the second latch 420 in the state where the second read operation is finished are shown in FIG. 5.

이러한 상황에서 독출 대상 셀의 문턱전압이 제3 독출전압(R3) 보다 작은 경우에는 상기 감지노드(SO)가 로우 레벨이 된다. 따라서 제2 접지전압 공급부(444)가 동작하지 않아, 제1 데이터 설정부(412)에 제2 데이터 설정신호(LSBSET)가 인가 되어도, 제1 노드(LSB_N)에 저장된 데이터가 그대로 유지된다.In this situation, when the threshold voltage of the read target cell is smaller than the third read voltage R3, the sensing node SO is at a low level. Therefore, even when the second ground voltage supply unit 444 does not operate and the second data setting signal LSBSET is applied to the first data setting unit 412, the data stored in the first node LSB_N is maintained.

다음으로, 독출 대상 셀의 문턱전압이 제3 독출전압(R3) 보다 큰 경우에는 상기 감지노드(SO)가 하이 레벨이 된다. 따라서 제2 접지전압 공급부(444)가 동작하고, 이때 제1 데이터 설정부(412)에 제2 데이터 설정신호(LSBSET)가 인가되면, 제1 노드(LSB_N)에 로우 레벨 데이터가 저장된다. 따라서 독출 대상 셀이 제1 상태('11')인 경우 제1 래치(410)의 제1 노드(LSB_N)에 하이레벨 데이터가 저장되고, 제2 상태('01')인 경우에는 로우 레벨 데이터, 제3 상태('10')인 경우에는 하이레벨 데이터, 제4 상태('00')인 경우에는 로우레벨 데이터가 저장된다. Next, when the threshold voltage of the cell to be read is greater than the third read voltage R3, the sensing node SO is at a high level. Accordingly, when the second ground voltage supply unit 444 operates and the second data setting signal LSBSET is applied to the first data setting unit 412, low level data is stored in the first node LSB_N. Therefore, high level data is stored in the first node LSB_N of the first latch 410 when the cell to be read is in the first state '11', and low level data in the second state '01'. In the third state '10', high level data is stored, and in the fourth state '00', low level data is stored.

이와 같이 제1 내지 제3 독출 동작을 순차적으로 수행한 결과, 제1 래치(410)의 제1 노드(LSB_N)에 저장된 데이터 및 제2 래치(420)의 제2 노드(MSB_N)에 저장된 데이터에 따라 서로 다른 네 가지 상태를 구분할 수 있다.  As a result of sequentially performing the first to third read operations, the data stored in the first node LSB_N of the first latch 410 and the data stored in the second node MSB_N of the second latch 420 are stored. Thus, four different states can be distinguished.

본원 발명에서는 제2 독출 동작 후 제2 래치에 저장된 LSB 데이터를 미리 외부로 출력시키는 바, 전체 독출 동작에 소요되는 시간을 감소시킬 수 있다.In the present invention, since the LSB data stored in the second latch is output to the outside after the second read operation, the time required for the entire read operation can be reduced.

도 1은 본원 발명에 적용되는 멀티 레벨 셀 프로그램의 개념을 설명하기 위한 도면이다.1 is a view for explaining the concept of a multi-level cell program applied to the present invention.

도 2는 본원 발명에 적용되는 불휘발성 메모리 장치의 개략도이다.2 is a schematic diagram of a nonvolatile memory device applied to the present invention.

도 3은 본원 발명의 일 실시예에 따른 불휘발성 메모리 장치의 독출 방법을 도시한 순서도이다.3 is a flowchart illustrating a method of reading a nonvolatile memory device according to an exemplary embodiment of the present invention.

도 4는 본원 발명에 적용되는 불휘발성 메모리 장치의 페이지 버퍼를 도시한 회로도이다.4 is a circuit diagram illustrating a page buffer of a nonvolatile memory device according to the present invention.

도 5는 본원 발명에 따른 독출 동작에 따라 각 래치에 저장되는 데이터를 표시한 표이다.5 is a table showing data stored in each latch according to a read operation according to the present invention.

Claims (10)

제1 및 제2 래치를 초기화시키는 단계와,Initializing the first and second latches, 메모리 셀의 문턱전압이 제1 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계와,Resetting data stored in the first latch according to whether the threshold voltage of the memory cell is greater than the first read voltage; 메모리 셀의 문턱전압이 제2 독출전압 보다 큰지 여부에 따라 제1 래치 및 제2 래치에 저장된 데이터를 재설정하는 단계와,Resetting data stored in the first latch and the second latch according to whether the threshold voltage of the memory cell is greater than the second read voltage; 상기 제2 래치에 저장된 데이터를 외부로 출력시키는 단계와,Outputting data stored in the second latch to the outside; 메모리 셀의 문턱전압이 제3 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And resetting data stored in the first latch depending on whether the threshold voltage of the memory cell is greater than the third read voltage. 제1항에 있어서, 상기 메모리 셀의 문턱전압이 제1 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계는 상기 메모리 셀의 문턱전압이 제1 독출전압 보다 작은 경우 제1 래치에 저장된 데이터가 유지되는 단계와,The method of claim 1, wherein resetting the data stored in the first latch according to whether the threshold voltage of the memory cell is greater than the first read voltage comprises performing a first latch when the threshold voltage of the memory cell is less than the first read voltage. The data stored in the 상기 메모리 셀의 문턱전압이 제1 독출전압 보다 큰 경우 상기 제1 래치에 저장되었던 데이터와 상반된 데이터가 저장되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And storing data opposite to data stored in the first latch when the threshold voltage of the memory cell is greater than a first read voltage. 제1항에 있어서, 상기 메모리 셀의 문턱전압이 제2 독출전압 보다 큰지 여부 에 따라 제1 래치 및 제2 래치에 저장된 데이터를 재설정하는 단계는 상기 메모리 셀의 문턱전압이 제2 독출전압 보다 작은 경우 제1 래치 및 제2 래치에 저장된 데이터가 유지되는 단계와,The method of claim 1, wherein resetting the data stored in the first latch and the second latch according to whether the threshold voltage of the memory cell is greater than the second read voltage is less than the second read voltage. If the data stored in the first latch and the second latch is maintained; 상기 메모리 셀의 문턱전압이 제2 독출전압보다 큰 경우 상기 제1 래치에 저장되었던 데이터와 상반된 데이터가 저장되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And storing data opposite to data stored in the first latch when the threshold voltage of the memory cell is greater than a second read voltage. 제1항에 있어서, 상기 메모리 셀의 문턱전압이 제3 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계는 상기 메모리 셀의 문턱전압이 제3 독출전압 보다 작은 경우 제1 래치에 저장된 데이터가 유지되는 단계와,The method of claim 1, wherein resetting the data stored in the first latch according to whether the threshold voltage of the memory cell is greater than a third read voltage comprises: first latching the threshold voltage of the memory cell less than a third read voltage; The data stored in the 상기 메모리 셀의 문턱전압이 제3 독출전압보다 큰 경우 상기 제1 래치에 저장되었던 데이터와 상반된 데이터가 저장되는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And storing data opposite to data stored in the first latch when the threshold voltage of the memory cell is greater than a third read voltage. 제1항에 있어서, 상기 메모리 셀의 문턱전압이 제1 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계는 제1 상태 셀과 접속된 페이지 버퍼의 제1 래치에 제2 데이터를 저장시키는 단계와,2. The method of claim 1, wherein resetting the data stored in the first latch according to whether the threshold voltage of the memory cell is greater than the first read voltage comprises: setting the second data in the first latch of the page buffer connected to the first state cell. Storing the; 제2 내지 제4 상태 셀과 접속된 페이지 버퍼의 제1 래치에 제1 데이터를 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And storing the first data in a first latch of a page buffer connected to the second to fourth state cells. 제1항에 있어서, 상기 메모리 셀의 문턱전압이 제2 독출전압 보다 큰지 여부에 따라 제1 래치 및 제2 래치에 저장된 데이터를 재설정하는 단계는 제1, 제3 및 제4 상태 셀과 접속된 페이지 버퍼의 제1 래치에 제2 데이터를 저장시키는 단계와,The method of claim 1, wherein resetting the data stored in the first latch and the second latch according to whether the threshold voltage of the memory cell is greater than a second read voltage is connected to the first, third, and fourth state cells. Storing second data in a first latch of the page buffer; 제2 상태 셀과 접속된 페이지 버퍼의 제1 래치에 제1 데이터를 저장시키는 단계와,Storing first data in a first latch of a page buffer connected with a second state cell; 제1 및 제2 상태 셀과 접속된 페이지 버퍼의 제2 래치에 제2 데이터를 저장시키는 단계와,Storing second data in a second latch of a page buffer connected with the first and second state cells; 제3 및 제4 상태 셀과 접속된 페이지 버퍼의 제2 래치에 제1 데이터를 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And storing the first data in a second latch of the page buffer connected with the third and fourth state cells. 제1항에 있어서, 상기 메모리 셀의 문턱전압이 제3 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계는 제1 및 제3 상태 셀과 접속된 페이지 버퍼의 제1 래치에 제2 데이터를 저장시키는 단계와,The method of claim 1, wherein resetting the data stored in the first latch according to whether the threshold voltage of the memory cell is greater than a third read voltage is performed in the first latch of the page buffer connected to the first and third state cells. Storing second data; 제2 및 제4 상태 셀과 접속된 페이지 버퍼의 제1 래치에 제1 데이터를 저장시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And storing the first data in a first latch of a page buffer connected with the second and fourth state cells. 제1항에 있어서, 상기 제1 래치에 저장된 데이터를 제2 래치로 전송하는 단계와,The method of claim 1, further comprising: transmitting data stored in the first latch to a second latch; 상기 제2 래치에 저장된 데이터를 외부로 출력시키는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And outputting the data stored in the second latch to the outside. 제1 및 제2 래치를 초기화시키는 단계와,Initializing the first and second latches, 메모리 셀 및 플래그 셀에 대하여 제1 독출전압에 따라 독출동작을 수행하는 단계와,Performing a read operation on the memory cell and the flag cell according to the first read voltage; 상기 메모리 셀의 문턱전압이 제1 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계와,Resetting data stored in a first latch according to whether the threshold voltage of the memory cell is greater than a first read voltage; 상기 플래그 셀의 문턱전압이 제1 독출전압 보다 작은 경우, 상기 제1 래치에 저장된 데이터를 출력시키는 단계를 수행하는 단계와,Outputting data stored in the first latch when the threshold voltage of the flag cell is smaller than a first read voltage; 상기 플래그 셀의 문턱전압이 제1 독출전압 보다 큰 경우, 상기 메모리 셀의 문턱전압이 제2 독출전압 보다 큰지 여부에 따라 제1 래치 및 제2 래치에 저장된 데이터를 재설정하는 단계, Resetting data stored in the first latch and the second latch according to whether the threshold voltage of the flag cell is greater than a first read voltage when the threshold voltage of the flag cell is greater than a first read voltage; 상기 제2 래치에 저장된 데이터를 외부로 출력시키는 단계 및Outputting data stored in the second latch to the outside; and 상기 메모리 셀의 문턱전압이 제3 독출전압 보다 큰지 여부에 따라 제1 래치에 저장된 데이터를 재설정하는 단계를 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And resetting the data stored in the first latch according to whether the threshold voltage of the memory cell is greater than a third read voltage. 제9항에 있어서, 상기 제1 래치에 저장된 데이터를 출력시키는 단계는 상기 제1 래치에 저장된 데이터를 상기 제2 래치로 전송하는 단계와,The method of claim 9, wherein outputting the data stored in the first latch comprises: transmitting data stored in the first latch to the second latch; 상기 제2 래치에 저장된 데이터를 외부로 출력시키는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 독출 방법.And outputting data stored in the second latch to the outside.
KR1020080046608A 2008-05-20 2008-05-20 Reading out method for non volatile memory device KR20090120680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080046608A KR20090120680A (en) 2008-05-20 2008-05-20 Reading out method for non volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046608A KR20090120680A (en) 2008-05-20 2008-05-20 Reading out method for non volatile memory device

Publications (1)

Publication Number Publication Date
KR20090120680A true KR20090120680A (en) 2009-11-25

Family

ID=41603883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046608A KR20090120680A (en) 2008-05-20 2008-05-20 Reading out method for non volatile memory device

Country Status (1)

Country Link
KR (1) KR20090120680A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130055062A (en) * 2011-11-18 2013-05-28 삼성전자주식회사 Method of reading data in nonvolatile memory device and method of operating nonvolatile memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130055062A (en) * 2011-11-18 2013-05-28 삼성전자주식회사 Method of reading data in nonvolatile memory device and method of operating nonvolatile memory device
KR101878455B1 (en) * 2011-11-18 2018-07-16 삼성전자주식회사 Method of reading data in nonvolatile memory device and method of operating nonvolatile memory device

Similar Documents

Publication Publication Date Title
US8107287B2 (en) Method of programming nonvolatile memory device
JP4707386B2 (en) Multilevel NAND flash memory cell read method and circuit
US20070133277A1 (en) Non-volatile semiconductor memory device
CN101667446B (en) Memory and reading method thereof
US7768827B2 (en) Data verification method and semiconductor memory
JP2011138569A (en) Nonvolatile semiconductor memory
JP2004227748A (en) Page buffer of nand type flash memory
JP5804584B1 (en) Method for programming NAND flash memory
KR20180011703A (en) Reprogram without erase using capacity in multi-level nand cells
KR20080101279A (en) Memory cell write/read method and page buffer using write code and read code which is different from the write code
US7782680B2 (en) Flash memory device having a verify data buffer capable of being employed as a program data buffer, and a method thereof
US8213235B2 (en) Nonvolatile memory device
US8730723B2 (en) Structures and methods of high efficient bit conversion for multi-level cell non-volatile memories
US7894258B2 (en) Flash memory device for determining most significant bit program
US6667903B2 (en) Programming method for a multilevel memory cell
KR20090120680A (en) Reading out method for non volatile memory device
US20100302856A1 (en) Nonvolatile memory device and method of programming and reading the same
KR100693250B1 (en) Page buffer and reading method thereof
US7864571B2 (en) Memory cell programming method and semiconductor memory device
WO2002067267A1 (en) Multi-valued nonvolatile semiconductor storage
JP5901746B2 (en) Programming memory cells
JPH03237692A (en) Non-volatile multivalue storage device
KR20120042274A (en) Flash memory device and operating method thereof
EP1215679B1 (en) Programming method for a multilevel memory cell
KR100729350B1 (en) Nor flash memory device performing a serial sensing operation

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination