KR20090119032A - 멀티 프로세서 시스템 - Google Patents
멀티 프로세서 시스템 Download PDFInfo
- Publication number
- KR20090119032A KR20090119032A KR1020080044831A KR20080044831A KR20090119032A KR 20090119032 A KR20090119032 A KR 20090119032A KR 1020080044831 A KR1020080044831 A KR 1020080044831A KR 20080044831 A KR20080044831 A KR 20080044831A KR 20090119032 A KR20090119032 A KR 20090119032A
- Authority
- KR
- South Korea
- Prior art keywords
- instruction
- memory
- context
- cache
- stored
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/3009—Thread control instructions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Claims (19)
- 복수의 프로세서 코어; 및상기 복수의 프로세서 코어와 운영체제 버스를 통해 연결되며, 상기 복수의 프로세서 코어로부터의 운영체제 서비스 요청에 대해서 인터럽트 핸들링, 작업 동기화, 작업 스케쥴링, 컨텍스트 교환 및 작업 재개 동작을 하드웨어적으로 수행하는 하드웨어 운영체제를 포함하는 멀티 프로세서 시스템.
- 제1항에 있어서,상기 하드웨어 운영체제는,작업 상태, 우선순위, 중단 큐(Wait Queue), 세마포어 상태 및 이들의 결합 중 하나인 작업 정보를 저장하는 쓰레드 제어 메모리;대기 큐에 등록된 작업 중 가장 높은 우선순위의 작업을 선택하고 세마포어 접근을 제어하는 쓰레드 관리자;생성된 작업의 컨텍스트가 저장되는 컨텍스트 메모리;수행을 재개할 작업의 컨텍스트 또는 수행이 중단된 작업의 컨텍스트가 저장되는 컨텍스트 버퍼;상기 쓰레드 관리자에 의해 선택된 작업에 대한 컨텍스트를 상기 컨텍스트 메모리로부터 읽어와 상기 컨텍스트 버퍼에 저장하거나 수행이 중단되어 상기 컨텍스트 버퍼에 저장된 작업의 컨텍스트를 상기 컨텍스트 메모리에 저장하는 컨텍스트 관리자; 및상기 운영체제 버스에 연결되며, 상기 프로세서 코어로부터의 상기 운영체제 서비스 요청에 따라 상기 쓰레드 관리자 및 상기 컨텍스트 관리자를 제어하는 주 제어기를 포함하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제2항에 있어서,상기 쓰레드 제어 메모리는, 상기 작업이 대기 상태인 경우 제1 값을 가지고 상기 작업이 중단된 경우 제2 값을 가지는 대기 큐(Ready Queue)와, 상기 작업의 우선순위를 포함하는 작업 스케쥴링을 위한 정보와, 각 세마포어 별 세마포어 상태 플래그와 세마포어 값을 포함하는 세마포어 접근 제어를 위한 정보와, 상기 세마포어에 대기하고 있는 작업들이 등록되는 중단 큐(Wait Queue)를 포함하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제3항에 있어서,상기 쓰레드 제어 메모리는 쓰레드 디스크립터(Thread Descriptor)와 세마포어 디스크립터(Semaphore Descriptor)를 포함하되,상기 쓰레드 디스크립터의 필드값과 상기 세마포어 디스크립터의 필드값으로부터 상기 작업 스케쥴링을 위한 정보, 상기 세마포어 접근 제어를 위한 정보 및 상기 중단 큐의 획득이 가능한 것을 특징으로 하는 멀티 프로세서 시스템.
- 제4항에 있어서,상기 작업 스케쥴링을 위한 정보는 상기 쓰레드 디스크립터의 필드 중 상기 우선순위의 상위 비트 및 하위 비트를 나타내는 2개의 필드에 저장되고,상기 세마포어 접근 제어를 위한 정보는 상기 세마포어 디스크립터의 필드 중 상기 세마포어 디스크립터의 사용 여부를 나타내는 플래그, 상기 세마포어의 종류를 나타내는 플래그 및 상기 세마포어 값이 저장되는 3개의 필드에 각각 저장되는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제5항에 있어서,상기 중단 큐는 상기 세마포어의 디스크립터 중 나머지 1개의 필드와, 상기 쓰레드 디스크립터 중 나머지 2개의 필드를 이용하여 구현되는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제6항에 있어서,상기 세마포어 디스크립터의 나머지 1개의 필드가 음수인 경우 한 개 이상의 작업이 상기 중단 큐에 등록되어 있음을 나타내며, 상기 쓰레드 디스크립터의 나머지 2개의 필드 중 제1 필드에는 첫 번째 작업의 ID가 저장되고,제2 필드가 제1 값인 경우 타 작업이 추가적으로 상기 중단 큐에 등록되어 있음을 나타내고, 후속 작업의 ID가 상기 제1 필드에 저장되어 있고,상기 제2 필드가 제2 값인 경우 상기 작업이 상기 중단 큐에 등록된 마지막 작업임을 나타내는 것을 특징으로 하는 멀티 프로세서 시스템.
- 복수의 프로세서 코어를 포함하는 멀티 프로세서 시스템에 있어서,상기 복수의 프로세서 코어와 연결되어 상기 복수의 프로세서 코어로부터의 운영체제 서비스 요청에 대해서 인터럽트 핸들링, 작업 동기화, 작업 스케쥴링, 컨텍스트 교환 및 작업 재개 동작을 수행하는 운영체제;상기 복수의 프로세서 코어를 지원하는 명령어들이 미리 저장되는 공유형 명령어 캐시; 및상기 복수의 프로세서 코어를 지원하는 데이터들이 미리 저장되는 공유형 데이터 캐시를 포함하는 멀티 프로세서 시스템.
- 제8항에 있어서,상기 공유형 명령어 캐시는,내부 통신 네트워크 및 복수의 온 칩 메모리를 포함하되, 하나의 명령어 블록을 구성하는 워드들이 서로 다른 온 칩 메모리에 분산 저장되고, 상기 분산 저장된 워드들을 동시에 읽을 수 있는 인터리브 명령어 캐시 메모리(Interleaved Instruction Cache Memory);상기 인터리브 명령어 캐시 메모리에 저장된 명령어 블록의 일부분을 태그로 저장하고 있는 태그 메모리;상기 운영체제 서비스 요청에 따른 명령어의 일부분과 상기 태그 메모리에 저장된 태그를 비교하여 상기 요청된 명령어가 상기 인터리브 명령어 캐시 메모리에 존재하는지를 확인하는 태그 매칭(Tag Matching)을 수행하고, 상기 태그 매칭 결과 상기 요청된 명령어가 상기 인터리브 명령어 캐시 메모리에 존재하지 않는 경우 상기 명령어 블록 요청 신호를 출력하는 캐시 제어기; 및상기 명령어 블록 요청 신호에 따라 시스템 버스를 통해 외부 메모리로부터 명령어 블록을 읽어와 상기 인터리브 명령어 캐시 메모리에 저장하는 블록-필 제어기를 포함하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제9항에 있어서,상기 인터리브 명령어 캐시 메모리는 서로 다른 경로(way)에 대해서 상기 복수의 온 칩 메모리에 분산 저장되는 순서가 다른 것을 특징으로 하는 멀티 프로세서 시스템.
- 제9항에 있어서,상기 공유형 명령어 캐시는 명령어 블록에 처음 접근하려는 경우에 상기 태그 매칭을 수행하고, 상기 명령어 블록에 속한 명령어들을 순차적으로 읽어오는 경우에는 상기 태그 매칭을 건너뛰는 태그 매칭 스키핑(Tag Matching Skipping) 방식을 이용하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제11항에 있어서,상기 공유형 명령어 캐시는 상기 복수의 프로세서 코어 중 하나가 분기 명령을 수행한 경우, 상기 프로세서 코어가 순차적인 주소를 가진 명령어를 요청했으나 상기 명령어가 타 명령어 블록에 저장된 경우 상기 태그 매칭을 수행하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제9항에 있어서,상기 공유형 명령어 캐시는, 상기 복수의 프로세서 코어마다 할당되고, 상기 할당된 프로세서 코어가 명령어를 요청하기 전에 미리 상기 명령어를 상기 인터리브 명령어 캐시로부터 읽어와 저장하고 있는 명령어 버퍼를 더 포함하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제13항에 있어서,상기 명령어 버퍼는 상기 할당된 프로세서 코어가 분기 명령을 수행하였는지 여부에 대한 분기 상태 신호(Branch Status Signal)와 상기 명령어 버퍼에 저장된 명령어들의 개수에 대한 프리-펫치 압력 신호(Pre-fetch Pressure Signal)를 상기 캐시 제어기에 전달하고,상기 캐시 제어기는 상기 분기 상태 신호와 상기 프리-펫치 압력 신호들을 이용해 읽고자 하는 명령어를 결정한 후 상기 내부 통신 네트워크를 통해 상기 복수의 온 칩 메모리로 온 칩 메모리 선택 신호를 출력하여 상기 명령어가 상기 명령어 버퍼에 삽입되도록 하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제8항에 있어서,상기 공유형 데이터 캐시는,내부 통신 네트워크 및 복수의 온 칩 메모리를 포함하되, 하나의 데이터 블록을 구성하는 워드들이 서로 다른 온 칩 메모리에 분산 저장되고, 상기 분산 저장된 워드들을 동시에 읽을 수 있는 인터리브 데이터 캐시 메모리(Interleaved Data Cache Memory);상기 인터리브 데이터 캐시 메모리에 저장된 데이터 블록의 일부분을 태그로 저장하고 있는 태그 메모리;상기 운영체제 서비스 요청에 따른 데이터의 일부분과 상기 태그 메모리에 저장된 태그를 비교하여 상기 요청된 데이터가 상기 인터리브 데이터 캐시 메모리에 존재하는지를 확인하는 태그 매칭을 수행하고, 상기 태그 매칭 결과 상기 요청된 데이터가 상기 인터리브 데이터 캐시 메모리에 존재하지 않는 경우 상기 데이터 블록 요청 신호를 출력하는 캐시 제어기; 및상기 데이터 블록 요청 신호에 따라 시스템 버스를 통해 외부 메모리로부터 데이터 블록을 읽어와 상기 인터리브 데이터 캐시 메모리에 저장하는 블록-필 제어기를 포함하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제15항에 있어서,상기 공유형 데이터 캐시는,소정 시간 내에 접근하였던 온 칩 메모리의 주소들의 태그를 저장하는 히스토리 버퍼; 및상기 히스토리 버퍼에 저장된 태그와 요청된 주소를 비교하여 상기 요청된 데이터가 상기 인터리브 데이터 캐시 메모리에 존재하는지를 판별하는 히스토리 테스터를 더 포함하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제16항에 있어서,상기 캐시 제어기는 상기 히스토리 테스터에 의해 판별이 끝나지 않는 경우 상기 태그 메모리로부터 상기 태그를 읽어와 상기 태그 매칭을 수행하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 제16항에 있어서,상기 히스토리 버퍼는 스택 메모리 접근과 힙 메모리 접근을 구별하여 상기 태그를 저장하는 것을 특징으로 하는 멀티 프로세서 시스템.
- 복수의 프로세서 코어를 포함하는 멀티 프로세서 시스템에 있어서,상기 복수의 프로세서 코어와 연결되어 상기 복수의 프로세서 코어로부터의 운영체제 서비스 요청에 대해서 인터럽트 핸들링, 작업 동기화, 작업 스케쥴링, 컨텍스트 교환 및 작업 재개 동작을 하드웨어적으로 수행하는 하드웨어 운영체제;상기 복수의 프로세서 코어를 지원하는 명령어들이 미리 저장되는 공유형 명령어 캐시; 및상기 복수의 프로세서 코어를 지원하는 데이터들이 미리 저장되는 공유형 데이터 캐시를 포함하는 멀티 프로세서 시스템.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080044831A KR100936601B1 (ko) | 2008-05-15 | 2008-05-15 | 멀티 프로세서 시스템 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080044831A KR100936601B1 (ko) | 2008-05-15 | 2008-05-15 | 멀티 프로세서 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090119032A true KR20090119032A (ko) | 2009-11-19 |
KR100936601B1 KR100936601B1 (ko) | 2010-01-13 |
Family
ID=41602781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080044831A KR100936601B1 (ko) | 2008-05-15 | 2008-05-15 | 멀티 프로세서 시스템 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100936601B1 (ko) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010037798A1 (de) | 2009-12-03 | 2011-06-09 | Hyundai Motor Co. | Schaltbereich-Abtastvorrichtung |
KR101043199B1 (ko) * | 2010-01-22 | 2011-06-21 | 한국과학기술원 | 싱글 코어용 캐시 컨트롤러를 이용한 멀티 코어용 캐시 회로, 이를 포함하는 캐시 장치, 반도체 장치 및 캐시 메모리 제어 방법 |
US9323717B2 (en) | 2011-09-19 | 2016-04-26 | Samsung Electronics Co., Ltd. | Processor and system for processing stream data at high speed |
KR20190066516A (ko) * | 2017-12-05 | 2019-06-13 | 숭실대학교산학협력단 | 도커 컨테이너 관리 시스템 및 방법, 이를 수행하기 위한 기록매체 |
US10372517B2 (en) | 2017-07-21 | 2019-08-06 | TmaxData Co., Ltd. | Message scheduling method |
CN110837415A (zh) * | 2018-08-17 | 2020-02-25 | 北京嘉楠捷思信息技术有限公司 | 一种基于risc-v多核处理器的线程调度方法和装置 |
KR20200052798A (ko) * | 2018-11-07 | 2020-05-15 | 숭실대학교산학협력단 | 도커 컨테이너 로그 분석 프레임워크 장치 및 이를 이용한 특성 분석 방법 |
CN112395095A (zh) * | 2020-11-09 | 2021-02-23 | 王志平 | 一种基于cpoc的进程同步方法 |
US11687364B2 (en) * | 2019-07-30 | 2023-06-27 | Samsung Electronics Co., Ltd. | Methods and apparatus for cache-aware task scheduling in a symmetric multi-processing (SMP) environment |
CN117331858A (zh) * | 2023-11-30 | 2024-01-02 | 摩尔线程智能科技(北京)有限责任公司 | 存储装置及数据处理系统 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101356541B1 (ko) * | 2012-01-09 | 2014-01-29 | 한국과학기술원 | 멀티 코어 프로세서, 이를 포함하는 멀티 코어 시스템, 전자 장치 및 멀티 코어 프로세서의 캐시 공유 방법 |
KR102197874B1 (ko) | 2014-09-01 | 2021-01-05 | 삼성전자주식회사 | 멀티-코어 프로세서를 포함하는 시스템 온 칩 및 그것의 쓰레드 스케줄링 방법 |
CN105573825B (zh) * | 2014-10-11 | 2020-02-14 | 华为技术有限公司 | 一种跨操作系统的任务间同步的方法及装置 |
KR20210003370A (ko) | 2019-07-02 | 2021-01-12 | 삼성전자주식회사 | 하드웨어 로직을 이용하여 통신 오버헤드를 감소시킨 스토리지 장치 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4129614C2 (de) * | 1990-09-07 | 2002-03-21 | Hitachi Ltd | System und Verfahren zur Datenverarbeitung |
US5745763A (en) | 1995-09-29 | 1998-04-28 | International Business Machines Corporation | Method and apparatus for device driver funnelling |
-
2008
- 2008-05-15 KR KR1020080044831A patent/KR100936601B1/ko not_active IP Right Cessation
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010037798A1 (de) | 2009-12-03 | 2011-06-09 | Hyundai Motor Co. | Schaltbereich-Abtastvorrichtung |
KR101043199B1 (ko) * | 2010-01-22 | 2011-06-21 | 한국과학기술원 | 싱글 코어용 캐시 컨트롤러를 이용한 멀티 코어용 캐시 회로, 이를 포함하는 캐시 장치, 반도체 장치 및 캐시 메모리 제어 방법 |
US9323717B2 (en) | 2011-09-19 | 2016-04-26 | Samsung Electronics Co., Ltd. | Processor and system for processing stream data at high speed |
US10372517B2 (en) | 2017-07-21 | 2019-08-06 | TmaxData Co., Ltd. | Message scheduling method |
KR20190066516A (ko) * | 2017-12-05 | 2019-06-13 | 숭실대학교산학협력단 | 도커 컨테이너 관리 시스템 및 방법, 이를 수행하기 위한 기록매체 |
CN110837415A (zh) * | 2018-08-17 | 2020-02-25 | 北京嘉楠捷思信息技术有限公司 | 一种基于risc-v多核处理器的线程调度方法和装置 |
CN110837415B (zh) * | 2018-08-17 | 2024-04-26 | 嘉楠明芯(北京)科技有限公司 | 一种基于risc-v多核处理器的线程调度方法和装置 |
KR20200052798A (ko) * | 2018-11-07 | 2020-05-15 | 숭실대학교산학협력단 | 도커 컨테이너 로그 분석 프레임워크 장치 및 이를 이용한 특성 분석 방법 |
US11687364B2 (en) * | 2019-07-30 | 2023-06-27 | Samsung Electronics Co., Ltd. | Methods and apparatus for cache-aware task scheduling in a symmetric multi-processing (SMP) environment |
CN112395095A (zh) * | 2020-11-09 | 2021-02-23 | 王志平 | 一种基于cpoc的进程同步方法 |
CN117331858A (zh) * | 2023-11-30 | 2024-01-02 | 摩尔线程智能科技(北京)有限责任公司 | 存储装置及数据处理系统 |
CN117331858B (zh) * | 2023-11-30 | 2024-01-30 | 摩尔线程智能科技(北京)有限责任公司 | 存储装置及数据处理系统 |
Also Published As
Publication number | Publication date |
---|---|
KR100936601B1 (ko) | 2010-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100936601B1 (ko) | 멀티 프로세서 시스템 | |
US11334262B2 (en) | On-chip atomic transaction engine | |
US6697935B1 (en) | Method and apparatus for selecting thread switch events in a multithreaded processor | |
US7290261B2 (en) | Method and logical apparatus for rename register reallocation in a simultaneous multi-threaded (SMT) processor | |
US6076157A (en) | Method and apparatus to force a thread switch in a multithreaded processor | |
US6105051A (en) | Apparatus and method to guarantee forward progress in execution of threads in a multithreaded processor | |
US6212544B1 (en) | Altering thread priorities in a multithreaded processor | |
JP3595504B2 (ja) | マルチスレッド式プロセッサにおけるコンピュータ処理方法 | |
US6049867A (en) | Method and system for multi-thread switching only when a cache miss occurs at a second or higher level | |
US7155600B2 (en) | Method and logical apparatus for switching between single-threaded and multi-threaded execution states in a simultaneous multi-threaded (SMT) processor | |
US7873785B2 (en) | Multi-core multi-thread processor | |
US6018759A (en) | Thread switch tuning tool for optimal performance in a computer processor | |
US6978350B2 (en) | Methods and apparatus for improving throughput of cache-based embedded processors | |
US20040216101A1 (en) | Method and logical apparatus for managing resource redistribution in a simultaneous multi-threaded (SMT) processor | |
KR101039782B1 (ko) | 능동 메모리 프로세서를 포함하는 네트워크-온-칩 시스템 | |
US8255591B2 (en) | Method and system for managing cache injection in a multiprocessor system | |
CN110457238B (zh) | 减缓GPU访存请求及指令访问cache时停顿的方法 | |
US5784711A (en) | Data cache prefetching under control of instruction cache | |
KR20100111700A (ko) | 로킹된 오퍼레이션을 수행하기 위한 방법 및 시스템 | |
US6915395B1 (en) | Active address content addressable memory | |
WO2015101951A1 (en) | System and method for event monitoring in cache coherence protocols without explicit invalidations | |
Govindarajan et al. | Design and performance evaluation of a multithreaded architecture | |
EP1030243B1 (en) | Optimized hardware cleaning function for virtual index virtual tag data cache | |
US20040243765A1 (en) | Multithreaded processor with multiple caches | |
JP4067063B2 (ja) | マイクロプロセッサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130405 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131230 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171221 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |