KR20090114914A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20090114914A
KR20090114914A KR1020080040793A KR20080040793A KR20090114914A KR 20090114914 A KR20090114914 A KR 20090114914A KR 1020080040793 A KR1020080040793 A KR 1020080040793A KR 20080040793 A KR20080040793 A KR 20080040793A KR 20090114914 A KR20090114914 A KR 20090114914A
Authority
KR
South Korea
Prior art keywords
voltage
voltage switch
plasma display
switch unit
display panel
Prior art date
Application number
KR1020080040793A
Other languages
English (en)
Inventor
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080040793A priority Critical patent/KR20090114914A/ko
Publication of KR20090114914A publication Critical patent/KR20090114914A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current
    • H01J17/492—Display panels, e.g. with crossed electrodes, e.g. making use of direct current with crossed electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고, 구동부는 리셋 기간 동안에는 리셋 펄스의 최고 전압을, 어드레스 기간에는 스캔 바이어스 전압을, 서스테인 기간 동안 서스테인 펄스의 최고 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제1 전압 스위치부, 리셋 기간 동안 리셋 펄스의 최저 전압을, 어드레스 기간 동안 스캔 바이어스 전압으로 하강하는 스캔 펄스의 최저 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제2 전압 스위치부 및 서스테인 기간 동안 서스테인 펄스의 최저전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제3 전압 스위치부를 포함한다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
일반적으로 플라즈마 디스플레이 장치는 화상을 표시하는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함한다. 플라즈마 디스플레이 패널은 소다라임(Soda-lime) 글라스로 된 전면 기판과 후면 기판으로 이루어진다. 전면 기판과 후면 기판 사이에 방전 셀들을 구획하기 위하여 격벽이 형성된다.
방전 셀들 내부에 주입된 불활성 가스는 고주파 전압에 의해 방전을 일으킨다. 방전으로 인하여 진공자외선(Vacuum Ultraviolet rays)이 발생하며, 진공 자외선이 격벽 사이에 형성된 형광체를 발광시킴으로써 화상이 구현된다.
도 1은 일반적인 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
리셋 기간 동안 셋 업 스위치(Q5)와 제7 스위치(Q7)가 턴 온 되고, 서스테이너(sustainer,10)로부터 공급되는 서스테인 전압(Vs)은 제6 스위치(Q6)의 바디 다이오드(body diode), 제7 스위치(Q7) 및 드라이브 집적회로(14)의 제15 스위 치(Q15n -1, Q15n)를 경유하여 스캔 전극들(Yn -1, Yn)로 공급된다.
이때, 셋 업 스위치(Q5)가 턴 온 하면 서스테인 전압(Vs)부터 서스테인 전압(Vs)과 셋 업 전압(Vst)의 합(Vs+Vst)까지 점진적으로 상승하는 셋 업 펄스가 제7 스위치(Q7) 및 드라이브 집적회로(14)의 제15 스위치(Q15n -1, Q15n)를 통하여 스캔 전극들(Yn -1, Yn)에 공급된다.
스캔 전극들(Yn -1, Yn)에 셋 업 펄스가 공급된 후 셋 업 스위치(Q5)는 턴 오프 하면 서스테이너(10)로부터 공급되는 서스테인 전압(Vs)만이 스캔 전극들(Yn -1, Yn)에 공급된다.
이후, 제7 스위치(Q7)가 턴 오프 되고, 셋 다운 스위치(Q10)가 턴 온 된다. 이에 따라 서스테인 전압(Vs)부터 쓰기 스캔 전압(-Vyw)까지 점진적으로 하강하는 셋 다운 펄스가 스캔 전극들(Yn -1, Yn)에 공급된다.
어드레스 기간에서 n-1번째 스캔 전극(Yn -1)에 대한 스캔이 이루어지기 위하여 제11 스위치(Q11) 및 드라이브 집적회로(14n-1)의 제15 스위치(Q15n -1)가 턴 온 하여 n-1번째 스캔 전극(Yn -1)에 스캔 전압(-Vyw)이 공급된다. 이때 제8 스위치(Q8), 제9 스위치(Q9), 드라이브 집적회로(14n)의 제14 스위치(Q14n)가 턴 온 하여 n번째 스캔 전극(Yn)에는 쓰기 스캔 전압(-Vyw) 및 스캔 전압(Vsc)의 합에 해당하는 스캔 바이어스 전압(Vsc)이 공급된다. n-1번째 스캔 전극(Yn -1)에 대한 스캔이 이루어지면 n번째 스캔 전극(Yn)에 대한 스캔이 이루어진다. 쓰기 스캔 전압(-Vyw)이 공급되는 기간에 동기하여 플라즈마 디스플레이 패널의 어드레스 전극(미도시)에 영상신호에 해당하는 데이터 펄스가 공급된다. 이에 따라 서스테인 기간에 서스테인 방전이 일어날 방전 셀이 선택된다.
서스테인 기간에서 서스테이너(10)에 의하여 생성된 서스테인 펄스는 드라이브 집적회로(14n-1, 14n)의 제 15 스위치(Q15n -1, Q15n)를 통하여 n-1 번째 스캔 전극(Yn -1) 및 n 번째 스캔 전극(Yn)공급된다.
이와 같은 일반적인 플라즈마 디스플레이 장치의 구동부는 서스테이너(10)와 드라이브 집적회로(14n-1, 14n)가 분리되어 구성되어 있기 때문에 회로 구성이 복잡해지며, 서스테이너(10)와 드라이브 집적회로(14n-1, 14n) 사이에 많은 로드가 발생하는 문제점이 발생하였다.
본 발명은 상기와 같은 문제점들을 개선하기 위한 것으로 회로 구성을 간단히 하면서, 플라즈마 디스플레이 패널에 공급되는 구동 펄스의 로드를 분산시킬 수 있는 플라즈마 디스플레이 장치를 제공하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 목적을 달성하기 위한 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고, 구동부는 리셋 기간 동안에는 리셋 펄스의 최고 전압을, 어드레스 기간에는 스캔 바이어스 전압을, 서스테인 기간 동안 서스테인 펄스의 최고 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제1 전압 스위치부, 리셋 기간 동안 리셋 펄스의 최저 전압을, 어드레스 기간 동안 스캔 바이어스 전압으로 하강하는 스캔 펄스의 최저 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제2 전압 스위치부 및 서스테인 기간 동안 서스테인 펄스의 최저전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제3 전압 스위치부를 포함한다.
또한, 제3 전압 스위치부는 서스테인 기간 동안 서스테인 펄스의 최고전압까 지 상승하는 전압과 서스테인 펄스의 최저전압까지 하강하는 전압을 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 것을 포함할 수 있다.
또한, 제2 전압 스위치부는 서스테인 기간 동안 서스테인 펄스의 최고전압까지 상승하는 전압과 서스테인 펄스의 최저전압까지 하강하는 전압을 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 것을 포함할 수 있다.
또한, 서스테인 전압 스위치부는 서스테인 전압원으로 공급되는 역전류를 차단하는 블록킹 스위치와 서스테인 전압원으로 공급되는 서스테인 전압을 제어하는 서스테인 전압 스위치를 포함하고, 제1 전압 스위치부는 서스테인 전압 스위치부와 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제2 전압 스위치부는 셋 업 스위치부 및 셋 다운 스위치부와 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제2 전압 스위치부는 셋 업 스위치부, 셋 다운 스위치부 및 에너지 회수부와 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제3 전압 스위치부는 내부 다이오드를 포함하고, 내부 다이오드의 애노드는 플라즈마 디스플레이 패널과 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제1 전압 스위치부, 제2 전압 스위치부 및 제3 전압 스위치부는 단일 집적회로로 집적되는 것을 포함할 수 있다.
상술한 목적을 달성하기 위한 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고, 구동부는 서스테인 기간 동안 서스테인 펄스의 최저 전압을 플 라즈마 디스플레이 패널에 공급하도록 제어하는 제4 전압 스위치부; 서스테인 기간 동안 서스테인 펄스의 최고전압을 플라즈마 디스플레이 패널에 공급하거나 서스테인 펄스의 최고전압까지 상승하는 전압과 서스테인 펄스의 최저전압까지 하강하는 전압을 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 제5 전압 스위치부; 및 리셋 기간 동안에는 리셋 펄스의 최고 전압을, 어드레스 기간 동안 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제6 전압 스위치부를 포함한다.
또한, 기준 전압 스위치부는 기준 전압원으로 공급되는 역전류를 차단하는 블록킹 스위치와 기준 전압원으로 공급되는 기준 전압을 제어하는 기준 전압 스위치를 포함하고, 제4 전압 스위치부는 기준 전압 스위치부와 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제6 전압 스위치부는 내부 다이오드를 포함하고, 내부 다이오드의 캐소드는 플라즈마 디스플레이 패널과 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제4 전압 스위치부로 스캔 바이어스 전압을 공급하는 스캔 바이어스 전압원 및 제6 전압 스위치부로 리셋 펄스의 최고 전압을 공급하는 리셋 전압원은 스캔 바이어스 전압원 및 리셋 전압원으로 역전류되는 것을 차단하기 위해 역전류 차단부를 포함할 수 있다.
또한, 제4 전압 스위치부, 제5 전압 스위치부 및 제6 전압 스위치부는 단일 집적회로로 집적되는 것을 포함할 수 있다.
또한, 상술한 목적을 달성하기 위한 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고, 구동부는 어드레스 기간 동안 스캔 바이어스 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제7 전압 스위치부; 어드레스 기간 동안 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제8 전압 스위치부; 및 리셋 기간 동안 리셋 펄스의 최고 전압을, 서스테인 기간 동안 서스테인 펄스를 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 제9 전압 스위치부를 포함한다.
또한, 제7 전압 스위치부로 스캔 바이어스 전압을 공급하는 스캔 바이어스 전압원 및 제8 전압 스위치부로 리셋 펄스의 최고 전압을 공급하는 리셋 전압원은 스캔 바이어스 전압원 및 리셋 전압원으로 역전류되는 것을 차단하기 위해 역전류 차단부를 포함할 수 있다.
또한, 기준 전압 스위치부는 기준 전압원으로 공급되는 기준 전압을 제어하는 기준 전압 스위치를 포함하고, 기준 전압 스위치는 제9 전압 스위치부와 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제9 전압 스위치부는 제1 내부 다이오드와 제2 내부 다이오드를 포함하고, 제1 내부 다이오드의 캐노드와 제2 내부 다이오드의 애노드는 전기적으로 연결되고, 제2 내부 다이오드의 캐소드는 플라즈마 디스플레이 패널과 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제7 전압 스위치부, 제8 전압 스위치부 및 제9 전압 스위치부는 단일 집적회로로 집적되는 것을 포함할 수 있다.
또한, 상술한 목적을 달성하기 위한 본 발명의 제4 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고, 구동부는 어드레스 기간 동안 스캔 바이어스 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제10 전압 스위치부; 리셋 기간 동안 리셋 펄스의 최고 전압을, 서스테인 기간 동안 서스테인 펄스의 최고 전압을, 서스테인 기간 동안 서스테인 펄스의 최저 전압을 플라즈마 디스플레이 패널에 공급하도록 제어하는 제11 전압 스위치부; 및 서스테인 기간 동안 서스테인 펄스의 최고전압까지 상승하는 전압과 서스테인 펄스의 최저전압까지 하강하는 전압을 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 제12 전압 스위치부를 포함한다.
또한, 제12 전압 스위치부는 제1 내부 다이오드와 제2 내부 다이오드를 포함하고, 제1 내부 다이오드의 캐노드와 제2 내부 다이오드의 애노드는 전기적으로 연결되고, 제2 내부 다이오드의 캐소드는 플라즈마 디스플레이 패널과 전기적으로 연결되는 것을 포함할 수 있다.
또한, 제10 전압 스위치부로 스캔 바이어스 전압을 공급하는 스캔 바이어스 전압원 및 제11 전압 스위치부로 리셋 펄스의 최고 전압을 공급하는 리셋 전압원은 스캔 바이어스 전압원 및 리셋 전압원으로 역전류되는 것을 차단하기 위해 역전류 차단부를 포함할 수 있다.
또한, 제10 전압 스위치부, 제11 전압 스위치부 및 제12 전압 스위치부는 단일 집적회로로 집적되는 것을 포함할 수 있다.
이상에서 설명한 바와 같이 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 회로 구성을 간단히 할 수 있는 효과가 있다.
또한, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널에 공급되는 구동 펄스의 로드를 분산함에 따라, 구동 회로의 발열을 줄여 오작동을 방지할 수 있는 효과가 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구성을 보다 구체적으로 설명한다.
도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 것이다.
도 2를 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널(100)과 구동부를 포함한다. 이때, 구동부는 스캔 구동부(200), 서스테인 구동부(300) 및 데이터 구동부(400)를 포함한다.
플라즈마 디스플레이 패널(100)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 스캔 전극(Y1 내지 Yn), 서스테인 전극(Z1 내지 Zn) 및 어드레스 전극(X1 내지 Xm)을 포함한다.
스캔 구동부(200)는 리셋 기간에 방전 셀 내에 벽 전하(Wall Charge)가 균일하게 형성되도록 리셋 펄스를 스캔 전극(Y1 내지 Yn)에 공급하고, 어드레스 기간에 방전이 일어날 방전 셀을 선택하기 위한 스캔 펄스를 스캔 전극(Y1 내지 Yn)에 공 급하고, 서스테인 기간에 선택된 방전 셀에서 서스테인 방전을 발생시킬 서스테인 펄스를 스캔 전극(Y1 내지 Yn)에 공급한다.
서스테인 구동부(300)는 어드레스 기간 동안 서스테인 바이어스 펄스를 서스테인 전극(Z1 내지 Zn)에 공급한다.
이후, 서스테인 구동부(300)는 서스테인 기간 동안 서스테인 펄스를 서스테인 전극(Z1 내지 Zn)에 공급한다.
데이터 구동부(400)에서는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차확산된 후, 서브필드 맵핑 회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다.
또한, 데이터 구동부(400)는 타이밍 컨트롤러(미도시)로부터의 데이터 타이밍 제어신호에 응답하여 스캔 전극(Y1 내지 Yn)과 대응되게 어드레스 기간 동안 데이터 펄스를 어드레스 전극(X1 내지 Xm)에 공급한다.
이러한 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조를 살펴보면 다음과 같다.
도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.
도 3을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112)과 서스테인 전극(113)이 형성되는 전면 기판(111)을 포함하는 전면 패널(110)과 전술한 스캔 전극(112) 및 서스테인 전극(113)과 교차하는 어드레스 전극(123)이 형성되는 후면 기판(121)을 포함하는 후면 패널(120)이 일정간격을 두 고 합착하여 형성된다.
여기서, 전면 기판(111)상에 형성되는 스캔 전극(112)과 서스테인 전극(113)은 서로 나란하게 형성되어 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
이러한 전면 기판(111)상에 형성된 스캔 전극(112)과 서스테인 전극(113)은 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동효율을 확보하기 위해 광 투과율 및 전기 전도도를 고려할 필요가 있다. 따라서, 스캔 전극(112)과 서스테인 전극(113) 각각은 은(Ag)과 같은 금속 재질의 버스 전극(112b, 113b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(112a, 113a)을 포함한다.
이러한 스캔 전극(112)과 서스테인 전극(113)이 형성된 전면 기판(111)의 상부에는 스캔 전극(112)과 서스테인 전극(113)을 덮도록 상부 유전체 층(114)이 형성될 수 있다.
상부 유전체 층(114)은 스캔 전극(112) 및 서스테인 전극(113)의 방전 전류를 제한하며 스캔 전극(112)과 서스테인 전극(113) 간을 절연시킨다.
상부 유전체 층(114) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(115)이 형성될 수 있다. 이러한 보호 층(115)은 이차전자 방출 계수가 높은 재료인 산화마그네슘(MgO)으로 이루어질 수 있다.
한편, 후면 기판(121)상에 형성되는 어드레스 전극(123)은 방전 셀에 데이터(Data) 펄스를 공급하는 전극이다.
어드레스 전극(123)이 형성된 후면 기판(121)의 상부에는 어드레스 전극(123)을 덮도록 하부 유전체 층(125)이 형성될 수 있다.
하부 유전체 층(125)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(122)이 형성된다. 격벽(122)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상 표시를 위한 가시 광을 방출하는 형광체 층(124)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112), 서스테인 전극(113), 어드레스 전극(123)에 구동 신호가 공급되면, 격벽(122)에 의해 구획된 방전 셀 내에서 방전이 발생하여 영상을 구현한다.
이상의 도 3에서는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널만을 도시하고 설명한 것이며, 이에 한정되는 것은 아니다.
플라즈마 디스플레이 패널을 포함하는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 동작에 대해 첨부된 도 4 내지 도 5를 결부하여 살펴보면 다음과 같다.
도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법에서 영상의 계조를 구현하기 위한 프레임을 설명하기 위한 것이다.
도 4를 살펴보면 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다.
또한, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키 기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 4와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어진다.
한편, 서스테인 기간에 공급되는 서스테인 펄스의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제1 서브필드의 계조 가중치를 20으로 설정하고, 제2 서브필드의 계조 가중치를 21로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이, 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 펄스의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
이러한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.
도 4에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하 고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제1 서브필드부터 제12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다.
즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 10개인 경우는 210 가지의 영상의 계조를 구현할 수 있게 되는 것이다.
또한, 도 4에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배치되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배치될 수도 있고, 또는 영상을 디스플레이할 때 나타나는 컨투어 노이즈 발생을 방지하기 위해 계조 가중치에 관계없이 서브필드들이 배치될 수도 있는 것이다.
도 5는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작을 설명하기 위한 것이다.
도 5를 살펴보면, 초기화를 위한 리셋 기간에서는 스캔 전극(Y)으로 리셋 펄스가 공급될 수 있다. 리셋 펄스는 리셋 상승(Ramp-Up) 펄스와 리셋 하강(Ramp-Down) 펄스를 포함할 수 있다.
셋 업(Set-Up) 기간에서는 스캔 전극(Y)으로 제1 전압(V1)부터 제2 전압(V2)까지 급격히 상승한 이후 제2 전압(V2)부터 제3 전압(V3)까지 전압이 점진적으로 상승하는 리셋 상승(Ramp-Up) 펄스가 공급될 수 있다. 여기서, 제1 전압(V1)은 기준 전압(GND) 일 수 있다.
이러한 셋 업 기간에서는 리셋 상승(Ramp-Up) 펄스에 의해 방전 셀 내에는 약한 암방전(Dark Discharge)인 셋 업 방전이 일어난다. 이 셋 업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
셋 업 기간 이후의 셋 다운(Set-Down) 기간에서는 리셋 상승(Ramp-Up) 펄스 이후에 이러한 리셋 상승(Ramp-Up) 펄스와 반대 극성 방향의 리셋 하강(Ramp-Down) 펄스가 스캔 전극(Y)에 공급될 수 있다.
여기서, 리셋 하강(Ramp-Down) 펄스는 리셋 상승(Ramp-Up) 펄스의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.
이러한 리셋 하강(Ramp-Down) 펄스가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge)인 셋 다운 방전이 발생한다. 이 셋 다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 균일하게 잔류된다.
리셋 기간 이후의 어드레스 기간에서는 리셋 하강(Ramp-Down) 펄스의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 전압이 스캔 전극(Y)에 공급된다.
아울러, 스캔 바이어스 전압으로부터 하강하는 스캔 펄스가 스캔 전극(Y)에 공급될 수 있다.
스캔 펄스가 스캔 전극(Y)으로 공급될 때, 스캔 펄스에 대응되게 어드레스 전극(X)에 데이터 펄스가 공급될 수 있다.
이러한 스캔 펄스와 데이터 펄스가 공급되면, 스캔 펄스와 데이터 펄스 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 펄스가 공급되는 방전 셀 내에는 어드레스 방전이 발생할 수 있다.
여기서, 어드레스 기간에서 서스테인 전극(Z)의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극(Z)에 서스테인 바이어스 전압(Vz)이 공급될 수 있다.
이에 따라, 서스테인 기간에서 공급되는 서스테인 펄스의 최고 전압보다는 작고 기준 전압(GND) 보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.
본 발명의 도 5에서는 서스테인 바이어스 전압이 어드레스 기간 동안에서만 서스테인 전극에 공급되었으나 서스테인 바이어스 전압이 셋 다운 기간부터 서스테인 전극에 공급될 수도 있는 것이다.
이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극(Y) 또는 서스테인 전극(Z) 중 적어도 하나에 서스테인 펄스가 공급될 수 있다. 예를 들면, 스캔 전극(Y)과 서스테인 전극(Z)에 교번적으로 서스테인 펄스가 공급될 수 있다.
이러한 서스테인 펄스가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 펄스의 서스테인 전압(Vs)이 더해지면서 서스테인 펄스가 공급될 때 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전인 표시방전이 발생할 수 있다.
이때, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 펄스가 공급되고, 복수의 서스테인 펄스 중 적어도 하나의 서스테인 펄스의 폭은 다른 서스테인 펄스의 폭과 다를 수 있다. 예를 들면, 복수의 서스테인 펄스 중 가장 먼저 공급되는 서스테인 펄스의 폭이 다른 서스테인 펄스의 폭보다 넓게 함으로써, 안정적인 서스테인 방전을 발생시킬 수 있는 것이다.
또한, 지금까지 설명한 본 발명은 도 5에 한정되는 것은 아니고, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널을 동작시키는 방법은 다양하게 변경될 수 있는 것이다.
도 6은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 6을 살펴보면, 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함한다.
구동부에는 구동 신호를 공급하기 위해 복수의 스위칭 소자들을 포함할 수 있다.
제1 전압 스위치부(S11,521)는 리셋 기간 동안에는 리셋 펄스의 최고 전압(Vramp)을, 어드레스 기간에는 스캔 바이어스 전압(Vsc)을, 서스테인 기간 동안 서스테인 펄스의 최고 전압(Vs)을 플라즈마 디스플레이 패널에 공급하도록 제어한다.
제2 전압 스위치부(S12,522)는 어드레스 기간 동안 스캔 바이어스 전압(Vsc)으로부터 하강하는 스캔 펄스의 최저 전압(-Vy)을 플라즈마 디스플레이 패널에 공급하도록 제어한다.
제3 전압 스위치부(S13,523)는 서스테인 기간 동안 서스테인 펄스의 최저전압(GND)을 플라즈마 디스플레이 패널에 공급하도록 제어한다.
서스테인 전압 스위치부(524)는 서스테인 전압원으로 공급되는 역전류를 차단하는 블록킹 스위치(S4a,524a)와 서스테인 전압원으로부터 공급되는 서스테인 전압을 제어하는 서스테인 전압 스위치(S4)를 포함한다.
스캔 전압 스위치부(S5,525)는 스캔 전압원으로부터 공급되는 스캔 펄스의 최저 전압을 제어한다. 이러한, 스캔 전압 스위치부(S5,525)는 스캔 펄스의 최저 전압을 제어할 뿐만 아니라 리셋 기간 동안 리셋 펄스의 최저 전압을 제어할 수도 있는 것이다. 즉, 리셋 기간 동안 리셋 펄스의 최저 전압을 플라즈마 디스플레이 패널에 공급하는 경우, 스캔 전압 스위치부(S5,525)는 스캔 전극에 리셋 하강 펄스가 점진적으로 하강하며 공급될 수 있도록 제어하고, 어드레스 기간 동안 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압을 플라즈마 디스플레이 패널에 공급하는 경우, 스캔 전압 스위치부(S5,525)는 스캔 전극에 스캔 펄스가 급격하게 하강하며 공급될 수 있도록 제어하는 것이다.
셋 업 스위치부(S7,527)는 리셋 전압원으로부터 공급되는 리셋 펄스의 전압 을 제어한다. 즉, 리셋 기간 동안 리셋 펄스의 최고전압을 플라즈마 디스플레이 패널에 공급하는 경우, 셋 업 스위치부(S7,527)는 스캔 전극에 리셋 상승 펄스가 점진적으로 상승하며 공급될 수 있도록 제어한다.
스캔 바이어스 전압 스위치부(528)는 스캔 바이어스 전압원으로부터 공급되는 스캔 바이어스 전압을 제어할 뿐만 아니라 스캔 바이어스 전압원으로 공급되는 역전류를 차단할 수도 있다. 이에 따라, 스캔 바이어스 전압 스위치부(528)는 다이오드 소자(D)일 수 있는 것이다.
기준 전압 스위치부(S6,526)는 기준 전압원으로부터 공급되는 기준 전압을 제어한다.
에너지 회수 회로부(500)는 에너지 저장부(Cs), 에너지 공진부(L1), ER 공급 스위치부(Es1), ER 회수 스위치부(Es2) 및 역전류차단부(D1,D2) 등을 포함한다. 에너지 회수 회로부(500)에 대한 내용은 이미 공지된 기술적 내용이므로 본 발명에서는 에너지 회수 회로부(500)에 대한 설명은 생략하기로 한다.
지금까지 설명한 구동부의 연결관계를 알아보면 다음과 같다.
서스테인 전압원은 서스테인 전압 스위치부(524)의 일단과 전기적으로 연결된다. 서스테인 전압 스위치부(524)는 블록킹 스위치(S4a,524a)와 서스테인 전압 스위치(S4)를 포함한다. 이에 따라, 서스테인 전압원은 블록킹 스위치(S4a,524a)의 일단과 전기적으로 연결된다. 블로킹 스위치(S4a,524a)의 타단은 서스테인 전압 스위치(S4)의 일단과 전기적으로 연결된다.
서스테인 전압 스위치(S4)의 타단은 제1 전압 스위치부(S11,521)의 일단과 전기적으로 연결된다. 제1 전압 스위치부(S11,521)의 타단은 플라즈마 디스플레이 패널 및 제2 전압 스위치부(S12,522)의 일단과 전기적으로 공통 연결된다.
제2 전압 스위치부(S12,522)의 타단은 셋 다운 스위치부(S5,525)의 일단과 전기적으로 연결된다. 이때, 셋 다운 스위치부(S5,525)는 가변 셋 다운 스위치(S5)일 수 있다. 이에 따라, 제2 전압 스위치부(S12,522)의 타단은 가변 셋 다운 스위치(S5)의 일단과 전기적으로 연결되고, 가변 셋 다운 스위치(S5)의 타단은 셋 다운 전압원과 전기적으로 연결된다.
에너지 회수 회로부(500)는 제3 전압 스위치부(S13,523)의 일단 및 기준 전압 스위치부(S6,526)의 일단과 전기적으로 공통 연결된다. 이때, 기준 전압 스위치부(S6,526)는 기준 전압 스위치(S6)를 포함한다. 이에 따라, 에너지 회수 회로부(500)는 제3 전압 스위치부(S13,523)의 일단 및 기준 전압 스위치(S6)의 일단과 전기적으로 공통 연결된다. 기준 전압 스위치(S6)의 타단은 기준 전압원과 전기적으로 공통 연결된다.
제3 전압 스위치부(S13,523)의 타단은 제1 전압 스위치부(S11,521)의 타단, 제2 전압 스위치부(S12,522)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결된다.
리셋 전압원은 셋 업 스위치부(S7,527)의 일단과 전기적으로 연결된다. 이때, 셋 업 스위치부(S7,527)는 가변 셋 업 스위치(S7)를 포함한다. 이에 따라, 리셋 전압원은 가변 셋 업 스위치(S7)의 일단과 전기적으로 연결된다. 가변 셋 업 스위치(S7)의 타단은 제2 전압 스위치부(S12,522)의 타단 및 가변 셋 다운 스위 치(S5)의 일단과 전기적으로 공통 연결된다.
스캔 바이어스 전압원은 스캔 바이어스 전압 스위치부(528)의 일단과 전기적으로 연결된다. 이때, 스캔 바이어스 전압 스위치부(528)는 다이오드 소자(D)를 포함할 수 있다. 이에 따라, 다이오드(D)의 애노드는 스캔 바이어스 전압원과 전기적으로 연결되고, 다이오드(D)의 캐소드는 제1 커패시터(C1)의 일단 및 제1 전압 스위치부(S11,521)의 일단 및 서스테인 전압 스위치(S4)의 타단과 전기적으로 공통 연결된다.
제1 커패시터(C1)의 타단은 가변 셋 업 스위치(S7)의 타단, 제2 전압 스위치부(S12,522)의 타단 및 가변 셋 다운 스위치(S5)의 일단과 전기적으로 공통 연결된다.
이와 같이 구동부의 스위칭 소자들이 연결됨에 따라, 플라즈마 디스플레이 패널로 공급되는 다양한 전압이 공급되는 전압의 경로를 제1 전압 스위치부(S11,521), 제2 전압 스위치부(S12,522) 및 제3 전압 스위치부(S13,523)로 분산하여 플라즈마 디스플레이 패널로 공급할 수 있다. 즉, 전압의 경로를 제1 전압 스위치부(S11,521), 제2 전압 스위치부(S12,522) 및 제3 전압 스위치부(S13,523)의 스위칭 동작에 의해 분산하여 플라즈마 디스플레이 패널에 공급함으로써, 전압의 경로에서 발생하는 발열을 줄일 수 있는 것이다. 다시 말해, 플라즈마 디스플레이 패널에 공급되는 전압을 다양한 전압의 경로로 분산하여 공급함으로써, 전압이 공급될 때 발생하는 열을 줄일 수 있는 것이다.
이와 같이 연결된 스위칭 소자들을 통해 플라즈마 디스플레이 패널에 공급되 는 전압의 경로를 알아보면 다음과 같다.
먼저, 기준 전압 스위치(S9), 플라즈마 디스플레이 패널, 제3 전압 스위치부(S13,523) 및 기준 전압 스위치부(S6,526)를 통과하는 ①의 전압 경로가 형성된다. 이러한 ①의 전압 경로는 기준 전압 스위치(S9) 및 기준 전압 스위치부(S6,526)가 턴 온 되고, 제3 전압 스위치부(S13,523)의 내부 다이오드를 통해 형성되며, 이에 따라 플라즈마 디스플레이 패널에 기준 전압을 공급할 수 있다.
이후, 서스테인 전압원, 서스테인 전압 스위치부(524), 제1 전압 스위치부(S11,521), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ②의 전압 경로가 형성된다. 이러한 ②의 전압 경로는 기준 전압 스위치부(S6,526)가 턴 오프 되고, 서스테인 전압 스위치부(524), 제1 전압 스위치부(S11,521), 기준 전압 스위치(S9)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압을 공급할 수 있다. 이와 동시에, 서스테인 전압원, 서스테인 전압 스위치부(524), 제1 커패시터(C1), 제2 전압 스위치부(S12,522)의 내부 다이오드를 통해 제1 커패시터(C1)에 서스테인 전압이 충전될 수 있다.
이후, 리셋 전압원, 셋 업 스위치부(S7,527), 제1 커패시터(C1), 제1 전압 스위치부(S11,521), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ③의 전압 경로가 형성된다. 이러한 ③의 전압 경로는 서스테인 전압 스위치부(524)가 턴 오프 되고, 셋 업 스위치부(S7,527), 제1 전압 스위치부(S11,521)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압부터 리셋 펄스의 최고 전압까지 점진적으로 상승할 수 있는 전압을 공급할 수 있다. 이 때, 셋 업 스위치부(S7,527)가 턴 온 됨으로써, 서스테인 전압이 충전된 제1 커패시터(C1)의 일단에는 (Vramp + Vs) 전압이 이 타단에는 Vramp 전압이 형성될 수 있다.
여기서, 리셋 펄스의 최고 전압까지 상승하기 위해서, 셋 업 스위치부(S7,527)가 턴 온 되고, 이와 실질적으로 동일한 시점에 서스테인 전압 스위치부(524), 제1 전압 스위치부(S11,521)가 턴 온 될 수도 있는 것이다.
이후, 스캔 전압원, 스캔 전압 스위치부(S5,525), 제2 전압 스위치부(S12,522), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ④의 전압 경로가 형성된다. 이러한 ④의 전압 경로는 서스테인 전압 스위치부(524), 셋 업 스위치부(S7,527), 제1 전압 스위치부(S11,521)가 턴 오프 되고, 스캔 전압 스위치부(S5,525), 제2 전압 스위치부(S12,522)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 리셋 펄스의 최고 전압부터 리셋 펄스의 최저 전압까지 하강하는 전압을 공급할 수 있는 것이다.
이후, 스캔 바이어스 전압원, 스캔 바이어스 전압 스위치부(528), 제1 전압 스위치부(S11,521), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑤의 전압 경로가 형성된다. 이러한 ⑤의 전압 경로는 스캔 전압 스위치부(S5,525), 제2 전압 스위치부(S12,522)가 턴 오프 되고, 제1 전압 스위치부(S11,521)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 스캔 바이어스 전압을 공급할 수 있는 것이다. 이때, 스캔 전압 스위치부(528)가 턴 온 됨에 따라, 제1 커패시터(C1)에 스캔 바이어스 전압이 충전될 수 있다.
이후, 스캔 전압원, 스캔 전압 스위치부(S5,525), 제2 전압 스위치부(S12,522), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑥의 전압 경로가 형성된다. 이러한 ⑥의 전압 경로는 제1 전압 스위치부(S11,521)가 턴 오프 되고, 스캔 전압 스위치부(S5,525), 제2 전압 스위치부(S12,522)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압을 공급할 수 있다.
여기서, 제1 커패시터(C1)의 일단은 제1 전압 스위치부(S11,521)의 일단과 전기적으로 연결되고, 제1 전압 스위치부(S11,521)의 타단은 제2 전압 스위치부(S12,522)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결되고, 제1 커패시터(C1)의 타단은 제2 전압 스위치부(S12,522)의 타단과 전기적으로 연결된다.
이와 같이 연결되고, 제1 커패시터(C1)에 스캔 바이어스 전압이 충전된 상태에서 제1 전압 스위치부(S11,521)가 턴 온 되고 제2 전압 스위치부(S12,522)가 턴 오프 되면, 스캔 바이어스 전압이 제1 전압 스위치부(S11,521)를 통해 플라즈마 디스플레이 패널에 공급되고, 제1 전압 스위치부(S11,521)가 턴 오프 되고 제2 전압 스위치부(S12,522)가 턴 온 되면, 스캔 펄스의 최저 전압이 제2 전압 스위치부(S12,522)를 통해 플라즈마 디스플레이 패널에 공급되는 것이다.
이에 따라, 어드레스 기간 동안 플라즈마 디스플레이 패널에 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압이 순차적으로 공급될 수 있다.
이후, 에너지 회수 회로부(500), 제3 전압 스위치부(S13,523), 플라즈마 디 스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑦의 전압 경로가 형성된다. 이러한 ⑦의 전압 경로는 제2 전압 스위치부(S12,522)가 턴 오프 되고, 제3 전압 스위치부(S13,523)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최고 전압까지 상승하는 전압을 공급할 수 있다.
이후, 서스테인 전압원, 서스테인 전압 스위치부(524), 제1 전압 스위치부(S11,521), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑧의 전압 경로가 형성된다. 이러한 ⑧의 전압 경로는 제3 전압 스위치부(S13,523)가 턴 오프 되고, 서스테인 전압 스위치부(524), 제1 전압 스위치부(S11,521), 기준 전압 스위치(S9)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압을 공급할 수 있다.
이후, 에너지 회수 회로부(500), 제3 전압 스위치부(S13,523), 플라즈마 디스플레이 패널 및 및 기준 전압 스위치(S9)를 통과하는 ⑨의 전압 경로가 형성된다. 이러한 ⑨의 전압 경로는 서스테인 전압 스위치부(524), 제1 전압 스위치부(S11,521)가 턴 오프 되고, 제3 전압 스위치부(S13,523)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최저 전압까지 하강하는 전압을 공급할 수 있다.
이후, 기준 전압원, 기준 전압 스위치부(S6,526), 제3 전압 스위치부(S13,523), 플라즈마 디스플레이 패널 및 서스테인 전압 스위치(S8)를 통과하는 ⑩의 전압 경로가 형성된다. 이러한 ⑩의 전압 경로는 제3 전압 스위치부(S13,523), 서스테인 전압 스위치가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최저 전압을 공급할 수 있다.
지금까지 설명한 바와 같이, 전압의 경로를 제1 전압 스위치부(S11,521), 제2 전압 스위치부(S12,522) 및 제3 전압 스위치부(S13,523)의 스위칭 동작에 의해 분산함으로써, 전압의 경로에서 발생하는 발열을 줄이면서 플라즈마 디스플레이 패널에 구동 전압을 공급할 수 있는 것이다.
도 7은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 7을 살펴보면, 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함한다. 도 7에서는 도 6과 실질적으로 동일한 부분에 대한 설명은 생략하기로 한다.
도 7에 도시된 구동부의 연결관계를 알아보면 다음과 같다.
서스테인 전압원은 서스테인 전압 스위치부(624)의 일단과 전기적으로 연결된다. 서스테인 전압 스위치부(624)는 블록킹 스위치(S4a,624a)와 서스테인 전압 스위치(S4)를 포함한다. 이에 따라, 서스테인 전압원은 블록킹 스위치(S4a,624a)의 일단과 전기적으로 연결된다. 블로킹 스위치(S4a,624a)의 타단은 서스테인 전압 스위치(S4)의 일단과 전기적으로 연결된다.
서스테인 전압 스위치(S4)의 타단은 제1 전압 스위치부(S12,621)의 일단과 전기적으로 연결된다. 제1 전압 스위치부(S12,621)의 타단은 플라즈마 디스플레이 패널 및 제2 전압 스위치부(S22,622)의 일단과 전기적으로 공통 연결된다.
제2 전압 스위치부(S22,622)의 타단은 셋 다운 스위치부(S5,625)의 일단 및 에너지 회수 회로부(500)와 전기적으로 공통 연결된다. 이때, 셋 다운 스위치부(S5,625)는 가변 셋 다운 스위치(S5)일 수 있다. 이에 따라, 제2 전압 스위치부(S22,622)의 타단은 가변 셋 다운 스위치(S5)의 일단과 전기적으로 연결되고, 가변 셋 다운 스위치(S5)의 타단은 셋 다운 전압원과 전기적으로 연결된다.
기준 전압 스위치부(S6,626)의 일단과 제3 전압 스위치부(S32,623)의 일단은 전기적으로 연결된다. 이때, 기준 전압 스위치부(S6,626)는 기준 전압 스위치(S6)를 포함한다. 이에 따라, 기준 전압 스위치(S6)의 일단은 제3 전압 스위치부(S32,623)의 일단과 전기적으로 연결되고, 기준 전압 스위치(S6)의 타단은 기준 전압원과 전기적으로 연결된다.
제3 전압 스위치부(S32,623)의 타단은 제1 전압 스위치부(S12,621)의 타단, 제2 전압 스위치부(S22,622)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결된다.
리셋 전압원은 셋 업 스위치부(S7,627)의 일단과 전기적으로 연결된다. 이때, 셋 업 스위치부(S7,627)는 가변 셋 업 스위치(S7)를 포함한다. 이에 따라, 리셋 전압원은 가변 셋 업 스위치(S7)의 일단과 전기적으로 연결된다. 가변 셋 업 스위치(S7)의 타단은 제2 전압 스위치부(S22,622)의 타단, 가변 셋 다운 스위치(S5)의 일단, 에너지 회수 회로부(500)와 전기적으로 공통 연결된다.
스캔 바이어스 전압원은 스캔 바이어스 전압 스위치부(S8)의 일단과 전기적으로 연결된다. 이때, 스캔 바이어스 전압 스위치부(S8)는 다이오드 소자(D)를 포 함할 수 있다. 이에 따라, 다이오드(D)의 애노드는 스캔 바이어스 전압원과 전기적으로 연결되고, 다이오드의 캐소드(D)는 제1 커패시터(C1)의 일단 및 제1 전압 스위치부(S12,621)의 일단 및 서스테인 전압 스위치(S4)의 타단과 전기적으로 공통 연결된다.
제1 커패시터(C1)의 타단은 에너지 회수 회로부(500), 가변 셋 업 스위치(S7)의 타단, 제2 전압 스위치부(S22,622)의 타단 및 가변 셋 다운 스위치(S5)의 일단과 전기적으로 공통 연결된다.
이와 같이 구동부의 스위칭 소자들이 연결됨에 따라, 플라즈마 디스플레이 패널로 공급되는 다양한 전압 경로를 제1 전압 스위치부(S12,621), 제2 전압 스위치부(S22,622) 및 제3 전압 스위치부(S32,623)로 분산하여 플라즈마 디스플레이 패널로 공급할 수 있다. 즉, 전압의 경로를 제1 전압 스위치부(S12,621), 제2 전압 스위치부(S22,622) 및 제3 전압 스위치부(S32,623)의 스위칭 동작에 의해 분산하여 플라즈마 디스플레이 패널에 공급함으로써, 전압의 경로에서 발생하는 발열을 줄일 수 있는 것이다.
이와 같이 연결된 스위칭 소자들을 통해 플라즈마 디스플레이 패널에 공급되는 전압의 경로를 알아보면 다음과 같다.
먼저, 기준 전압 스위치(S9), 플라즈마 디스플레이 패널, 제3 전압 스위치부(S32,623) 및 기준 전압 스위치부(S6,626)를 통과하는 ①의 전압 경로가 형성된다. 이러한 ①의 전압 경로는 기준 전압 스위치(S9), 기준 전압 스위치부(S6,626)가 턴 온 되고, 제3 전압 스위치부(S32,623)의 내부 다이오드를 통해 형성되며, 이 에 따라 플라즈마 디스플레이 패널에 기준 전압을 공급할 수 있다.
이후, 서스테인 전압원, 서스테인 전압 스위치부(624), 제1 전압 스위치부(S21,621), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ②의 전압 경로가 형성된다. 이러한 ②의 전압 경로는 기준 전압 스위치부(S6,626)가 턴 오프 되고, 서스테인 전압 스위치부(624), 제1 전압 스위치부(S21,621), 기준 전압 스위치(S9)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압을 공급할 수 있다. 이와 동시에, 서스테인 전압원, 서스테인 전압 스위치부(624), 제1 커패시터(C1), 제2 전압 스위치부(S22,622)의 내부 다이오드를 통해 제1 커패시터(C1)에 서스테인 전압이 충전될 수 있다.
이후, 리셋 전압원, 셋 업 스위치부(S7,627), 제1 커패시터(C1), 제1 전압 스위치부(S12,621), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ③의 전압 경로가 형성된다. 이러한 ③의 전압 경로는 서스테인 전압 스위치부(624)가 턴 오프 되고, 셋 업 스위치부(S7,627), 제1 전압 스위치부(S12,621)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압부터 리셋 펄스의 최고 전압까지 점진적으로 상승할 수 있는 전압을 공급할 수 있다. 이때, 셋 업 스위치부(S7,627)가 턴 온 됨으로써, 서스테인 전압이 충전된 제1 커패시터(C1)의 일단에는 (Vramp + Vs) 전압이 이 타단에는 Vramp 전압이 형성될 수 있다.
여기서, 리셋 펄스의 최고 전압까지 상승하기 위해서, 셋 업 스위치부(S7,627)가 턴 온 되고, 이와 실질적으로 동일한 시점에 서스테인 전압 스위치 부(624), 제1 전압 스위치부(S12,621)가 턴 온 될 수도 있는 것이다.
이후, 스캔 전압원, 스캔 전압 스위치부(S5,625), 제2 전압 스위치부(S22,622), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ④의 전압 경로가 형성된다. 이러한 ④의 전압 경로는 서스테인 전압 스위치부(624), 셋 업 스위치부(S7,627), 제1 전압 스위치부(S12,621)가 턴 오프 되고, 스캔 전압 스위치부(S5,625), 제2 전압 스위치부(S22,622)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 리셋 펄스의 최고 전압부터 리셋 펄스의 최저 전압까지 하강하는 전압을 공급할 수 있는 것이다.
이후, 스캔 바이어스 전압원, 스캔 바이어스 전압 스위치부(628), 제1 전압 스위치부(S12,621), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑤의 전압 경로가 형성된다. 이러한 ⑤의 전압 경로는 스캔 전압 스위치부(S5,625), 제2 전압 스위치부(S22,622)가 턴 오프 되고, 스캔 바이어스 전압 스위치부(628), 제1 전압 스위치부(S12,621)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 스캔 바이어스 전압을 공급할 수 있는 것이다. 이때, 전압 스위치부(628)가 턴 온 됨에 따라, 제1 커패시터(C1)에 스캔 바이어스 전압이 충전될 수 있다.
이후, 스캔 전압원, 스캔 전압 스위치부(S5,625), 제2 전압 스위치부(S22,622), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑥의 전압 경로가 형성된다. 이러한 ⑥의 전압 경로는 제1 전압 스위치부(S12,621)가 턴 오프 되고, 스캔 전압 스위치부(S5,625), 제2 전압 스위치부(S22,622)가 턴 온 되 어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압을 공급할 수 있다.
여기서, 제1 커패시터(C1)의 일단은 제1 전압 스위치부(S12,621)의 일단과 전기적으로 연결되고, 제1 전압 스위치부(S12,621)의 타단은 제2 전압 스위치부(S22,622)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결되고, 제1 커패시터(C1)의 타단은 제2 전압 스위치부(S22,622)의 타단과 전기적으로 연결된다.
이와 같이 연결됨으로써, 제1 커패시터(C1)에 스캔 바이어스 전압이 충전된 상태에서 제1 전압 스위치부(S12,621)가 턴 온 되고 제2 전압 스위치부(S22,622)가 턴 오프 되면, 스캔 바이어스 전압이 제1 전압 스위치부(S12,621)를 통해 플라즈마 디스플레이 패널에 공급되고, 제1 전압 스위치부(S12,621)가 턴 오프 되고 제2 전압 스위치부(S22,622)가 턴 온 되면, 스캔 펄스의 최저 전압이 제2 전압 스위치부(S22,622)를 통해 플라즈마 디스플레이 패널에 공급되는 것이다.
이에 따라, 어드레스 기간 동안 플라즈마 디스플레이 패널에 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압이 순차적으로 공급될 수 있다.
이후, 에너지 회수 회로부(500), 제2 전압 스위치부(S22,622), 플라즈마 디스플레이 패널 및 및 기준 전압 스위치(S9)를 통과하는 ⑦의 전압 경로가 형성된다. 이러한 ⑦의 전압 경로는 제1 전압 스위치부(S12,621)가 턴 오프 되고, 제2 전압 스위치부(S22,622)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최고 전압까지 상승하는 전압을 공급할 수 있다.
이후, 서스테인 전압원, 서스테인 전압 스위치부(624), 제1 전압 스위치부(S12,621), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑧의 전압 경로가 형성된다. 이러한 ⑧의 전압 경로는 제2 전압 스위치부(S22,622)가 턴 오프 되고, 서스테인 전압 스위치부(624), 제1 전압 스위치부(S12,621), 기준 전압 스위치(S9)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압을 공급할 수 있다.
이후, 에너지 회수 회로부(500), 제2 전압 스위치부(S22,622), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑨의 전압 경로가 형성된다. 이러한 ⑨의 전압 경로는 서스테인 전압 스위치부(624), 제1 전압 스위치부(S11,521)가 턴 오프 되고, 제2 전압 스위치부(S22,622)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최저 전압까지 하강하는 전압을 공급할 수 있다.
이후, 기준 전압원, 기준 전압 스위치부(S6,626), 제3 전압 스위치부(S32,623), 플라즈마 디스플레이 패널 및 서스테인 전압 스위치(S8)를 통과하는 ⑩의 전압 경로가 형성된다. 이러한 ⑩의 전압 경로는 제3 전압 스위치부(S32,623), 서스테인 전압 스위치가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최저 전압을 공급할 수 있다.
지금까지 설명한 바와 같이, 전압의 경로를 제1 전압 스위치부(S12,621), 제2 전압 스위치부(S22,622) 및 제3 전압 스위치부(S32,623)의 스위칭 동작에 의해 분산함으로써, 전압의 경로에서 발생하는 발열을 줄이면서 플라즈마 디스플레이 패 널에 구동 전압을 공급할 수 있는 것이다.
도 8을 살펴보면, 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함한다. 도 8에서는 도 6과 실질적으로 동일한 부분에 대한 설명은 생략하기로 한다.
도 8에 도시된 구동부의 연결관계를 알아보면 다음과 같다.
기준 전압원은 기준 전압 스위치부(726)의 일단과 전기적으로 연결된다. 기준 전압 스위치부(726)는 블록킹 스위치(S6a,726a)와 기준 전압 스위치(S6)를 포함한다. 이에 따라, 기준 전압원은 기준 전압 스위치(S6)의 일단과 전기적으로 연결된다. 기준 전압 스위치(S6)의 타단은 블록킹 스위치(S6a,726a)의 일단과 전기적으로 연결된다.
블록킹 스위치(S6a,726a)의 타단은 제4 전압 스위치부(S13,721)의 일단과 전기적으로 연결된다. 제4 전압 스위치부(S13,721)의 타단은 플라즈마 디스플레이 패널 및 제5 전압 스위치부(S23,722)의 일단과 전기적으로 공통 연결된다.
서스테인 전압원은 서스테인 전압 스위치부(S4,724)의 일단과 전기적으로 연결된다. 서스테인 전압 스위치부(S4,724)는 서스테인 전압 스위치(S4)를 포함한다. 이에 따라, 서스테인 전압원은 서스테인 전압 스위치(S4)의 일단과 전기적으로 연결된다. 서스테인 전압 스위치(S4)의 타단은 제5 전압 스위치부(S23,722)의 타단 및 에너지 회수 회로부(500)와 전기적으로 공통 연결된다.
리셋 전압원은 셋 업 스위치부(727)의 일단과 전기적으로 연결된다. 이때, 셋 업 스위치부(727)는 블록킹 스위치(S7a,727a)와 가변 셋 업 스위치(S7)를 포함한다. 이에 따라, 리셋 전압원은 블록킹 스위치(S7a,727a)의 일단과 전기적으로 연결되고, 블록킹 스위치(S7a,727a)의 타단은 가변 셋 업 스위치(S7)의 일단, 제2 커패시터(C2)의 일단과 전기적으로 공통 연결된다. 가변 셋 업 스위치(S7)의 타단은 제6 전압 스위치부(S33,723)의 일단과 전기적으로 연결된다.
이때, 제2 커패시터(C2)의 타단은 서스테인 전압 스위치(S4)의 타단, 제5 전압 스위치부(S23,722)의 타단 및 에너지 회수 회로부(500)와 전기적으로 공통 연결된다.
스캔 바이어스 전압원은 스캔 바이어스 전압 스위치부(S8)의 일단과 전기적으로 연결된다. 이때, 스캔 바이어스 전압 스위치부(S8)는 다이오드 소자(D)를 포함할 수 있다. 이에 따라, 다이오드(D)의 애노드는 스캔 바이어스 전압원과 전기적으로 연결되고, 다이오드의 캐소드는 제1 커패시터(C1)의 일단, 제4 전압 스위치부(S13,721)의 일단 및 블록킹 스위치(S6a,726a)의 타단과 전기적으로 공통 연결된다.
제1 커패시터(C1)의 타단은 가변 셋 업 스위치(S7)의 타단, 제6 전압 스위치부(S33,723)의 일단 및 셋 다운 스위치부(S5,725)의 일단과 전기적으로 공통 연결된다. 이때, 셋 다운 스위치부(S5,725)는 가변 셋 다운 스위치(S5)일 수 있다. 이에 따라, 가변 셋 다운 스위치(S5)의 일단은 제1 커패시터(C1)의 타단, 가변 셋 업 스위치(S7)의 타단, 제6 전압 스위치부(S33,723)의 일단과 전기적으로 공통 연결되고, 가변 셋 다운 스위치(S5)의 타단은 셋 다운 전압원과 전기적으로 연결된다.
제6 전압 스위치부(S33,723)의 타단은 제4 전압 스위치부(S13,721)의 타단, 제5 전압 스위치부(S23,722)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결된다.
이와 같이 구동부의 스위칭 소자들이 연결됨에 따라, 플라즈마 디스플레이 패널로 공급되는 다양한 전압 경로를 제4 전압 스위치부(S13,721), 제5 전압 스위치부(S23,722) 및 제6 전압 스위치부(S33,723)의 스위칭 동작으로 분산하여 플라즈마 디스플레이 패널로 공급할 수 있다. 이에 따라, 전압 경로에서 발생하는 열을 줄일 수 있는 것이다.
이와 같이 연결된 스위칭 소자들을 통해 플라즈마 디스플레이 패널에 공급되는 전압의 경로를 알아보면 다음과 같다.
먼저, 기준 전압원, 기준 전압 스위치부(726), 제4 전압 스위치부(S13,721) 및 플라즈마 디스플레이 패널을 통과하는 ①의 전압 경로가 형성된다. 이러한 ①의 전압 경로는 기준 전압 스위치(S6,726), 제4 전압 스위치부(S13,721)가 턴 온 되어 형성되며, 이에 따라 플라즈마 디스플레이 패널에 기준 전압을 공급할 수 있다. 이때, 리셋 전압원에서 공급되는 셋 업 전압은 블록킹 스위치(S7a,727a)의 내부 다이오드를 통해 제1 커패시터(C1)에 충전된다.
이후, 서스테인 전압원, 서스테인 전압 스위치부(S4,724), 제5 전압 스위치부(S23,722), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ②의 전압 경로가 형성된다. 이러한 ②의 전압 경로는 제4 전압 스위치부(S13,721), 기준 전압 스위치부(726)가 턴 오프 되고, 서스테인 전압 스위치부(S4,724), 기준 전 압 스위치(S9)가 턴 온 되고, 제5 전압 스위치부(S23,722)의 내부 다이오드를 통해 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압을 공급할 수 있다.
이후, 서스테인 전압원, 서스테인 전압 스위치부(S4,724), 제2 커패시터(C2), 셋 업 스위치부(S7,727), 제6 전압 스위치부(S33,723), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ③의 전압 경로가 형성된다. 이러한 ③의 전압 경로는 서스테인 전압 스위치부(S4,724)가 턴 온을 유지하고, 셋 업 스위치부(S7,727), 제6 전압 스위치부(S33,723)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압부터 리셋 펄스의 최고 전압까지 점진적으로 상승할 수 있는 전압을 공급할 수 있다. 이때, 셋 업 스위치부(S7,727)가 턴 온 됨으로써, 서스테인 전압이 충전된 제2 커패시터(C2)의 일단에는 (Vramp + Vs) 전압이 이 타단에는 Vramp 전압이 형성될 수 있다.
이후, 스캔 전압원, 스캔 전압 스위치부(S5,725), 제3 전압 스위치부(S23,722), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ④의 전압 경로가 형성된다. 이러한 ④의 전압 경로는 서스테인 전압 스위치부(S4,724), 셋 업 스위치부(S7,727)가 턴 오프 되고, 스캔 전압 스위치부(S5,725)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 리셋 펄스의 최고 전압부터 리셋 펄스의 최저 전압까지 하강하는 전압을 공급할 수 있는 것이다.
이후, 스캔 바이어스 전압원, 스캔 바이어스 전압 스위치부(728), 제4 전압 스위치부(S13,721), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하 는 ⑤의 전압 경로가 형성된다. 이러한 ⑤의 전압 경로는 스캔 전압 스위치부(S5,725), 제6 전압 스위치부(S33,723)가 턴 오프 되고, 스캔 바이어스 전압 스위치부(728), 제4 전압 스위치부(S13,721)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 스캔 바이어스 전압을 공급할 수 있는 것이다. 이때, 전압 스위치부(728)가 턴 온 됨에 따라, 제1 커패시터(C1)에 스캔 바이어스 전압이 충전될 수 있다.
이후, 스캔 전압원, 스캔 전압 스위치부(S5,725), 제6 전압 스위치부(S33,723), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑥의 전압 경로가 형성된다. 이러한 ⑥의 전압 경로는 제4 전압 스위치부(S13,721)가 턴 오프 되고, 스캔 전압 스위치부(S5,725), 제6 전압 스위치부(S33,723)가 턴 온 되어 형성된다. 이에 따라, 플라즈마 디스플레이 패널에 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 전압을 공급할 수 있다.
여기서, 제1 커패시터(C1)의 일단은 제4 전압 스위치부(S13,721)의 일단과 전기적으로 연결되고, 제1 커패시터(C1)의 타단은 제6 전압 스위치부(S33,723)의 일단과 전기적으로 연결된다.
이와 같이 연결되고, 제1 커패시터(C1)에 스캔 바이어스 전압이 충전된 상태에서 제4 전압 스위치부(S13,721)가 턴 온 되고 제6 전압 스위치부(S33,723)가 턴 오프 되면, 스캔 바이어스 전압이 제4 전압 스위치부(S13,721)를 통해 플라즈마 디스플레이 패널에 공급되고, 제4 전압 스위치부(S13,721)가 턴 오프 되고 제6 전압 스위치부(S33,723)가 턴 온 되면, 스캔 펄스의 최저 전압이 제6 전압 스위치 부(S33,723)를 통해 플라즈마 디스플레이 패널에 공급되는 것이다.
이에 따라, 어드레스 기간 동안 플라즈마 디스플레이 패널에 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압이 순차적으로 공급될 수 있다.
이후, 에너지 회수 회로부(500), 제5 전압 스위치부(S23,722), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑦의 전압 경로가 형성된다. 이러한 ⑦의 전압 경로는 제4 전압 스위치부(S13,721), 제6 전압 스위치부(S33,723)가 턴 오프 되고, 제5 전압 스위치부(S23,722)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최고 전압까지 상승하는 전압을 공급할 수 있다.
이후, 서스테인 전압원, 서스테인 전압 스위치부(S4,724), 제5 전압 스위치부(S23,722), 플라즈마 디스플레이 패널 및 기준 전압 스위치(S9)를 통과하는 ⑧의 전압 경로가 형성된다. 이러한 ⑧의 전압 경로는 서스테인 전압 스위치부(S4,724), 기준 전압 스위치(S9)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 전압을 공급할 수 있다.
이후, 에너지 회수 회로부(500), 제5 전압 스위치부(S23,722), 플라즈마 디스플레이 패널 및 및 기준 전압 스위치(S9)를 통과하는 ⑨의 전압 경로가 형성된다. 이러한 ⑨의 전압 경로는 서스테인 전압 스위치부(S4,724)가 턴 오프 되고, 제5 전압 스위치부(S23,722)가 턴 온 하며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최저 전압까지 하강하는 전압을 공급할 수 있다.
이후, 기준 전압원, 기준 전압 스위치부(726), 제4 전압 스위치부(S13,721), 플라즈마 디스플레이 패널 및 서스테인 전압 스위치(S8)를 통과하는 ⑩의 전압 경로가 형성된다. 이러한 ⑩의 전압 경로는 제5 전압 스위치부(S23,722)가 턴 오프 되고, 제4 전압 스위치부(S13,721), 서스테인 전압 스위치(S8)가 턴 온 되어 형성되며, 이에 따라, 플라즈마 디스플레이 패널에 서스테인 펄스의 최저 전압을 공급할 수 있다.
지금까지 설명한 바와 같이, 전압 경로를 제4 전압 스위치부(S13,721), 제5 전압 스위치부(S23,722) 및 제6 전압 스위치부(S33,723)의 스위칭 동작에 의해 분산함으로써, 전압의 경로에서 발생하는 발열을 줄이면서 플라즈마 디스플레이 패널에 구동 전압을 공급할 수 있는 것이다.
도 9는 본 발명의 제4 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 9를 살펴보면, 지금까지 설명한 본 발명의 제3 실시 예에 따른 구동부와 실질적으로 동일하다. 이에 따라, 도 9에서는 도 8과 비교하여 달라진 부분에 대해서만 설명하기로 한다.
기준 전압원은 기준 전압 스위치부(826)의 일단과 전기적으로 연결된다. 기준 전압 스위치부(826)는 기준 전압 스위치(S6)를 포함한다. 이에 따라, 기준 전압원은 기준 전압 스위치(S6)의 일단과 전기적으로 연결된다. 기준 전압 스위치(S6)의 타단은 제4 전압 스위치부(S14,821)의 일단과 전기적으로 연결된다. 제4 전압 스위치부(S14,821)의 타단은 플라즈마 디스플레이 패널 및 제5 전압 스위치부(S24,822)의 일단과 전기적으로 공통 연결된다.
이는 도 8의 기준 전압 스위치부(726)와 비교하면 도 9의 기준 전압 스위치부(826)에서는 블록킹 스위치를 생략한 것이다. 이에 따라, 블록킹 스위치를 생략하여 회로 소자를 줄임으로써, 플라즈마 디스플레이 장치의 제조 비용을 줄일 수 있다.
도 10은 본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 10을 살펴보면, 본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함한다. 도 10에서는 도 6과 실질적으로 동일한 부분에 대한 설명은 생략하기로 한다.
도 10에 도시된 구동부의 연결관계를 알아보면 다음과 같다.
스캔 바이어스 전압원은 스캔 바이어스 전압 스위치부(S8)의 일단과 전기적으로 연결된다. 이때, 스캔 바이어스 전압 스위치부(S8)는 다이오드 소자(D)를 포함할 수 있다. 이에 따라, 다이오드(D)의 애노드는 스캔 바이어스 전압원과 전기적으로 연결되고, 다이오드(D)의 캐소드는 제2 커패시터(C2)의 일단 및 제7 전압 스위치부(S15,921)의 일단과 전기적으로 공통 연결된다.
이때, 스캔 바이어스 전압원에 역전류를 차단할 수 있는 역전류 차단부를 포함할 수 있다. 이에 따라 스캔 바이어스 전압원으로 역전류되는 것을 역전류 차단부에 의해 차단할 수도 있다. 이러한 역전류 차단부는 다이오드 소자(D)와 실질적으로 동일한 기능을 하는 것이다.
제7 전압 스위치부(S15,921)의 타단은 플라즈마 디스플레이 패널 및 제8 전압 스위치부(S25,922)의 일단과 전기적으로 공통 연결된다.
제8 전압 스위치부(S25,922)의 타단은 제2 커패시터(C2)의 타단, 셋 다운 스위치부(S5,925)의 일단과 전기적으로 공통 연결된다. 이때, 셋 다운 스위치부(S5,925)는 가변 셋 다운 스위치(S5)일 수 있다. 이에 따라, 가변 셋 다운 스위치(S5)의 일단은 제2 커패시터(C2)의 타단, 셋 다운 스위치부(S5,925)의 일단과 전기적으로 공통 연결되고, 가변 셋 다운 스위치(S5)의 타단은 셋 다운 전압원과 전기적으로 연결된다.
리셋 전압원은 셋 업 스위치부(927)의 일단과 전기적으로 연결된다. 이때, 셋 업 스위치부(927)는 블록킹 스위치(S7a,927a)와 가변 셋 업 스위치(S7)를 포함한다. 이에 따라, 리셋 전압원은 블록킹 스위치(S7a,927a)의 일단과 전기적으로 연결되고, 블록킹 스위치(S7a,927a)의 타단은 가변 셋 업 스위치(S7)의 일단, 제1 커패시터(C1)의 일단과 전기적으로 연결된다. 가변 셋 업 스위치(S7)의 타단은 제9 전압 스위치부(S35,923)의 일단, 제1 커패시터(C1)의 타단, 기준 전압 스위치부(S6,926)의 일단 및 에너지 회수 회로부(500)과 전기적으로 공통 연결된다.
이때, 리셋 전압원에 역전류를 차단할 수 있는 역전류 차단부를 포함할 수 있다. 이에 따라 리셋 전압원으로 역전류되는 것을 역전류 차단부에 의해 차단할 수도 있다. 이러한 역전류 차단부는 블록킹 스위치(S7a,927a)와 실질적으로 동일한 기능을 하는 것이다.
서스테인 전압원은 서스테인 전압 스위치부(924)의 일단과 전기적으로 연결 된다. 서스테인 전압 스위치부(S4,924)는 블로킹 스위치(S4a,924a)와 서스테인 전압 스위치(S4)를 포함한다. 이에 따라, 서스테인 전압원은 블로킹 스위치(S4a,924a)의 일단과 연결되고, 블로킹 스위치(S4a,924a)의 타단은 서스테인 전압 스위치(S4)의 일단과 전기적으로 연결된다. 서스테인 전압 스위치(S4)의 타단은 가변 셋 업 스위치(S7)의 타단, 제9 전압 스위치부(S35,923)의 일단, 제1 커패시터(C1)의 타단, 기준 전압 스위치부(926)의 일단 및 에너지 회수 회로부(500)과 전기적으로 공통 연결된다.
기준 전압 스위치(S6)의 타단은 기준 전압원과 전기적으로 연결된다.
제9 전압 스위치부(S35,923)의 타단은 제7 전압 스위치부(S15,921)의 타단, 제8 전압 스위치부(S25,922)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결된다.
이때, 제9 전압 스위치부(S35,923)는 제1 내부 다이오드와 제2 내부 다이오드를 포함하고, 이에 따라, 제1 내부 다이오드의 애노드는 서스테인 전압 스위치(S4)의 타단, 가변 셋 업 스위치(S7)의 타단, 제1 커패시터(C1)의 타단, 기준 전압 스위치부(926)의 일단 및 에너지 회수 회로부(500)과 전기적으로 공통 연결된다.
그리고, 제1 내부 다이오드의 캐노드와 제2 내부 다이오드의 애노드는 전기적으로 연결되고, 제2 내부 다이오드의 캐소드는 제7 전압 스위치부(S15,921)의 타단, 제8 전압 스위치부(S25,922)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결된다.
이와 같이 구동부의 스위칭 소자들이 연결됨에 따라, 플라즈마 디스플레이 패널로 공급되는 다양한 전압이 공급되는 경로를 제7 전압 스위치부(S15,921), 제8 전압 스위치부(S25,922) 및 제9 전압 스위치부(S35,923)의 스위칭 동작에 의해 분산하여 플라즈마 디스플레이 패널로 공급할 수 있다. 이에 따라, 전압 경로에서 발생하는 열을 줄일 수 있는 것이다.
이와 같이 연결된 스위칭 소자들을 통해 플라즈마 디스플레이 패널에 공급되는 전압 경로는 도 6 내지 도 9를 통해 충분히 유추할 수 있으므로 이에 대한 자세한 설명은 생략하기로 한다.
도 11은 본 발명의 제6 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 11을 살펴보면, 본 발명의 제6 실시 예에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 플라즈마 디스플레이 패널을 구동하는 구동부를 포함한다. 도 11에서는 도 6과 실질적으로 동일한 부분에 대한 설명은 생략하기로 한다.
도 11에 도시된 구동부의 연결관계를 알아보면 다음과 같다.
스캔 바이어스 전압원은 스캔 바이어스 전압 스위치부(S8)의 일단과 전기적으로 연결된다. 이때, 스캔 바이어스 전압 스위치부(S8)는 다이오드 소자(D)를 포함할 수 있다. 이에 따라, 다이오드(D)의 애노드는 스캔 바이어스 전압원과 전기적으로 연결되고, 다이오드(D)의 캐소드는 제2 커패시터(C2)의 일단 및 제10 전압 스위치부(S16,1021)의 일단과 전기적으로 공통 연결된다.
이때, 스캔 바이어스 전압원에 역전류를 차단할 수 있는 역전류 차단부를 포함할 수 있다. 이에 따라 스캔 바이어스 전압원으로 역전류되는 것을 역전류 차단부에 의해 차단할 수도 있다. 이러한 역전류 차단부는 다이오드 소자(D)와 실질적으로 동일한 기능을 하는 것이다.
제10 전압 스위치부(S16,1021)의 타단은 플라즈마 디스플레이 패널 및 제11 전압 스위치부(S26,1022)의 일단과 전기적으로 공통 연결된다.
제11 전압 스위치부(S26,1022)의 타단은 제2 커패시터(C2)의 타단, 셋 다운 스위치부(S5,1025)의 일단과 전기적으로 공통 연결된다. 이때, 셋 다운 스위치부(S5,1025)는 가변 셋 다운 스위치(S5)일 수 있다. 이에 따라, 가변 셋 다운 스위치(S5)의 일단은 제2 커패시터(C2)의 타단 및 제11 전압 스위치부(S26,1022)의 타단과 전기적으로 공통 연결되고, 가변 셋 다운 스위치(S5)의 타단은 셋 다운 전압원과 전기적으로 연결된다.
리셋 전압원은 셋 업 스위치부(1027)의 일단과 전기적으로 연결된다. 이때, 셋 업 스위치부(1027)는 블록킹 스위치(S7a,1027a)와 가변 셋 업 스위치(S7)를 포함한다. 이에 따라, 리셋 전압원은 블록킹 스위치(S7a,1027a)의 일단과 전기적으로 연결되고, 블록킹 스위치(S7a,1027a)의 타단은 가변 셋 업 스위치(S7)의 일단, 제1 커패시터(C1)의 일단과 전기적으로 공통 연결된다. 가변 셋 업 스위치(S7)의 타단은 경로 스위치부(S10,1029)의 일단, 제1 커패시터(C1)의 타단 및 기준 전압 스위치부(1026)의 일단과 전기적으로 공통 연결된다.
이때, 리셋 전압원에 역전류를 차단할 수 있는 역전류 차단부를 포함할 수 있다. 이에 따라 리셋 전압원으로 역전류되는 것을 역전류 차단부에 의해 차단할 수도 있다. 이러한 역전류 차단부는 블록킹 스위치(S7a,1027a)와 실질적으로 동일한 기능을 하는 것이다.
서스테인 전압원은 서스테인 전압 스위치부(S4,1024)의 일단과 전기적으로 연결된다. 서스테인 전압 스위치부(S4,1024)는 서스테인 전압 스위치(S4)를 포함한다. 이에 따라, 서스테인 전압원은 서스테인 전압 스위치(S4)의 일단과 전기적으로 연결된다. 서스테인 전압 스위치(S4)의 타단은 가변 셋 업 스위치(S7)의 타단, 경로 스위치부(S10,1029)의 일단, 제1 커패시터(C1)의 타단 및 기준 전압 스위치부(1026)의 일단과 전기적으로 공통 연결된다.
기준 전압 스위치(S6)의 타단은 기준 전압원과 전기적으로 연결된다.
경로 스위치부(S10,1029)의 타단은 제2 커패시터(C2)의 타단, 셋 다운 스위치부(S5,1025)의 일단 및 제11 전압 스위치부(S26,1022)의 타단과 전기적으로 공통 연결된다.
에너지 저장부(Cs)의 일단은 에너지 공진부(Ls)의 일단과 전기적으로 연결되고, 에너지 저장부(Cs)의 타단은 기준 전압원과 전기적으로 연결된다.
에너지 공진부(Ls)의 타단은 제12 전압 스위치부(S36,1023)의 일단과 전기적으로 연결된다.
제12 전압 스위치부(S36,1023)의 타단은 제10 전압 스위치부(S16,1021)의 타단, 제11 전압 스위치부(S26,1022)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결된다.
이때, 제12 전압 스위치부(S36,1023)는 제1 내부 다이오드와 제2 내부 다이오드를 포함하고, 이에 따라, 제1 내부 다이오드의 애노드는 에너지 공진부(Ls)의 타단과 전기적으로 공통 연결된다.
그리고, 제1 내부 다이오드의 캐노드와 제2 내부 다이오드의 애노드는 전기적으로 연결되고, 제2 내부 다이오드의 캐소드는 제10 전압 스위치부(S16,1021)의 타단, 제11 전압 스위치부(S26,1022)의 일단 및 플라즈마 디스플레이 패널과 전기적으로 공통 연결된다.
이와 같이 구동부의 스위칭 소자들이 연결됨에 따라, 플라즈마 디스플레이 패널로 공급되는 다양한 전압이 공급되는 경로를 제10 전압 스위치부(S16,1021), 제11 전압 스위치부(S26,1022) 및 제12 전압 스위치부(S36,1023)로 분산하여 플라즈마 디스플레이 패널로 공급할 수 있다. 즉, 전압의 경로를 제10 전압 스위치부(S16,1021), 제11 전압 스위치부(S26,1022) 및 제12 전압 스위치부(S36,1023)의 스위칭 동작에 의해 분산하여 플라즈마 디스플레이 패널에 공급함으로써, 전압의 경로에서 발생하는 발열을 줄일 수 있는 것이다. 다시 말해, 플라즈마 디스플레이 패널에 공급되는 전압을 다양한 경로가 공급함으로써, 전압이 공급될 때 발생하는 열을 분산시킬 수 있으므로, 전압이 공급되는 경로에서 발생하는 열을 줄일 수 있는 것이다.
이와 같이 연결된 스위칭 소자들을 통해 플라즈마 디스플레이 패널에 공급되는 전압 경로는 도 6 내지 도 9를 통해 충분히 유추할 수 있으므로 이에 대한 자세한 설명은 생략하기로 한다.
또한, 지금까지 설명한 제1 실시 예부터 제6 실시 예에 도시된 제1 전압 스위치부 내지 제3 전압 스위치부, 제4 전압 스위치부 내지 제6 전압 스위치부, 제7 전압 스위치부 내지 제9 전압 스위치부, 제10 전압 스위치부 내지 제12 전압 스위치부 각각은 단일 집적회로로 집적될 수 있다.
이와 같이, 전압 스위치부들이 단일 집적회로에 집적됨으로써, 회로의 소형화가 가능하며, 구동 회로의 신뢰성을 향상시킬 수 있는 것이다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다 는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 것이다.
도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.
도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법에서 영상의 계조를 구현하기 위한 프레임을 설명하기 위한 것이다.
도 5는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 동작을 설명하기 위한 것이다.
도 6은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 7은 본 발명의 제2 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 8은 본 발명의 제3 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 9는 본 발명의 제4 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.
도 10은 본 발명의 제5 실시 예에 따른 플라즈마 디스플레이 장치의 구동부 를 설명하기 위한 것이다.
도 11은 본 발명의 제6 실시 예에 따른 플라즈마 디스플레이 장치의 구동부를 설명하기 위한 것이다.

Claims (22)

  1. 플라즈마 디스플레이 패널;과
    상기 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고,
    상기 구동부는
    리셋 기간 동안에는 리셋 펄스의 최고 전압을, 어드레스 기간에는 스캔 바이어스 전압을, 서스테인 기간 동안 서스테인 펄스의 최고 전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제1 전압 스위치부;
    상기 리셋 기간 동안 상기 리셋 펄스의 최저 전압을, 상기 어드레스 기간 동안 상기 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제2 전압 스위치부; 및
    상기 서스테인 기간 동안 상기 서스테인 펄스의 최저전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제3 전압 스위치부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 제3 전압 스위치부는 상기 서스테인 기간 동안 상기 서스테인 펄스의 최고전압까지 상승하는 전압과 상기 서스테인 펄스의 최저전압까지 하강하는 전압을 상기 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 제2 전압 스위치부는 상기 서스테인 기간 동안 상기 서스테인 펄스의 최고전압까지 상승하는 전압과 상기 서스테인 펄스의 최저전압까지 하강하는 전압을 상기 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제1 항 내지 제3 항에 있어서,
    서스테인 전압 스위치부는 서스테인 전압원으로 공급되는 역전류를 차단하는 블록킹 스위치와 상기 서스테인 전압원으로 공급되는 서스테인 전압을 제어하는 서스테인 전압 스위치를 포함하고,
    상기 제1 전압 스위치부는 상기 서스테인 전압 스위치부와 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제1 항 또는 제2 항에 있어서,
    상기 제2 전압 스위치부는 상기 셋 업 스위치부 및 상기 셋 다운 스위치부와 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제1 항 또는 제3 항에 있어서,
    상기 제2 전압 스위치부는 상기 셋 업 스위치부, 상기 셋 다운 스위치부 및 에너지 회수부와 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 제3 전압 스위치부는 내부 다이오드를 포함하고,
    상기 내부 다이오드의 애노드는 상기 플라즈마 디스플레이 패널과 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제1 항에 있어서,
    상기 제1 전압 스위치부, 상기 제2 전압 스위치부 및 상기 제3 전압 스위치부는 단일 집적회로로 집적되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 플라즈마 디스플레이 패널;과
    상기 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고,
    상기 구동부는
    서스테인 기간 동안 서스테인 펄스의 최저 전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제4 전압 스위치부;
    상기 서스테인 기간 동안 상기 서스테인 펄스의 최고전압을 상기 플라즈마 디스플레이 패널에 공급하거나 상기 서스테인 펄스의 최고전압까지 상승하는 전압과 상기 서스테인 펄스의 최저전압까지 하강하는 전압을 상기 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 제5 전압 스위치부; 및
    상기 리셋 기간 동안에는 리셋 펄스의 최고 전압을, 상기 어드레스 기간 동안 상기 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제6 전압 스위치부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제9 항에 있어서,
    기준 전압 스위치부는 기준 전압원으로 공급되는 역전류를 차단하는 블록킹 스위치와 상기 기준 전압원으로 공급되는 기준 전압을 제어하는 기준 전압 스위치를 포함하고,
    상기 제4 전압 스위치부는 기준 전압 스위치부와 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제9 항에 있어서,
    상기 제6 전압 스위치부는 내부 다이오드를 포함하고,
    상기 내부 다이오드의 캐소드는 상기 플라즈마 디스플레이 패널과 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제9 항에 있어서,
    상기 제4 전압 스위치부로 스캔 바이어스 전압을 공급하는 스캔 바이어스 전 압원 및 상기 제6 전압 스위치부로 상기 리셋 펄스의 최고 전압을 공급하는 리셋 전압원은 상기 스캔 바이어스 전압원 및 상기 리셋 전압원으로 역전류되는 것을 차단하기 위해 역전류 차단부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제9 항에 있어서,
    상기 제4 전압 스위치부, 상기 제5 전압 스위치부 및 상기 제6 전압 스위치부는 단일 집적회로로 집적되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 플라즈마 디스플레이 패널;과
    상기 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고,
    상기 구동부는
    어드레스 기간 동안 스캔 바이어스 전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제7 전압 스위치부;
    상기 어드레스 기간 동안 상기 스캔 바이어스 전압으로부터 하강하는 스캔 펄스의 최저 전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제8 전압 스위치부; 및
    리셋 기간 동안 리셋 펄스의 최고 전압을, 서스테인 기간 동안 상기 서스테인 펄스를 상기 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 제9 전압 스위치부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 제14 항에 있어서,
    상기 제7 전압 스위치부로 상기 스캔 바이어스 전압을 공급하는 스캔 바이어스 전압원 및 상기 제8 전압 스위치부로 상기 리셋 펄스의 최고 전압을 공급하는 리셋 전압원은 상기 스캔 바이어스 전압원 및 상기 리셋 전압원으로 역전류되는 것을 차단하기 위해 역전류 차단부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  16. 제14 항에 있어서,
    상기 기준 전압 스위치부는 상기 기준 전압원으로 공급되는 기준 전압을 제어하는 기준 전압 스위치를 포함하고,
    상기 기준 전압 스위치는 상기 제9 전압 스위치부와 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  17. 제14 항에 있어서,
    상기 제9 전압 스위치부는 제1 내부 다이오드와 제2 내부 다이오드를 포함하고,
    상기 제1 내부 다이오드의 캐노드와 상기 제2 내부 다이오드의 애노드는 전기적으로 연결되고, 상기 제2 내부 다이오드의 캐소드는 상기 플라즈마 디스플레이 패널과 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  18. 제14 항에 있어서,
    상기 제7 전압 스위치부, 상기 제8 전압 스위치부 및 상기 제9 전압 스위치부는 단일 집적회로로 집적되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  19. 플라즈마 디스플레이 패널;과
    상기 플라즈마 디스플레이 패널을 구동하는 구동부를 포함하고,
    상기 구동부는
    어드레스 기간 동안 스캔 바이어스 전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제10 전압 스위치부;
    리셋 기간 동안 리셋 펄스의 최고 전압을, 서스테인 기간 동안 서스테인 펄스의 최고 전압을, 서스테인 기간 동안 서스테인 펄스의 최저 전압을 상기 플라즈마 디스플레이 패널에 공급하도록 제어하는 제11 전압 스위치부; 및
    상기 서스테인 기간 동안 상기 서스테인 펄스의 최고전압까지 상승하는 전압과 상기 서스테인 펄스의 최저전압까지 하강하는 전압을 상기 플라즈마 디스플레이 패널에 공급하거나 회수하도록 제어하는 제12 전압 스위치부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  20. 제19 항에 있어서,
    상기 제12 전압 스위치부는 제1 내부 다이오드와 제2 내부 다이오드를 포함 하고,
    상기 제1 내부 다이오드의 캐노드와 상기 제2 내부 다이오드의 애노드는 전기적으로 연결되고, 상기 제2 내부 다이오드의 캐소드는 상기 플라즈마 디스플레이 패널과 전기적으로 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  21. 제19 항에 있어서,
    상기 제10 전압 스위치부로 상기 스캔 바이어스 전압을 공급하는 스캔 바이어스 전압원 및 상기 제11 전압 스위치부로 상기 리셋 펄스의 최고 전압을 공급하는 리셋 전압원은 상기 스캔 바이어스 전압원 및 상기 리셋 전압원으로 역전류되는 것을 차단하기 위해 역전류 차단부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  22. 제19 항에 있어서,
    상기 제10 전압 스위치부, 상기 제11 전압 스위치부 및 상기 제12 전압 스위치부는 단일 집적회로로 집적되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020080040793A 2008-04-30 2008-04-30 플라즈마 디스플레이 장치 KR20090114914A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080040793A KR20090114914A (ko) 2008-04-30 2008-04-30 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040793A KR20090114914A (ko) 2008-04-30 2008-04-30 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20090114914A true KR20090114914A (ko) 2009-11-04

Family

ID=41556104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040793A KR20090114914A (ko) 2008-04-30 2008-04-30 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20090114914A (ko)

Similar Documents

Publication Publication Date Title
KR20090026978A (ko) 플라즈마 디스플레이 장치
US7439942B2 (en) Plasma display panel driving apparatus
US20090109138A1 (en) Plsma display apparatus
US20070188410A1 (en) Plasma display apparatus and method of driving thereof
KR100822215B1 (ko) 디스플레이 패널의 구동장치
KR100802334B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR20090114914A (ko) 플라즈마 디스플레이 장치
KR20090029005A (ko) 플라즈마 디스플레이 장치
US8081143B2 (en) Plasma display apparatus
KR100632211B1 (ko) 게이트 전류 특성이 개선된 플라즈마 디스플레이 패널의구동 장치
KR100903647B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 그를 이용한플라즈마 디스플레이 장치
KR20080044996A (ko) 플라즈마 디스플레이 패널의 어드레스 신호 출력 방법
KR100867579B1 (ko) 플라즈마 디스플레이 장치
KR100726992B1 (ko) 플라즈마 디스플레이 장치
KR20080024387A (ko) 디스플레이 패널의 구동장치 및 그 구동방법
KR20090126536A (ko) 플라즈마 디스플레이 장치
KR20080018058A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20080043171A (ko) 플라즈마 디스플레이 패널의 구동 방법
US20090096720A1 (en) Plasma display apparatus and method of driving the same
KR20090043725A (ko) 플라즈마 디스플레이 장치
KR20090095035A (ko) 플라즈마 디스플레이 장치
KR20090118644A (ko) 플라즈마 디스플레이 장치
KR20100128591A (ko) 플라즈마 디스플레이 장치
KR20090083792A (ko) 플라즈마 디스플레이 장치
KR20090022133A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination