KR20090113542A - 다이오드 레이저를 이용한 반도체용 금속 산화막의유효두께 조절장치 - Google Patents

다이오드 레이저를 이용한 반도체용 금속 산화막의유효두께 조절장치 Download PDF

Info

Publication number
KR20090113542A
KR20090113542A KR1020080039317A KR20080039317A KR20090113542A KR 20090113542 A KR20090113542 A KR 20090113542A KR 1020080039317 A KR1020080039317 A KR 1020080039317A KR 20080039317 A KR20080039317 A KR 20080039317A KR 20090113542 A KR20090113542 A KR 20090113542A
Authority
KR
South Korea
Prior art keywords
laser beam
laser
oxide film
wavelength band
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020080039317A
Other languages
English (en)
Inventor
장유민
Original Assignee
주식회사 에프에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에프에스티 filed Critical 주식회사 에프에스티
Priority to KR1020080039317A priority Critical patent/KR20090113542A/ko
Publication of KR20090113542A publication Critical patent/KR20090113542A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다이오드 레이저를 이용하여 반도체 기판 위에 생성된 금속 산화막의 유효두께를 조절하여 소자의 성능을 개선하는 장치에 관련된 것이다. 본 발명의 목적은 초 미세 반도체 공정에서 산화막의 유효 두께를 조절하기 위한 레이저 열처리 장치를 제공하는 데 있다. 본 발명의 목적을 달성하기 위해 본 발명에 의한 반도체용 금속 산화막의 유효두께 조절장치는, 레이저 빔을 생성하는 레이저 빔 발생기와; 상기 레이저 빔을 가공하고, 정해진 장소로 전송하기 위한 광학 시스템과; 반도체 웨이퍼 기판을 장착하고, 상기 레이저 빔 발생기에서 생성되어 상기 광학 시스템에 의해 가공된 상기 레이저 빔을 상기 반도체 웨이퍼 기판에 고르게 조사하는 스테이지를 포함한다.
레이저 열처리, 반도체 레이저 열처리, 반도체 레이저 열처리 장치.

Description

다이오드 레이저를 이용한 반도체용 금속 산화막의 유효두께 조절장치{SYSTEM FOR CONTROLLING METAL-OXIDE FILM THICKNESS OF SEMICONDUCTOR USING DIODE LASER}
본 발명은 반도체용 금속 산화막의 유효두께 조절장치에 관련된 것이다. 더 상세하게, 본 발명은 다이오드 레이저를 이용하여 반도체 기판 위에 생성된 금속 유전체 산화막의 유효두께를 조절하여 소자의 성능을 개선하는 장치에 관련된 것이다.
반도체 제조 기술이 발전함에 따라, 미세 반도체 기술은 점차 넓은 면적의 웨이퍼 상에서 더욱 작은 스케일의 트랜지스터 소자를 구현하기에 이르렀다. 일반적으로 반도체 소자에서는, 소스 및 드레인 영역에 첨가된 불순물의 전기적 특성을 향상 시키기 위해서, 혹은 게이트 영역의 유리질 실리콘을 재결정화하기 위한 방법으로 열처리 공정을 사용하고 있다. 열처리 공정에는 여러 가지 방법이 있지만, 특히, 레이저를 이용한 열처리 방법을 많이 사용한다. 이는 소스-드레인 영역에 첨가된 불순물의 이동을 방지하면서 전기적 특성만을 향상시키기 위해서는 극히 짧은 시간 동안만 가열하고, 즉시 냉각하여야 하는데, 레이저 열처리 방법이 이에 적 당하기 때문이다.
도 1은 실리콘 CMOS 소자의 일반적인 구조를 나타내는 도면이다. 도 1을 참조하여, 유효 산화막 두께에 대하여 설명한다. 실리콘 기판(1)에 불순물을 주입하여 일정간격으로 떨어진 소스영역(3)과 드레인영역(5)이 형성되어 있다. 상기 소스(3) 및 드레인 영역(5)에 걸쳐 형성된 게이트 산화막(7)이 있다. 그리고, 상기 게이트 산화막(7) 위에는 게이트 (전극)(9)가 형성되어 있다. 여기서, 게이트(9)는 상기 게이트 산화막(7)을 사이에 두고, 상기 소스(3) 및 드레인 영역(5)과 중첩되어 있고, 게이트(9)의 전압을 조절하여, 소스 영역(3)에서 드레인 영역(5)으로 전하를 이동시키거나 차단하는 스위치 역할을 수행한다.
이와 같은 CMOS 소자에서, 공정 수율을 개선하고, 소자의 성능을 개선하고자 하는 목적에서 게이트의 폭(WG)을 점점 축소하는 추세에 있다. 특히, 소자의 집적도가 높아질수록 그리고, 게이트의 스위칭 속도가 더욱 빨라져야 할 필요가 있을수록, 게이트 폭(WG)은 점점 감소하는 방향으로 설계되고 있다.
CMOS 소자의 가장 중요한 전기적 특성은 유전체 산화막(7)에 의한 용량값 (Capacitance)에 의해 주어진다. 이 용량값은 유효 산화막의 두께(EOT: Effective Oxide Thickness), 면적 그리고 산화막의 유전율 값으로 결정되는데, 그 상관 관계식은 다음과 같다.
Figure 112008030399882-PAT00001
여기서, k는 산화막의 유전율 값, t는 산화막의 두께 그리고, A는 산화막의 면적을 나타낸다. 산화막의 면적인 A는 도 1에서 알 수 있듯이 CMOS의 구조상 게이트 선폭(WG)의 제곱에 비례함을 알 수 있다.
CMOS 소자의 특성을 향상시키기 위해 게이트 선폭(WG)을 줄이게 되면, 위 수학식 1에서 알 수 있듯이, A값이 게이트 선폭(WG)의 자승에 비례하여 줄어들게 된다. 하여, C 값을 유지하기 위해 우선 생각할 수 있는 것은 산화막의 두께(EOT)를 줄이는 것이다.
일반적으로, 사용하고 있는 게이트 선폭(WG)과 산화막 두께(EOT)와의 관계는 다음 수학식 2와 같다.
Figure 112008030399882-PAT00002
따라서, 만약 게이트 선폭이 70nm 이하가 되도록 설계를 한다면, CMOS 소자(로직 소자, DRAM 소자, Flash 메모리 등)의 산화막(7) 두께(EOT)는 30Å 미만으로 얇아져야 한다. 30Å 미만의 산화막(7)은, 그 주요 구성인자인 실리콘 원자 층으 로 따져 볼 때, 약 6~7개의 층에 해당하는 두께인 것으로서, 양자역학적 터널링 효과에 의해 게이트(9)에서 소스(3) 및 드레인(5) 영역으로의 누설 전류가 자주 많이 발생하게 된다. 이러한 누설 전류는 소자의 전력 소모를 증가시키거나, 열 발생을 촉진하여 소자의 작동에 많은 문제를 야기한다.
이러한 문제점을 해결하기 위해, 유전율 k의 값이 높은 유전체 박막을 이용하여 절연막으로 사용하는 시도가 이루어지고 있다. 고유전율을 (High-k) 가지는 유전체 박막을 형성하는 물질로는 주로 Al2O3, HfO2 등의 금속 산화물을 사용한다.
즉, 양자역학적 터널링 효과에 의한 누설 전류를 억제하면서 유효산화막 두께(EOT)를 줄이기 위해서는 실리콘 산화막 (유전율 k는 약 3.9) 보다 높은 유전율을 갖는 물질을 사용해야 한다. 일례로, 실리콘 나이트 라이드(SiN) 혹은 SiN 계의 산화물은 최고 유전율 값이 7.6이다. 또 다른 예로서는, TiO2, Al2O3, ZrO2, Zr(Hf)O2-SiO2 등과 같은 전이 금속 또는 전이후 금속 산화물을 사용하기도 한다.
이와 같이 고유전율(High-k)를 갖는 산화 알루미늄 혹은 산화 하프늄과 같은 산화막을 게이트 절연막으로 사용하는 경우, 종래의 열처리 공정은 금속 산화물 층에서 금속 원자들의 재결정화가 발생하고, 이러한 금속 결정 클러스터에 의해 누설전류가 오히려 증가하는 문제점이 있다. 또한, 열처리 공정에 의한 산소 원자의 확산 및 공극의 발생으로 인해 전기적, 화학적으로 불안정하여 게이트 전극 물질과의 박리 등이 발생하기도 한다.
결과적으로는, 초미세 게이트 선폭을 갖는 반도체 소자에 있어서, 소스-드레 인 영역에 첨가된 불순물의 활성화 및 확산 방지 그리고 게이트 산화막의 성질 개선을 위한 열처리를 위해서는 레이저 열처리 방식이 가장 적절하다. 그러나, 종래 기술에 의한 레이저를 이와 같은 초미세 CMOS 공정에 적용하는 데에는 많은 문제점들이 있다.
예를 들면, 종래의 레이저 광원 그룹은 Nd:YAG, Nd:글래스, 알렉산드라이트 혹은 Ti:사파이어와 같은 고체에 반도체 다이오드 레이저를 조명하여 2차적으로 레이저를 발생시키거나, 아크 램프 등으로 조명하여 2차적으로 레이저를 발생하는 방식을 사용한다. 따라서, 전기-광 변환 효율이 낮다.
한편, 자외선 영역의 엑시머(Eximer) 레이저를 이용하는 경우에는 간섭성 특성이 낮기 때문에, 기존의 레이저 구성으로 사용할 수 있다. 그러나, 엑시머 레이저의 출력 펄스간 안정도가 낮기때문에 웨이퍼 상 연속된 소자에 균일하게 레이저를 조명하는데 어려움이 있다. 그리고, 엑시머 레이저는 풋 프린트(foot print)가 크고, 전기-광 변환 효율이 반도체 다이오드 레이저와 비교하여 상당히 떨어진다.
결과적으로는, 45nm 이하의 게이트 선폭을 갖는 반도체 소자에 있어서, 금속 게이트 전극물질에 대하여 적절할 열함수와 높은 흡착성을 갖도록 하면서, 소자에 대해서는 한계 전압을 조절하는 새로운 레이저 열처리 방법이 필요하다.
본 발명의 목적은 초 미세 반도체 공정에서 산화막의 유효 두께를 조절하기 위한 레이저 열처리 장치를 제공하는 데 있다. 본 발명의 다른 목적은, 초 미세 반도체 공정에서 산화막에 대한 적절한 열함수와 높은 흡착성을 갖는 레이저 열처리 장치를 제공하는 데 있다. 본 발명의 또 다른 목적은, 열처리 대상인 웨이퍼에 연속된 소자에 균일하게 레이저를 조명할 수 있는 레이저 열처리 장치를 제공하는 데 있다. 본 발명의 또 다른 목적은, 전기-광 변환 효율이 높은 레이저 열처리 장치를 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위해 본 발명은, 레이저 빔을 생성하는 레이저 빔 발생기와; 상기 레이저 빔을 가공하고, 정해진 장소로 전송하기 위한 광학 시스템과; 반도체 웨이퍼 기판을 장착하고, 상기 레이저 빔 발생기에서 생성되어 상기 광학 시스템에 의해 가공된 상기 레이저 빔을 상기 반도체 웨이퍼 기판에 고르게 조사하는 스테이지를 포함하는 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치를 제공한다.
본 발명에서는 다이오드 레이저를 광원으로 사용함으로써, 전기-광 변환 효 율에 대한 이득이 매우 뛰어나서, 효율적인 열처리를 수행할 수 있다. 본 발명에서는 고체 레이저를 사용하였으므로, 레이저 발생시 유독 물질이 발생하지 않는 장점이 있다. 또한, 고체 다이오드 레이저를 사용함으로써, 복잡한 광원계를 사용하지 않고도 효율적인 레이저를 얻을 수 있다. 그리고, 풋-프린트가 작고 안전하며, 유지 보수 및 비용 측면에서도 경제성이 높다. 또한, 파장과 편광이 다른 복수 개의 다이오드 레이저를 사용하여, 충분한 레이저 빔의 파워를 확보하고, 간섭성을 효과적으로 제거하였으며, 편광에 대한 의존성을 현저히 줄였다.
도 2는 본 발명에 의한 반도체 다이오드 레이저를 이용한 금속 산화막의 열처리 장치를 나타내는 개략도이다. 이하, 도 2를 참조하여, 본 발명의 상세한 실시 예를 설명한다.
본 발명에 의한 반도체 레이저를 이용한 금속 산화막 열처리 장치는 다이오드 레이저 발생기(101)와, 광학 시스템(103), 그리고 스테이지(105)를 포함한다. 다이오드 레이저 발생기(101)는 열처리용으로 사용할 레이저 빔을 생성하는 장치이다. 광학 시스템(103)은 레이저 발생기(101)에서 생성된 레이저 빔을 열처리에 적당하도록 가공하며, 열처리 대상으로 전송하기 위한 광학적 기구들로 이루어진 장치이다. 마지막으로 스테이지(105)는 열처리 대상인 금속 산화막(503)이 형성된 웨이퍼 기판(501)을 장착할 수 있으며, 사용자의 설계에 따라 정해진 열처리 공정을 수행하기 위한 장치이다.
우선, 레이저 열처리 장치를 구성하기 위해서는, 여러 가지 고려할 사항들이 있다. 기본적으로, 열처리 온도와 사용할 레이저 빔의 파장이다. 먼저, 열처리 온도에 대하여 고려할 사항들을 살펴본다.
레이저 열처리에 유리한 레이저 빔은 가늘고 긴 직선 형태를 가지는 것이 바람직하다. 레이저 진행 방향에 대해 수직한 평면 상으로 레이저 빔을 수평 이동하거나, 열처리 대상 기판이 움직임으로써 열처리 대상물의 표면에 고르게 레이저 빔을 조사하는 것이 바람직하다. 본 발명에서 사용하는 CMOS 소자 웨이퍼 기판에서는 대표적으로 1500℃ 이하에서 열처리를 수행하는 것을 목표로 하였다. 이러한 반도체 기판에서 사용하기에 적절한 레이저 빔의 굵기는 실험적으로 0.1mm ~ 1.0mm정도의 크기가 가장 적당하다.
이와 같이, 열처리 목표 온도와 레이저 빔의 굵기가 정해지고 나면, 웨이퍼 기판에 고르게 열처리를 하기 위해 레이저 빔이 웨이퍼를 스캔하는 시간 즉, 레이저 빔 혹은 웨이퍼 기판의 이동 속도가 정해진다. 예를 들어, 레이저 빔의 굵기를 0.5mm로 하고 웨이퍼 혹은 레이저 빔의 이동 속도를 600mm/s로 하였을 경우, 레이저 빔의 파워가 600W가 넘으면 웨이퍼가 깨지는 현상이 일어난다. 따라서, 이러한 경우를 기준으로 하여, 기판이 열처리 온도를 견디지 못하고 깨어지지 않도록 설계를 하여야 한다.
일반적으로 실리콘 웨이퍼 기판을 열처리하는 시간은 수nm 더욱 바람직하게는 1ms 이내로 수행하는 것이 가장 좋다. 또한, 실리콘 웨이퍼 기판의 열처리 온도는 최고 1500℃이하를 유지하는 것이 바람직하다. 이를 구현하기 위해, 본 발명 에 의한 레이저 열처리 장치에서의 레이저 빔의 단면 직경(굵기), 스테이지의 스캔 속도 및 레이저 빔의 파워 사이에서의 관계를 다음과 같이 설정하였다.
스테이지 스캔 속도가 증가할수록 웨이퍼의 단위 면적당 열처리 속도가 빨라진다. 스테이지 스캔 속도가 빠른 것이 전체 공정상에 매우 유리한 측면이 있지만, 기구적인 한계에 의해 최고 수m/s 이내인 것이 바람직하다. 반면, 레이저 빔의 단면 직경이 커질수록 한 번에 열처리 되는 웨이퍼 기판의 면적이 넓어진다. 만일, 너무 많은 에너지가 동일 웨이퍼의 기판 위치에 집중적으로 가해지면 열 스트레스가 증가하여 기판 깨짐이 발생할 수 있다. 웨이퍼 기판의 열처리 시간을 1ms로 지정하기 위해서 레이저 빔의 단면 직경(굵기)는 다음 조건을 만족하는 것이 바람직하다.
레이저 빔의 단면 직경 ≒ 열처리 시간(1ms) × 스테이지 스캔 속도
본 발명에서는, 레이저 빔의 단면 직경을 0.45mm로 그리고 스테이지의 스캔 속도를 500mm/s 정도로 설정하여, 위 조건을 만족시켰다. 이 조건에서 약 600W의 레이저 파워를 이용하는 것이 가장 바람직한 결과를 가지는 것으로 나타났다.
다음으로, 사용할 레이저 빔의 파장에 대하여 살펴본다. 열처리 대상인 CMOS 소자는 주로 실리콘 기판 위에 형성된다. 실리콘 웨이퍼는 1000nm 이상의 파장을 갖는 레이저 빔을 투과하므로, 레이저가 열로 변화하여 웨이퍼에 열 에너지를 전달하는 효율이 현저히 저하된다. 물론, 어떤 종래의 기술에서 10.6㎛를 갖는 원적외선 영역의 레이저를 사용한 예도 있으나, 이 경우에는 열 흡수를 유발하기 위 한 추가적인 광원이나 가열장치를 사용한 것으로 부대 장치가 반드시 필요하다. 본 발명에서는, 이러한 부대 장치 없이도 레이저 빔 자체에서 웨이퍼 기판으로 열을 효율적으로 전달하기 위해 900nm 파장 대역의 레이저 빔을 사용한다.
이와 같은 고려 사항들을 바탕으로 본 발명의 실시 예에서는, 열처리 온도를 1500℃ 이하로 하기 위해, 레이저 발생기(101)의 파워를 약 1000W 정도로 하고, 사용하는 레이저 빔의 광원은 900nm ~ 1000nm파장 대역의 것으로 한다. 열처리 웨이퍼의 파장 의존성을 줄이기 위해 서로 다른 파장 대역을 갖는 복수개의 레이저 다이오드를 사용한다. 구체적으로는, 4개의 레이저 다이오드를 사용한다. 본 실시 예에서 이와 같은 요건을 만족하기 위해서 다이오드 레이저 발생기(101)를 다음 도 3과 같이 구성하였다. 도 3은 본 발명의 실시 예에 의한 다이오드 레이저 발생기의 구성을 나타내는 개략도이다.
250W(전체 출력 세기의 1/4)의 파워를 가지며, 900nm 초반 대역 범위의 어떤 한 파장 갖는 레이저 빔을 발생하는 제1레이저 다이오드(201) 및 제2 레이저 다이오드(203)를 포함한다. 여기서, 제1레이저 다이오드(201)와 제2레이저 다이오드 (203)의 파장의 차이는 15nm 이상인 것이 바람직하다. 또한, 250W(전체 출력 세기의 1/4)의 파워를 가지며, 900nm 중반 대역 범위의 한 파장 값을 갖는 레이저 빔을 발생하는 제3 레이저 다이오드(205) 및 제4 레이저 다이오드(207)를 포함한다. 여기서, 제3레이저 다이오드(205)와 제4레이저 다이오드(207)의 파장의 차이는 15nm 이상인 것이 바람직하다. 한편, 제1 및 제2 레이저 다이오드(201 및 203)와 제3 및 제4 레이저 다이오드(205 및 207)의 파장의 차이는 30nm 이상 되도록 설정하는 것이 바람직하다. 예를 들어, 제1 레이저 다이오드 (201)와 제3 레이저 다이오드 (205)의 파장 차이 및 제2 레이저 다이오드(203)와 제4 레이저 다이오드(207)의 파장 차이는 각각 30nm 이상인 것이 바람직하다. 제1 레이저 다이오드 (201)와 제2 레이저 다이오드(203)에서 발생한 각 250W(전체 출력 세기의 1/4)의 레이저 빔을 한 공간상으로 집속 하기 위해, 제1 전반사 거울(211)과 제1 PBC (Polarization Beam Coupler)(213)를 이용한다. 마찬가지로, 제3 레이저 다이오드 (205)와 제4 레이저 다이오드(207)에서 발생한 각 250W(전체 출력 세기의 1/4)의 레이저 빔을 한 공간상으로 집속 하기 위해, 제2 전반사 거울(215)과 제2 PBC(217)를 이용한다. 그 결과, 500W(전체 출력 세기의 1/2)의 파워를 갖는 900nm 초반 파장 대역의 레이저 빔과, 500W(전체 출력 세기의 1/4)의 파워를 갖는 900nm 중반 파장 대역의 레이저 빔이 각각 생성된다. 이들 두 레이저 빔을 DM(Dichroic Mirror)(211)을 이용하여 집속한다. 결국, 다이오드 레이저 발생기(101)에서는 약 1000W의 파워를 가지며, 900nm 대역의 파장을 갖는 레이저 빔을 출력한다. 제1 및 제2 전반사 거울들 (211, 215)과, 제1 및 제2 PBC들(213, 217)을 적절히 조절하여, 1000W 이하의 값을 갖도록 레이저 빔의 파워를 조절할 수 있다. 혹은, 제1 내지 제4 레이저 다이오드들(201, 203, 205, 207)의 파워를 조절하여, 1000W 이하의 파워를 갖도록 레이저 빔의 파워를 조절할 수도 있다.
본 실시 예에서 설정한 레이저 발생기(101)의 최대 출력값인 1000W 및 사용한 레이저 다이오드의 개수인 4개는 한정적인 값이 아니고, 본 발명에서 실시한 한 예일 뿐이다. 따라서, 본 발명의 당해 기술자라면 본 발명의 개념을 토대로 필요 에 의해 수 kW의 파워를 갖는 레이저 발생기를 설계할 수 있다. 예를 들어, 900nm 대역의 파장을 갖는 제5 및 제6 레이저 다이오드를 추가로 사용하고, 제3 전반사 거울 및 제3 PBC를 사용하거나 제2 DM을 선택적으로 사용하여, 1000W 이상의 최대 출력을 갖는 레이저 발생기를 사용할 수도 있다. 본 발명에 의한 레이저 발생기 (101)는 900nm 대역의 단일 파장을 갖고 수십 ~ 수백W의 출력을 갖는 단일 레이저 다이오드들을 여러 개 조합하여 사용하는 것을 특징으로 한다. 따라서, 본 발명에 의한 레이저 발생기(101)는 900nm 대역의 파장을 갖되 특정한 어느 한 파장 값에 의존하지 않는 900nm 대역의 복합 파장 값을 가지며, 출력 또한 최소 100W에서 최대 2000W까지 조절할 수 있다.
이와 같이 다이오드 레이저 발생기(101)에서 생성된 레이저 빔을 열처리에 사용하기 위해서는, 레이저 빔의 굵기를 조절하고, 원하는 위치까지 전송하여야 한다. 이를 위해, 본 발명에서는, 광학 시스템(103)을 다음과 같이 구성하였다. 레이저 빔을 원하는 장소로 자유롭게 이동할 수 있도록 하기 위해 코어 직경이 400㎛인 광 섬유(303)를 사용한다. 그리고, 레이저 발생기(101)에서 생성된 레이저 빔을 광 섬유(303)의 입사단면(311)으로 집속하기 위해 집속 렌즈(301)를 사용한다. 광 섬유(303)의 출사단면(313)은 열처리 대상이 웨이퍼 기판을 향하는데, 최종적인 열처리를 위한 레이저 빔의 형상을 구현하여야 한다. 이를 위해, 광 섬유(303)의 출사단면(313)에는 레이저 빔의 형상을 형성하기 위한 레이저 빔 결상 렌즈(305)를 설치하는 것이 바람직하다. 레이저 빔 결상 렌즈(305)를 조절하여, 레이저 빔의 굵기(단면 직경)는 0.1mm ~ 1.0mm 사이에서 조절이 가능하고, 그 형상도 원형에서 타원형까지 조절할 수 있도록 하는 것이 바람직하다.
광학 시스템(103)에 의해 결정된 열처리용 레이저 빔을 열처리 대상인 웨이퍼 기판(501)에 조사하기 위해서는, 웨이퍼 기판(501)을 장착하고, 웨이퍼 기판 (501)에 고르게 레이저 빔을 조사하도록 하는 스테이지(105)가 필요하다. 스테이지(105)는 웨이퍼 기판(501)을 고정하기 위한 장착기구(도시하지 않음)를 구비하여야 한다. 또한, 레이저 빔의 굵기는 0.1mm ~ 1.0mm 정도의 작은 크기이고, 열처리 대상인 웨이퍼 기판(501)은 (더 구체적으로는, 웨이퍼 기판(501) 위에 형성된 산화막 (503)) 수~수십 인치의 넓은 면적을 가지므로, 레이저 빔을 웨이퍼 기판(501)의 전 면적에 고르게 조사하기 위해서는 레이저 빔을 스캔(scan)하는 장치가 필요하다. 이를 위해서는, 레이저 빔을 움직이는 방법이 있고, 웨이퍼 기판(501)을 움직이는 방법이 있다. 본 발명에서는 웨이퍼 기판(501)을 장착하는 스테이지 (105)를 X-Y 평면 상에서 움직여, 레이저 빔을 웨이퍼 기판(501)에 고르게 조사하는 방법을 사용한다. 하여, 스테이지(105)는 연결된 구동부(도시하지 않음)에 의해 X-Y 평면상에서 스캔 움직임을 수행할 수 있도록 구성하는 것이 바람직하다.
본 발명에 의한 다이오드 레이저 열처리기를 이용하여, 실리콘 웨이퍼 기판에 형성된 CMOS 소자의 금속 산화박막의 유효 두께에 열처리를 실시한 결과 다음과 같은 결과를 얻었다. 웨이퍼 기판에 반도체 증착 기법을 사용하여 16nm의 유효 산화막 두께를 갖는 금속 산화막 Al2O3를 형성하였다. 본 발명에 의한 다이오드 레이저 발생기를 이용하여 900nm 대역의 파장과 400W의 출력을 갖는 레이저 빔으로 열 처리를 수행하였다. 단위 면적당 웨이퍼의 열처리 온도를 1000℃로 하고 열처리 시간을 1ms로 맞추기 위해, 레이저 빔의 단면 직경을 0.45mm로 그리고 스테이지의 스캔 속도를 500mm/s 정도로 설정하였다. 이와 같은 조건하에서 유효두께가 약 16nm인 Al2O3 산화막에 열처리를 한 결과 유효두께는 약 12nm로 얇아진 결과를 얻었다. 도 4는 열처리전 산화막의 유효두께와 열처리 후 산화막의 유효두께를 비교한 그래프이다.
이상에서 설명하고 도면에 나타낸 본 발명의 실시 예는, 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 한 본 발명의 보호범위에 속하게 될 것이다.
도 1은 실리콘 CMOS 소자의 일반적인 구조를 나타내는 도면.
도 2는 본 발명에 의한 반도체 다이오드 레이저를 이용한 금속 산화막의 열처리 장치를 나타내는 개략도.
도 3은 본 발명의 실시 예에 의한 반도체 레이저 발생기를 나타내는 개략도.
도 4는 열처리 전 산화막의 유효두께와 열처리 후 산화막의 유효두께를 비교하는 그래프.
<도면의 주요부분에 대한 부호의 설명>
1: 웨이퍼 기판 3: 소스 영역
5: 드레인 영역 7: 산화막(게이트 절연막)
9: 게이트 (전극) 101: 레이저 발생기
103: 광학 시스템 105: 스테이지
201: 제1레이저 다이오드 203: 제2 레이저 다이오드
205: 제3 레이저 다이오드 207: 제4 레이저 다이오드
211: 제1 전반사 거울 213: 제1 PBC
215: 제2 전반사 거울 217: 제2 PBC
211: DM 301: 집속 렌즈
303: 광 섬유 305: 빔 결상 렌즈
311: (광 섬유) 입사단면 313: (광 섬유) 출사단면
501: 웨이퍼 기판 503: 금속 산화막

Claims (16)

  1. 레이저 빔을 생성하는 레이저 빔 발생기와;
    상기 레이저 빔을 가공하고, 정해진 장소로 전송하기 위한 광학 시스템과;
    반도체 웨이퍼 기판을 장착하고, 상기 레이저 빔 발생기에서 생성되어 상기 광학 시스템에 의해 가공된 상기 레이저 빔을 상기 반도체 웨이퍼 기판에 고르게 조사하는 스테이지를 포함하는 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  2. 제1항에 있어서,
    상기 레이저 빔은 파장이 900nm 대역인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  3. 제1항에 있어서,
    상기 레이저 빔 발생기는;
    제1 파장 대역 및 제1 파워를 갖는 제1 레이저 다이오드와;
    제2 파장 대역 및 제2 파워를 갖는 제2 레이저 다이오드를 포함하는 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  4. 제3항에 있어서,
    상기 제1 파장 대역 및 상기 제2 파장 대역은 각각 900nm 대역 중 선택된 어느 하나인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  5. 제 3항에 있어서,
    상기 제1 파장 대역과 상기 제2 파장 대역의 차이가 15nm 이상인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  6. 제3항에 있어서,
    상기 레이저 빔 발생기는;
    제3 파장 대역을 갖는 제3 레이저 다이오드와;
    제4 파장 대역을 갖는 제4 레이저 다이오드를 더 포함하는 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  7. 제6항에 있어서,
    상기 제3 파장 대역 및 상기 제4 파장 대역은 각각 900nm 대역 중 선택된 어느 하나인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  8. 제6항에 있어서,
    상기 제3 파장 대역과 상기 제4 파장 대역의 차이가 15nm 이상인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  9. 제8항에 있어서,
    상기 제1 파장 및 제3 파장 대역의 차이가 30nm 이상인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  10. 제8항에 있어서,
    상기 제2 파장 및 제4 파장 대역의 차이가 30nm 이상인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  11. 제6항에 있어서,
    상기 제1 및 제2 레이저 다이오드에서 출사된 각 레이저 빔을 한 공간에서 집속하는 제1 반사경 및 제1 PBC와;
    상기 제3 및 제4 레이저 다이오드에서 출사된 각 레이저 빔을 한 공간에서 집속하는 제2 반사경 및 제2 PBC를 더 포함하는 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  12. 제1항에 있어서,
    상기 광학 시스템은;
    상기 레이저 빔 발생기에서 출사한 상기 레이저 빔을 집속하는 집광 렌즈와;
    상기 집속된 레이저 빔을 입사 받아 상기 정해진 장소로 전송하는 광 섬유와;
    상기 광 섬유에서 출사한 레이저 빔의 형상 및 초점을 조절하는 레이저 빔 결상 렌즈를 포함하는 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  13. 제1항에 있어서,
    상기 스테이지는;
    상기 광학 시스템에 의해 전송된 레이저 빔에 대해 수직한 평면 상에서 스캔 운동하는 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  14. 제1항에 있어서,
    상기 레이저 빔은 그 단면 직경이 0.1mm ~ 1.0mm 중 선택한 어느 하나인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  15. 제1항에 있어서,
    상기 레이저 빔은 그 형상이 원형 및 타원형 중 선택한 어느 한 형상인 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
  16. 제1항에 있어서,
    상기 레이저 빔의 출력 에너지는 최소 100W에서 최대 2000W까지 조절이 가능한 것을 특징으로 하는 반도체용 금속 산화막의 유효두께 조절장치.
KR1020080039317A 2008-04-28 2008-04-28 다이오드 레이저를 이용한 반도체용 금속 산화막의유효두께 조절장치 Ceased KR20090113542A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080039317A KR20090113542A (ko) 2008-04-28 2008-04-28 다이오드 레이저를 이용한 반도체용 금속 산화막의유효두께 조절장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080039317A KR20090113542A (ko) 2008-04-28 2008-04-28 다이오드 레이저를 이용한 반도체용 금속 산화막의유효두께 조절장치

Publications (1)

Publication Number Publication Date
KR20090113542A true KR20090113542A (ko) 2009-11-02

Family

ID=41554856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080039317A Ceased KR20090113542A (ko) 2008-04-28 2008-04-28 다이오드 레이저를 이용한 반도체용 금속 산화막의유효두께 조절장치

Country Status (1)

Country Link
KR (1) KR20090113542A (ko)

Similar Documents

Publication Publication Date Title
KR101115174B1 (ko) 이중 파장 열적 흐름 레이저 어닐
TWI469239B (zh) 以前尖波溫度及後尖波溫度之控制進行基材熱處理技術
CN102664221B (zh) Led衬底的剥离方法
WO2013146197A1 (ja) レーザアニール装置及びレーザアニール方法
CN1363116A (zh) 灯泡退火装置和显示元件用基片
JP2004111584A (ja) 半導体装置の製造方法
KR101124408B1 (ko) 매립된 종의 선형 포커싱된 레이저-어닐링
KR20090113542A (ko) 다이오드 레이저를 이용한 반도체용 금속 산화막의유효두께 조절장치
US9214346B2 (en) Apparatus and method to reduce particles in advanced anneal process
US9958709B2 (en) Dynamic optical valve for mitigating non-uniform heating in laser processing
TW201833999A (zh) 可撓式基板結構、可撓式電晶體及其製造方法
JP2015115401A (ja) レーザアニール方法およびレーザアニール装置
JP2004363298A (ja) 液晶表示装置の製造方法、液晶表示装置の製造装置、レーザアニール方法及びレーザアニール装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080428

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100224

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20100525

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100224

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I